JP5463794B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5463794B2 JP5463794B2 JP2009193711A JP2009193711A JP5463794B2 JP 5463794 B2 JP5463794 B2 JP 5463794B2 JP 2009193711 A JP2009193711 A JP 2009193711A JP 2009193711 A JP2009193711 A JP 2009193711A JP 5463794 B2 JP5463794 B2 JP 5463794B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- alloy
- semiconductor device
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、絶縁膜にＣｕの配線が設けられている半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットに関する。 The present invention relates to a semiconductor device in which Cu wiring is provided in an insulating film, a manufacturing method thereof, and a sputtering target used in the manufacturing method.
一般に、ＩＣやＬＳＩ等の集積回路を有する半導体装置等における微細配線形成方法として、デュアルダマシン法といわれる半導体プロセスが採用されている。このデュアルダマシン法は、エッチングによって酸化珪素（ＳｉＯ２等）等の絶縁膜にビア（貫通孔）やトレンチ（溝）を形成し、このビアとトレンチにＣｕ（銅）を埋め込んで後に不要部分を研磨して取り除き、ビアとトレンチにだけＣｕが残るようにして、上下の配線をつなぐ貫通孔と上の配線とにＣｕを一度に埋め込む方法である。 In general, a semiconductor process called a dual damascene method is employed as a method for forming fine wiring in a semiconductor device having an integrated circuit such as an IC or LSI. In this dual damascene method, vias (through holes) and trenches (grooves) are formed in an insulating film such as silicon oxide (SiO 2 etc.) by etching, and Cu (copper) is buried in the vias and trenches, and then unnecessary portions are formed. In this method, Cu is removed by polishing so that Cu remains only in the via and the trench, and Cu is embedded at once in the through hole connecting the upper and lower wirings and the upper wiring.
従来、このデュアルダマシン法では、酸化珪素等からなる絶縁膜に形成した溝状の開口部内にＣｕを直接埋め込むと、周囲の絶縁膜内にＣｕが拡散してしまうため、Ｃｕの拡散を抑制するバリア膜（障壁膜）としてＴａ（タンタル）やＴａＮ（窒化タンタル）等の下地合金膜を開口部内面に成膜してからＣｕを埋め込んでいる。 Conventionally, in this dual damascene method, if Cu is directly embedded in a groove-shaped opening formed in an insulating film made of silicon oxide or the like, Cu is diffused into the surrounding insulating film, so that Cu diffusion is suppressed. After a base alloy film such as Ta (tantalum) or TaN (tantalum nitride) is formed on the inner surface of the opening as a barrier film (barrier film), Cu is embedded.
しかしながら、バリア膜として使用するＴａやＴａＮなどは材料コストが高いため、他の材料による手法が検討されている。例えば、非特許文献１には、ＣｕＭｇ合金をバリア膜とする方法として、ＣｕＭｇ膜をＳｉＯ２の絶縁膜上に成膜し、３５０℃以上の熱処理で、パッシベーション層をＳｉＯ２界面に形成し、ＳｉＯ２膜中のＣｕ拡散を防止する技術が開示されている。 However, since Ta, TaN, etc. used as a barrier film have high material costs, methods using other materials are being studied. For example, in Non-Patent Document 1, as a method of using a CuMg alloy as a barrier film, a CuMg film is formed on a SiO 2 insulating film, and a passivation layer is formed at the SiO 2 interface by heat treatment at 350 ° C. or higher. A technique for preventing Cu diffusion in the SiO 2 film is disclosed.
また、特許文献１には、層厚の中央部でＭｎ（マンガン）の原子濃度を最大とするＭｎ系酸化物からなるバリア膜を形成する技術が提案されている。この技術では、上記Ｍｎ系酸化物からなるバリア膜が熱的に安定で構造的に緻密な層となり、Ｃｕの拡散抑制効果が高いという効果を有している。 Patent Document 1 proposes a technique for forming a barrier film made of a Mn-based oxide that maximizes the atomic concentration of Mn (manganese) at the center of the layer thickness. This technique has an effect that the barrier film made of the Mn-based oxide becomes a thermally stable and structurally dense layer and has a high Cu diffusion suppressing effect.
上記従来の技術には、以下の課題が残されている。
すなわち、従来の非特許文献１に記載されている技術では、Ｍｇ（マグネシウム）がＳｉ（珪素：シリコン）よりも酸化し易いため、下記反応式（１）に示した反応により、約４７５℃で膜中のＭｇが層間絶縁膜のシリコン酸化物を還元し、生成したＳｉがＣｕ膜中に拡散してしまうことで、膜の比抵抗を増大させることがある（非特許文献２参照）。
Ｍｇ＋ＳｉＯ２＝ＭｇＯ＋Ｓｉ ・・・反応式（１）
また、従来の特許文献１に記載されている技術では、酸素を微量含んだＡｒ雰囲気中で熱処理を行うと、添加元素のＭｎがスパッタ膜表面に拡散、偏析し、配線の抵抗値が低減する。この上に湿式メッキでＣｕ層を堆積後、Ｃｕ（銅）表面の酸化を防止する目的で、還元雰囲気での熱処理が施される場合が多く、これらの処理等で水素を含んだ雰囲気中で加熱すると、水素はＣｕ膜中を容易に拡散するため、膜表面に形成されたＭｎ酸化物（ＭｎＯｘ）が水素で還元され、水が生成し、ボイドとなる問題がある。そのため、配線材の抵抗値の増大や断線といった信頼性低下が生じてしまう。
The following problems remain in the conventional technology.
That is, in the technique described in the conventional non-patent document 1, since Mg (magnesium) is more easily oxidized than Si (silicon: silicon), the reaction shown in the following reaction formula (1) is performed at about 475 ° C. Mg in the film reduces the silicon oxide in the interlayer insulating film, and the generated Si diffuses into the Cu film, thereby increasing the specific resistance of the film (see Non-Patent Document 2).
Mg + SiO 2 = MgO + Si ... Reaction formula (1)
In the technique described in Patent Document 1, when heat treatment is performed in an Ar atmosphere containing a small amount of oxygen, the additive element Mn diffuses and segregates on the surface of the sputtered film, and the resistance value of the wiring is reduced. . In order to prevent oxidation of the Cu (copper) surface after depositing a Cu layer on this by wet plating, heat treatment in a reducing atmosphere is often performed, and in these atmospheres containing hydrogen in these treatments, etc. When heated, hydrogen diffuses easily in the Cu film, so that the Mn oxide (MnO x ) formed on the film surface is reduced with hydrogen, and water is generated, resulting in a void. For this reason, a decrease in reliability such as an increase in resistance value or disconnection of the wiring material occurs.
本発明は、前述の課題に鑑みてなされたもので、バリア膜形成による配線の抵抗値増大及びボイドの発生を防ぐことができる半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットを提供することを目的とする。 The present invention has been made in view of the above-described problems, and provides a semiconductor device capable of preventing an increase in wiring resistance and generation of voids due to the formation of a barrier film, a manufacturing method thereof, and a sputtering target used in the manufacturing method. For the purpose.
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の半導体装置は、Ｓｉ酸化物を含む絶縁膜にＣｕの配線が設けられている半導体装置であって、前記絶縁膜に設けられた開口部の内面に形成されたバリア膜と、前記開口部内であって前記バリア膜上に形成されたＣｕからなる配線本体と、を備え、前記バリア膜が、少なくとも前記絶縁膜上に形成されたＣａ酸化物（以下、ＣａＯと呼ぶ）を含有するＣｕ合金下地層を有し、該Ｃｕ合金下地層と前記絶縁膜との界面にＣａＳｉ酸化物が偏析していることを特徴とする。 The present invention employs the following configuration in order to solve the above problems. That is, the semiconductor device of the present invention is a semiconductor device in which Cu wiring is provided in an insulating film containing Si oxide, the barrier film formed on the inner surface of the opening provided in the insulating film, A wiring main body made of Cu formed in the opening and on the barrier film, wherein the barrier film contains at least a Ca oxide (hereinafter referred to as CaO) formed on the insulating film. A Cu alloy underlayer to be formed, and CaSi oxide is segregated at an interface between the Cu alloy underlayer and the insulating film.
この半導体装置では、バリア膜が、少なくとも絶縁膜上に形成されたＣａＯを含有するＣｕ合金下地層を有し、該Ｃｕ合金下地層と絶縁膜との界面にＣａＳｉ酸化物が偏析しているので、ＣａＯを含有するＣｕ合金下地層が絶縁膜へのＣｕの拡散を抑制すると共に、シリケート（珪酸塩：酸化シリコンと金属との化合物）等の安定な化合物のＣａとＳｉと酸素とを主成分とする酸化物（以下、ＣａＳｉ酸化物と呼ぶ）が偏析した界面で、Ｃｕ酸化物の還元によって生成された水を結晶水として分子の状態で膜中に分散させるため、ボイドの形成を抑制することができる。 In this semiconductor device, the barrier film has at least a Cu alloy underlayer containing CaO formed on the insulating film, and CaSi oxide is segregated at the interface between the Cu alloy underlayer and the insulating film. The Cu alloy underlayer containing CaO suppresses the diffusion of Cu into the insulating film, and the main components are Ca, Si, and oxygen, which are stable compounds such as silicate (silicate: a compound of silicon oxide and metal). In order to disperse the water produced by the reduction of Cu oxide in the molecular state as crystal water in the film at the interface where the oxide (hereinafter referred to as CaSi oxide) is segregated, the formation of voids is suppressed. be able to.
本発明の半導体装置の製造方法は、Ｓｉ酸化物を含む絶縁膜にＣｕの配線が設けられている半導体装置の製造方法であって、 前記絶縁膜に設けられた開口部の内面にスパッタリングによりバリア膜を成膜するバリア膜形成工程と、前記バリア膜が成膜された前記開口部内にＣｕを埋め込み形成するＣｕ埋め込み工程と、を有し、前記バリア膜形成工程が、スパッタリングターゲットに酸素を含んだＡｒ雰囲気中でスパッタリングを施して前記開口部の内面にＣａと酸素とを含有するＣｕ合金下地層を成膜する下地層成膜工程と、水素を含んだ雰囲気中で前記Ｃｕ合金下地層に熱処理を施す熱処理工程と、を有していることを特徴とする。 A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which Cu wiring is provided in an insulating film containing Si oxide, and a barrier is formed on the inner surface of the opening provided in the insulating film by sputtering. A barrier film forming step for forming a film; and a Cu embedding step for embedding and forming Cu in the opening where the barrier film is formed, wherein the barrier film forming step includes oxygen in the sputtering target. An underlayer film forming step of forming a Cu alloy underlayer containing Ca and oxygen on the inner surface of the opening by sputtering in an Ar atmosphere, and forming the Cu alloy underlayer in an atmosphere containing hydrogen And a heat treatment step for performing heat treatment.
すなわち、この半導体装置の製造方法では、下地層成膜工程において、スパッタリングターゲットに酸素を含んだＡｒ雰囲気中でスパッタリングを施して開口部の内面にＣａ（カルシウム）と酸素とを含有するＣｕ合金下地層を成膜するので、スパッタリング中のＣｕと酸素との反応及びＣａと酸素との反応により、Ｃｕ２Ｏ及びＣａＯが生成され、これらを含むＣｕ合金下地層が形成される。さらに、熱処理工程において、Ｃｕ合金下地層は水素を含んだ雰囲気中で熱処理を受けるので、膜中のＣｕ酸化物（Ｃｕ２Ｏ）が還元されて、その結果、膜の比抵抗が低下する。一方、ＣａＯとＳｉＯ２とは反応し易いため、膜中のＣａＯは絶縁膜との界面に移動し易く、Ｃｕ合金下地層と絶縁膜との界面に偏析する。
さらに、前記ＣａＯは絶縁膜のシリコン酸化物と反応してシリケート等の安定な化合物のＣａＳｉ酸化物を形成する。この時、Ｃｕ酸化物の還元によって生成された水は、結晶水として分子の状態で膜中に分散されるため、ボイドが形成されない。
That is, in this method for manufacturing a semiconductor device, in the underlayer film forming step, sputtering is performed in an Ar atmosphere containing oxygen on the sputtering target, and the inner surface of the opening has a Cu alloy containing Ca (calcium) and oxygen. Since the base layer is formed, Cu 2 O and CaO are generated by the reaction between Cu and oxygen and the reaction between Ca and oxygen during sputtering, and a Cu alloy underlayer containing these is formed. Furthermore, in the heat treatment step, the Cu alloy underlayer is subjected to heat treatment in an atmosphere containing hydrogen, so that Cu oxide (Cu 2 O) in the film is reduced, and as a result, the specific resistance of the film is lowered. On the other hand, since CaO and SiO 2 are likely to react, CaO in the film easily moves to the interface with the insulating film and segregates at the interface between the Cu alloy underlayer and the insulating film.
Further, the CaO reacts with the silicon oxide of the insulating film to form CaSi oxide of a stable compound such as silicate. At this time, since the water generated by the reduction of the Cu oxide is dispersed in the film in the molecular state as crystal water, no void is formed.
本発明のスパッタリングターゲットは、上記本発明の半導体装置の製造方法に用いるスパッタリングターゲットであって、Ｃａを０．１〜３．０ａｔ％含有し、残部がＣｕ及び不可避不純物からなる成分組成を有するＣｕ合金からなることを特徴とする。
すなわち、このスパッタリングターゲットでは、Ｃａを０．１〜３．０ａｔ％含有し、残部がＣｕ及び不可避不純物からなる成分組成を有するＣｕ合金からなるので、酸素を含んだＡｒ雰囲気中でスパッタリングを施すことで上記ＣａＯを含有するＣｕ合金下地層を形成することができる。なお、Ｃａを０．１ａｔ％（原子％）以上とした理由は、０．１ａｔ％（原子％）未満ではＣｕ合金下地層中のＣａＯが不足し、バリア性を有するＣａＳｉ酸化物が形成されないためである。また、Ｃａを３．０ａｔ％（原子％）以下とした理由は、スパッタリングターゲットの製造時に用いる熱間加工での板材形成の際、クラックが発生しやすくなるためである。
The sputtering target of the present invention is a sputtering target used in the above-described method for manufacturing a semiconductor device of the present invention, and contains 0.1 to 3.0 at% of Ca, with the balance being a component composition consisting of Cu and inevitable impurities. It is made of an alloy.
That is, in this sputtering target, Ca is contained in an amount of 0.1 to 3.0 at%, and the balance is made of a Cu alloy having a component composition consisting of Cu and inevitable impurities. Therefore, sputtering is performed in an Ar atmosphere containing oxygen. Thus, a Cu alloy underlayer containing CaO can be formed. The reason why Ca is 0.1 at% (atomic%) or more is that if it is less than 0.1 at% (atomic%), CaO in the Cu alloy underlayer is insufficient and a CaSi oxide having a barrier property is not formed. It is. Further, the reason why Ca is set to 3.0 at% (atomic%) or less is that cracks are likely to occur during the formation of a plate material by hot working used in manufacturing a sputtering target.
また、本発明のスパッタリングターゲットは、前記不可避不純物の合計が、２０ｐｐｍ以下であることが好ましい。
すなわち、このスパッタリングターゲットでは、不可避不純物の合計が、２０ｐｐｍ以下とすることで、スパッタされた膜中のＣａＯ等の拡散が不可避不純物によって妨げられることを防ぎ、前記ＣａＯ等を界面に良好に偏析させることができる。
In the sputtering target of the present invention, the total of the inevitable impurities is preferably 20 ppm or less.
That is, in this sputtering target, the total of inevitable impurities is 20 ppm or less, so that the diffusion of CaO or the like in the sputtered film is prevented from being obstructed by the inevitable impurities, and the CaO or the like is segregated well at the interface. be able to.
本発明によれば、以下の効果を奏する。
すなわち、本発明に係る半導体装置及びその製造方法によれば、バリア膜のＣｕ合金下地層と絶縁膜との界面に偏析したＣａＳｉ酸化物によって、バリア膜形成による配線の抵抗値増大及びボイドの発生を防ぐことができる。また、この本発明の製造方法に用いるスパッタリングターゲットによれば、上記バリア膜のＣｕ合金下地層を容易に成膜することができる。
The present invention has the following effects.
That is, according to the semiconductor device and the manufacturing method thereof according to the present invention, the CaSi oxide segregated at the interface between the Cu alloy underlayer of the barrier film and the insulating film increases the resistance value of the wiring and generates voids due to the barrier film formation. Can be prevented. Moreover, according to the sputtering target used for the manufacturing method of this invention, the Cu alloy underlayer of the barrier film can be easily formed.
以下、本発明に係る半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットの一実施形態を、図１及び図２を参照しながら説明する。 Hereinafter, an embodiment of a semiconductor device, a manufacturing method thereof, and a sputtering target used in the manufacturing method according to the present invention will be described with reference to FIGS. 1 and 2.
本実施形態の半導体装置の製造方法は、図１及び図２に示すように、例えばＩＣやＬＳＩ等の集積回路を有する半導体装置の微細配線、すなわちＳｉＯ２等のＳｉ酸化物を含む絶縁膜１にＣｕの配線本体２を設ける半導体プロセスをデュアルダマシン法によって行う場合等に採用される製法である。
この半導体装置の製造方法は、基板３上の絶縁膜１に設けられた溝状の開口部１ａの内面にスパッタリングによりバリア膜４を成膜するバリア膜形成工程と、バリア膜４が成膜された開口部１ａ内に配線本体２であるＣｕを埋め込み形成するＣｕ埋め込み工程と、を有している。
As shown in FIGS. 1 and 2, the method for manufacturing a semiconductor device according to this embodiment includes fine wiring of a semiconductor device having an integrated circuit such as an IC or LSI, that is, an insulating film 1 containing Si oxide such as SiO 2. This is a manufacturing method employed when a semiconductor process for providing a Cu wiring body 2 is performed by a dual damascene method.
In this method of manufacturing a semiconductor device, a barrier film forming step of forming a barrier film 4 by sputtering on the inner surface of a groove-like opening 1a provided in an insulating film 1 on a substrate 3, and a barrier film 4 are formed. A Cu embedding step of embedding and forming Cu as the wiring body 2 in the opening 1a.
上記バリア膜形成工程は、スパッタリングターゲットに酸素を含んだＡｒ雰囲気中でスパッタリングを施して開口部１ａの内面にＣａと酸素とを含有するＣｕ合金下地層４ａを成膜する下地層成膜工程と、水素を含んだ雰囲気中でＣｕ合金下地層４ａに熱処理を施す熱処理工程と、を有している。 The barrier film forming step includes forming a Cu alloy underlayer 4a containing Ca and oxygen on the inner surface of the opening 1a by performing sputtering in an Ar atmosphere containing oxygen on the sputtering target; And a heat treatment step of performing heat treatment on the Cu alloy underlayer 4a in an atmosphere containing hydrogen.
上記スパッタリングターゲットは、Ｃａを０．１〜３．０ａｔ％含有し、残部がＣｕ及び不可避不純物からなる成分組成を有するＣｕ合金からなるものであって、Ｃｕ合金中に含まれるＰｂ，Ｍｎ，Ｆｅ，Ｎｉ，Ｚｎ，Ｓｎ，Ｓｉ等の不可避不純物の合計が、２０ｐｐｍ以下であることが好ましい。 The sputtering target is made of a Cu alloy having a component composition of 0.1 to 3.0 at% of Ca and the balance of Cu and inevitable impurities, and is contained in the Cu alloy. The total of inevitable impurities such as Ni, Zn, Sn, and Si is preferably 20 ppm or less.
上記下地層成膜工程では、Ａｒガス中の酸素濃度が０．０１〜３体積％の酸素含有Ａｒ雰囲気中での酸素リアクティブスパッタを行い、Ｃｕ合金下地層４ａを膜厚５〜５０ｎｍで成膜している。このとき、スパッタリングターゲットに含まれるＣａの約８割がＣｕ合金下地層４ａの膜中に含有される。 In the underlayer film forming step, oxygen reactive sputtering is performed in an oxygen-containing Ar atmosphere with an oxygen concentration of 0.01 to 3% by volume in the Ar gas to form a Cu alloy underlayer 4a with a thickness of 5 to 50 nm. It is filming. At this time, about 80% of Ca contained in the sputtering target is contained in the film of the Cu alloy underlayer 4a.
この下地層成膜工程において、スパッタリングターゲットに酸素を含んだＡｒ雰囲気中でスパッタリングを施して開口部１ａの内面にＣａ（カルシウム）と酸素とを含有するＣｕ合金下地層４ａを成膜するので、スパッタリング中のＣｕと酸素との反応（下記反応式（２））及びＣａと酸素との反応（下記反応式（３））により、Ｃｕ２Ｏ及びＣａＯが生成され、これらを含むＣｕ合金下地層４ａが形成される。 In this underlayer film forming step, the sputtering target is sputtered in an Ar atmosphere containing oxygen to form the Cu alloy underlayer 4a containing Ca (calcium) and oxygen on the inner surface of the opening 1a. Cu 2 O and CaO are produced by the reaction between Cu and oxygen during sputtering (the following reaction formula (2)) and the reaction between Ca and oxygen (the following reaction formula (3)), and a Cu alloy underlayer containing them. 4a is formed.
Ｃｕ＋Ｏ＝Ｃｕ２Ｏ ・・・反応式（２）
Ｃａ＋Ｏ＝ＣａＯ ・・・反応式（３）
この後、同じスパッタリングターゲットを用いて、酸素の供給を停止して雰囲気をＡｒのみにしてＣｕ合金層４ｂを膜厚５０〜１００ｎｍで積層する。この場合、Ｃｕ合金層４ｂの膜中には、数百ｐｐｍしか添加元素が含有されない。
Cu + O = Cu 2 O ... Reaction formula (2)
Ca + O = CaO ... Reaction formula (3)
Thereafter, using the same sputtering target, the supply of oxygen is stopped, the atmosphere is only Ar, and the Cu alloy layer 4b is laminated with a film thickness of 50 to 100 nm. In this case, only a few hundred ppm of the additive element is contained in the film of the Cu alloy layer 4b.
次に、熱処理工程では、水素含有雰囲気中で２５０〜４５０℃で熱処理を行う。この水素含有雰囲気では、例えば窒素：水素＝１：１の混合雰囲気であり、１気圧で、２００〜５００℃に３分間加熱される。なお、水素プラズマ中で熱処理しても構わない。
この熱処理工程において、水素を含んだ雰囲気中でＣｕ合金下地層４ａに熱処理を施すので、下記反応式（４）の反応により、膜中のＣｕ酸化物（Ｃｕ２Ｏ）が還元されて膜の比抵抗が低下する。
Ｃｕ２Ｏ＋２Ｈ＝２Ｃｕ＋Ｈ２Ｏ ・・・反応式（４）
Next, in the heat treatment step, heat treatment is performed at 250 to 450 ° C. in a hydrogen-containing atmosphere. In this hydrogen-containing atmosphere, for example, a mixed atmosphere of nitrogen: hydrogen = 1: 1 is heated to 200 to 500 ° C. for 3 minutes at 1 atm. Note that heat treatment may be performed in hydrogen plasma.
In this heat treatment step, the Cu alloy underlayer 4a is heat-treated in an atmosphere containing hydrogen, so that the Cu oxide (Cu 2 O) in the film is reduced by the reaction of the following reaction formula (4). Specific resistance decreases.
Cu 2 O + 2H = 2Cu + H 2 O ··· reaction formula (4)
一方、ＣａＯとＳｉＯ２とは反応し易いため、膜中のＣａＯは絶縁膜１との界面に移動し易く、Ｃｕ合金下地層４ａと絶縁膜１との界面に偏析する。
さらに、前記ＣａＯは絶縁膜１のシリコン酸化物と反応し、下記反応式（５）の反応により、シリケート等の安定な化合物のＣａＳｉ酸化物を形成する。この時、Ｃｕ酸化物の還元によって生成された水は、結晶水として分子の状態で膜中に分散されるため、ボイドが形成されない。
On the other hand, since CaO and SiO 2 are likely to react, CaO in the film easily moves to the interface with the insulating film 1 and segregates at the interface between the Cu alloy underlayer 4 a and the insulating film 1.
Further, the CaO reacts with the silicon oxide of the insulating film 1 to form CaSi oxide of a stable compound such as silicate by the reaction of the following reaction formula (5). At this time, since the water generated by the reduction of the Cu oxide is dispersed in the film in the molecular state as crystal water, no void is formed.
ＣａＯ＋ＳｉＯ２＝ＣａＳｉＯ３ ・・・反応式（５）
ＣａＳｉＯ３＋ｎＨ２Ｏ＝ＣａＳｉＯ３・ｎＨ２Ｏ ・・・反応式（６）
CaO + SiO 2 = CaSiO 3 ... Reaction formula (5)
CaSiO 3 + nH 2 O = CaSiO 3 · nH 2 O ··· reaction formula (6)
さらに、電気メッキにより開口部１ａ内のバリア膜４上にＣｕを埋め込み、研磨により不要な部分等を取り除くことで、配線本体２が形成される。 Further, the wiring body 2 is formed by embedding Cu on the barrier film 4 in the opening 1a by electroplating and removing unnecessary portions by polishing.
したがって、本実施形態の上記製法により作製された半導体装置では、バリア膜４が、少なくとも絶縁膜１上に形成されたＣａＯを含有するＣｕ合金下地層４ａを有し、該Ｃｕ合金下地層４ａと絶縁膜１との界面にＣａＳｉ酸化物が偏析しているので、ＣａＯを含有するＣｕ合金下地層４ａが絶縁膜１へのＣｕの拡散を抑制すると共に、シリケート等の安定な化合物のＣａＳｉ酸化物が偏析した界面で、Ｃｕ２Ｏの還元によって生成された水を結晶水として分子の状態で膜中に分散させるため、ボイドの形成を抑制することができる。 Therefore, in the semiconductor device manufactured by the above manufacturing method of the present embodiment, the barrier film 4 has at least a Cu alloy underlayer 4a containing CaO formed on the insulating film 1, and the Cu alloy underlayer 4a Since CaSi oxide is segregated at the interface with the insulating film 1, the Cu alloy underlayer 4a containing CaO suppresses the diffusion of Cu into the insulating film 1, and the CaSi oxide of a stable compound such as silicate. Since the water produced by the reduction of Cu 2 O is dispersed in the film in the molecular state as crystal water at the interface where the segregation occurs, the formation of voids can be suppressed.
また、上記スパッタリングに用いるスパッタリングターゲットでは、Ｃａを０．１〜３．０ａｔ％含有し、残部がＣｕ及び不可避不純物からなる成分組成を有するＣｕ合金からなるので、酸素を含んだＡｒ雰囲気中でスパッタリングを施すことで上記ＣａＯを含有するＣｕ合金下地層４ａを形成することができる。
さらに、このスパッタリングターゲットでは、不可避不純物の合計を２０ｐｐｍ以下とすることで、スパッタされた膜中のＣａＯ等の拡散が不可避不純物によって妨げられることを防ぎ、前記ＣａＯ等を界面に良好に偏析させることができる。
Moreover, in the sputtering target used for the above sputtering, Ca is contained in an amount of 0.1 to 3.0 at%, and the balance is made of a Cu alloy having a component composition consisting of Cu and inevitable impurities. Therefore, sputtering is performed in an Ar atmosphere containing oxygen. It is possible to form the Cu alloy underlayer 4a containing CaO.
Furthermore, in this sputtering target, by making the total of inevitable impurities 20 ppm or less, diffusion of CaO and the like in the sputtered film is prevented from being obstructed by the inevitable impurities, and the CaO and the like are segregated well at the interface. Can do.
上記本実施形態の製造方法により実際に作製した半導体装置の実施例について、評価した結果を、図３から図５を参照して以下に説明する。 Evaluation results of examples of the semiconductor device actually manufactured by the manufacturing method of the present embodiment will be described below with reference to FIGS.
純度：９９．９９９９質量％の無酸素銅を用意し、この無酸素銅をＡｒガス雰囲気中、高純度グラファイトモールド内で高周波溶解し、得られた溶湯にＣａを添加し溶解して上述した所定の成分組成を有する溶湯となるように成分調整し、得られた溶湯を冷却されたカーボン鋳型に鋳造した。さらに、これを熱間圧延した後、最終的に歪取り焼鈍し、得られた圧延体の表面を旋盤加工して外径：１５２ｍｍ、厚さ：５ｍｍの寸法を有し、上述した所定の成分組成（Ｃａ：１ａｔ％）を有するスパッタリングターゲットを作製した。 Purity: 99.9999 mass% oxygen-free copper is prepared, this oxygen-free copper is melted at high frequency in an Ar gas atmosphere in a high-purity graphite mold, and Ca is added to the obtained molten metal to dissolve it. The components were adjusted so as to obtain a molten metal having the composition of the following, and the obtained molten metal was cast into a cooled carbon mold. Further, after hot rolling, this is finally subjected to stress relief annealing, and the surface of the obtained rolled body is turned to have dimensions of outer diameter: 152 mm, thickness: 5 mm, and the predetermined components described above A sputtering target having a composition (Ca: 1 at%) was produced.
また、スパッタリングに供する基板３として１００ｎｍ厚のＳｉＯ２の絶縁膜１を形成した直径６インチのＳｉウエハを用意した。この基板３をスパッタ装置に設置し、さらに上記スパッタリングターゲットを基板とターゲットとの距離が所定距離になるようにスパッタ装置に設置した。スパッタ装置の電源としては直流方式を採用し、スパッタ装置の真空容器を到達真空圧力が４×１０−５Ｐａ以下になるまで真空引きした。 Also, a 6-inch diameter Si wafer on which a 100 nm thick SiO 2 insulating film 1 was formed was prepared as a substrate 3 to be used for sputtering. The substrate 3 was placed in a sputtering apparatus, and the sputtering target was further placed in the sputtering apparatus so that the distance between the substrate and the target was a predetermined distance. As a power source for the sputtering apparatus, a DC method was adopted, and the vacuum container of the sputtering apparatus was evacuated until the ultimate vacuum pressure was 4 × 10 −5 Pa or less.
次に、酸素を０．０１〜３体積％の割合で含む酸素−Ａｒ混合ガスをスパッタガスとして真空容器内に流し、スパッタ雰囲気圧力を０．６７Ｐａとした後、出力：６００Ｗで放電することにより、ＣａＯを含有するＣｕ合金下地層４ａを膜厚：５〜５０ｎｍで成膜した。 Next, an oxygen-Ar mixed gas containing oxygen in a ratio of 0.01 to 3% by volume is flown into the vacuum vessel as a sputtering gas, the sputtering atmosphere pressure is set to 0.67 Pa, and then discharged at an output of 600 W. A Cu alloy underlayer 4a containing CaO was formed at a film thickness of 5 to 50 nm.
次に、熱処理炉に移し、水素熱処理として、窒素５Ｌ／ｍｉｎ、水素５Ｌ／ｍｉｎを、大気圧で流した窒素雰囲気炉中で、１０分間で３００℃まで昇温し、３分間３００℃を維持後、放冷することで、水素含有雰囲気中での熱処理を行った。この後、同じスパッタリングターゲットを用いて雰囲気をＡｒのみにしてＣｕ合金層４ｂを成膜した。 Next, it is transferred to a heat treatment furnace, and as a hydrogen heat treatment, the temperature is raised to 300 ° C. for 10 minutes and maintained at 300 ° C. for 3 minutes in a nitrogen atmosphere furnace in which nitrogen 5 L / min and hydrogen 5 L / min are flowed at atmospheric pressure. Then, it heat-processed in hydrogen containing atmosphere by standing to cool. Thereafter, the Cu alloy layer 4b was formed using the same sputtering target while setting the atmosphere to only Ar.
また、酸素−Ａｒ混合ガスでスパッタ後Ｃｕ合金層４ｂを形成することなく、水素雰囲気中で熱処理されただけの基板３を用意し、Ｃｕ合金下地層４ａについて４探針法により膜比抵抗を測定した。この結果、水素雰囲気中で熱処理されたＣｕ合金下地層４ａは、膜の比抵抗は２．３μΩ・ｃｍであり、純Ｃｕの膜の比抵抗２．２μΩ・ｃｍと同レベルであった。 Also, a substrate 3 that has only been heat-treated in a hydrogen atmosphere is prepared without forming a Cu alloy layer 4b after sputtering with an oxygen-Ar mixed gas, and the film resistivity of the Cu alloy underlayer 4a is increased by a four-probe method. It was measured. As a result, the Cu alloy underlayer 4a heat-treated in a hydrogen atmosphere had a specific resistance of 2.3 μΩ · cm, which was the same level as a specific resistance of 2.2 μΩ · cm of the pure Cu film.
次に、Ｃｕ合金層４ｂ、熱処理されたＣｕ合金下地層４ａ、絶縁膜１及び基板３に含まれる各元素（Ｃａ、酸素、Ｓｉ等）について、オージェ電子分光分析によって膜の深さ方向の濃度を調べた結果を、図３の（ｃ）に示す。また、比較として、Ｃｕ合金下地層４ａのas depo（成膜直後）の状態、窒素中で熱処理（３００℃）した状態の場合も併せて、それぞれ図３の（ａ）および（ｂ）に示す。 Next, for each element (Ca, oxygen, Si, etc.) contained in the Cu alloy layer 4b, the heat-treated Cu alloy underlayer 4a, the insulating film 1 and the substrate 3, the concentration in the depth direction of the film is determined by Auger electron spectroscopy. The result of examining is shown in FIG. For comparison, the cases of the Cu alloy underlayer 4a as depo (immediately after film formation) and the state of heat treatment (300 ° C.) in nitrogen are also shown in FIGS. 3 (a) and 3 (b), respectively. .
なお、この分析に用いた装置及び測定条件は、以下の通りである。
・装置：走査型オージェ電子分光分析装置（形式：ＰＨ１７００、アルバック・ファイ株式会社製）
・電子銃
加速電圧：５ｋＶ
照射電流：１０ｎＡ（ファラデーカップで測定）
ビーム径：１０μｍ（直径）
・イオン銃
加速電圧：１ｋＶ
エミッション電流：１０ｍＡ
ラスター幅：１×１ｍｍ
・試料ステージ
傾斜：３０°
ローテーション：Ｚａｌａｒ
回転スピード：０．８ｒｐｍ
・分析条件
スパッタモード：Ａｌｔｅｒｎａｔｉｏｎ Ｗ／Ｚａｌａｒ
スパッタインターバル：１分
The apparatus and measurement conditions used for this analysis are as follows.
-Apparatus: Scanning Auger electron spectroscopy analyzer (Type: PH1700, ULVAC-PHI Co., Ltd.)
・ Electron gun acceleration voltage: 5kV
Irradiation current: 10 nA (measured with a Faraday cup)
Beam diameter: 10 μm (diameter)
・ Ion gun acceleration voltage: 1 kV
Emission current: 10mA
Raster width: 1 × 1mm
・ Sample stage tilt: 30 °
Rotation: Zalar
Rotation speed: 0.8rpm
・ Analysis condition sputtering mode: Alternation W / Zalar
Sputter interval: 1 minute
この分析結果から、水素含有雰囲気中で熱処理した本実施例では、Ｃｕ合金下地層４ａと絶縁膜１との界面におけるＣａ及び酸素の濃度が、as depoの状態（図３の（ａ））及び窒素中で熱処理した状態（図３の（ｂ））に比べ、増大していることがわかる。すなわち、上記熱処理によってＣａＯが上記界面に移動して偏析しているものと考えられる。 From this analysis result, in this example, which was heat-treated in a hydrogen-containing atmosphere, the Ca and oxygen concentrations at the interface between the Cu alloy underlayer 4a and the insulating film 1 were in the as depo state ((a) in FIG. 3) and It can be seen that it is increased compared to the state of heat treatment in nitrogen (FIG. 3B). That is, it is considered that CaO moves to the interface and segregates due to the heat treatment.
また、本実施例におけるＣｕ合金層４ｂ、熱処理されたＣｕ合金下地層４ａ、絶縁膜１及び基板３について、高分解能組成分析を行った結果をまとめたものを、図４に示す。この分析結果からもわかるように、熱処理されたＣｕ合金下地層４ａと絶縁膜１（図４においてＳｉＯｘ膜と表示）との界面に、Ｃａと酸素とが濃縮されている。 FIG. 4 shows a summary of the results of high-resolution composition analysis of the Cu alloy layer 4b, the heat-treated Cu alloy underlayer 4a, the insulating film 1 and the substrate 3 in this example. As can be seen from this analysis result, Ca and oxygen are concentrated at the interface between the heat-treated Cu alloy underlayer 4a and the insulating film 1 (indicated as SiOx film in FIG. 4).
また、本実施例について、透過型電子顕微鏡（ＴＥＭ）による断面観察した写真を、図５の（ａ）に示す。なお、比較例として、従来のＣｕＭｇ合金をバリア膜として採用し、同様に３００℃で水素雰囲気中で熱処理を施したものも、ＴＥＭにより断面観察した写真を図５の（ｂ）に示す。
なお、精密イオン研磨装置を用い、ＡｒイオンによりＴＥＭ用のサンプルを作成した。また、透過型電子顕微鏡としては、ＪＥＯＬ製ＪＥＭ２０１０Ｆを使用し、加速電圧２００ｋＶで観察した。
Moreover, the photograph which carried out the cross-sectional observation about the present Example by the transmission electron microscope (TEM) is shown to (a) of FIG. As a comparative example, FIG. 5B shows a photograph in which a conventional CuMg alloy is employed as a barrier film and similarly subjected to a heat treatment in a hydrogen atmosphere at 300 ° C., as a cross-sectional observation by TEM.
In addition, the sample for TEM was created with Ar ion using the precision ion polishing apparatus. Moreover, as a transmission electron microscope, JEOL JEM2010F was used and observed at an acceleration voltage of 200 kV.
このＴＥＭによる断面観察の結果、比較例では、バリア膜のＣｕＭｇ合金層１４と絶縁膜１との界面に、多数のボイドが発生していることがわかるのに対し、本実施例では、Ｃｕ合金下地層４ａと絶縁膜１との界面にボイドが発生していない。 As a result of cross-sectional observation by TEM, it can be seen that in the comparative example, many voids are generated at the interface between the CuMg alloy layer 14 of the barrier film and the insulating film 1, whereas in this example, the Cu alloy No void is generated at the interface between the base layer 4a and the insulating film 1.
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
例えば、上記実施形態では、酸素含有Ａｒ雰囲気中でＣｕ合金下地層をスパッタ成膜した後に、同じスパッタリングターゲットを用いて、雰囲気をＡｒのみにしてＣｕ合金層をさらに積層しているが、酸素含有Ａｒ雰囲気中でＣｕ合金下地層のみを成膜した単層のものでも構わない。また、酸素含有Ａｒ雰囲気中でＣｕ合金下地層をスパッタ成膜した後に、酸素の供給を停止しＡｒのみ供給した雰囲気で純Ｃｕターゲットを使用して、引き続きＣｕ合金下地層上にＣｕ膜（膜厚：５０〜１００ｎｍ）をスパッタリングで形成しても構わない。 For example, in the above embodiment, after the Cu alloy underlayer is sputter-deposited in an oxygen-containing Ar atmosphere, the Cu sputtering layer is further laminated by using the same sputtering target and the atmosphere is only Ar. It may be a single layer in which only a Cu alloy underlayer is formed in an Ar atmosphere. In addition, after the Cu alloy underlayer is sputter-deposited in an oxygen-containing Ar atmosphere, the supply of oxygen is stopped and a pure Cu target is used in an atmosphere in which only Ar is supplied. (Thickness: 50 to 100 nm) may be formed by sputtering.
１…絶縁膜、１ａ…開口部、２…配線本体、４…バリア膜、４ａ…Ｃｕ合金下地層、４ｂ…Ｃｕ合金層 DESCRIPTION OF SYMBOLS 1 ... Insulating film, 1a ... Opening part, 2 ... Wiring main body, 4 ... Barrier film, 4a ... Cu alloy base layer, 4b ... Cu alloy layer
Claims (2)
前記絶縁膜に設けられた開口部の内面に形成されたバリア膜と、
前記開口部内であって前記バリア膜上に形成されたＣｕからなる配線本体と、を備え、
前記バリア膜が、少なくとも前記絶縁膜上に形成されたＣａＳｉＯ ３ ・ｎＨ ２ Ｏを含有するＣｕ合金下地層を有し、該Ｃｕ合金下地層と前記絶縁膜との界面にＣａＳｉＯ ３ ・ｎＨ ２ Ｏが偏析していることを特徴とする半導体装置。 A semiconductor device in which Cu wiring is provided in an insulating film containing Si oxide,
A barrier film formed on the inner surface of the opening provided in the insulating film;
A wiring main body made of Cu formed in the opening and on the barrier film,
The barrier layer has a Cu alloy undercoating layer containing at least said CaSiO 3 · nH 2 O which is formed on the insulating film, the interface CaSiO 3 · nH 2 O and said insulating film and said Cu alloy underlayer Is a segregated semiconductor device.
前記絶縁膜に設けられた開口部の内面にスパッタリングによりバリア膜を成膜するバリア膜形成工程と、
前記バリア膜が成膜された前記開口部内にＣｕを埋め込み形成するＣｕ埋め込み工程と、を有し、
前記バリア膜形成工程が、スパッタリングターゲットに酸素を含んだＡｒ雰囲気中でスパッタリングを施して前記開口部の内面にＣａと酸素とを含有するＣｕ合金下地層を成膜する下地層成膜工程と、
水素を含んだ雰囲気中で前記Ｃｕ合金下地層に熱処理を施す熱処理工程と、を有していることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device in which Cu wiring is provided in an insulating film containing Si oxide,
A barrier film forming step of forming a barrier film by sputtering on the inner surface of the opening provided in the insulating film;
A Cu embedding step of embedding and forming Cu in the opening where the barrier film is formed,
An underlayer film forming step of forming a Cu alloy underlayer containing Ca and oxygen on the inner surface of the opening by performing sputtering in an Ar atmosphere containing oxygen on a sputtering target in the barrier film forming step;
And a heat treatment step of heat-treating the Cu alloy underlayer in an atmosphere containing hydrogen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009193711A JP5463794B2 (en) | 2009-08-24 | 2009-08-24 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009193711A JP5463794B2 (en) | 2009-08-24 | 2009-08-24 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011044674A JP2011044674A (en) | 2011-03-03 |
| JP5463794B2 true JP5463794B2 (en) | 2014-04-09 |
Family
ID=43831848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009193711A Expired - Fee Related JP5463794B2 (en) | 2009-08-24 | 2009-08-24 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5463794B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5888501B2 (en) * | 2012-02-16 | 2016-03-22 | 三菱マテリアル株式会社 | Thin film wiring formation method |
| JP6274026B2 (en) | 2013-07-31 | 2018-02-07 | 三菱マテリアル株式会社 | Copper alloy sputtering target and method for producing copper alloy sputtering target |
| JP6331824B2 (en) | 2013-08-30 | 2018-05-30 | 三菱マテリアル株式会社 | Copper alloy sputtering target |
| WO2015093333A1 (en) * | 2013-12-17 | 2015-06-25 | 三菱マテリアル株式会社 | Method for producing ca-containing copper alloy |
| CN106370931B (en) * | 2016-11-14 | 2023-06-23 | 山东辰宇稀有材料科技有限公司 | Silicon material batching and segregation device and method |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051304A (en) * | 1995-07-28 | 2000-04-18 | Takahashi; Migaku | Magnetoresistance element and its manufacture |
| US6181012B1 (en) * | 1998-04-27 | 2001-01-30 | International Business Machines Corporation | Copper interconnection structure incorporating a metal seed layer |
| JP3556206B2 (en) * | 2002-07-15 | 2004-08-18 | 沖電気工業株式会社 | Method of forming metal wiring |
| JP4223511B2 (en) * | 2003-03-17 | 2009-02-12 | 日鉱金属株式会社 | Copper alloy sputtering target, method of manufacturing the same, and semiconductor element wiring |
| JP4130456B2 (en) * | 2004-09-22 | 2008-08-06 | 株式会社東芝 | Semiconductor device |
| JP5315641B2 (en) * | 2007-08-07 | 2013-10-16 | 三菱マテリアル株式会社 | Thin film transistor |
| CN102203947B (en) * | 2008-10-24 | 2013-06-19 | 三菱综合材料株式会社 | Method for manufacturing thin film transistor and thin film transistor |
-
2009
- 2009-08-24 JP JP2009193711A patent/JP5463794B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011044674A (en) | 2011-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4591084B2 (en) | Copper alloy for wiring, semiconductor device, and method for manufacturing semiconductor device | |
| JP5366235B2 (en) | Semiconductor device manufacturing method, semiconductor manufacturing apparatus, and storage medium | |
| JP5078259B2 (en) | Improved on-chip Cu interconnect using a 1-5 nm thick metal cap | |
| US6607982B1 (en) | High magnesium content copper magnesium alloys as diffusion barriers | |
| JP5463794B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI374482B (en) | ||
| JP2000195954A (en) | Semiconductor device and its manufacture | |
| WO2007100125A1 (en) | Semiconductor device, its manufacturing method, and sputtering target material for use in the method | |
| TW419711B (en) | Semiconductor device and its manufacture | |
| JP4083921B2 (en) | Manufacturing method of semiconductor device | |
| JP4044236B2 (en) | Manufacturing method of semiconductor device | |
| US8372745B2 (en) | Semiconductor device, its manufacturing method, and sputtering target material for use in the method | |
| JP2010080949A (en) | Copper film annealing method, annealed copper film, and device having copper wiring | |
| JP4266360B2 (en) | Cu-based wiring forming method for semiconductor device | |
| JP4740004B2 (en) | Method for manufacturing Cu alloy wiring in semiconductor device | |
| TWI434351B (en) | Method of fabricating semiconductor apparatus and semiconductor apparatus | |
| JP4485466B2 (en) | Metal thin film for wiring of semiconductor device and wiring for semiconductor device | |
| JP5823359B2 (en) | Manufacturing method of semiconductor device | |
| Tada et al. | Improving reliability of copper dual-damascene interconnects by impurity doping and interface strengthening | |
| JP2008288574A (en) | Cu WIRING OF SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME | |
| JP5463801B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO2010007951A1 (en) | Semiconductor wiring | |
| JP4527393B2 (en) | Cu-based alloy wiring for semiconductor device and manufacturing method thereof | |
| JP4065019B6 (en) | Semiconductor device, manufacturing method thereof, and sputtering target material used in the manufacturing method | |
| JP4065019B2 (en) | Semiconductor device, manufacturing method thereof, and sputtering target material used in the manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |