JP5436349B2 - Ledチップとリードフレームとの接合方法 - Google Patents

Ledチップとリードフレームとの接合方法 Download PDF

Info

Publication number
JP5436349B2
JP5436349B2 JP2010135858A JP2010135858A JP5436349B2 JP 5436349 B2 JP5436349 B2 JP 5436349B2 JP 2010135858 A JP2010135858 A JP 2010135858A JP 2010135858 A JP2010135858 A JP 2010135858A JP 5436349 B2 JP5436349 B2 JP 5436349B2
Authority
JP
Japan
Prior art keywords
lead frame
led chip
layer
alloy
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010135858A
Other languages
English (en)
Other versions
JP2011176260A (ja
Inventor
健 櫻井
真一 船木
誠一 石川
賢治 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Shindoh Co Ltd
Original Assignee
Mitsubishi Shindoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Shindoh Co Ltd filed Critical Mitsubishi Shindoh Co Ltd
Priority to JP2010135858A priority Critical patent/JP5436349B2/ja
Publication of JP2011176260A publication Critical patent/JP2011176260A/ja
Application granted granted Critical
Publication of JP5436349B2 publication Critical patent/JP5436349B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、LED(発光ダイオード)チップとリードフレームとの接合方法に関するものである。
LEDチップは、サファイア(Al)基板等の上にp型半導体とn型半導体とが接合状態に設けられ、p側電極とn側電極との間に通電することにより、両半導体の間のpn接合面で発光を生じさせるものであり、液晶のバックライト、オーディオ機器のインジケータ、信号機、電光掲示板、自動車等のランプ、電球や蛍光灯に代わる各種照明器具など、光源として用途が広まっている。
このようなLEDチップとして、特許文献1又は特許文献2に記載のように、このLEDチップをリードフレームに接続したものがある。
特許文献1記載の技術は、LEDチップがリードフレームに導電性接着剤によって接着固定されている。リードフレームは、銅又は銅合金の薄板を材料として、その表面に銀めっきされた構成とされ、LEDチップから出射された光の一部が、銀めっき面によって反射され、LEDチップの蛍光体分散樹脂内の蛍光体を励起・発光(白色光)させるようにされている。
特許文献2記載の技術では、ベース部となるコパール製パッケージ(リードフレーム)の表面にNi/Ag層が設けられ、LEDチップの裏面にアルミニウムでメタライズした状態でAg−Sn合金にて共晶接合している。
特開2008−192929号公報 特開2006−294821号公報
ところで、リードフレームの表面には銀又は銀合金のめっき層が施されるが、この銀めっき層は、光の反射率が高いので、LEDチップからの光を有効に反射することができる反面、銀は融点が高いので、その上にLEDチップを高強度に接合するのは難しくなる。
特許文献1記載の技術では導電性接着剤によってLEDチップをリードフレームに接着しているが、導電性接着剤では耐熱性に不安がある。また、特許文献2記載に開示されているAg−Sn合金を用いることにより、融点を下げることができるが、貴金属の銀を多く用いるため、高価になる。
本発明は、前述の事情に鑑みてなされたものであり、少量の高価な銀を使用して、240〜300℃の温度にてリードフレームとLEDチップとを高い接合強度で簡単に接合することができる接合方法の提供を目的とする。
本発明の接合方法は、LEDチップと銅合金リードフレームとの接合方法において、前記LEDチップの前記銅合金リードフレームと接合される部位に金を0.1〜1μmの厚みにて蒸着し、前記銅合金リードフレームの表面に、最表面側が錫めっき層である複数のめっき層あるいは合金層を形成するとともに、前記錫めっき層の表面に、厚さが0.01〜0.5μmで、光沢度が80〜110%であるAgSn合金層を形成し、前記銅合金リードフレームのAgSn合金層部位に前記LEDチップの金が蒸着された部位を重ね合わせ、その重ね合わせ状態で240〜300℃の温度に加熱することにより、前記リードフレームのAgSn合金層部位と、前記LEDチップの金が蒸着された部位との間に、金銀錫合金層を形成して前記LEDチップを前記リードフレームに接合することを特徴とするLEDチップとリードフレームとの接合することを特徴とする。
リードフレーム最表面のAgSn合金層とLEDチップの金とが重ね合わせ状態で240〜300℃の温度に加熱されることにより、AgSn合金層の下層の錫めっき層を含む3者間にて3元系の金銀錫合金層が形成され強固な接合層となる。
AgSn合金層は、錫めっき層の表面に0.01〜0.5μmの銀めっきを施し、適切な条件にて処理することにより、銀と錫が反応して錫めっき層の表面に薄層となって形成される。
AgSn合金層の厚みは0.01〜0.5μmであり、厚みが0.01μm未満では、銀めっき層としての各種機能が不足し、厚みが0.5μmを超えると、下層の錫層での3元系の金銀錫合金の形成が不十分となり接合強度が低下し、また、銀の使用量も増えて好ましくない。
ボイド等の欠陥がなく高い接合強度となる金銀錫合金層を得るために、240℃以上の加熱温度とするのが好ましい。加熱温度が300℃を超えても、接合強度のそれ以上の向上は期待できないとともに、熱応力が大きくなるので好ましくない。
この場合、LEDチップ最表面の金層が0.1μm未満の厚さであると、十分な接合強度を確保するのに足るだけの厚みで金銀錫合金層が形成されず、剥離が生じ易い。接合に寄与する金銀錫合金層を形成するには、金層が0.1μm以上あればよく、1μmを超えてもコスト面で無駄である。
また、リードレーム最表面のAgSn合金層は、光沢度が80〜110%であり、光沢度が80%未満では、LED用としては光の反射が充分ではなく、110%を超えると効果が飽和しコスト面で無駄となる。
本発明の接合方法において、前記銅合金リードフレームのAgSn合金層部位に前記LEDチップの金が蒸着された部位を重ね合わせる前に、前記AgSn合金層の表面に厚み5〜20nmの透明な酸化錫皮膜を形成しておくとよい。
AgSn合金層の表面に透明な酸化錫皮膜を形成しておくことにより、AgSn合金層の耐硫化特性が向上し、使用雰囲気やその上に成形される樹脂中に含まれるサルファ(S)により硫化されることが防止される。透明な酸化錫皮膜の厚みが5nm未満では硫化防止効果が不十分であり、20nmを超えると光沢度が低下するとともに、目的とする接合を妨げる傾向がみられる。
本発明の接合方法において、前記複数のめっき層あるいは合金層が、前記銅合金部材の表面から順に銅錫合金層、前記錫めっき層であるとよい。
また、前記複数のめっき層あるいは合金層が、前記銅合金部材の表面から順に、ニッケルめっき層、銅錫合金層、前記錫めっき層としてもよい。
リードフレームとして一般的に使用される、二層めっき、あるいは、三層めっきの銅合金部材を適用することができる。
さらに、本発明の接合方法において、前記銅合金部材は、Fe;1.5〜2.4質量%、P;0.008〜0.08質量%およびZn;0.01〜0.5質量%を含み、透過型電子顕微鏡観察において、1μmあたりの析出物粒子の面積に等しい円相当直径のヒストグラムにおけるピーク値が直径15〜35nmの範囲内でありかつ当該範囲内の直径の析出物粒子が総度数の50%以上の頻度で存在し、その半値幅が25nm以下であるとよい。
この銅合金部材は、強度に優れるとともに、耐熱性が高く、プレス打抜き性、また、導電率も良好で、LEDチップに接続されるリードフレームとして好適である。
本発明によれば、リードフレームの表面の下層として錫めっき層を有するAgSn合金層とLEDチップの金層とを重ね合わせて加熱するという簡単な方法でこれらを接合することができ、これらの間に形成される金銀錫合金層により強固に接合でき、高価な銀を多量に使用することなく安価に製造することができる。
本発明の接合方法によって接合された状態のLEDチップとリードフレームとの断面図である。 図1のXで示す部分の拡大断面図であり、(a)は接合前の重ね合わせた状態を示し、(b)が接合後の状態を示す。 本発明の他の実施形態の接合方法を説明する図2同様の図である。 図1のリードフレームとして用いられる実施形態の銅合金の観察倍率5万倍による透過型電子顕微鏡観察写真である。 図4に示す実施形態の銅合金の観察倍率10万倍による透過型電子顕微鏡観察写真である。 実施形態の銅合金の透過型電子顕微鏡観察による1μmあたりの析出物粒子の直径の詳細なヒストグラムである。 実施形態の銅合金の製造時の冷間圧延、及び低温焼鈍工程における透過型電子顕微鏡観察による1μmあたりの析出物粒子の直径のヒストグラムの推移を示す概略図である。 実施形態の銅合金の500℃加熱保持での耐熱性(保持率の経時変化)を示すグラフである。
以下に、本発明の実施形態について説明する。
LEDチップ1は、図1に示すように、サファイア基板2の表面にn型半導体層3とp型半導体層4とが接合状態に積層されるとともに、その一部のp型半導体層4を除去して露出させたn型半導体層3にn型電極5、p型半導体層4にp型電極6が形成されたものである。このLEDチップ1はフリップフロップタイプのLEDチップであり、n型電極5及びp型電極6にそれぞれリードフレーム7,8が接合状態に接続される。
図2には、そのp型電極部分を拡大して示しており、以下、このp型電極部分を代表して説明する。その電極6には、Ti層、Ni層、金(Au)層を含む複数の金属層が形成されており、図2(a)に示すように、その最表面層として電気接触性を向上させる金層9が蒸着にて形成されている。この金層9の厚さは、後述するようにリードフレームとの十分な接合強度を確保するために0.1〜1μmが好ましい。
リードフレーム8は、所定の形状に打ち抜き加工された銅合金部材11の上にニッケルめっき層12、銅錫合金層13、錫めっき層14、AgSn合金層16を順に形成したものであり、最表面がAgSn合金層16とされている。
このリードフレーム8とLEDチップ1との接合部は、図2(b)に示すように、LEDチップ1の最表面層を形成していた金層9が、リードフレーム8の最表面のAgSn合金層16の一部及び錫めっき層14の一部と溶融して、金銀錫合金層15を形成しており、この金銀錫合金層15によってLEDチップ1とリードフレーム8とが接合されている。
次に、リードフレーム8の詳細について説明する。
[銅合金]
このリードフレームの基材を構成する銅合金は、必ずしも限定されるものではないが、耐熱性に優れ、引張り強度が500MPa以上で、かつ、導電率が50%IACS以上である基本特性を有するCu−Fe−P−Zn系銅合金であり、Fe;1.5〜2.4質量%、P;0.008〜0.08質量%およびZn;0.01〜0.5質量%を含み、残部がCu及び不可避不純物からなる基本組成とする。この基本組成に対し、後述するSn、Ni等の元素を更に選択的に含有させても良い。
(Fe)
Feは銅の母相中に分散する析出物粒子を形成して強度及び耐熱性を向上させる効果があるが、その含有量が1.5質量%未満では析出物の個数が不足し、その効果を奏功せしめることができない。一方、2.4質量%を超えて含有すると、強度及び耐熱性の向上に寄与しない粗大な析出物粒子が存在してしまい、耐熱性に効果のあるサイズの析出物粒子が不足してしまうことになる。このため、Feの含有量は1.5〜2.4質量%の範囲内とすることが好ましい。
(P)
PはFeと共に銅の母相中に分散する析出物粒子を形成して強度及び耐熱性を向上させる効果があるが、その含有量が0.008質量%未満では析出物粒子の個数が不足し、その効果を奏功せしめることができない。一方、0.08質量%を超えて含有すると、強度及び耐熱性の向上に寄与しない粗大な析出物粒子が存在してしまい、耐熱性に効果のあるサイズの析出物粒子が不足してしまうことになると共に導電率及び加工性が低下してしまう。このため、Pの含有量は0.008〜0.08質量%の範囲内とすることが好ましい。
(Zn)
Znは銅の母相中に固溶して半田耐熱剥離性を向上させる効果を有しており、0.01質量%未満ではその効果を奏功せしめることができない。一方、0.5質量%を超えて含有しても、更なる効果を得ることが出来なくなると共に母相中への固溶量が多くなって導電率の低下をきたす。このため、Znの含有量は0.01〜0.5質量%の範囲内とすることが好ましい。
(Ni)
Niは母相中に固溶して強度を向上させる効果を有しており、0.003質量%未満ではその効果を奏功せしめることができない。一方、0.5質量%を超えて含有すると導電率の低下をきたす。このため、Niを含有する場合には、0.003〜0.5質量%の範囲内とすることが好ましい。
(Sn)
Snは母相中に固溶して強度を向上させる効果を有しており、0.003質量%未満ではその効果を奏功せしめることができない。一方、0.5質量%を超えて含有すると導電率の低下をきたす。このため、Snを含有する場合には、0.003〜0.5質量%の範囲内とすることが好ましい。
なお、この銅合金は、Al,Be,Ca,Cr,Mg及びSiのうちの少なくとも1種以上が0.0007〜0.5質量%含有されていても良い。これらの元素は、銅合金の様々な特性を向上させる役割を有しており、用途に応じて選択的に添加することが好ましい。
(析出物粒子の直径とその個数)
前述の銅合金は、図6に示す様に、透過型電子顕微鏡観察において、1μmあたりの析出物粒子の直径のヒストグラムにおけるピーク値が直径15〜35nmの範囲内でありかつ当該範囲内の直径の析出物粒子が総度数の50%以上の頻度で存在し、その半値幅が25nmとされる。
即ち、析出物粒子の直径が上記のヒストグラムの限定範囲値内にピーク値を有する分布状態であれば、500℃前後の高温領域においても、ピン止め効果を最大限に発揮して再結晶化を抑制し、高温での強度低下を確実に防止することが出来るのである。析出物粒子の直径のピーク値が限定範囲値を外れれば、ピン止め効果は小さくなって再結晶化を抑制出来ず、高温での強度を維持出来ず耐熱性の低下をきたすこととなる。
ここで、析出物粒子の直径は、その断面観察において、析出物粒子の面積に等しい面積を持つ円の直径(円相当直径)として算出した。この場合、析出物粒子の面積は、透過型電子顕微鏡観察画像から得られる画像鉛直方向への投影面積を観察倍率から実際の面積に換算した値となる。
また、透過型電子顕微鏡観察において、5nm以下の析出物粒子については、析出物粒子であるか或いは観察時に生じる影であるかの明確な識別が不可能であるため、観察された析出物粒子の全個数には含めないことにした。
更に、その観察においては、観察倍率によって分解能が変化し、観察される析出物粒子の直径や個数に変動が生じる。そこで、15nm以上の析出物粒子を測定する際には観察倍率を5万倍とし、15nm未満の析出物粒子を測定する際には観察倍率を10万倍とした。
前述の銅合金の薄板から、透過型電子顕微鏡観察用の薄膜を作製し、観察倍率5万倍及び10万倍で組織観察を行い、析出物粒子の直径及び個数を測定する。図4に観察倍率5万倍での観察写真を、図5に観察倍率10万倍での観察写真を示す。なお、図4、図5に示された写真の実際の倍率については、これらの写真の右下に記載されたスケールバーから換算することになる。
図4及び図5において、矢印で示す粒子が析出物である。矢印Aで示される粒子が直径15〜35nmのものであり、矢印Bで示される粒子が直径15nm未満、矢印Cで示される粒子が直径35nmを超えるものである。また、透過型電子顕微鏡観察にはレプリカ法により作製した試料を用いても良い。
図4に示す写真(観察倍率5万倍)の視野面積は2.6μmである。従って、この写真内でカウントされた析出物粒子の個数を2.6で除し1μmあたりの析出物の個数が算出されることになる。
同様に、図5に示す写真(観察倍率10万倍)の視野面積は0.65μmである。従って、この写真内でカウントされた析出物粒子の個数を0.65で除し1μmあたりの析出物の個数が算出されることになる。
なお、透過型電子顕微鏡観察は局所的な観察となるため、観察箇所を変えてこのような観察を複数回行うことが好ましい。
(耐熱性試験)
この銅合金の耐熱性試験は次の方法で行い、保持率にて評価することが好ましい。
銅合金薄板試料を作製して加熱保持炉内にて500℃にて1、3、5、10分間各々保持した後のビッカース強度を測定し、各々の熱処理前のビッカース強度と比較し保持率にて耐熱性を評価する。
保持率は(熱処理後ビッカース強度)/(熱処理前ビッカース強度)にて算出する。各々の加熱保持時間での保持率の変化の代表例を図8に示す。
この銅合金は析出物粒子のピン止め効果が充分に発揮された優れた耐熱性を有し、500℃にて10分間加熱保持後の保持率は88%以上となる。
(銅合金の製造条件)
次に、この析出物粒子(Fe−P系化合物)を有するCu−Fe−P系銅合金の製造条件について以下に説明する。後述する好ましい時効処理、冷間圧延、低温焼鈍の各条件を除き、通常の製造工程自体を大きく変えることは不要である。
また、本製造工程における、冷間圧延、低温焼鈍での銅合金の1μmあたりの析出物粒子の直径のヒストグラムの変化を図7に示す。横軸は析出物粒子の粒径(円相当直径)であり、縦軸は度数(1μmあたりの析出物粒子の個数)である。
先ず、上記の好ましい成分範囲に調整された銅合金を溶解鋳造し、鋳塊を面削後、圧延率を60%以上にて熱間圧延を施し、次に、900〜950℃にて20〜300秒の溶体化処理を行う。
(時効処理)
溶体化処理後の銅合金板を450〜575℃にて3〜12時間の時効処理を行い、広範な粒度分布を有する析出物粒子を析出させ、最終の目的とする構成の析出物粒子を得るための素地をつくる。450℃以下或いは3時間以下では析出物粒子が充分に析出せず、575℃以上或いは12時間以上では銅合金組織が軟化する。
(第1冷間圧延)
時効処理後の銅合金板を加工率60〜80%で冷間圧延し、析出物の粒径を小さくすると共に更なる析出物粒子の析出を促進させる。析出相の優先核形成サイトが核生成の駆動力的に有利な転位セル境界となるため、核生成頻度が促進される。加工率が60%以下では析出物粒子の粒径を小さくするには不十分であり、80%以上では核生成頻度の促進効果に支障を来たす。図7に示す様に、この段階では析出物粒子の直径のヒストグラムのピーク値は形成されていないと推察される。
(第1低温焼鈍)
第1冷間圧延後の銅合金板を200〜400℃にて0.5分〜3時間の低温焼鈍を行い、析出物粒子の直径のヒストグラムのピーク値、頻度、半値幅を一定の範囲値内にシフトさせる。200℃以下或いは0.5分以下では効果がなく、400℃或いは3時間以上では析出物粒子の粗大化に繋がりピン止め効果の発揮に支障をきたす。図7に示す様に、この段階では析出物粒子の直径のヒストグラムのピーク値は15nm以下になっていると推察されピン止め効果は充分に発揮されない。この1回の低温焼鈍のみでは、析出物粒子の直径のヒストグラムのピーク値、頻度、半値幅を最適範囲値内に入れるのは無理であり、更なる冷間圧延及び低温焼鈍が必要となる。
(第2冷間圧延)
第1低温焼鈍後の銅合金板を加工率30〜60%で冷間圧延し、析出物粒子を目的とする直径のヒストグラムのピーク値、頻度、半値幅の範囲内にシフトさせる素地を作成する。加工率60%以上では全体としての圧延率が高くなり、再結晶化を促すことに繋がり、また、強度、導電率、ビッカース硬度にも悪影響を及ぼす。加工率30%以下では殆んど効果はない。図7に示す様に、この段階でも析出物粒子の直径のヒストグラムピーク値は15nm以下になっているが、更なる析出物粒子の析出を促進させ、ヒストグラムを最適化する素地が出来上がっていると推察される。
(第2低温焼鈍)
第2冷間圧延後の銅合金板を200〜400℃にて0.5分〜3時間の低温焼鈍を行い、図7に示す様に、析出物粒子の1μmあたりの直径のヒストグラムにおけるピーク値が直径15〜35nmの範囲内であり、かつ、総度数の50%以上の頻度とし、その半値幅を25nm以下として、ピン止め効果を最大限に発揮させる。この析出物粒子の1μmあたりの直径のヒストグラムの詳細を図6に示す。
この第2低温焼鈍にて、1μmあたりの析出物粒子の直径のヒストグラムが、目的とするピーク値、頻度、半値幅内にシフトしなければ、更に冷間圧延及び低温焼鈍を上記の加工率、熱処理条件にて繰返すことが必要となる。この場合、冷間圧延或いは低温焼鈍を単独で繰り返しても意味はなく、冷間圧延の後に低温焼鈍を行うことが重要である。
前述の様な構成とされた本実施形態の銅合金は、500℃前後の高温領域においても、ピン止め効果を最大限に発揮して、強度の低下をきたさず、耐熱性に優れた高強度、高導電率の銅合金となる。
[リードフレーム]
リードフレームは、銅合金部材をリードフレームの形状に打ち抜き加工した後、ニッケルめっき、銅めっき、錫めっきを順に施し、これらをリフロー処理することによって得られる。
ニッケルめっきの条件としては、めっき浴に、硫酸ニッケル(NiSO)、ホウ酸(HBO)を主成分としたワット浴、スルファミン酸ニッケル(Ni(NHSO))とホウ酸(HBO)を主成分としたスルファミン酸浴等が用いられる。例えば、硫酸ニッケルが300g/L、ホウ酸が30g/Lの濃度のめっき浴とされる。酸化反応を起こし易くする塩類として塩化ニッケル(NiCl)などが加えられる場合もある。また、めっき温度は45〜55℃、電流密度は20〜50A/dmとされる。
銅めっきの条件としては、めっき浴に硫酸銅(CuSO)及び硫酸(HSO)を主成分とした硫酸銅浴が用いられ、レベリングのために塩素イオン(Cl)が添加される。例えば、硫酸銅が250g/L、硫酸が60g/L、塩素イオンが50mg/Lの濃度のめっき浴とされる。めっき温度は35〜55℃、電流密度は20〜60A/dmとされる。
錫めっきの条件としては、めっき浴に硫酸(HSO)と硫酸第一錫(SnSO)を主成分とした硫酸浴が用いられる。また、錫めっき浴には、めっき表面を平滑にして光沢度を上げるために、光沢剤が添加されても良い。その光沢剤としては、例えば、ポリオキシノニルフェニルエーテル等のような非イオン性界面活性剤とホルマリン等のようなホルミル基を成分とするものが好適である。この錫めっき浴としては、例えば、硫酸が80g/L、硫酸第一鉄が60g/L、光沢剤が10mg/Lの濃度とされる。この場合、光沢剤の添加量としては、5〜15mg/Lが好ましい。添加量が5mg/L未満では、錫めっき層表面に所望の光沢度(80〜110%)が得られず、15mg/Lを超えても効果は飽和する。めっき温度は15〜35℃、電流密度は10〜30A/dmとされる。
いずれのめっき処理も、一般的なめっき技術よりも高い電流密度で行われる。その場合に、めっき液の攪拌技術が重要となるが、めっき液を処理板に向けて高速で噴きつける方法やめっき液を処理板と平行に流す方法などとすることにより、処理板の表面に新鮮なめっき液を速やかに供給し、高電流密度によって均質なめっき層を短時間で形成することができる。そのめっき液の流速としては、処理板の表面において0.5m/秒以上とすることが望ましい。また、この従来技術よりも一桁高い電流密度でのめっき処理を可能とするために、陽極には、アノード限界電流密度の高い酸化イリジウム(IrO)を被覆したTi板等の不溶性陽極を用いることが望ましい。
このようにして銅合金部材の上にニッケルめっき層、銅めっき層、錫めっき層を順に形成した後、加熱してリフロー処理する。
このリフロー処理はCO還元性雰囲気にした加熱炉内でめっき後の処理材を10〜90℃/秒の昇温速度で240〜300℃のピーク温度まで加熱する加熱工程と、そのピーク温度に達した後、30℃/秒以下の冷却速度で1〜30秒間冷却する一次冷却工程と、一次冷却後に50〜250℃/秒の冷却速度で冷却する二次冷却工程とを有する処理とする。一次冷却工程は空冷により、二次冷却工程は10〜90℃の水を用いた水冷により行われる。
このリフロー処理を還元性雰囲気で行うことにより錫めっき表面に溶融温度の高い錫酸化物皮膜が生成するのを防ぎ、より低い温度かつより短い時間でリフロー処理を行うことが可能となり、所望の合金(金属間化合物)構造を作製することが容易となる。また、冷却工程を二段階とし、冷却速度の小さい一次冷却工程を設けることにより、Cu原子がSn粒内に穏やかに拡散し、所望の合金構造で成長する。つまり、前述したSn柱状結晶の粒界からのCuの拡散を緩やかにして、その凸部をなだらかにする。そして、その後に急冷を行うことにより合金層の成長を止め、所望の構造で固定化することができ、適切な状態の表面粗さの銅錫合金層を得ることができる。
ところで、高電流密度で電析した銅と錫は安定性が低く室温においても合金化や結晶粒肥大化が発生し、リフロー処理で所望の合金構造を作ることが困難になる。このため、めっき処理後速やかにリフロー処理を行うことが望ましい。具体的には30分以内、望ましくは15分以内、より好ましくは5分以内にリフロー処理を行うとよい。めっき後の放置時間が短いことは問題とならないが、通常の処理ラインでは構成上1分後程度となる。
更に、このリフロー処理が施されたリードフレーム形状の銅合金部材に、電気化学還元法にて表面の酸化膜を除去した後、その表面にシアン系化合物を使用した銀ストライクめっき法にてAgめっきを形成する。
電気化学還元法にて電解液中で錫めっき層の酸化膜を還元して完全に除去することにより、錫めっき層のSn金属面を露出させ、次の銀めっきを密着させることができ、これにより、合金化処理においてAgとSnとの相互拡散を確実にすることができる。電解処理液としては弱アルカリ電解脱脂液が用いられる。
また、銀ストライクめっきの条件は、次の表1に示す通りである。
Figure 0005436349
ここで、シアン化銀カリウムの濃度は1g/L未満であると、錫めっき層に対して所望の面積被覆率が得られず、また8g/Lを超えると、Agめっき表面が粗くなるので、1〜8g/Lが好ましい。そして、この銀ストライクめっきにより形成されるAgめっきの厚さは0.01〜0.5μmとする。この範囲のAgめっき層とすることにより、最終的なAgSn合金層を所望の膜厚とすることができる。
次に、このAgめっきした処理材に、ベンゾチアゾール化合物を含む水溶液中にて合金化処理を施す。その合金化処理の条件を次の表2に示す。
Figure 0005436349
Agめっきした処理材をこの処理液に浸漬することにより、表面のAgとその下のSnとが相互拡散して合金化し、表面にAgSn合金層が形成される。
以上のような方法により、銅合金部材11の上に形成したニッケルめっき層12と、錫めっき層14との間に、銅錫合金層13を有し、錫めっき層14の上の最表面がAgSn合金層16である4層めっきのリードフレーム8が完成される。この場合、図示はしないが、銅錫合金層13はさらに、ニッケルめっき層12の上に形成されるCuSn層と、このCuSn層の上に形成されるCuSn層とから構成される。
また、最表面のAgSn合金層16は、表面の光沢度が80〜110%とされる。
[接合方法]
次に、このように構成したリードフレーム8にLEDチップ1を接合する方法について説明する。
リードフレーム8の上にLEDチップ1の電極を重ね合わせる。このとき、図2(a)に示すように、リードフレーム1のめっき層のうちの最表面のAgSn合金層16とLEDチップ1の電極の最表面の金層9とが接触状態となる。そして、この重ね合わせ状態で加熱炉内に入れ、窒素雰囲気の下、温度240〜300℃で、例えば60〜120秒間保持することにより、これらを接合する。この接合条件に保持することにより、LEDチップ1の最表面層の金層9と、リードフレーム8の最表面のAgSn合金層16の一部と錫めっき層14の一部との間に合金反応が生じて、図2(b)に示すように、金銀錫合金層15を形成し、この金銀錫合金層15によってLEDチップ1とリードフレーム8とが接合状態となる。
接合部にボイド等の欠陥がなく、高い接合強度となる金銀錫合金層を得るために240℃以上の加熱温度とするのが好ましい。加熱温度が300℃を超えても、接合強度のそれ以上の向上は期待できないとともに、熱応力が大きくなるので好ましくない。
このようにしてLEDチップ1とリードフレーム8とを接合することにより、これらの間に形成される金銀錫合金層15が両者を強固に接合することができ、また、リードフレーム8の最表面は、光沢度80〜110%のAgSn合金層16により構成されるので、LEDチップ1から出射される光の反射効率が良く、LEDとしての性能を良好に発揮させることができる。
以上の実施形態では、リードフレームの最表面をAgSn合金層とし、その上にLEDチップの金層を重ねて接合するようにしたが、LEDチップが接合されるリードフレームは高い光沢度を有していることが重要であり、80〜110%の光沢度を維持する必要がある。しかしながら、使用環境やモールド樹脂に使われる材料等によっては、雰囲気や樹脂中に含まれるサルファ(S)によってリードフレームのAgSn合金層が硫化されることがあり、硫化されると光沢度が低下する。
そこで、この硫化を防止するために、図3に示す他の実施形態のように、AgSn合金層16の上に厚みが5〜20nmの透明な酸化錫皮膜17を形成したリードフレーム21を用いてもよい。この酸化錫皮膜17は、厚みが5nm未満では硫化防止効果が不十分であり、20nmを超えると光沢度が低下するとともに、目的とする接合を妨げる傾向がみられる。
この酸化錫皮膜17は、LEDチップ1を接合する前に、AgSn合金層16が形成されたリードフレームを例えば酸素含有雰囲気下で700〜1000℃に5〜60秒加熱することにより、AgSn合金層16の表面を雰囲気の酸素と反応させることにより形成することができる。この加熱処理が700℃未満あるいは5秒未満では、酸化錫皮膜の厚みが5nmに達せず、硫化防止効果が不十分となる。また、加熱処理が1000℃を超えあるいは60秒を超えると、酸化錫皮膜の厚みが20nmを超えることになり、光沢度が低下するとともに、目的とする接合を妨げる傾向がみられる。
この酸化錫皮膜17が形成されたリードフレーム21にLEDチップ1を重ねると、リードフレーム21のAgSn合金層16とLEDチップ1の金層9との間に酸化錫皮膜17が介在するが、5〜20nmと極めて薄いため、リードフレーム21のめっき層とLEDチップ1の金層9との合金化反応を阻害することはない。
Fe;1.5〜2.4質量%、P;0.008〜0.08質量%およびZn;0.01〜0.5質量%を含み、残部がCu及び不可避不純物からなるCu−Fe−P−Zn系銅合金を還元雰囲気下で溶解して鋳塊を作製し、これを前述の製造条件にて銅合金部材とした。この銅合金部材をプレス打抜きにて所定の形状に加工した後、その表面にニッケルめっき、銅めっき、錫めっきを順に施し、錫めっき付き銅合金リードフレームを得た。その後、加熱してリフロー処理することにより、銅合金部材の表面にニッケルめっき層、銅錫合金層、錫めっき層が順に形成された3層めっき銅合金部材を作成し、更に、その錫めっき表面を、電気化学還元法にて、電解液中で錫めっき層の酸化膜を除去し、表1に示す条件にて、膜厚を変化させて銀ストライクめっきを施し、表2に示す条件にて、ベンゾチアゾール化合物を含む水溶液中にて合金化処理を施し、最表面をAgSn層としたリードフレームを作製した。
また、試料番号5,6については、さらに、リードフレームを850℃の酸素含有雰囲気で30秒加熱処理することにより、AgSn層の表面に約10nmの酸化錫皮膜を形成した。
次に、LEDチップの電極最表面に金を種々の厚さで蒸着したものを用意し、リードフレームの最表面のAgSn層(試料番号5,6については酸化錫皮膜)に金蒸着層を重ね合わせてLEDチップとリードフレームとを表3に示す温度で接合した。
そして、接合状態となったリードフレームとLEDチップとの剥離試験を行い、また、リードフレーム表面の光沢度を測定した。
剥離試験は、米国MIL STD−883に準拠して、LEDチップをリードフレームに接合し、LEDチップをピンセットの先端の様に尖った先でシェアーし、リードフレームから剥離しなかった試料を○とし、剥離した試料を×とした。
この剥離試験は、常温で実施するとともに、耐熱性を確認するために、175℃×1000時間加熱した後についても実施した。
光沢度は、「JIS Z 8741 測定方法3 60度鏡面光沢」に準拠して、接触式の光沢度計(日本電色工業株式会社製 PG−1M)にて測定した。測定サイズは10×20mmとして、5箇所測定し、その平均値を光沢度とした。
これらの結果を表1に示す。
Figure 0005436349
この表1に示されるように、AgSn合金層の厚みを0.01〜0.5μmとし、金蒸着層の厚みを0.1〜1μmとし、接合温度を240〜300℃とすることにより、LEDチップが強固に接合され、剥離し難いものとなっている。この場合、加熱後も十分な接合強度を示しており、耐熱性も十分である。また、光沢度も80〜110%であり、LEDチップ用のリードフレームとして充分な光沢がある。
以上、本発明の実施形態について説明したが、本発明はこの記載に限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、前記実施形態では、銅合金部材をリードフレームの形状に打ち抜き加工した後にめっき処理、リフロー処理を施してリードフレームとしたが、最初に銅合金部材にめっき処理、リフロー処理した後に、リードフレームの形状に打ち抜き加工してもよい。
1 LEDチップ
5,6 電極
7,8 リードフレーム
9 金層
11 銅合金部材
12 ニッケルめっき層
13 銅錫合金層
14 錫めっき層
15 金銀錫合金層
16 AgSn合金層
17 酸化錫皮膜
21 リードフレーム

Claims (5)

  1. LEDチップと銅合金リードフレームとの接合方法において、前記LEDチップの前記銅合金リードフレームと接合される部位に金を0.1〜1μmの厚みにて蒸着するとともに、前記銅合金リードフレームの表面に、最表面側が錫めっき層である複数のめっき層あるいは合金層を形成し、前記錫めっき層の表面に、厚さが0.01〜0.5μmで、光沢度が80〜110%であるAgSn合金層を形成し、前記銅合金リードフレームのAgSn合金層部位に前記LEDチップの金が蒸着された部位を重ね合わせ、その重ね合わせ状態で240〜300℃の温度に加熱することにより、前記リードフレームのAgSn合金層部位と、前記LEDチップの金が蒸着された部位との間に、金銀錫合金層を形成して前記LEDチップを前記リードフレームに接合することを特徴とするLEDチップとリードフレームとの接合方法。
  2. 前記銅合金リードフレームのAgSn合金層部位に前記LEDチップの金が蒸着された部位を重ね合わせる前に、前記AgSn合金層の表面に厚み5〜20nmの透明な酸化錫皮膜を形成しておくことを特徴とする請求項1記載のLEDチップとリードフレームとの接合方法。
  3. 前記複数のめっき層あるいは合金層が、前記銅合金部材の表面から順に銅錫合金層、前記錫めっき層であることを特徴とする請求項1又は2記載のLEDチップとリードフレームとの接合方法。
  4. 前記複数のめっき層あるいは合金層が、前記銅合金部材の表面から順に、ニッケルめっき層、銅錫合金層、前記錫めっき層であることを特徴とする請求項1又は2記載のLEDチップとリードフレームとの接合方法。
  5. 前記銅合金部材は、Fe;1.5〜2.4質量%、P;0.008〜0.08質量%およびZn;0.01〜0.5質量%を含み、透過型電子顕微鏡観察において、1μmあたりの析出物粒子の面積に等しい円相当直径のヒストグラムにおけるピーク値が直径15〜35nmの範囲内でありかつ当該範囲内の直径の析出物粒子が総度数の50%以上の頻度で存在し、その半値幅が25nm以下であることを特徴とする請求項1〜4のいずれか一項に記載のLEDチップとリードフレームとの接合方法。
JP2010135858A 2010-01-30 2010-06-15 Ledチップとリードフレームとの接合方法 Active JP5436349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010135858A JP5436349B2 (ja) 2010-01-30 2010-06-15 Ledチップとリードフレームとの接合方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010019829 2010-01-30
JP2010019829 2010-01-30
JP2010135858A JP5436349B2 (ja) 2010-01-30 2010-06-15 Ledチップとリードフレームとの接合方法

Publications (2)

Publication Number Publication Date
JP2011176260A JP2011176260A (ja) 2011-09-08
JP5436349B2 true JP5436349B2 (ja) 2014-03-05

Family

ID=44688824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010135858A Active JP5436349B2 (ja) 2010-01-30 2010-06-15 Ledチップとリードフレームとの接合方法

Country Status (1)

Country Link
JP (1) JP5436349B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6165411B2 (ja) * 2011-12-26 2017-07-19 富士通株式会社 電子部品及び電子機器
JP6034233B2 (ja) * 2013-04-08 2016-11-30 古河電気工業株式会社 光半導体装置用リードフレームとその製造方法、および光半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111829A (ja) * 1988-10-20 1990-04-24 Sumitomo Metal Mining Co Ltd リードフレーム用銅合金
JPH04329681A (ja) * 1991-05-01 1992-11-18 Matsushita Electron Corp 光半導体装置の製造方法
JP3124415B2 (ja) * 1993-06-22 2001-01-15 松下電子工業株式会社 受発光一体型光半導体装置
JPH11350189A (ja) * 1998-06-03 1999-12-21 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JPH11350190A (ja) * 1998-06-03 1999-12-21 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JP2001102402A (ja) * 1999-09-30 2001-04-13 Fujitsu Ltd 電子回路、半導体素子及び半導体素子の製造方法
JP4432541B2 (ja) * 2000-12-21 2010-03-17 株式会社日立製作所 電子機器
JP3798260B2 (ja) * 2001-05-17 2006-07-19 株式会社神戸製鋼所 電気電子部品用銅合金及び電気電子部品
JP4041452B2 (ja) * 2003-11-05 2008-01-30 株式会社神戸製鋼所 耐熱性に優れた銅合金の製法
JP2005353542A (ja) * 2004-06-14 2005-12-22 Furukawa Electric Co Ltd:The 導電性被覆材料とその製造方法、この被覆材料を用いたコネクタ端子または接点
JP4969087B2 (ja) * 2005-11-28 2012-07-04 スタンレー電気株式会社 共晶ボンディング発光装置とその製造方法
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
JP4275697B2 (ja) * 2006-11-24 2009-06-10 三菱伸銅株式会社 電子機器用銅合金およびリードフレーム材
JP4341693B2 (ja) * 2007-05-16 2009-10-07 ウシオ電機株式会社 Led素子およびその製造方法
JP2009057630A (ja) * 2007-08-07 2009-03-19 Mitsubishi Shindoh Co Ltd Snメッキ導電材料及びその製造方法並びに通電部品
JP5523680B2 (ja) * 2008-05-29 2014-06-18 株式会社東芝 接合体、半導体装置および接合体の製造方法
KR101638494B1 (ko) * 2009-08-20 2016-07-11 미츠비시 신도 가부시키가이샤 전자기기용 동합금 및 리드프레임재
JP4608025B1 (ja) * 2010-06-03 2011-01-05 三菱伸銅株式会社 放熱性及び樹脂密着性に優れた電子機器用銅合金条材

Also Published As

Publication number Publication date
JP2011176260A (ja) 2011-09-08

Similar Documents

Publication Publication Date Title
JP2011146567A (ja) Ledチップとリードフレームとの接合方法
JP3880877B2 (ja) めっきを施した銅または銅合金およびその製造方法
JP5280957B2 (ja) 導電部材及びその製造方法
JP4372835B1 (ja) 導電部材及びその製造方法
JP2016065316A (ja) めっき積層体
WO2010084532A1 (ja) 導電部材及びその製造方法
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
TWI386523B (zh) SnB電鍍液以及使用該電鍍液的電鍍方法
JP5089795B2 (ja) 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置
JP4197718B2 (ja) 酸化膜密着性に優れた高強度銅合金板
WO2012153728A1 (ja) Niめっき金属板、溶接構造体、及び電池用材料の製造方法
JP2010196084A (ja) 導電部材及びその製造方法
JPWO2017179447A1 (ja) リードフレーム材およびその製造方法
JP2014122403A (ja) Snめっき付き導電材及びその製造方法
JP5436349B2 (ja) Ledチップとリードフレームとの接合方法
JP6127941B2 (ja) はんだ接合材料及びその製造方法
JP2009235579A (ja) リードフレーム
JP6034233B2 (ja) 光半導体装置用リードフレームとその製造方法、および光半導体装置
JP5767521B2 (ja) 光半導体装置用リードフレーム及びその製造方法
JP5481282B2 (ja) 電子部品材
TW202233899A (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
US9960289B2 (en) Solder joint material and method of manufacturing the same, soldering member and solar cell module
JP2012151289A (ja) 光半導体実装用基板、その製造方法、及び光半導体装置
JP7162341B2 (ja) めっき積層体の製造方法及びめっき積層体
JP2012227327A (ja) 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131210

R150 Certificate of patent or registration of utility model

Ref document number: 5436349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250