JP5432488B2 - バイポーラ型半導体装置 - Google Patents

バイポーラ型半導体装置 Download PDF

Info

Publication number
JP5432488B2
JP5432488B2 JP2008224790A JP2008224790A JP5432488B2 JP 5432488 B2 JP5432488 B2 JP 5432488B2 JP 2008224790 A JP2008224790 A JP 2008224790A JP 2008224790 A JP2008224790 A JP 2008224790A JP 5432488 B2 JP5432488 B2 JP 5432488B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
electrode
bipolar
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008224790A
Other languages
English (en)
Other versions
JP2010062252A (ja
Inventor
浩二 中山
竜介 石井
良孝 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc filed Critical Kansai Electric Power Co Inc
Priority to JP2008224790A priority Critical patent/JP5432488B2/ja
Publication of JP2010062252A publication Critical patent/JP2010062252A/ja
Application granted granted Critical
Publication of JP5432488B2 publication Critical patent/JP5432488B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thyristors (AREA)

Description

この発明は、バイポーラ型半導体装置に関し、特にシリコンカーバイド(ＳｉＣ)などのワイドギャップ半導体を用いたバイポーラ型半導体装置に関する。
従来、ＳｉＣを用いて製作されたバイポーラ型半導体装置としては、表面に縞状またはストライプ状のメサ加工を施し、そのメサ上にアノード電極を形成したＧＴＯ(Gate Turn-off Thyristor；ゲート・ターンオフ・サイリスタ)がある。このようなＧＴＯでは、順方向に電流を通電すると、電子と正孔が再結合するエネルギーにより面状の積層欠陥(stacking fault)がドリフト層中で拡大して、順方向電圧ＶFが大きくなる「ＶFドリフト」という現象が発生する。このような積層欠陥の種となる半導体層の欠陥には、基底面転位(ＢＰＤ;basal Plane Dislocation)と表面欠陥(ハーフループ)がある。
この基底面転位に起因する積層欠陥は、メサ端部に到達するまでしか拡大しない性質があるため、アノード電極のストライプ方向と半導体基板のオフ方向を平行にすることにより、積層欠陥の拡大を止めて、「ＶFドリフト」を低減するバイポーラ型半導体装置が提案されている(例えば、特開２００４−３３５７２０号公報(特許文献１)参照)。
しかしながら、近年は、結晶成長技術の向上により、結晶中の基底面転位密度は低減されてきており、素子製作プロセス中で発生する表面欠陥が問題となっている。この表面欠陥を種とする積層欠陥は、基底面転位と異なり、ドリフト層中を素子端部まで拡大するため、ストライプ方向と半導体基板のオフ方向を平行にしても、表面欠陥を種とする積層欠陥は、ストライプ方向に対して垂直方向に素子端部まで拡大して、電圧を印加したときの電極間のリークパスとなる。このため、ストライプ形状の凸部上に形成されたアノード電極とその凸部の両側に形成されたゲート電極とを有するＧＴＯや、ストライプ形状の凸部に形成されたエミッタ電極とその凸部の両側に形成されたゲート電極とを有するＩＧＢＴでは、表面欠陥を種とする積層欠陥はリークパスとなり、最小点弧電流の増大などを引き起こし、素子の信頼性が低下するという問題がある。
特開２００４−３３５７２０号公報
そこで、この発明の課題は、表面欠陥に起因する積層欠陥が生じても、リーク電流を低減でき、最小点弧電流の増大を防止できるバイポーラ型半導体装置を提供することにある。
上記課題を解決するため、この発明のバイポーラ型半導体装置は、
半導体基板と、上記半導体基板上にエピタキシャル成長により順に形成された複数の半導体層とを備え、上記半導体基板と上記複数の半導体層がワイドギャップ半導体を母材とするバイポーラ型半導体装置であって、
上記複数の半導体層の上側の少なくとも最上層に形成され、上記半導体基板のオフ方向に対してストライプ方向が略直交するメサストライプ部と、
上記メサストライプ部上に形成された第１電極と、
上記半導体基板の裏面に形成された第２電極と、
上記複数の半導体層のうちの上記メサストライプ部のメサ間の半導体層の露出領域上に形成された制御電極と
を備え、
電流通電時に、上記メサストライプ部の表面にある表面欠陥を種として上記半導体基板の基底面に沿って成長する面状の積層欠陥が上記メサストライプ部のストライプ方向と平行であることを特徴とする。
上記構成のバイポーラ型半導体装置によれば、半導体基板のオフ方向に対してメサストライプ部のストライプ方向を略直交させることにより、表面欠陥に起因する積層欠陥が基底面に沿って成長してメサストライプ部のメサとメサ間の凹部を交互に横断しないので、リークパスがほとんど無くなる。これにより、第１電極と制御電極との間(例えばＧＴＯにおけるアノード電極とゲート電極との間)のリーク電流を低減でき、最小点弧電流の増大を防止できる。
また、一実施形態のバイポーラ型半導体装置では、上記制御電極に流す電流により動作を制御する電流駆動型である。
上記実施形態によれば、特に表面欠陥に起因する積層欠陥が成長しやすい電流駆動型のバイポーラ型半導体装置において、リーク電流の低減化と最小点弧電流の増大防止の効果が顕著である。
また、一実施形態のバイポーラ型半導体装置では、上記ワイドギャップ半導体としてシリコンカーバイド(ＳｉＣ)を用いた。
上記実施形態によれば、ワイドギャップ半導体としてシリコンカーバイド(ＳｉＣ)を用いることによって、絶縁破壊電界強度がシリコン(Ｓｉ)に比べて高くなり、高耐圧の用途に用いることが可能となる。
また、一実施形態のバイポーラ型半導体装置では、上記第１電極をアノード電極とし、上記第２電極をカソード電極とし、上記制御電極をゲート電極とする電流駆動型のゲートターンオフサイリスタである。
上記実施形態によれば、表面欠陥に起因する積層欠陥が成長しやすい電流駆動型のゲートターンオフサイリスタにおいて、表面欠陥に起因する積層欠陥が成長してもメサストライプ部のメサとメサ間の凹部を交互に横断しないので、リークパスがほとんど無くなり、アノード電極とゲート電極との間のリーク電流を低減でき、最小点弧電流の増大を防止できる。
以上より明らかなように、この発明のバイポーラ型半導体装置によれば、表面欠陥に起因する積層欠陥が生じても、リーク電流を低減でき、最小点弧電流の増大を防止できるバイポーラ型半導体装置を実現することができる。
以下、この発明のバイポーラ型半導体装置を図示の実施の形態により詳細に説明する。
図１Ａはこの発明の実施の一形態のバイポーラ型半導体装置の一例としてのＧＴＯ(Gate Turn-off Thyristor；ゲート・ターンオフ・サイリスタ)の模式図を示し、図１Ｂは図１Ａに示すＧＴＯのストライプ方向から見た側面図を示している。
この実施の形態のＧＴＯは、図１Ａ,図１Ｂに示すように、半導体基板とその半導体基板上にエピタキシャル成長により順に形成された複数の半導体層とを備えた主構造体１と、上記主構造体１の半導体層の最上層に形成され、半導体基板のオフ方向に対してストライプ方向(矢印Ｒ１)が略直交するメサストライプ部２と、上記メサストライプ部２上に形成された第１電極の一例としてのアノード電極３と、上記半導体基板の裏面に形成された第２電極の一例としてのカソード電極５と、上記メサストライプ部２のメサ２a間およびメサストライプ部２の周囲の半導体層の露出領域上に形成された制御電極の一例としてのゲート電極４とを備えている。上記メサストライプ部２は、予め決められた間隔をあけて互いに平行に形成された細長い複数のメサ２aからなる。図１Ａ,図１Ｂでは、主構造体１の半導体基板と複数の半導体層は省略している。
上記主構造体１の半導体基板と複数の半導体層は、ワイドギャップ半導体の一例としてのシリコンカーバイト(ＳｉＣ)を母材としている。ここで、ＳｉＣ半導体基板は、４Ｈ−ＳｉＣが主に使用され、エピタキシャル成長を行う結晶面を数度(オフ角)傾けた面が使用される。
このようなメサ構造のＧＴＯでは、メサストライプ部２を形成するときにメサ２a表面や周辺部の表面に多くの表面欠陥が生じる。図１Ａ,図１Ｂにおいて、メサストライプ部２の一部のメサ２aの端部に表面欠陥Ｓがあるものとすると、電流通電時にその表面欠陥Ｓを種として基底面に沿って成長する面状の積層欠陥６は、メサストライプ部２のストライプ方向と平行で、かつ、主構造体１の平面に対して半導体基板のオフ方向(矢印Ｒ２)に向かって半導体基板側に徐々に傾斜する台形状となる。
図２は上記ＧＴＯの断面図を示している。図２に示すＧＴＯは、ｎ＋型の４Ｈ−ＳｉＣの半導体基板２１と、ｐ型バッファ層２２と、ｐ−型ベース層２３と、ｎ型ベース層２４と、ストライプ状に形成されたｐ＋型エミッタ層２５と、上記ｐ＋型エミッタ層２５上に形成されたアノード電極２６と、露出したｎ型ベース層２４にイオン注入してｐ＋型エミッタ層２５を囲むように形成されたｎ+型低抵抗ゲート領域２７とｎ＋型ゲートコンタクト領域２８と、上記ｎ＋型ゲートコンタクト領域２８上に形成されたゲート電極２９と、半導体基板２１の裏面側に形成されたカソード電極３０とを備えている。上記ｐ+型エミッタ層２５が図１Ａ,図１Ｂに示すメサ２aに相当する。
図３は上記ＧＴＯの動作時間に対するＩｇminの変化を示し、図３において、横軸は動作時間ｔ[時間]を表し、縦軸は動作開始時の最小点弧電流Ｉｇmin(0)に対してｔ時間後の最小点弧電流Ｉｇmin(t)の比(Ｉｇmin(t)/Ｉｇmin(0))を表している。
図３に示すように、比較のためのＧＴＯでは、動作時間が１０時間を越えないうちに最小点弧電流比(Ｉｇmin(t)/Ｉｇmin(0))が１００を越えているのに対して、この発明の実施の形態のＧＴＯは、動作時間が６０時間経過しても１．３以下である。
図４Ａは比較例のＧＴＯの表面欠陥を種とする積層欠陥を示す模式図を示し、図４Ｂは図４Ａに示すＧＴＯのストライプ方向から見た側面図を示している。図４Ａ,図４Ｂに示すＧＴＯは、比較のために示したものであり、本発明ではない。
この比較例のＧＴＯは、図４Ａ,図４Ｂに示すように、ｎ型の半導体基板とその半導体基板上にエピタキシャル成長により順に形成された複数の半導体層とを備えた主構造体３１と、上記主構造体１の半導体層の最上層に形成され、半導体基板のオフ方向(矢印Ｒ１２)とストライプ方向(矢印Ｒ１１)が平行なメサストライプ部３２と、上記メサストライプ部３２上に形成されたアノード電極３３と、上記半導体基板の裏面に形成されたカソード電極３５と、上記メサストライプ部３２のメサ３２a間およびメサストライプ部３２の周囲に露出する半導体層上に形成されたゲート電極３４とを備えている。図４Ａ,図４Ｂでは、主構造体３１の半導体基板と複数の半導体層は、省略している。
上記主構造体３１の半導体基板と複数の半導体層は、シリコンカーバイト(ＳｉＣ)を母材としている。
図４Ａ,図４Ｂにおいて、メサストライプ部３２の一部のメサ３２aの端部に表面欠陥Ｓがあるものとすると、電流通電時にその表面欠陥Ｓを種として成長する面状の積層欠陥３６は、主構造体３１の平面に対して半導体基板のオフ方向(矢印Ｒ１２)に向かって半導体基板側に徐々に傾斜する台形状となる。
このとき、表面欠陥を種とする積層欠陥３６は、メサストライプ部３２のストライプ方向に対して直角方向に主構造体３１の端部まで拡大して、電圧を印加したときのアノード電極３３とゲート電極３４との間のリークパス４０となる。このため、メサストライプ部の凸部にアノード電極を有すると共に凹部にゲート電極を有する構成のＧＴＯでは、最小点弧電流の増大などを引き起こし、素子の信頼性が低下する。
これに対して、この発明の実施の形態の図１Ａ,図１Ｂに示すＧＴＯによれば、半導体基板のオフ方向(矢印Ｒ２)に対してメサストライプ部２のストライプ方向(矢印Ｒ１)を略直交させることにより、表面欠陥に起因する積層欠陥が成長してメサストライプ部２のメサ２aとメサ２a間の凹部を交互に横断しないので、リークパスがほとんど無くなる。これにより、アノード電極３とゲート電極４との間のリーク電流を低減でき、最小点弧電流の増大を防止することができる。
また、半導体基板と複数の半導体層にワイドギャップ半導体としてシリコンカーバイド(ＳｉＣ)を用いることによって、絶縁破壊電界強度がシリコン(Ｓｉ)に比べて高くなり、高耐圧の用途に用いることが可能となる。
上記実施の形態では、ワイドギャップ半導体としてＳｉＣを用いたバイポーラ型半導体装置としてのＧＴＯについて説明したが、他のワイドギャップ半導体として窒化ガリウム(ＧａＮ)やダイヤモンドなどを用いたものでも同様の効果を得ることができる。
また、この発明のバイポーラ型半導体装置は、ＧＴＯに限らず、ＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)やＢＪＴ(バイポーラ型接合トランジスタ)に適用することができる。
また、この発明のバイポーラ型半導体装置は、特に表面欠陥に起因する積層欠陥が成長しやすい電流駆動型のバイポーラ型半導体装置に適用することにより、リーク電流の低減化と最小点弧電流の増大防止の効果が顕著である。
また、この発明のバイポーラ型半導体装置は、家電分野、産業分野、電気自動車などの車両分野、送電などの電力系統分野などにおいて、例えばインバータなどの電力制御装置に好適である。
また、この発明のバイポーラ型半導体装置は、電力制御装置に適用すると、ＳｉＣバイポーラ素子の破壊を防ぐだけではなく、通電時の損失も抑制することができ、大電流が可能となると共に、装置の信頼性などの性能の向上させることができる。
この発明の具体的な実施の形態について説明したが、この発明は上記実施の形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
なお、上記実施の形態において、主構造体の半導体基板とその半導体基板上に形成された半導体層の夫々の導電型が逆であってもよく、この場合も同様の作用,効果を有する。
図１Ａはこの発明の実施の一形態のバイポーラ型半導体装置の一例としてのＧＴＯの模式図である。 図１Ｂは図１Ａに示すＧＴＯのストライプ方向から見た側面図である。 図２は上記ＧＴＯの断面図である。 図３は上記ＧＴＯの動作時間に対する最小点弧電流Ｉｇminの変化を示す図である。 図４Ａは比較例のＧＴＯの表面欠陥を種とする積層欠陥を示す模式図である。 図４Ｂは図４Ａに示すＧＴＯのストライプ方向から見た側面図である。
１…主構造体
２…メサストライプ部
２a…メサ
３…アノード電極
４…ゲート電極
５…カソード電極
６…積層欠陥
Ｓ…表面欠陥

Claims (4)

  1. 半導体基板と、上記半導体基板上にエピタキシャル成長により順に形成された複数の半導体層とを備え、上記半導体基板と上記複数の半導体層がワイドギャップ半導体を母材とするバイポーラ型半導体装置であって、
    上記複数の半導体層の上側の少なくとも最上層に形成され、上記半導体基板のオフ方向に対してストライプ方向が略直交するメサストライプ部と、
    上記メサストライプ部上に形成された第１電極と、
    上記半導体基板の裏面に形成された第２電極と、
    上記複数の半導体層のうちの上記メサストライプ部のメサ間の半導体層の露出領域上に形成された制御電極と
    を備え、
    電流通電時に、上記メサストライプ部の表面にある表面欠陥を種として上記半導体基板の基底面に沿って成長する面状の積層欠陥が上記メサストライプ部のストライプ方向と平行であることを特徴とするバイポーラ型半導体装置。
  2. 請求項１に記載のバイポーラ型半導体装置において、
    上記制御電極に流す電流により動作を制御する電流駆動型であることを特徴とするバイポーラ型半導体装置。
  3. 請求項１または２に記載のバイポーラ型半導体装置において、
    上記ワイドギャップ半導体としてシリコンカーバイド(ＳｉＣ)を用いたことを特徴とするバイポーラ型半導体装置。
  4. 請求項１から３までのいずれか１つに記載のバイポーラ型半導体装置において、
    上記第１電極をアノード電極とし、上記第２電極をカソード電極とし、上記制御電極をゲート電極とする電流駆動型のゲートターンオフサイリスタであることを特徴とするバイポーラ型半導体装置。
JP2008224790A 2008-09-02 2008-09-02 バイポーラ型半導体装置 Expired - Fee Related JP5432488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008224790A JP5432488B2 (ja) 2008-09-02 2008-09-02 バイポーラ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008224790A JP5432488B2 (ja) 2008-09-02 2008-09-02 バイポーラ型半導体装置

Publications (2)

Publication Number Publication Date
JP2010062252A JP2010062252A (ja) 2010-03-18
JP5432488B2 true JP5432488B2 (ja) 2014-03-05

Family

ID=42188758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008224790A Expired - Fee Related JP5432488B2 (ja) 2008-09-02 2008-09-02 バイポーラ型半導体装置

Country Status (1)

Country Link
JP (1) JP5432488B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5811977B2 (ja) 2012-09-18 2015-11-11 株式会社デンソー 炭化珪素半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2829026B2 (ja) * 1989-03-31 1998-11-25 株式会社東芝 自己消弧型半導体素子
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
JP2000294777A (ja) * 1999-04-08 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4450123B2 (ja) * 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
JP4110875B2 (ja) * 2002-08-09 2008-07-02 株式会社デンソー 炭化珪素半導体装置
JP4360085B2 (ja) * 2002-12-25 2009-11-11 株式会社デンソー 炭化珪素半導体装置
JP2004311815A (ja) * 2003-04-09 2004-11-04 National Institute Of Advanced Industrial & Technology 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2010062252A (ja) 2010-03-18

Similar Documents

Publication Publication Date Title
KR101742416B1 (ko) 반도체 장치
JP5328930B2 (ja) 電流シフト領域を有する半導体デバイスおよび関連方法
JP5236279B2 (ja) 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ
JP5044117B2 (ja) 炭化珪素バイポーラ型半導体装置
KR101917486B1 (ko) 전력용 반도체 장치
KR101675626B1 (ko) 오버랩 도핑 영역을 갖는 쇼트키 다이오드를 포함하는 반도체 디바이스 및 그 제조 방법
KR101917485B1 (ko) 전력용 반도체 장치
JP5172916B2 (ja) 半導体整流装置
JP6988175B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7263740B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2019537274A (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP2012033618A (ja) バイポーラ半導体素子
JP2019009288A (ja) 半導体装置
JP2016195271A (ja) 半導体装置
WO2007032118A1 (ja) 炭化ケイ素半導体装置
JP2019091796A (ja) スイッチング素子とその製造方法
WO2022025010A1 (ja) 炭化珪素半導体装置
JP6407354B2 (ja) 電力用半導体装置
JP5432488B2 (ja) バイポーラ型半導体装置
JP6618591B2 (ja) 電力用半導体装置
JP2014225589A (ja) 半導体装置およびその動作方法
JP2018107479A (ja) 半導体装置
JPWO2018012510A1 (ja) 半導体装置および半導体装置の製造方法
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
WO2023106087A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees