JP5431189B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5431189B2 JP5431189B2 JP2010018887A JP2010018887A JP5431189B2 JP 5431189 B2 JP5431189 B2 JP 5431189B2 JP 2010018887 A JP2010018887 A JP 2010018887A JP 2010018887 A JP2010018887 A JP 2010018887A JP 5431189 B2 JP5431189 B2 JP 5431189B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- wiring
- connection region
- gate electrode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 118
- 238000009792 diffusion process Methods 0.000 claims description 264
- 230000015654 memory Effects 0.000 claims description 105
- 239000012535 impurity Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 293
- 238000013500 data storage Methods 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 19
- 230000006870 function Effects 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 10
- 239000002184 metal Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 208000002352 blister Diseases 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 101100042610 Arabidopsis thaliana SIGB gene Proteins 0.000 description 2
- 101000777293 Homo sapiens Serine/threonine-protein kinase Chk1 Proteins 0.000 description 2
- 101150105729 SLC45A3 gene Proteins 0.000 description 2
- 101100294408 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MOT2 gene Proteins 0.000 description 2
- 102100031081 Serine/threonine-protein kinase Chk1 Human genes 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 102100037253 Solute carrier family 45 member 3 Human genes 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 101150117326 sigA gene Proteins 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Description
本発明の他の一態様によれば、半導体基板の主面に設けられた第1回路部と、前記主面に設けられ、前記主面に対して平行な第1方向に沿って前記第1回路部に対向する第2回路部と、前記第1回路部と前記第2回路部との間に設けられた中間部と、を備え、前記第1回路部は、前記主面の上方に設けられ、前記第1方向に延在する第1配線と、前記主面の上方に設けられ、前記第1方向に延在し、前記主面に対して平行で前記第1方向に対して垂直な第2方向において前記第1配線に隣接する第2配線と、を有し、前記第2回路部は、前記主面の上方に設けられ、前記第1方向に延在する第3配線と、前記主面の上方に設けられ、前記第1方向に延在し、前記第1配線から前記第2配線に向かう前記第2方向において前記第3配線に隣接する第4配線と、を有し、前記中間部は、前記主面に設けられた第1の一方の拡散層及び第1の他方の拡散層と、前記第1の一方の拡散層と前記第1の他方の拡散層との間において前記主面の上方に設けられ前記第2方向に延在する第1ゲート電極と、を有する第1トランジスタと、前記主面に設けられ、前記第1配線から前記第2配線に向かう前記第2方向において、前記第1トランジスタに隣接し、前記主面に設けられた第2の一方の拡散層及び第2の他方の拡散層と、前記第2の一方の拡散層と前記第2の他方の拡散層との間において前記主面の上方に設けられ、前記第2方向に延在し、前記第2方向において前記第1ゲート電極に隣接し、前記第1ゲート電極と接続された第2ゲート電極と、を有する第2トランジスタと、を有し、前記第1の一方の拡散層は、第1接続領域と、前記第1接続領域の前記第1ゲート電極の側に設けられ前記第1接続領域と接続され、前記第2方向に沿った幅が前記第1接続領域よりも狭い第1延在領域と、前記第1接続領域の内側に設けられ、前記第1配線と電気的に接続された第1内側接続領域と、を有し、前記第1の他方の拡散層は、前記第3配線に電気的に接続され、前記第2の一方の拡散層は、第2接続領域と、前記第2接続領域の前記第2ゲート電極の側に設けられ前記第2接続領域と接続され、前記第2方向に沿った幅が前記第2接続領域よりも狭い第2延在領域と、前記第2接続領域の内側に設けられ、前記第2配線と電気的に接続された第2内側接続領域と、を有し、前記第2の他方の拡散層は、前記第4配線に電気的に接続され、前記第1及び第2接続領域、前記第1及び第2延在領域、並びに、前記第1及び第2内側接続領域の不純物の型は、第1導電型であり、前記第1及び第2内側接続領域の不純物濃度は、前記第1及び第2接続領域の不純物濃度よりも高く、前記第1接続領域と前記第1延在領域との境界と、前記第1ゲート電極の前記第1接続領域の側の端と、の間の前記第1方向に沿った距離は、前記第2接続領域と前記第2延在領域との境界と、前記第2ゲート電極の前記第2接続領域の側の端と、の間の前記第1方向に沿った距離よりも長く、前記第2回路部は、前記主面の上方に設けられ、前記第1方向に延在する第9配線と、前記主面の上方に設けられ、前記第1方向に延在し、前記第1配線から前記第2配線に向かう前記第2方向において前記第9配線に隣接する第10配線と、をさらに有し、前記中間部は、前記主面において、前記第1の一方の拡散層の前記第1ゲート電極とは反対の側に設けられ、前記第1方向に沿って前記第1トランジスタに隣接する第3トランジスタと、前記主面に設けられ、前記第2方向において前記第3トランジスタに隣接し、前記第1方向に沿って第2トランジスタに隣接する第4トランジスタと、をさらに有し、前記第3トランジスタは、前記主面に設けられた第3の一方の拡散層及び第3の他方の拡散層と、前記第3の一方の拡散層と前記第3の他方の拡散層との間において前記主面の上方に設けられ前記第2方向に延在する第3ゲート電極と、を有し、前記第3の一方の拡散層は、前記第3ゲート電極と前記第1ゲート電極との間に配置され、前記第4トランジスタは、前記主面に設けられた第4の一方の拡散層及び第4の他方の拡散層と、前記第4の一方の拡散層と前記第4の他方の拡散層との間において前記主面の上方に設けられ、前記第2方向に延在し、前記第2方向において前記第3ゲート電極に隣接し、前記第3ゲート電極と接続された第4ゲート電極と、を有し、前記第4の一方の拡散層は、前記第4ゲート電極と前記第2ゲート電極との間に配置され、前記第3の一方の拡散層は、前記第1接続領域を前記第1の一方の拡散層と共有し、前記第3の一方の拡散層は、前記第1接続領域の前記第3ゲート電極の側に設けられ前記第1接続領域と接続され、前記第2方向に沿った幅が前記第1接続領域よりも狭い第3延在領域を有し、前記第3の他方の拡散層は、前記第9配線に電気的に接続され、前記第4の一方の拡散層は、前記第2接続領域を前記第2の一方の拡散層と共有し、前記第4の一方の拡散層は、前記第2接続領域の前記第4ゲート電極の側に設けられ前記第2接続領域と接続され、前記第2方向に沿った幅が前記第2接続領域よりも狭い第4延在領域を有し、前記第4の他方の拡散層は、前記第10配線に電気的に接続され、前記第1接続領域と前記第3延在領域との境界と、前記第3ゲート電極の前記第1接続領域の側の端と、の間の前記第1方向に沿った距離は、前記第2接続領域と前記第4延在領域との境界と、前記第4ゲート電極の前記第2接続領域の側の端と、の間の前記第1方向に沿った距離よりも短く、前記第1延在領域の前記第2方向に沿った幅は、前記第3延在領域の前記第2方向に沿った幅よりも狭いことを特徴とする半導体装置が提供される。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1の実施形態に係る半導体装置の構成を例示する模式的平面図である。
図2は、第1の実施形態に係る半導体装置の構成を例示する模式図である。
すなわち、図2は、半導体装置における配線の接続関係を例示している。従って、図2における平面形状等の縮尺及び配置等は、実際のものとは異なる。
図3は、第1の実施形態に係る半導体装置の構成を例示する模式的断面図である。
すなわち、図3は、図1のA1−A2線断面図である。
図2に表したように、半導体装置201は、半導体基板205の主面205aに設けられた第1回路部210と、第2回路部220と、中間部230と、を備える。なお、主面は、半導体の基板の主面でも良く、半導体の基板の上に設けられた半導体層(例えばウェル)の主面でも良い。
なお、第1の他方の拡散層DB1の第1ゲート電極G01との境界における第2方向に沿った幅は、第1延在領域EA1の第1ゲート電極G01との境界における第2方向に沿った幅とほぼ等しい。すなわち、第1延在領域EA1の第2方向における幅は、第1方向における中央部分よりも、第1の他方の拡散層DB1の第1ゲート電極G01との境界の方が大きい。その結果、第1トランジスタTR1の特性ばらつきを押さえることができる。
なお、第2の他方の拡散層DB2の第2ゲート電極G02との境界における第2方向に沿った幅は、第2延在領域EA2の第2ゲート電極G02との境界における第2方向に沿った幅とほぼ等しい。また、第2の他方の拡散層DB2の第2方向に沿った幅は、第1の他方の拡散層DB1の第2方向に沿った幅とほぼ等しい。
なお、第3の他方の拡散層DB3の第3ゲート電極G03との境界における第2方向に沿った幅は、第3延在領域EA3の第3ゲート電極G03との境界における第2方向に沿った幅とほぼ等しい。
なお、第4の他方の拡散層DB4の第4ゲート電極G04との境界における第2方向に沿った幅は、第4延在領域EA4の第4ゲート電極G04との境界における第2方向に沿った幅とほぼ等しい。すなわち、第4延在領域EA4の第2方向における幅は、第1方向における中央部分よりも、第4の他方の拡散層DB4の第4ゲート電極G04との境界の方が大きい。その結果、第4トランジスタTR4の特性ばらつきを押さえることができる。また、第4の他方の拡散層DB4の第2方向に沿った幅は、第3の他方の拡散層DB3の第2方向に沿った幅とほぼ等しい。
図3に表したように、例えば、半導体基板205となる半導体層251(例えばp型半導体層)の表面(主面205a)に、第2の一方の拡散層DA2と、第2の他方の拡散層DB2と、が設けられる。第2の一方の拡散層DA2には、第2接続領域CA2(アクティブエリアAAであり例えばn−層)と、第2接続領域CA2の内側の第2内側接続領域CAI2(例えばn+層)と、第2延在領域EA2(例えばn−層)と、が設けられる。
図4は、比較例の半導体装置の構成を例示する模式的平面図である。
図4に表したように、比較例の半導体装置209においては、中間部230に設けられる複数のトランジスタの構成が互いに同じである。以下では、1つのトランジスタTR0の構成について説明する。
すなわち、図5は、接続領域CA0の幅W1と、接続領域CA0におけるジャンクション耐圧Vjとの関係を調べた実験結果を示す図である。横軸は幅W1であり、縦軸はジャンクション耐圧Vjである。なお、ここでは、幅W1は幅W2と同じであるとされている。幅W1は、アクティブエリアAA(接続領域CA0)の外側の端と、n+層(内側接続領域CAI0)と、の間の距離である。
図5に表したように、幅W1が小さくなると、ジャンクション耐圧Vjが低下する。
以下、第1の実施形態に係る第1実施例の半導体装置であるNAND型フラッシュメモリ(不揮発性半導体記憶装置)について説明する。
図8は、第1実施例に係る半導体装置の構成を例示する模式図である。
図9は、第1実施例に係る半導体装置の一部の構成を例示する模式的断面図である。 すなわち、図9は、半導体装置の第1回路部210に含まれるメモリセルアレイの構成を例示しており、第1方向(X軸方向)と第3方向(Z軸方向)を含む平面でメモリセルアレイを切断したときの断面図である。
図10は、第1実施例に係る半導体装置に含まれるセンスアンプ部の構成を例示する回路図である。
図9に表したように、メモリセルユニット11においては、例えば、p型の半導体基板100の表面領域内にn型ウェル領域101が設けられ、n型ウェル領域101の表面領域内にp型ウェル領域102が設けられている。p型ウェル領域102上にはゲート絶縁膜103が設けられ、ゲート絶縁膜103の上に、メモリセルトランジスタMT並びに選択トランジスタST1及びST2のゲート電極が設けられている。
本発明の第2の実施形態に係る半導体装置202には、例えば、2本のビット線BLに1つのセンスアンプを接続させるトランジスタの構成が適用される。
図11は、第2の実施形態に係る半導体装置の構成を例示する模式的平面図である。
図12は、第2の実施形態に係る半導体装置の構成を例示する模式図である。
すなわち、図12は、半導体装置202における配線の接続関係を例示している。従って、図12における平面形状等の縮尺は、実際のものとは異なる。
中間部230は、第3トランジスタTR3と第4トランジスタTR4とをさらに有する。第3トランジスタTR3は、主面205aにおいて、第1の一方の拡散層DA1の第1ゲート電極G01とは反対の側に設けられ、第1方向(X軸方向)に沿って第1トランジスタTR1に隣接する。第4トランジスタTR4は、主面205aに設けられ、第2方向(Y軸方向)において第3トランジスタTR3に隣接し、第1方向に沿って第2トランジスタTR2に隣接する。
なお、第3の他方の拡散層DB3の第3ゲート電極G03との境界における第2方向に沿った幅は、第3延在領域EA3の第3ゲート電極G03との境界における第2方向に沿った幅とほぼ等しい。
なお、第4の他方の拡散層DB4の第4ゲート電極G04との境界における第2方向に沿った幅は、第4延在領域EA4の第4ゲート電極G04との境界における第2方向に沿った幅とほぼ等しい。すなわち、第4延在領域EA4の第2方向における幅は、第1方向における中央部分よりも、第4の他方の拡散層DB4の第4ゲート電極G04との境界の方が大きい。その結果、第4トランジスタTR4の特性ばらつきを押さえることができる。また、第4の他方の拡散層DB4の第2方向に沿った幅は、第3の他方の拡散層DB3の第2方向に沿った幅とほぼ等しい。
半導体装置202によれば、チップ面積を縮小しつつ、高信頼性を実現する半導体装置が提供できる。
図13に表したように、本実施形態に係る別の半導体装置202aにおいては、X軸方向に対して斜め方向で対向する第1接続領域CA1と第2接続領域CA2とにおいて、互いに近接する角部はX軸方向に対して斜めの辺を有している。すなわち、第1接続領域CA1の、X軸方向に対して斜め方向に沿って第2接続領域CA2に近接する部分は、第1接続領域CA2(例えばその中心)から第2接続領域CA2(例えばその中心)に向かう方向に対して垂直である。同様に、第2接続領域CA2の、X軸方向に対して斜め方向に沿って第1接続領域CA1に近接する部分は、第1接続領域CA1(例えばその中心)から第2接続領域CA2(例えばその中心)に向かう方向に対して垂直である。
以下、第2の実施形態に係る第2実施例の半導体装置である不揮発性半導体記憶装置302について説明する。不揮発性半導体記憶装置302は、NAND型フラッシュメモリである。なお、以下では、不揮発性半導体記憶装置302における第1回路部210、第2回路部220及び中間部230に相当する部分について説明し、その他の部分の説明は省略する。
図15は、第2実施例に係る半導体装置の一部の構成を例示する回路図である。
図14に表したように、不揮発性半導体記憶装置302において、メモリセルアレイ10及びデータ記憶回路310が設けられる。メモリセルアレイ10が、第1回路部210に相当する。そして、データ記憶回路310に、第2回路部220及び中間部230が含まれる。
Claims (4)
- 半導体基板の主面に設けられた第1回路部と、
前記主面に設けられ、前記主面に対して平行な第1方向に沿って前記第1回路部に対向する第2回路部と、
前記第1回路部と前記第2回路部との間に設けられた中間部と、
を備え、
前記第1回路部は、
前記主面の上方に設けられ、前記第1方向に延在する第1配線と、
前記主面の上方に設けられ、前記第1方向に延在し、前記主面に対して平行で前記第1方向に対して垂直な第2方向において前記第1配線に隣接する第2配線と、
を有し、
前記第2回路部は、
前記主面の上方に設けられ、前記第1方向に延在する第3配線と、
前記主面の上方に設けられ、前記第1方向に延在し、前記第1配線から前記第2配線に向かう前記第2方向において前記第3配線に隣接する第4配線と、
を有し、
前記中間部は、
前記主面に設けられた第1の一方の拡散層及び第1の他方の拡散層と、前記第1の一方の拡散層と前記第1の他方の拡散層との間において前記主面の上方に設けられ前記第2方向に延在する第1ゲート電極と、を有する第1トランジスタと、
前記主面に設けられ、前記第1配線から前記第2配線に向かう前記第2方向において、前記第1トランジスタに隣接し、前記主面に設けられた第2の一方の拡散層及び第2の他方の拡散層と、前記第2の一方の拡散層と前記第2の他方の拡散層との間において前記主面の上方に設けられ、前記第2方向に延在し、前記第2方向において前記第1ゲート電極に隣接し、前記第1ゲート電極と接続された第2ゲート電極と、を有する第2トランジスタと、
を有し、
前記第1の一方の拡散層は、第1接続領域と、前記第1接続領域の前記第1ゲート電極の側に設けられ前記第1接続領域と接続され、前記第2方向に沿った幅が前記第1接続領域よりも狭い第1延在領域と、前記第1接続領域の内側に設けられ、前記第1配線と電気的に接続された第1内側接続領域と、を有し、
前記第1の他方の拡散層は、前記第3配線に電気的に接続され、
前記第2の一方の拡散層は、第2接続領域と、前記第2接続領域の前記第2ゲート電極の側に設けられ前記第2接続領域と接続され、前記第2方向に沿った幅が前記第2接続領域よりも狭い第2延在領域と、前記第2接続領域の内側に設けられ、前記第2配線と電気的に接続された第2内側接続領域と、を有し、
前記第2の他方の拡散層は、前記第4配線に電気的に接続され、
前記第1及び第2接続領域、前記第1及び第2延在領域、並びに、前記第1及び第2内側接続領域の不純物の型は、第1導電型であり、
前記第1及び第2内側接続領域の不純物濃度は、前記第1及び第2接続領域の不純物濃度よりも高く、
前記第1接続領域と前記第1延在領域との境界と、前記第1ゲート電極の前記第1接続領域の側の端と、の間の前記第1方向に沿った距離は、前記第2接続領域と前記第2延在領域との境界と、前記第2ゲート電極の前記第2接続領域の側の端と、の間の前記第1方向に沿った距離よりも長く、
前記第1回路部は、
前記主面の上方に設けられ、前記第1方向に延在する第5配線と、
前記主面の上方に設けられ、前記第1方向に延在し、前記第1配線から前記第2配線に向かう前記第2方向において前記第5配線に隣接する第6配線と、
をさらに有し、
前記第2回路部は、
前記主面の上方に設けられ、前記第1方向に延在する第7配線と、
前記主面の上方に設けられ、前記第1方向に延在し、前記第1配線から前記第2配線に向かう前記第2方向において前記第7配線に隣接する第8配線と、
をさらに有し、
前記中間部は、
前記主面において、前記第1の一方の拡散層の前記第1ゲート電極とは反対の側に設けられ、前記第1方向に沿って前記第1トランジスタに隣接する第3トランジスタと、
前記主面に設けられ、前記第2方向において前記第3トランジスタに隣接し、前記第1方向に沿って第2トランジスタに隣接する第4トランジスタと、
をさらに有し、
前記第3トランジスタは、前記主面に設けられた第3の一方の拡散層及び第3の他方の拡散層と、前記第3の一方の拡散層と前記第3の他方の拡散層との間において前記主面の上方に設けられ前記第2方向に延在する第3ゲート電極と、を有し、前記第3の一方の拡散層は、前記第3ゲート電極と前記第1ゲート電極との間に配置され、
前記第4トランジスタは、前記主面に設けられた第4の一方の拡散層及び第4の他方の拡散層と、前記第4の一方の拡散層と前記第4の他方の拡散層との間において前記主面の上方に設けられ、前記第2方向に延在し、前記第2方向において前記第3ゲート電極に隣接し、前記第3ゲート電極と接続された第4ゲート電極と、を有し、前記第4の一方の拡散層は、前記第4ゲート電極と前記第2ゲート電極との間に配置され、
前記第3の一方の拡散層は、第3接続領域と、前記第3接続領域の前記第3ゲート電極の側に設けられ前記第3接続領域と接続され、前記第2方向に沿った幅が前記第3接続領域よりも狭い第3延在領域と、前記第3接続領域の内側に設けられ、前記第5配線と電気的に接続された第3内側接続領域と、を有し、
前記第3の他方の拡散層は、前記第7配線に電気的に接続され、
前記第4の一方の拡散層は、第4接続領域と、前記第4接続領域の前記第4ゲート電極の側に設けられ前記第4接続領域と接続され、前記第2方向に沿った幅が前記第4接続領域よりも狭い第4延在領域と、前記第4接続領域の内側に設けられ、前記第6配線と電気的に接続された第4内側接続領域と、を有し、
前記第4の他方の拡散層は、前記第8配線に電気的に接続され、
前記第3及び第4接続領域、前記第3及び第4延在領域、並びに、前記第3及び第4内側接続領域の不純物の型は、前記第1導電型であり、
前記第3及び第4内側接続領域の不純物濃度は、前記第3及び第4接続領域の不純物濃度よりも高く、
前記第3接続領域と前記第3延在領域との境界と、前記第3ゲート電極の前記第3接続領域の側の端と、の間の前記第1方向に沿った距離は、前記第4接続領域と前記第4延在領域との境界と、前記第4ゲート電極の前記第4接続領域の側の端と、の間の前記第1方向に沿った距離よりも短く、
前記第1接続領域の前記第1ゲート電極とは反対側の端と、前記第1ゲート電極の前記第1接続領域の側の端と、の距離は、前記第3接続領域の前記第3ゲート電極とは反対側の端と、前記第3ゲート電極の前記第3接続領域の側の端と、の距離よりも長いことを特徴とする半導体装置。 - 半導体基板の主面に設けられた第1回路部と、
前記主面に設けられ、前記主面に対して平行な第1方向に沿って前記第1回路部に対向する第2回路部と、
前記第1回路部と前記第2回路部との間に設けられた中間部と、
を備え、
前記第1回路部は、
前記主面の上方に設けられ、前記第1方向に延在する第1配線と、
前記主面の上方に設けられ、前記第1方向に延在し、前記主面に対して平行で前記第1方向に対して垂直な第2方向において前記第1配線に隣接する第2配線と、
を有し、
前記第2回路部は、
前記主面の上方に設けられ、前記第1方向に延在する第3配線と、
前記主面の上方に設けられ、前記第1方向に延在し、前記第1配線から前記第2配線に向かう前記第2方向において前記第3配線に隣接する第4配線と、
を有し、
前記中間部は、
前記主面に設けられた第1の一方の拡散層及び第1の他方の拡散層と、前記第1の一方の拡散層と前記第1の他方の拡散層との間において前記主面の上方に設けられ前記第2方向に延在する第1ゲート電極と、を有する第1トランジスタと、
前記主面に設けられ、前記第1配線から前記第2配線に向かう前記第2方向において、前記第1トランジスタに隣接し、前記主面に設けられた第2の一方の拡散層及び第2の他方の拡散層と、前記第2の一方の拡散層と前記第2の他方の拡散層との間において前記主面の上方に設けられ、前記第2方向に延在し、前記第2方向において前記第1ゲート電極に隣接し、前記第1ゲート電極と接続された第2ゲート電極と、を有する第2トランジスタと、
を有し、
前記第1の一方の拡散層は、第1接続領域と、前記第1接続領域の前記第1ゲート電極の側に設けられ前記第1接続領域と接続され、前記第2方向に沿った幅が前記第1接続領域よりも狭い第1延在領域と、前記第1接続領域の内側に設けられ、前記第1配線と電気的に接続された第1内側接続領域と、を有し、
前記第1の他方の拡散層は、前記第3配線に電気的に接続され、
前記第2の一方の拡散層は、第2接続領域と、前記第2接続領域の前記第2ゲート電極の側に設けられ前記第2接続領域と接続され、前記第2方向に沿った幅が前記第2接続領域よりも狭い第2延在領域と、前記第2接続領域の内側に設けられ、前記第2配線と電気的に接続された第2内側接続領域と、を有し、
前記第2の他方の拡散層は、前記第4配線に電気的に接続され、
前記第1及び第2接続領域、前記第1及び第2延在領域、並びに、前記第1及び第2内側接続領域の不純物の型は、第1導電型であり、
前記第1及び第2内側接続領域の不純物濃度は、前記第1及び第2接続領域の不純物濃度よりも高く、
前記第1接続領域と前記第1延在領域との境界と、前記第1ゲート電極の前記第1接続領域の側の端と、の間の前記第1方向に沿った距離は、前記第2接続領域と前記第2延在領域との境界と、前記第2ゲート電極の前記第2接続領域の側の端と、の間の前記第1方向に沿った距離よりも長く、
前記第2回路部は、
前記主面の上方に設けられ、前記第1方向に延在する第9配線と、
前記主面の上方に設けられ、前記第1方向に延在し、前記第1配線から前記第2配線に向かう前記第2方向において前記第9配線に隣接する第10配線と、
をさらに有し、
前記中間部は、
前記主面において、前記第1の一方の拡散層の前記第1ゲート電極とは反対の側に設けられ、前記第1方向に沿って前記第1トランジスタに隣接する第3トランジスタと、
前記主面に設けられ、前記第2方向において前記第3トランジスタに隣接し、前記第1方向に沿って第2トランジスタに隣接する第4トランジスタと、
をさらに有し、
前記第3トランジスタは、前記主面に設けられた第3の一方の拡散層及び第3の他方の拡散層と、前記第3の一方の拡散層と前記第3の他方の拡散層との間において前記主面の上方に設けられ前記第2方向に延在する第3ゲート電極と、を有し、前記第3の一方の拡散層は、前記第3ゲート電極と前記第1ゲート電極との間に配置され、
前記第4トランジスタは、前記主面に設けられた第4の一方の拡散層及び第4の他方の拡散層と、前記第4の一方の拡散層と前記第4の他方の拡散層との間において前記主面の上方に設けられ、前記第2方向に延在し、前記第2方向において前記第3ゲート電極に隣接し、前記第3ゲート電極と接続された第4ゲート電極と、を有し、前記第4の一方の拡散層は、前記第4ゲート電極と前記第2ゲート電極との間に配置され、
前記第3の一方の拡散層は、前記第1接続領域を前記第1の一方の拡散層と共有し、前記第3の一方の拡散層は、前記第1接続領域の前記第3ゲート電極の側に設けられ前記第1接続領域と接続され、前記第2方向に沿った幅が前記第1接続領域よりも狭い第3延在領域を有し、
前記第3の他方の拡散層は、前記第9配線に電気的に接続され、
前記第4の一方の拡散層は、前記第2接続領域を前記第2の一方の拡散層と共有し、前記第4の一方の拡散層は、前記第2接続領域の前記第4ゲート電極の側に設けられ前記第2接続領域と接続され、前記第2方向に沿った幅が前記第2接続領域よりも狭い第4延在領域を有し、
前記第4の他方の拡散層は、前記第10配線に電気的に接続され、
前記第1接続領域と前記第3延在領域との境界と、前記第3ゲート電極の前記第1接続領域の側の端と、の間の前記第1方向に沿った距離は、前記第2接続領域と前記第4延在領域との境界と、前記第4ゲート電極の前記第2接続領域の側の端と、の間の前記第1方向に沿った距離よりも短く、
前記第1延在領域の前記第2方向に沿った幅は、前記第3延在領域の前記第2方向に沿った幅よりも狭いことを特徴とする半導体装置。 - 前記第1回路部は、
前記第1方向に並置された複数の第1メモリセルトランジスタを有する第1メモリストリングと、
前記第2方向において前記第1メモリストリングに隣接し、前記第1方向に並置された複数の第2メモリセルトランジスタを有する第2メモリストリングと、
をさらに有し、
前記第1配線は、前記第1メモリストリングの前記複数の第1メモリセルトランジスタに電気的に接続された第1ビット線であり、
前記第2配線は、前記第2メモリストリングの前記複数の第2メモリセルトランジスタに電気的に接続された第2ビット線であり、
前記第2回路部は、
前記第3配線に電気的に接続され、前記第1メモリストリングの前記複数の第1メモリセルトランジスタに格納されたデータを識別する第1センスアンプと、
前記第4配線に電気的に接続され、前記第2メモリストリングの前記複数の第2メモリセルトランジスタに格納されたデータを識別する第2センスアンプと、
をさらに有することを特徴とする請求項1または2に記載の半導体装置。 - 前記第1接続領域の前記第2方向に沿った幅は、前記第1接続領域の前記第2方向に沿った中心と、前記第2接続領域の前記第2方向に沿った中心と、の間の前記第2方向に沿った距離の1/2よりも大きいことを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010018887A JP5431189B2 (ja) | 2010-01-29 | 2010-01-29 | 半導体装置 |
US13/014,212 US8400832B2 (en) | 2010-01-29 | 2011-01-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010018887A JP5431189B2 (ja) | 2010-01-29 | 2010-01-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011159720A JP2011159720A (ja) | 2011-08-18 |
JP5431189B2 true JP5431189B2 (ja) | 2014-03-05 |
Family
ID=44341542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010018887A Expired - Fee Related JP5431189B2 (ja) | 2010-01-29 | 2010-01-29 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8400832B2 (ja) |
JP (1) | JP5431189B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010118597A (ja) * | 2008-11-14 | 2010-05-27 | Nec Electronics Corp | 半導体装置 |
JP2012015355A (ja) * | 2010-07-01 | 2012-01-19 | Toshiba Corp | 半導体装置及びその製造方法 |
US8743580B2 (en) * | 2012-03-30 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for high speed ROM cells |
US10497402B2 (en) | 2012-03-30 | 2019-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for high speed ROM cells |
KR102025597B1 (ko) * | 2013-01-23 | 2019-09-26 | 삼성전자주식회사 | 반도체 소자 |
EP3853898B1 (en) * | 2019-02-27 | 2023-08-02 | Yangtze Memory Technologies Co., Ltd. | Bit line driver device |
CN114023755A (zh) * | 2020-10-15 | 2022-02-08 | 长江存储科技有限责任公司 | 半导体器件结构及其制备方法 |
JP2023045292A (ja) * | 2021-09-21 | 2023-04-03 | キオクシア株式会社 | 半導体記憶装置及びその制御方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05251660A (ja) * | 1992-03-04 | 1993-09-28 | Hitachi Ltd | 半導体メモリ |
JP3441259B2 (ja) * | 1994-09-16 | 2003-08-25 | 株式会社東芝 | 半導体装置 |
JP3419603B2 (ja) * | 1995-05-01 | 2003-06-23 | 株式会社リコー | 半導体装置の製造方法 |
JP3243156B2 (ja) * | 1995-09-12 | 2002-01-07 | 株式会社東芝 | 半導体記憶装置 |
JP3233873B2 (ja) * | 1996-06-12 | 2001-12-04 | 松下電器産業株式会社 | 半導体装置、半導体集積装置及び半導体装置の製造方法 |
JP2000019709A (ja) * | 1998-07-03 | 2000-01-21 | Hitachi Ltd | 半導体装置及びパターン形成方法 |
JP3492526B2 (ja) * | 1998-08-14 | 2004-02-03 | モトローラ株式会社 | Mosfetの電気的特性の特性化方法 |
KR100391404B1 (ko) * | 1999-07-13 | 2003-07-12 | 가부시끼가이샤 도시바 | 반도체 메모리 |
JP2002184979A (ja) * | 2000-12-19 | 2002-06-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004326974A (ja) * | 2003-04-25 | 2004-11-18 | Toshiba Corp | 半導体集積回路装置及びicカード |
JP2004335741A (ja) * | 2003-05-08 | 2004-11-25 | Renesas Technology Corp | 半導体装置 |
JP4537680B2 (ja) * | 2003-08-04 | 2010-09-01 | 株式会社東芝 | 不揮発性半導体記憶装置及びその動作方法、製造方法、半導体集積回路及びシステム |
JP2006165406A (ja) * | 2004-12-10 | 2006-06-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7245535B2 (en) * | 2005-09-21 | 2007-07-17 | Actel Corporation | Non-volatile programmable memory cell for programmable logic array |
JP4959990B2 (ja) * | 2006-03-01 | 2012-06-27 | 株式会社東芝 | 半導体装置 |
JP4564476B2 (ja) * | 2006-09-04 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
JP2008227171A (ja) * | 2007-03-13 | 2008-09-25 | Toshiba Corp | 不揮発性半導体メモリ |
JP2009283825A (ja) * | 2008-05-26 | 2009-12-03 | Toshiba Corp | 半導体装置 |
-
2010
- 2010-01-29 JP JP2010018887A patent/JP5431189B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-26 US US13/014,212 patent/US8400832B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8400832B2 (en) | 2013-03-19 |
US20110188309A1 (en) | 2011-08-04 |
JP2011159720A (ja) | 2011-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5431189B2 (ja) | 半導体装置 | |
JP5317742B2 (ja) | 半導体装置 | |
JP4791868B2 (ja) | Fin−NAND型フラッシュメモリ | |
US9177658B2 (en) | 1T1b and 2T2b flash-based, data-oriented EEPROM design | |
US9595319B2 (en) | Partial/full array/block erase for 2D/3D hierarchical NAND | |
JP4832767B2 (ja) | 半導体集積回路装置及びそのデータプログラム方法 | |
JP5550609B2 (ja) | 半導体記憶装置 | |
JP5626812B2 (ja) | 半導体記憶装置 | |
CN107482011B (zh) | 三维半导体组件 | |
JP2011159364A (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の駆動方法 | |
KR100851546B1 (ko) | 비휘발성 기억 장치 및 그 동작 방법 | |
KR20080009321A (ko) | 확산 접합이 없는 비휘발성 메모리 셀 | |
JP6475777B2 (ja) | フィールドサブビットラインnorフラッシュアレイ | |
US8754463B2 (en) | High density NOR flash array architecture | |
JP2011076678A (ja) | 不揮発性半導体記憶装置 | |
US8514602B2 (en) | Nonvolatile semiconductor memory device | |
US20130028028A1 (en) | Nonvolatile semiconductor memory device | |
JP2021034529A (ja) | 不揮発性半導体記憶装置 | |
US9935115B2 (en) | Nonvolatile semiconductor storage device and method of manufacturing nonvolatile semiconductor storage device | |
US20120201079A1 (en) | Semiconductor memory device in which capacitance between bit lines is reduced, and method of manufacturing the same | |
JP2009301621A (ja) | 半導体記憶装置 | |
JP2008277544A (ja) | 半導体記憶装置 | |
JP3923822B2 (ja) | ランダムプログラミングが可能な不揮発性半導体メモリ | |
JP5696065B2 (ja) | 半導体記憶装置の製造方法 | |
JP2011018755A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131204 |
|
LAPS | Cancellation because of no payment of annual fees |