JP5426127B2 - フレキシブル表示装置 - Google Patents

フレキシブル表示装置 Download PDF

Info

Publication number
JP5426127B2
JP5426127B2 JP2008234838A JP2008234838A JP5426127B2 JP 5426127 B2 JP5426127 B2 JP 5426127B2 JP 2008234838 A JP2008234838 A JP 2008234838A JP 2008234838 A JP2008234838 A JP 2008234838A JP 5426127 B2 JP5426127 B2 JP 5426127B2
Authority
JP
Japan
Prior art keywords
substrate
adhesive layer
transfer
thin film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008234838A
Other languages
English (en)
Other versions
JP2010066678A (ja
Inventor
崇 宮崎
一 山口
雅男 田中
健太郎 三浦
励 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008234838A priority Critical patent/JP5426127B2/ja
Priority to US12/557,883 priority patent/US8345193B2/en
Publication of JP2010066678A publication Critical patent/JP2010066678A/ja
Application granted granted Critical
Publication of JP5426127B2 publication Critical patent/JP5426127B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07701—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction
    • G06K19/07703—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、転写法を用いて形成されたフレキシブル表示装置に関する。
近年、可撓性を有する、いわゆるフレキシブル電子装置に関する技術開発が広く進められている。このフレキシブル電子装置は、例えば、ＩＣカードに代表されるような集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が形成された薄膜状のシリコンウェハからなる被転写基板を可撓性の樹脂基板からなる転写先基板上に転写することで形成された装置や、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が形成された薄膜状の被転写基板を可撓性の樹脂基板からなる転写先基板上に転写することで形成された軽量で割れにくいフレキシブル液晶表示装置等である。特に、フレキシブル液晶表示装置においては、例えば、ディスプレイの曲がりの変位量や変位する速度等を電気的な特性変化として検出し、この検出された特性変化に基づいて所望の画像を表示するヒューマンインターフェイスデバイスも知られている。例えば、このディスプレイを用いて電子ブックを形成すれば、ディスプレイに対してページをめくる動作を行うことで、ディスプレイに表示される画像を変化させることが可能である（特許文献１参照）。
このような可撓性を有するフレキシブル電子装置は、一般的には、転写法と呼ばれる方法により形成される（例えば、特許文献２等参照）。ここで転写法とは、予め耐熱性の高い無機基板上に電子回路を形成し、回路が形成された表層部分を無機基板から剥離し、又は、回路が形成された無機基板の裏面をエッチング等により薄膜化することで、薄膜状の被転写基板を形成し、これらの方法で形成された薄膜状の被転写基板の裏面に接着層を塗布して転写先基板の表面に貼り合わせる方法である。
ところで、上述の転写法により形成される電子装置において、紙程度の薄さのフレキシブル電子装置を形成する場合、転写先基板は耐熱性の低いプラスチックを主体とするため、可能な限り低温のプロセスによって転写法を行う必要がある。
このように低温プロセスによる転写法によってフレキシブル電子装置を形成する方法としては、以下の方法が知られている。
すなわち、スピンコートや印刷等の常温・常圧のプロセスによる形成が可能な有機半導体を利用する方法（例えば、非特許文献１、２参照）、または、単結晶シリコンウェハ上に半導体回路あるいは半導体集積回路を形成した後、これを小片（チップ）として切り出したものを流体中に分散させ、チップが分散された流体中に、所定の位置に凹部を有するプラスチック基板を浸漬することにより、凹部に単結晶シリコンのチップを自己配列的にはめ込む方法（ＦＳＡと呼ばれる）（例えば、非特許文献３を参照）等がある。特に非特許文献３に開示されている方法は、転写先基板の材質に制限がなく、プラスチック等の低融点材料も利用できる点で有効な方法である。
特開２００４−０４６７９２号公報 特開２００７−８８２３５号公報 Ｄ.Ｇｕｎｄｌａｃｈ.ｅｔ.ａｌ，Ｔｅｃｈ.Ｄｉｇ. −Ｉｎｔ.Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔ. (１９９９), ｐｐ.１１１−１１４ Ｔ.Ｎ.Ｊａｃｋｓｏｎ.ｅｔ.ａｌ，ＳＩＤ ００Ｄｉｇ. (２０００)，ｐｐ.４１１−４１４ Ｓ.Ｄｒｏｂａｃ，ＳＩＤ ９９Ｄｉｇ. (１９９９), ｐｐ.１２−１６
しかしながら、上述の転写法により形成した電子装置は、高温下に保存する場合、転写先基板と被転写基板との熱膨張率の差により面内方向に熱応力が発生し、被転写基板にクラックが発生するという問題がある。
本発明は、上述の問題に鑑みてなされたものであり、信頼性を向上させることが可能な表示装置を提供することを目的とする。
本発明による表示装置は、表面に薄膜トランジスタが形成された薄膜状の無機基板である第１の基板と、この第１の基板の裏面に塗布され、８０℃での弾性率が１．０×１０３［Ｐａ］以上、２．１×１０４［Ｐａ］以下の透明な接着層と、この接着層により前記第１の基板の裏面が表面に接着され、可撓性を有する樹脂からなる第２の基板と、前記第１の基板上にスペーサを介して形成され、表面に透明導電膜を有する対向基板と、この対向基板と前記第１の基板との間に充填された液晶層と、を具備することを特徴とするものである。
本発明によれば、上述の範囲の弾性率を有する接着層を薄膜状の第１の基板の裏面に塗布し、この接着層により、第１の基板と第２の基板とを貼り合わせることにより、第１の基板に発生する熱応力を抑制することができ、信頼性を向上させることが可能な表示装置を提供することができる。
以下に、本発明の実施形態について図１〜図６を参照して説明する。
（第１の実施形態）
図1は、本発明の第１の実施形態によるフレキシブル電子装置を示す構造断面図である。
図１に示すように、本実施形態によるフレキシブル電子装置は、表面に電子回路１１が形成された薄層状の被転写基板１２の裏面が、接着層１３を介して、転写先基板１４の表面に接着されたものである。
上述のフレキシブル電子装置において、転写先基板１４は、可撓性を有するものであり、例えば、樹脂シートまたは絶縁性の無機膜である。樹脂シートは、ＰＥＳ(ポリエーテルサルフォン）、ＰＥＮ（ポリエチレンナフタレート）、ＣＯＰ（シクロオレフィンポリマー）、ＰＭＭＡ（ポリメチルメタクリレート）、ＰＳ（ポリスチレン）、ＰＰ（ポリプロピレン）等の樹脂フィルムである。また、絶縁性の無機膜は、シリコン酸化膜、シリコン窒化膜等を薄く成膜したメタルホイルである。
電子回路１１が表面に形成された薄膜状の被転写基板１２は、例えば、後述するように、エッチングにより被転写基板を可撓性を有する程度に薄く形成したものである。ここで、上述の薄膜状の被転写基板１２の裏面とは、被転写基板のエッチングされた面である。しかし、この薄膜状の被転写基板１２は、例えば被転写基板の裏面を溶融することで薄く形成したものであってもよいし、また、被転写基板の裏面からレーザ光を照射する等して表面を剥離することで形成されたものであってもよい。特に剥離することで形成された場合、薄膜状の被転写基板１２の裏面とは、剥離面である。
以上のような本実施形態のフレキシブル電子装置において、薄膜状の被転写基板１２の裏面と転写先基板１４の表面と間には、８０℃での弾性率が１．０×１０３［Ｐａ］以上、２．１×１０４［Ｐａ］以下の接着剤または粘着剤からなる接着層１３が塗布されている。
ここで、図２に、シリコンウェハからなる薄膜状の被転写基板１２の裏面に接着層１３が塗布され、この薄膜状の被転写基板１２の裏面を、可撓性を有する樹脂ＰＥＳ(ポリエーテルサルフォン）フィルムからなる転写先基板１４の表面に接着することで形成した電子装置を８０℃に加熱した時に、薄膜状の被転写基板１２にかかる熱応力を測定した結果を示す。図２において、横軸は接着層１３の弾性率［単位はＭＰａ］を示し、縦軸は薄膜状の被転写基板１２にかかる熱応力［単位はＮ／ｍ］を示す。なお、図中の各プロットは、およそ０．００９［ＭＰａ］のプロットはシリコーンゲルを使用した場合の結果であり、それ以外は全てアクリル系の接着剤または粘着剤を使用した場合の結果である。
図２によれば、１．０×１０５［Ｐａ］程度の弾性率の接着層１３が使用されることで、急激に薄膜状の被転写基板１２にかかる熱応力が低下することがわかった。また、さらに小さな弾性率を使用し、弾性率が２．１４×１０４［Ｐａ］以下の接着層１３を使用した場合、薄膜状の被転写基板１２にかかる熱応力がほぼ０になることがわかった。これらは、１．０×１０５［Ｐａ］程度の弾性率の接着層１３を使用することで、転写先基板１４と薄膜状の被転写基板１２との熱膨張率差により発生する熱応力を、接着層１３を大きく変形させることで緩和することができたためである。また、２．１４×１０４［Ｐａ］以下の弾性率の接着層１３を使用することで、転写先基板１４と薄膜状の被転写基板１２との熱膨張率差により発生する熱応力を、同様の理由により、ほぼ完全に抑制できたためである。以上より、弾性率が２．１×１０４［Ｐａ］以下の接着層１３を使用すれば、薄膜状の被転写基板１２に発生する熱応力をほぼ完全に抑制するのに十分であることがわかった。
しかし、弾性率が２．１×１０４［Ｐａ］以下であっても、弾性率がこれより極端に小さな接着層１３を使用して被転写基板１２と転写先基板１４とを接着させたフレキシブル電子装置を形成した場合、被転写基板１２と転写先基板１４との相対的な位置にズレが生じ、信頼性に欠くフレキシブル電子装置が形成される。このズレを抑制するためには、弾性率が１．０×１０３［Ｐａ］以上の接着層１３を使用することが好ましい。
本実施形態において使用される接着層１３の弾性率は、以上の理由による。なお、図２の結果は、シリコンウェハの他に、例えばガラス基板等の無機基板を被転写基板１２として使用し、また、樹脂ＰＥＳフィルムの他に、上述した他の樹脂シートまたは絶縁性の無機膜を転写先基板１４として使用した場合においても同様に得られる。
上述した接着層１３は、例えば、アクリル系接着剤、アクリル系粘着剤である。特に、後の第２の実施形態で示すように、透過型のフレキシブル表示装置のように転写先基板１４、及び接着層１３に透明性が必要とされる場合には、透明なアクリル系接着剤または粘着剤の他、薄く塗布することで実効的に透明と見なせる程度に淡く着色したアクリル系の粘着剤または接着剤であっても良い。このような接着層１３は、均一な厚みで塗布されていることが好ましい。
次に、上述のフレキシブル電子装置の製造方法について、図３〜図５を参照して説明する。
まず、図３に示すように、一般的な半導体プロセスを用いて表面に電子回路１１が形成されたガラス基板からなる被転写基板１５の表面に、仮接着剤１６によって仮支持基板１７を貼り合わせる。この仮支持基板１７は、後述する被転写基板１５をエッチングする工程において、エッチング酸溶液から電子回路１１を保護すると共に、後述する貼り合わせ工程において薄層化された電子回路１１のハンドリングを可能とする。従って、仮支持基板１７は、耐酸性に優れた材質が必要であり、例えばテフロン（登録商標）である。また、転写プロセス終了後に、仮支持基板１７は剥離する必要があるため、仮接着剤１６は、剥離を容易に行えることが要求される。
次に、図４に示すように、仮支持基板１７が仮接着剤１６を介して表面に貼り合わされた被転写基板１５の裏面を、可撓性を有する程度の所望の厚さまでエッチングすることで薄膜状の被転写基板１２を形成する。このエッチングには、例えば、フッ酸に塩酸や硝酸などの強酸を混ぜた混酸等の酸溶液が用いられる。
次に、上述のように、薄膜状の被転写基板１２を形成した後、図５に示すように、この薄膜状の被転写基板１２裏面に接着層１３を塗布し、この接着層１３により、薄膜状の被転写基板１２を転写先基板１４の表面に貼り合わせる。このとき、接着層１３は、透明な接着剤又は、実効的に透明とみなせる程度に薄く塗布された有色の接着剤が、薄膜状の被転写基板１２の裏面に、例えばスピンコート法、またはスクリーン印刷によって均一な厚さで塗布されている。
最後に、転写先基板１４に貼り合わせた薄膜状の被転写基板１２から仮支持基板１７を剥離することで、図１に示すフレキシブル電子装置を形成することができる。このとき、仮接着剤１６も同時に薄膜状の被転写基板１２上から除去されることが好ましいが、残留した場合は、仮接着剤１６を除去する。
以上に示すように、本実施形態によるフレキシブル電子装置は、上述した範囲の弾性率を有する接着層１３を使用することで、転写先基板１４と薄膜状の被転写基板１２との熱膨張率差により発生する熱応力をほぼ完全に抑制でき、信頼性を向上させることが可能な電子装置を提供することができる。
（第２の実施形態）
次に、第２の実施形態よるフレキシブル電子装置として、フレキシブル表示装置を、図６を参照して説明する。
図６は、上述の一実施形態を示すフレキシブル表示装置を示す構造断面図である。
図６に示すように、本実施形態に係るフレキシブル表示装置は、表面にディスプレイ駆動用の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）アレイ２１が形成された薄層状の被転写基板２２の裏面が、接着層２３を介して、可撓性を有する転写先基板２４の表面に接着されたものである。薄膜状の被転写基板２２は、第１の実施形態で説明したように、可撓性を有する程度の薄さであればよく、例えば、エッチング、溶融または剥離等によって薄膜化されたものである。このような薄膜状の被転写基板２２が表面に形成された転写先基板２４上には、ＩＴＯコート（透明導電膜）２５が表面に形成された透明で可撓性を有する対向基板２６が、この表面が転写先基板２４の表面に対向するように、スペーサ２７を介して形成される。薄膜状の被転写基板２２が表面に形成された転写先基板２４と対向基板２６との間は、液晶層２８で埋められている。
上述のフレキシブル表示装置において、特に透過型のフレキシブル表示装置の場合には、転写先基板２４は、透明（全光線透過率８５％以上）で、複屈折がなく（１００μｍ厚時のリタデーションが１０ｎｍ以下）、可撓性を有するものであり、例えば、ＰＥＳ、ＣＯＰ、ＰＭＭＡの樹脂フィルム、及びガラス繊維等のフィラーとこれら樹脂フィルムとの複合膜である。一方で、自発光型、または反射型のフレキシブル表示装置の場合、転写先基板２４は、可撓性を有した絶縁性のフィルムであれば良い。
このような転写先基板２４の表面には、薄膜状の被転写基板２２の裏面に均一な厚さで塗布され、８０℃での弾性率が１．０×１０３［Ｐａ］以上、２．１×１０４［Ｐａ］以下で透明（全光線透過率８５％以上）な接着層２３によって、薄膜状の被転写基板２２が貼り合わされている。このような接着層２３として、例えば、透明または薄く塗布することで実効的に透明と見なせる程度に淡く着色したアクリル系の接着剤または粘着剤を使用している。また、接着層２３は、シリコーンゲルであってもよい。
このようなフレキシブル表示装置は、各画素（図示せず）において、ＴＦＴアレイ２１の保持電極（図示せず）とＩＴＯコート２５間で液晶層２８にかかる電位差をＴＦＴで制御することにより、各画素のｏｎ、ｏｆｆを切り替えることで、所望の画像を表示する。
このようなフレキシブル表示装置は、第１の実施形態に示すフレキシブル電子装置の製造方法と同様に形成できる。従って、製造方法については詳細な説明を省略するが、図１と同様の形態に形成した後、薄膜状の被転写基板２２の表面上に、スペーサ２７を介してＩＴＯコート２５が形成された対向基板２６を形成し、これら薄膜状の被転写基板２２と対向基板２６との間に液晶層２８を注入することで、図６に示すフレキシブル表示装置を形成することができる。
上述したように、本実施形態によるフレキシブル表示装置は、薄膜状の被転写基板２２の裏面に、上述した範囲の弾性率を有する接着層２３が塗布され、この塗布された接着層２３により、転写先基板２９の表面に薄膜状の被転写基板２２を貼り合わせている。従って、転写先基板２９と薄膜状の被転写基板２２との熱膨張率差により発生する熱応力をほぼ完全に抑制でき、信頼性を向上させることが可能なフレキシブル表示装置を提供することができる。
以上に本発明の実施形態を示した。しかし、実施形態は、これらに限定されるものではなく、いわゆる転写法により形成された全ての電子装置において、適用可能である。
また、上記の各実施形態において接着層１３、２３は、アクリル系の接着剤・粘着剤また、特に第２の実施形態においては、さらにシリコーンゲルであった。しかし、接着層１３、２３は、これらに限定されるものではなく、いわゆる接着剤として使用されたものであり、上述した範囲の弾性率を有するものであれば、適用可能である。
第１の実施形態によるフレキシブル電子装置を示す構造断面図である。 接着層の弾性率と被転写基板にかかる熱応力との関係を示す図である。 第１の実施形態によるフレキシブル電子装置の製造方法を説明する説明図である。 第１の実施形態によるフレキシブル電子装置の製造方法を説明する説明図である。 第１の実施形態によるフレキシブル電子装置の製造方法を説明する説明図である。 第２の実施形態によるフレキシブル表示装置を示す構造断面図である。
符号の説明
１１・・・電子回路、１２、２２・・・薄膜状の被転写基板、１３、２３・・・接着層、１４、２４・・・転写先基板、１５・・・被転写基板、１６・・・仮接着剤、１７・・・仮支持基板、２１・・・薄膜トランジスタ（ＴＦＴ）アレイ、２５・・・ＩＴＯコート（透明導電膜）、２６・・・対向基板、２７・・・スペーサ、２８・・・液晶層

Claims (3)

  1. 表面に薄膜トランジスタが形成された薄膜状の無機基板である第１の基板と、
    この第１の基板の裏面に塗布され、８０℃での弾性率が１．０×１０３［Ｐａ］以上、２．１×１０４［Ｐａ］以下の透明な接着層と、
    この接着層により前記第１の基板の裏面が表面に接着され、可撓性を有する樹脂からなる第２の基板と、
    前記第１の基板上にスペーサを介して形成され、表面に透明導電膜を有する対向基板と、
    この対向基板と前記第１の基板との間に充填された液晶層と、
    を具備することを特徴とする表示装置。
  2. 前記接着層は、透明になる程度の薄さで塗布された有色の接着層であることを特徴とする請求項１に記載の表示装置。
  3. 前記接着層は、アクリル系接着剤またはアクリル系粘着剤であることを特徴とする請求項２に記載の表示装置。
JP2008234838A 2008-09-12 2008-09-12 フレキシブル表示装置 Expired - Fee Related JP5426127B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008234838A JP5426127B2 (ja) 2008-09-12 2008-09-12 フレキシブル表示装置
US12/557,883 US8345193B2 (en) 2008-09-12 2009-09-11 Flexible electronic device and flexible display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008234838A JP5426127B2 (ja) 2008-09-12 2008-09-12 フレキシブル表示装置

Publications (2)

Publication Number Publication Date
JP2010066678A JP2010066678A (ja) 2010-03-25
JP5426127B2 true JP5426127B2 (ja) 2014-02-26

Family

ID=42006928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008234838A Expired - Fee Related JP5426127B2 (ja) 2008-09-12 2008-09-12 フレキシブル表示装置

Country Status (2)

Country Link
US (1) US8345193B2 (ja)
JP (1) JP5426127B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101308480B1 (ko) * 2011-06-14 2013-09-16 엘지디스플레이 주식회사 플라스틱 유기 전계 발광 표시 장치 및 그 제조 방법
KR102271485B1 (ko) 2014-01-13 2021-07-05 삼성디스플레이 주식회사 플렉서블 표시장치
KR20160116122A (ko) * 2015-03-25 2016-10-07 삼성디스플레이 주식회사 표시 장치
KR102444688B1 (ko) * 2015-09-18 2022-09-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN107578707B (zh) * 2017-10-20 2019-09-27 上海天马微电子有限公司 柔性显示面板及显示装置
US11749632B2 (en) * 2021-03-31 2023-09-05 Toyota Motor Engineering & Manufacturing North America, Inc. Glass-based bonding structures for power electronics

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867048B1 (ko) * 2001-04-18 2008-11-04 닛토덴코 가부시키가이샤 가요성 프린트 배선회로에의 전자 부품의 장착 방법 및 가요성 프린트 배선회로 고정용 감압성 접착 시트
JP3875130B2 (ja) * 2002-03-26 2007-01-31 株式会社東芝 表示装置及びその製造方法
JP4434609B2 (ja) 2002-03-29 2010-03-17 株式会社東芝 表示入力システム
JP2003337549A (ja) * 2002-05-17 2003-11-28 Asahi Glass Co Ltd フラットパネルディスプレー用基板、表示装置、有機エレクトロルミネセンス素子および液晶表示素子
JP4370207B2 (ja) * 2004-06-29 2009-11-25 シャープ株式会社 液晶表示装置
US7679815B2 (en) * 2004-07-26 2010-03-16 Bridgestone Corporation Information display panel and information display device
JP2007088235A (ja) 2005-09-22 2007-04-05 Seiko Epson Corp 薄膜素子の転写方法、製造方法、薄膜装置の製造方法及び電子機器
JP4763448B2 (ja) * 2005-12-20 2011-08-31 リンテック株式会社 ディスプレイ用回路基板の製造方法及び該製造方法に用いる粘着剤シート
JP4705857B2 (ja) * 2006-01-31 2011-06-22 富士フイルム株式会社 透光性膜、透光性膜の製造方法、透光性電磁波シールド膜、透光性電磁波シールド膜の製造方法、光学フィルターおよびプラズマディスプレイパネル
JP2008040144A (ja) * 2006-08-07 2008-02-21 Sharp Corp 表示装置
JP2008197248A (ja) * 2007-02-09 2008-08-28 Citizen Holdings Co Ltd 液晶パネル

Also Published As

Publication number Publication date
US20100066970A1 (en) 2010-03-18
US8345193B2 (en) 2013-01-01
JP2010066678A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
JP5426127B2 (ja) フレキシブル表示装置
JP3875130B2 (ja) 表示装置及びその製造方法
TWI377646B (en) Substrate structures applied in flexible electrical devices and fabrication method thereof
CN103985338B (zh) 柔性显示装置
KR101179436B1 (ko) 곡면 형태의 디스플레이 패널 제조 방법
TW200416636A (en) Flexible electronic device and production method of the same
US10691232B2 (en) Method of assembling a display module
US20090202857A1 (en) Method for forming an electronic device on a flexible metallic substrate and resultant device
JP2012102312A (ja) 光学式複合感圧粘着物と光学式複合感圧粘着物を有する装置
JP2011227205A (ja) 表示装置
JP2009199006A (ja) 液晶表示装置及びその製造方法
JP2006079057A (ja) 液晶表示基板搬送用ジグ及びこれを用いた液晶表示装置の製造方法
WO2012001864A1 (ja) 表示装置の製造方法
KR20180047609A (ko) 플렉서블 표시 장치
WO2019179431A1 (zh) 热转印基板、触控显示面板及其制造方法、显示装置
KR20080073941A (ko) 플렉서블 디스플레이 장치 제조방법
CN101726905B (zh) 平板显示设备制造方法
JP2017083595A (ja) 湾曲型液晶表示装置、および液晶パネルの製造方法
TW201302462A (zh) 顯示裝置及其製造方法
TW201128476A (en) Flexible touch panel manufacturing method
JP4186502B2 (ja) 薄膜デバイスの製造方法、薄膜デバイスおよび表示装置
KR19990041103A (ko) 플라스틱 기판 액정표시장치 제조방법
CN107870486B (zh) 柔性功能性膜及其制造方法
JP2009008711A (ja) 液晶表示素子
JPH01200328A (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131128

LAPS Cancellation because of no payment of annual fees