JP5424938B2 - amplifier - Google Patents
amplifier Download PDFInfo
- Publication number
- JP5424938B2 JP5424938B2 JP2010040773A JP2010040773A JP5424938B2 JP 5424938 B2 JP5424938 B2 JP 5424938B2 JP 2010040773 A JP2010040773 A JP 2010040773A JP 2010040773 A JP2010040773 A JP 2010040773A JP 5424938 B2 JP5424938 B2 JP 5424938B2
- Authority
- JP
- Japan
- Prior art keywords
- unit cell
- amplifier
- stub
- cell transistor
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000001629 suppression Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Description
本発明は、トランジスタの近傍に設けられた高調波反射回路の構成に特徴を備えた増幅器に関する。 The present invention relates to an amplifier characterized by the configuration of a harmonic reflection circuit provided in the vicinity of a transistor.
増幅器の効率改善やスプリアス抑圧のための従来技術として、トランジスタで発生した高調波を高調波反射回路で反射して戻す高調波処理を行うものがある。 As a conventional technique for improving the efficiency of an amplifier and suppressing spurious noise, there is a technique of performing a harmonic process in which a harmonic generated in a transistor is reflected by a harmonic reflection circuit and returned.
従来例1としては、以下のような増幅器が挙げられる(例えば、特許文献1参照)。図8は、従来例1による従来の増幅器の構成図である。このような従来例1における増幅器は、マルチセルトランジスタ110および出力整合回路120で構成されている。そして、マルチセルトランジスタ110は、複数のユニットセルトランジスタ111を有しており、各ユニットセルトランジスタ111は、マルチセルトランジスタ110中で、等間隔に配置されている。 Conventional example 1 includes the following amplifier (see, for example, Patent Document 1). FIG. 8 is a configuration diagram of a conventional amplifier according to Conventional Example 1. In FIG. Such an amplifier in Conventional Example 1 includes a multi-cell transistor 110 and an output matching circuit 120. The multicell transistor 110 includes a plurality of unit cell transistors 111, and the unit cell transistors 111 are arranged at equal intervals in the multicell transistor 110.
一方、出力整合回路120は、各ユニットセルトランジスタ111の出力インピーダンスを所望のインピーダンスに変換するための回路である。具体的には、この出力整合回路120は、各ユニットセルトランジスタ111に対応した複数の高調波処理回路121、線路125、および出力端子126を有しており、各高調波処理回路121が線路125によりトーナメント構成となるように互いに接続された整合回路となっている。
On the other hand, the output matching circuit 120 is a circuit for converting the output impedance of each unit cell transistor 111 into a desired impedance. Specifically, the output matching circuit 120 includes a plurality of
そして、複数の高調波処理回路121と複数のユニットセルトランジスタ111とは、1対1に対応しており、それぞれワイヤ130により接続されている。また、高調波処理回路121の幅は、ユニットセルトランジスタ111の間隔よりも小さい寸法となるように設計されている。さらに、各高調波処理回路121は、高調波において電気的に短絡となるオープンスタブ122と、コの字型に切り込みの入ったスリット123を有して構成されている。
The plurality of
次に、このような構成を有する従来例1による増幅器の動作について説明する。各ユニットセルトランジスタ111で増幅された信号は、ワイヤ130を介して、出力整合回路120に導かれる。そして、出力整合回路120において、各ユニットセルトランジスタ111の基本波における出力インピーダンスは、所望のインピーダンスに変換され、出力端子126に導かれる。
Next, the operation of the amplifier according to Conventional Example 1 having such a configuration will be described. The signal amplified by each unit cell transistor 111 is guided to the output matching circuit 120 via the wire 130. In the output matching circuit 120, the output impedance of the fundamental wave of each unit cell transistor 111 is converted into a desired impedance and is guided to the
一方、各ユニットセルトランジスタ111で発生した高調波も、ワイヤ130を介して、出力整合回路120に導かれる。しかしながら、この高調波は、コの字型のスリット123で区切られたオープンスタブ122からなる高調波処理回路121で反射され、各ユニットセルトランジスタ111へ戻されることとなる。オープンスタブ122の長さを、反射させたい高調波において電気長で1/4波長とすることで、短絡点を形成し、高調波を反射させることができる。すなわち、高調波処理回路121は、入力側または出力側の少なくとも一方において、基本波の整数倍の周波数でおおむね短絡状態を形成することができる。
On the other hand, harmonics generated in each unit cell transistor 111 are also guided to the output matching circuit 120 via the wire 130. However, the harmonic is reflected by the
このようにして、高調波をトランジスタに戻すことで、出力端子126に現れる高調波スプリアスを抑圧することができる。このとき、高調波を適切な反射角で反射させることで、トランジスタのドレイン端子における高周波信号の波形を整形し、トランジスタのドレイン効率を向上させることができる。
In this way, the harmonic spurious appearing at the
また、従来例2としては、以下のような増幅器が挙げられる(例えば、特許文献2参照)。図9は、従来例2による従来の増幅器の構成図である。このような従来例2における増幅器は、基本的な構成は、先の図8で示した従来例1の増幅器と同様である。ただし、この従来例2における増幅器は、従来例1における増幅器が有していたコの字型のスリット123の代わりに、L字型に切り込みの入ったスリット123aを有している。 Further, as the conventional example 2, the following amplifier can be cited (for example, see Patent Document 2). FIG. 9 is a configuration diagram of a conventional amplifier according to the second conventional example. The basic configuration of the amplifier in Conventional Example 2 is the same as that of the amplifier of Conventional Example 1 shown in FIG. However, the amplifier in Conventional Example 2 has an L-shaped slit 123a in place of the U-shaped slit 123 which the amplifier in Conventional Example 1 has.
この結果、従来例1では、高調波処理回路121内のオープンスタブ122が主線路の中央に配置されていたのに対して、従来例2では、高調波処理回路121内のオープンスタブ122が、主線路の両側に配置されている点が異なっている。このような構成を備えた従来例2の増幅器の基本的動作は、従来例1と同一である。
As a result, in the conventional example 1, the
なお、以下の説明においては、図8に示す従来例1におけるオープンスタブを、「中央配置スタブ」と称し、図9に示す従来例2におけるオープンスタブを、「両側スタブ」と称し、区別することとする。 In the following description, the open stub in the conventional example 1 shown in FIG. 8 is referred to as “center stub”, and the open stub in the conventional example 2 shown in FIG. And
しかしながら、従来技術には、以下のような課題がある。
詳細は、図面を用いて後述するが、中央配置スタブおよび両側スタブを用いた高調波処理回路121では、基本波の周波数foの2倍の周波数である2foにおいて、短絡点付近に整合されている。
However, the prior art has the following problems.
Although details will be described later with reference to the drawings, in the
しかしながら、中央配置スタブを用いた場合、短絡となる周波数は中心周波数付近のみであり、中心周波数近傍から外れた周波数では、中央配置スタブを持たない線路とほぼ同一の特性である。このように、中央配置スタブを用いた場合には、高調波処理できる周波数帯域は、狭帯域であることがわかる。 However, when the center-arranged stub is used, the short-circuited frequency is only near the center frequency, and the frequency deviating from the vicinity of the center frequency has almost the same characteristics as the line without the center-arranged stub. As described above, when the centrally arranged stub is used, it can be seen that the frequency band that can be subjected to the harmonic processing is a narrow band.
これは、オープンスタブの周りが主線路で取り囲まれているため、オープンスタブが主線路と強く結合しており、オープンスタブとして動作する周波数帯域が狭くなっているためである。また、主線路と強く結合しているため、2foにおいて十分短絡状態を形成できていない。 This is because the open stub is surrounded by the main line, the open stub is strongly coupled to the main line, and the frequency band operating as the open stub is narrow. Moreover, since it is strongly coupled to the main line, a short-circuit state cannot be sufficiently formed at 2fo.
一方、両側配置スタブを用いた高調波処理回路は、中央配置スタブを用いる場合よりも広帯域に渡って、短絡状態を形成できるとともに、2foにおいて良好な短絡点が形成される。このように、両側スタブで構成される高調波処理回路は、単体では、広帯域増幅器に適した回路であるといえる。 On the other hand, the harmonic processing circuit using the two-sided stub can form a short-circuit state over a wider band than the case of using the center-arranged stub and can form a good short-circuit point at 2fo. Thus, it can be said that the harmonic processing circuit composed of the stubs on both sides is a circuit suitable for a broadband amplifier by itself.
以上から、広帯域特性に着目すると、従来例1の中央配置スタブを用いた高調波処理回路は、広帯域にわたって高調波処理を要求する増幅器には適用できないという問題がある。 From the above, paying attention to the wideband characteristics, there is a problem that the harmonic processing circuit using the centrally arranged stub of Conventional Example 1 cannot be applied to an amplifier that requires harmonic processing over a wide band.
また、増幅器の高出力化を図るためには、先の図8、図9に示したように、ユニットセルトランジスタ111を2個以上並列配置したマルチセルトランジスタ110が用いられる。マルチセルトランジスタ110では、低コスト化の為、ユニットセルトランジスタ111が互いに狭い間隔で配置されている。さらに、ユニットセルトランジスタ111との接続部分における各出力整合回路120のパターンは、互いに近接して配置される。具体的には、トランジスタのゲートまたはドレイン端子の少なくとも一方から、電気長で1/2波長未満の距離に高調波処理回路121が配置されることとなる。
In order to increase the output of the amplifier, as shown in FIGS. 8 and 9, the multi-cell transistor 110 in which two or more unit cell transistors 111 are arranged in parallel is used. In the multi-cell transistor 110, the unit cell transistors 111 are arranged at a narrow interval to reduce the cost. Further, the patterns of the output matching circuits 120 at the connection portion with the unit cell transistor 111 are arranged close to each other. Specifically, the
その結果、パターンは、互いに干渉することとなる。従来例1および従来例2においても、トランジスタ出力側の出力整合回路120のパターンは、密集して配置されており、互いに干渉し合っていると考えられる。 As a result, the patterns interfere with each other. Also in Conventional Example 1 and Conventional Example 2, the pattern of the output matching circuit 120 on the transistor output side is densely arranged and is considered to interfere with each other.
先の図8および図9の構成を有する従来の増幅器において、トランジスタから出力端子端を見た反射特性を計算すると、以下のようなことがわかった(後述する図2、図3参照)。より具体的には、最も外側に位置する高調波処理回路121における反射特性の計算の結果、中央配置スタブでは、高調波処理回路121単体時と同様の特性を示している。その一方で、両側スタブでは、隣接するオープンスタブが互いに干渉し、共振している。その結果、2fo付近では、短絡状態を十分形成できていないことがわかった。
In the conventional amplifier having the configuration shown in FIGS. 8 and 9, when the reflection characteristic of the transistor viewed from the output terminal is calculated, the following was found (see FIGS. 2 and 3 described later). More specifically, as a result of calculation of reflection characteristics in the
以上より、干渉問題に着目すると、中央配置スタブを用いた高調波処理回路121では、干渉の影響がないものの、両側スタブを用いた高調波処理回路121では、隣接セルとの干渉は抑圧されていない。従って、従来例1、従来例2の高調波処理回路121は、いずれも、広帯域特性の改善と干渉問題の抑制を両立できていないという課題があった。
From the above, focusing on the interference problem, the
本発明は、前記のような課題を解決するためになされたものであり、広帯域特性の改善と隣接セルからの干渉問題の抑制を両立できる増幅器を得ることを目的とする。 The present invention has been made in order to solve the above-described problems, and an object of the present invention is to obtain an amplifier capable of improving both wideband characteristics and suppressing interference problems from adjacent cells.
本発明に係る増幅器は、3セル以上のユニットセルトランジスタが等間隔に配置されたマルチセルトランジスタと、スリットで区切られたオープンスタブにより、基本波の整数倍の周波数で短絡状態を形成するように各ユニットセルトランジスタに対応して設けられた高調波処理回路を複数有し、各高調波処理回路がトーナメント構成となるように線路構成された出力整合回路とを備えた増幅器であって、各高調波処理回路は、マルチセルトランジスタを構成する各ユニットセルトランジスタのゲートまたはドレイン端子の少なくとも一方から、電気長で1/2波長未満の距離に配置され、オープンスタブが、主線路と平行して片側に1本で配置されているとともに、前記オープンスタブまたは主線路が隣接セルのスタブまたは主線路と結合するように近接配置されているものである。 The amplifier according to the present invention includes a multi-cell transistor in which unit cell transistors of three or more cells are arranged at equal intervals and an open stub separated by a slit so as to form a short circuit state at a frequency that is an integral multiple of the fundamental wave. An amplifier having a plurality of harmonic processing circuits provided corresponding to the unit cell transistors, and an output matching circuit configured in a line configuration so that each harmonic processing circuit has a tournament configuration. The processing circuit is disposed at a distance of less than ½ wavelength in electrical length from at least one of the gate or drain terminals of each unit cell transistor constituting the multi-cell transistor, and the open stub is parallel to the main line and 1 on one side. together they are arranged in the coupling the open stub or a main line is a stub or the main line of the adjacent cells Are those located close to so that.
本発明に係る増幅器によれば、主線路と平行して片側にのみ1本で配置されているオープンスタブを高調波処理回路に用いることにより、広帯域特性の改善と隣接セルからの干渉問題の抑制を両立できる増幅器を得ることができ、広帯域に渡って増幅器で発生する高調波スプリアスを抑圧できるとともに、増幅器のドレイン効率を向上させることができる。 According to the amplifier of the present invention, an open stub arranged on one side only in parallel with the main line is used for the harmonic processing circuit, thereby improving broadband characteristics and suppressing interference problems from adjacent cells. The harmonic spurious generated in the amplifier can be suppressed over a wide band, and the drain efficiency of the amplifier can be improved.
以下、本発明の増幅器の好適な実施の形態につき図面を用いて説明する。 Hereinafter, preferred embodiments of an amplifier of the present invention will be described with reference to the drawings.
実施の形態1.
図1は、本発明の実施の形態1における増幅器の構成図である。本実施の形態1の図1における増幅器は、マルチセルトランジスタ10および出力整合回路20で構成されている。そして、マルチセルトランジスタ10は、複数のユニットセルトランジスタ11を有しており、各ユニットセルトランジスタ11は、マルチセルトランジスタ10中で、等間隔に配置されている。
FIG. 1 is a configuration diagram of an amplifier according to
一方、出力整合回路20は、各ユニットセルトランジスタ11の出力インピーダンスを所望のインピーダンスに変換するための回路である。具体的には、この出力整合回路20は、各ユニットセルトランジスタ11に対応した複数の高調波処理回路21、線路25、および出力端子26を有しており、各高調波処理回路21が線路25によりトーナメント構成となるように互いに接続された整合回路となっている。
On the other hand, the
そして、複数の高調波処理回路21と複数のユニットセルトランジスタ11とは、1対1に対応しており、それぞれワイヤ30により接続されている。また、高調波処理回路21の幅は、ユニットセルトランジスタ11の間隔よりも小さい寸法となるように設計されている。さらに、各高調波処理回路21は、高調波において電気的に短絡となるオープンスタブ22と、L字型に切り込みの入ったスリット23を有して構成されている。
The plurality of
なお、増幅器の高出力化、および省スペース化を図るために、トランジスタのゲートまたはドレイン端子の少なくとも一方から、電気長で1/2波長未満の距離に高調波処理回路21が配置されることとなる。
In order to increase the output of the amplifier and save space, the
このように、図1に示した本実施の形態1における増幅器は、広帯域特性の改善と隣接セルからの干渉問題の抑制の両立を図るために、オープンスタブ22が主線路と平行して片側にのみ1本で配置されている点を第1の特徴としている。なお、以下の説明においては、この第1の特徴を有するオープンスタブ22を、「片側スタブ」と称し、従来の「中央配置スタブ」、「両側スタブ」と区別することとする。
As described above, in the amplifier according to the first embodiment shown in FIG. 1, the
さらに、この図1におけるオープンスタブ22は、トーナメント構成の整合回路において、トランジスタの出力が最初に2合成される線路に配置されたオープンスタブ同士が、互いに結合するように対向配置されている点を第2の特徴としている。
Further, the
次に、第1の特徴である「片側スタブ」として構成されたオープンスタブ22を備えた増幅器の動作について説明する。各ユニットセルトランジスタ11で増幅された信号は、ワイヤ30を介して、出力整合回路20に導かれる。そして、出力整合回路20において、各ユニットセルトランジスタ11の基本波における出力インピーダンスは、所望のインピーダンスに変換され、出力端子26に導かれる。
Next, the operation of the amplifier including the
一方、各ユニットセルトランジスタ11で発生した高調波は、ワイヤ30を介して、出力整合回路20に導かれる。しかしながら、この好調波は、L字型のスリット23で区切られたオープンスタブ22からなる高調波処理回路21で反射され、各ユニットセルトランジスタ11へ戻されることとなる。オープンスタブ22の長さを、反射させたい高調波において電気長で1/4波長とすることで、短絡点を形成し、高調波を反射させることができる。すなわち、高調波処理回路21は、入力側または出力側の少なくとも一方において、基本波の整数倍の周波数でおおむね短絡状態を形成することができる。
On the other hand, harmonics generated in each
次に、第1の特徴である「片側スタブ」を用いることで、高調波処理回路の広帯域特性の改善と隣接セルからの干渉問題の抑制の両立を図ることができることを、計算結果に基づいて説明する。図2は、本発明の実施の形態1の増幅器に用いられる高調波処理回路単体におけるトランジスタから出力端子端を見た反射特性である。 Next, based on the calculation results, it is possible to achieve both improvement of the broadband characteristics of the harmonic processing circuit and suppression of interference problems from adjacent cells by using the “single-side stub” that is the first feature. explain. FIG. 2 shows reflection characteristics when the output terminal end is seen from the transistor in the single harmonic processing circuit used in the amplifier according to the first embodiment of the present invention.
なお、広帯域特性の改善を示す図2においては、「片側スタブ」の効果を明確とするために、背景技術で説明した従来例1の「中央配置スタブ」と従来例2の「両側スタブ」のそれぞれを用いた高調波処理回路単体におけるトランジスタから出力端子端を見た反射特性、および「中央配置スタブ」を含む主線路の幅と同一の線路幅を有する線路の反射特性を、比較として示している。 In FIG. 2 showing the improvement of the broadband characteristics, in order to clarify the effect of the “one-side stub”, the “centrally arranged stub” of the conventional example 1 and the “double-sided stub” of the conventional example 2 described in the background art. For comparison, the reflection characteristics of the harmonic processing circuit using each of the transistors as viewed from the output terminal end, and the reflection characteristics of the line having the same line width as the main line including the "centrally arranged stub" are shown as comparisons. Yes.
図2に示すように、「片側スタブ」を用いた高調波処理回路21は、従来例1の「中央配置スタブ」よりも広帯域に渡って高調波処理が可能であることがわかる。
As shown in FIG. 2, the
図3は、本発明の実施の形態1における「片側スタブ」を用いた高調波処理回路21が複数個並列接続されたトーナメント構成の整合回路において、最も外側に位置する高調波処理回路21におけるトランジスタから出力端子端を見た反射特性である。なお、干渉問題の抑制を示す図3においては、「片側スタブ」の効果を明確とするために、従来例1の「中央配置スタブ」と従来例2の「両側スタブ」のそれぞれを用いた際の、最も外側に位置する高調波処理回路単体におけるトランジスタから出力端子端を見た反射特性を、比較として示している。
FIG. 3 shows a transistor in a
図3に示すように、オープンスタブ22を隣接して配置した場合にも、「片側スタブ」を用いた高調波処理回路21は、従来例2の「両側スタブ」を用いた場合よりも良好な特性が得られている。以上により、オープンスタブ22として本実施の形態1による「片側スタブ」を複数個用いた高調波処理回路21の優位性が確認でき、高調波処理回路の広帯域特性の改善と隣接セルからの干渉問題の抑制の両立を図れることがわかる。
As shown in FIG. 3, even when the
次に、増幅器の効率改善について説明する。増幅器には、消費電力低減が求められており、増幅器が高効率動作を達成するためには、ユニットセルトランジスタ11の負荷が、基本波および高調波において、すべて同一であることが望まれる。そこで、「片側スタブ」を用いる場合において、そのスタブの配置が異なる高調波処理回路のトランジスタから出力端子端を見た反射特性の比較結果について、以下に説明する。
Next, improvement in the efficiency of the amplifier will be described. The amplifier is required to reduce power consumption. In order for the amplifier to achieve high-efficiency operation, it is desirable that the load of the
図4〜図6のそれぞれは、本発明の実施の形態1における増幅器の、図1とは異なる構成図であり、具体的には、「片側スタブ」の配置が、先の図1に示した配置とは異なるものを示している。先の図1、および図4〜図6に示すそれぞれの増幅器は、第2の特徴であるオープンスタブ22の配置が異なっている。
4 to 6 are configuration diagrams different from those in FIG. 1 of the amplifier according to
図1に示される高調波処理回路21の「片側スタブ」は、トーナメント構成の整合回路において、トランジスタの出力が最初に2合成される線路に配置されたオープンスタブ同士が、互いに結合するように対向配置されているものである。そこで、以下の説明においては、「対向配置片側スタブ」と称するとともに、図1において、オープンスタブ22aと併記している。
The “single-side stub” of the
また、図4に示される高調波処理回路21の「片側スタブ」は、トーナメント構成の整合回路において、すべてのオープンスタブ22がトランジスタの中心方向に向かって配置されているものである。そこで、以下の説明においては、「全内向き配置片側スタブ」と称するとともに、図4において、オープンスタブ22bと記載している。
Further, the “one-side stub” of the
また、図5に示される高調波処理回路21の「片側スタブ」は、トーナメント構成の整合回路において、トランジスタの出力が最初に2合成される線路に配置されたオープンスタブ同士が、互いに結合しないように外側に配置されているものである。そこで、以下の説明においては、「外向き配置片側スタブ」と称するとともに、図5において、オープンスタブ22cと記載している。
Further, the “one-side stub” of the
さらに、図6に示される高調波処理回路21の「片側スタブ」は、トーナメント構成の整合回路において、すべてのオープンスタブ22がトランジスタの中心方向とは逆の外側に向かって配置されているものである。そこで、以下の説明においては、「全外向き配置片側スタブ」と称するとともに、図6において、オープンスタブ22dと記載している。
Furthermore, the “single-side stub” of the
図7は、本発明の実施の形態1における「片側スタブ」の配置の違いによる特性の比較結果である。より具体的には、最も外側に位置する高調波処理回路と最も内側に位置する高調波処理回路との振幅差、位相差を、基本波および2倍波について計算した結果をまとめたものである。 FIG. 7 is a comparison result of characteristics due to the difference in arrangement of “one-side stubs” in the first embodiment of the present invention. More specifically, the results of calculating the amplitude difference and phase difference between the outermost harmonic processing circuit and the innermost harmonic processing circuit for the fundamental wave and the second harmonic are summarized. .
図7の計算結果から、図1の「対向配置片側スタブ」、および図6の「全外向き配置片側スタブ」では、振幅差、位相差が、図4の「全内向き配置片側スタブ」、および図5の「外向き配置片側スタブ」よりも、小さい特性結果が得られており、隣接セルの整合回路との干渉を一層軽減できることが確認できる。 From the calculation results of FIG. 7, the amplitude difference and the phase difference in the “opposite-arranged one-side stub” in FIG. 1 and the “all-outward-arranged one-side stub” in FIG. And the characteristic result smaller than the “outwardly arranged one-sided stub” of FIG. 5 is obtained, and it can be confirmed that the interference with the matching circuit of the adjacent cell can be further reduced.
以上のように、実施の形態1によれば、片側スタブを高調波処理回路に用いることで、高調波処理回路の広帯域特性の改善と隣接セルからの干渉問題の抑制の両立を図ることができる。さらに、トーナメント構成の整合回路におけるそれぞれの片側スタブの配置を、対向配置スタブあるいは全外向き配置片側スタブとすることにより、各ユニットセル間の負荷インピーダンスのばらつき抑圧を改良できる。この結果、広帯域に渡って増幅器で発生する高調波スプリアスを抑圧できるとともに、増幅器のドレイン効率を向上させることができる。 As described above, according to the first embodiment, by using the one-side stub for the harmonic processing circuit, it is possible to achieve both improvement of the broadband characteristics of the harmonic processing circuit and suppression of interference problems from adjacent cells. . Furthermore, by suppressing the arrangement of each one-side stub in the tournament configuration matching circuit to the oppositely arranged stub or the all-outwardly arranged one-side stub, it is possible to improve the suppression of variation in load impedance between the unit cells. As a result, harmonic spurious generated in the amplifier over a wide band can be suppressed, and the drain efficiency of the amplifier can be improved.
なお、各高調波処理回路がトーナメント構成となるように線路構成する際に、マイクロストリップ線路を用いることができる。また、上述した実施の形態では、8個の高調波処理回路を用いる場合を例示したが、本発明は、これに限定されるものではない。3セル以上のユニットセルトランジスタが等間隔に配置されたマルチセルトランジスタに対応して設けられた3個以上の高調波処理回路をトーナメント構成となるように線路構成した場合にも、童謡の効果を得ることができる。 Note that a microstrip line can be used when configuring the line so that each harmonic processing circuit has a tournament structure. Moreover, although the case where eight harmonic processing circuits were used was illustrated in embodiment mentioned above, this invention is not limited to this. Even when three or more harmonic processing circuits provided corresponding to multi-cell transistors in which unit cell transistors of three or more cells are arranged at equal intervals are configured to have a tournament configuration, the effect of nursery rhymes is obtained. be able to.
また、上述した実施の形態では、ユニットセルトランジスタ11からの出力を出力整合回路20内の高調波処理回路21で受ける場合について説明した。しかしながら、本発明の増幅器は、このような構成に限定されず、出力整合回路20内の高調波処理回路21からユニットセルトランジスタ11へ入力するように、入出力を逆にする構成にも適用可能であり、同様の効果を有する。
In the above-described embodiment, the case where the output from the
10 マルチセルトランジスタ、11 ユニットセルトランジスタ、20 出力整合回路、21 高調波処理回路、22、22a〜22d オープンスタブ、23 スリット、25 線路、26 出力端子、30 ワイヤ。 10 multi-cell transistors, 11 unit cell transistors, 20 output matching circuits, 21 harmonic processing circuits, 22, 22a to 22d open stubs, 23 slits, 25 lines, 26 output terminals, 30 wires.
Claims (5)
スリットで区切られたオープンスタブにより、基本波の整数倍の周波数で短絡状態を形成するように各ユニットセルトランジスタに対応して設けられた高調波処理回路を複数有し、各高調波処理回路がトーナメント構成となるように線路構成された出力整合回路と
を備えた増幅器であって、
前記各高調波処理回路は、前記マルチセルトランジスタを構成する各ユニットセルトランジスタのゲートまたはドレイン端子の少なくとも一方から、電気長で1/2波長未満の距離に配置され、前記オープンスタブが、主線路と平行して片側に1本で配置され、前記オープンスタブまたは主線路が隣接セルのスタブまたは主線路と結合するように近接配置され、かつトーナメント構成された前記線路構成が対称構成となっている
ことを特徴とする増幅器。 A multi-cell transistor in which unit cell transistors of three or more cells are arranged at equal intervals;
With open stubs separated by slits, it has multiple harmonic processing circuits provided corresponding to each unit cell transistor so as to form a short-circuit state at a frequency that is an integral multiple of the fundamental wave, and each harmonic processing circuit An amplifier including an output matching circuit configured to form a tournament,
Each harmonic processing circuit is disposed at a distance of less than ½ wavelength in electrical length from at least one of the gate or drain terminals of each unit cell transistor constituting the multi-cell transistor, and the open stub is connected to the main line. The line configuration that is arranged in parallel, one on one side, the open stub or the main line is closely arranged so as to be coupled to the stub or main line of an adjacent cell, and the tournament configuration is symmetrical. Amplifier characterized by.
前記トーナメント構成を有する前記出力整合回路は、前記ユニットセルトランジスタの出力が最初に2合成される線路に配置された前記オープンスタブ、または前記ユニットセルトランジスタの入力に最後に2分配される線路に配置された前記オープンスタブが、互いに結合するように対向して配置されている
ことを特徴とする増幅器。 The amplifier of claim 1, wherein
The output matching circuit having the tournament configuration is arranged on the open stub arranged on the line where the output of the unit cell transistor is first synthesized by two, or on the line finally divided into two at the input of the unit cell transistor. The above-mentioned open stubs are arranged so as to face each other so as to be coupled to each other.
前記トーナメント構成を有する前記出力整合回路は、前記ユニットセルトランジスタの出力が最初に2合成される線路に配置された前記オープンスタブ、または前記セルユニットトランジスタの入力に最後に2分配される線路に配置された前記オープンスタブが、すべて外側を向くように配置されている
ことを特徴とする増幅器。 The amplifier of claim 1, wherein
The output matching circuit having the tournament configuration is arranged on the open stub arranged on the line where the output of the unit cell transistor is first synthesized by two, or on the line finally divided into two at the input of the cell unit transistor. The above-mentioned open stubs are all arranged so as to face outward.
前記トーナメント構成を有する前記出力整合回路は、前記ユニットセルトランジスタの出力が最初に2合成される線路に配置された前記オープンスタブ、または前記ユニットセルトランジスタの入力に最後に2分配される線路に配置された前記オープンスタブが、互いに結合しないように外側に配置されている
ことを特徴とする増幅器。 The amplifier of claim 1, wherein
The output matching circuit having the tournament configuration is arranged on the open stub arranged on the line where the output of the unit cell transistor is first synthesized by two, or on the line finally divided into two at the input of the unit cell transistor. The amplifier is characterized in that the open stubs arranged outside are arranged so as not to be coupled to each other.
前記トーナメント構成を有する前記出力整合回路は、前記ユニットセルトランジスタの出力が最初に2合成される線路に配置された前記オープンスタブ、または前記ユニットセルトランジスタの入力に最後に2分配される線路に配置された前記オープンスタブが、すべて内側を向くように配置されている
ことを特徴とする増幅器。 The amplifier of claim 1, wherein
The output matching circuit having the tournament configuration is arranged on the open stub arranged on the line where the output of the unit cell transistor is first synthesized by two, or on the line finally divided into two at the input of the unit cell transistor. All of the open stubs arranged are arranged so as to face inward.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040773A JP5424938B2 (en) | 2010-02-25 | 2010-02-25 | amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040773A JP5424938B2 (en) | 2010-02-25 | 2010-02-25 | amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176752A JP2011176752A (en) | 2011-09-08 |
JP5424938B2 true JP5424938B2 (en) | 2014-02-26 |
Family
ID=44689165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010040773A Active JP5424938B2 (en) | 2010-02-25 | 2010-02-25 | amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5424938B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102595217B1 (en) * | 2019-12-09 | 2023-10-27 | 한국전자기술연구원 | MMIC Power Amplifier using Power Matching with Asymmetric Transmission Lines |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57211755A (en) * | 1981-06-24 | 1982-12-25 | Nec Corp | Semiconductor device |
JPS6447107A (en) * | 1987-08-17 | 1989-02-21 | Mitsubishi Electric Corp | High efficiency semiconductor amplifier |
JP2002252529A (en) * | 2000-12-21 | 2002-09-06 | Matsushita Electric Ind Co Ltd | High frequency power amplifier |
JP4226514B2 (en) * | 2004-04-22 | 2009-02-18 | 日本電信電話株式会社 | amplifier |
JP4494223B2 (en) * | 2005-01-11 | 2010-06-30 | 三菱電機株式会社 | Semiconductor device |
JP2009159591A (en) * | 2007-12-06 | 2009-07-16 | Mitsubishi Electric Corp | High-frequency amplifier |
JP2009232076A (en) * | 2008-03-21 | 2009-10-08 | Mitsubishi Electric Corp | High-frequency power amplifier |
-
2010
- 2010-02-25 JP JP2010040773A patent/JP5424938B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102595217B1 (en) * | 2019-12-09 | 2023-10-27 | 한국전자기술연구원 | MMIC Power Amplifier using Power Matching with Asymmetric Transmission Lines |
Also Published As
Publication number | Publication date |
---|---|
JP2011176752A (en) | 2011-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012160755A1 (en) | High-frequency amplifier circuit | |
JP2007013809A (en) | High-frequency balun | |
JP6052616B2 (en) | Rectenna device and power receiving rectification method | |
JP2013118580A (en) | High frequency amplifier | |
JP4494223B2 (en) | Semiconductor device | |
JP6551383B2 (en) | Rectenna element and rectenna device | |
JP2009159591A (en) | High-frequency amplifier | |
JP2010154235A (en) | High-frequency semiconductor amplifier | |
JP4948683B2 (en) | High frequency amplifier circuit | |
JP5424938B2 (en) | amplifier | |
JP2015149627A (en) | High frequency semiconductor amplifier | |
JP2003309450A (en) | Band pass filter and communication apparatus | |
JP6388747B2 (en) | Power amplifier | |
JP5829885B2 (en) | Balun | |
JP2006270774A (en) | Power amplifier | |
WO2017170394A1 (en) | Structural body, laminated structure of structural body, and antenna structure | |
JP2011176394A (en) | Power amplifier | |
JP2013165389A (en) | Rectenna device | |
JPH07307626A (en) | Microwave high output amplifier | |
JP5203775B2 (en) | Double harmonic suppression circuit | |
JP2014138305A (en) | High frequency power amplifier | |
JP5481357B2 (en) | High frequency processing circuit | |
JP2012205246A (en) | Harmonic processing circuit, high frequency amplifier and high frequency oscillator | |
JP5773364B2 (en) | EM class amplifier | |
JP2012134823A (en) | High frequency amplifier and matching circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5424938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |