JP5420484B2

JP5420484B2 - 電力変換装置のゲートパルス誤配線検出方法

Info

Publication number: JP5420484B2
Application number: JP2010151718A
Authority: JP
Inventors: 塩見　　健; 康弘清藤; 光目黒; 光文岩中; 康博今津; 孝二郎山下; 雄一馬淵; 良平宮川; 泰之小早川; 浩太郎小野; 正行徳多; 健太峯
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2010-07-02
Filing date: 2010-07-02
Publication date: 2014-02-19
Anticipated expiration: 2030-07-02
Also published as: JP2012016206A

Description

本発明は、交流電源と直流電源を変換する電力変換装置に係り、特に電力変換装置のゲートパルス誤配線検出方法に関する。

例えば、交流電源に電力変換装置を接続し、直流電源に変換する装置は、モータドライブ、ＵＰＳ、太陽光発電用電力変換器、風力発電用電力変換器など数多くある。

これらの電力変換装置は、制御回路が生成したゲートパルス信号を個別の制御配線を介して、主回路である半導体素子に接続し、半導体素子をスイッチングさせることにより所要の電力変換動作を行う。

大容量の電力変換装置では回路損失を低減させるため、直流電圧を高い値に選定することが多く、制御回路と主回路の絶縁を確保する必要があること、また、ゲートパルス信号配線へのノイズ電流の伝送を遮断する必要があることなどの理由により、光ケーブルなどの絶縁処理を施すことが多い。

然るに、光ケーブルは個々の半導体素子に対して個別に配線されるため、製作時、または点検時に十分な注意を払っても、光ケーブルを誤接続する懸念がある。仮に、ゲートパルス信号配線が誤配線をしていると、ＰＮ短絡を起こし、素子が破壊される。

この危険性を回避するために、装置製作、組み立ての過程においては主回路を無電圧状態にしてゲートパルス配線の受信確認試験を先ず実施し、目視にて正常であることを確認してから、主回路を充電して実動作を確認する手順を取ってきた。然しながら、無電圧状態での試験工程自体が、試験時間を増大させている。また、目視による確認には動作不良時の解析技術力が必要であるため試験者が限定され、試験工程のボトルネックとなる問題があった。

これに対し、誤配線を人的対策に委ねるのではなく、誤配線の監視装置を設ける電力変換器としては、特許文献１のものがある。

特開２００６−２６２５９９号公報

特許文献１の監視装置の誤配線検出の考え方は、インバータを構成するパワートランジスタのベースエミッタ電圧・位相を検出し、正常時との差分により、誤配線を検出する。

ところで、新規製作時の組み立て場面以外に、運転後の事情により素子交換などを行うことがあるが、この場合、素子部分での検出方法となるため、作業者のアームの誤解による電圧検出配線とスイッチング配線を誤配線する可能性がある。こういったケースでは、特許文献１の方法では、有効な検出はできない。

本発明は、上述の事情に鑑みてなされたものであり、その目的は作業者のアームの誤解による電圧検出配線とスイッチング配線の誤配線を検出できる電力変換装置のゲートパルス誤配線検出方法を提供することにある。

本発明の電力変換装置は、複数の半導体素子で形成され、一方端を三相交流電源に接続され、他方端を直流端子として直流端子間に直流コンデンサを接続し、制御装置から半導体素子にゲートパルスを与える配線を備え、一方端の線間または星状にコンデンサを接続し、低減電圧を所定時間印加して直流コンデンサを充電した後、制御装置から半導体素子に所定の複数パターンでゲートパルスを与えてこのときの三相交流の各相電流を検知し、複数パターンでのゲートパルスを与えた半導体素子とこのときの三相交流の各相電流の関係を記憶し、制御装置から半導体素子にゲートパルスを与える配線が健全であるときの記憶された関係と、同じ手順により今回記憶された関係とからゲートパルスを与える配線の誤配線を検知する。

なお、複数の半導体素子は、上下に半導体素子を配置してアームを形成してアームの半導体素子間を前記三相交流の各相に接続し、アーム両端を直流端子に接続する３アームからなるブリッジ構成とされると共に、所定の複数パターンとは、個々のパターンでは異なるアームの上段と下段の１つずつの半導体素子に点弧信号を与え、かつ各半導体素子は２回ずつ点弧機会を与えられるように組み合わされた６つの点弧パターンとするのがよい。

また、低減電圧は、ＰＮ短絡が起きても半導体素子の破損が生じない範囲の低い直流電圧を直流母線に充電させるものとされるのがよい。

また、直流コンデンサを充電した後に半導体素子に与えるゲートパルスは、ＰＮ短絡が起きても半導体素子の破損を生じさせないために、三相交流の各相のリアクトルとコンデンサで定まる時定数の半分以下の時間幅のゲートパルス信号とされるのがよい。

また、配線が健全であるときの記憶された関係と、同じ手順により今回記憶された関係とからゲートパルスを与える配線の誤配線を検知するにあたり、健全時の通流相と今回の通流相が一致する相と、一致しない相が存在する場合は、一致しない相のゲートパルス配線に誤接続が存在すると推定するのがよい。

また、配線が健全であるときの記憶された関係と、同じ手順により今回記憶された関係とからゲートパルスを与える配線の誤配線を検知するにあたり、実電流変化が無い場合は、ゲートパルス信号が接続されていないと判断するのがよい。

また、配線が健全であるときの前記記憶された関係と、同じ手順により今回記憶された関係とからゲートパルスを与える配線の誤配線を検知するにあたり、本来通流すべき相に通流が見られるが、同一相で全て極性が反転している場合には、電流検出器の極性が全て反転していると判断するのがよい。

作業者のアームの誤解による電圧検出配線とスイッチング配線の誤配線を検出できる。

本発明の適用される主回路と制御装置の構成を示すブロック図。正常配線時の本発明手順での各部波形を示す図。正常配線時のゲートパルスの入力パターンと電流極性の関係を示す図。誤配線時の主回路と制御装置の構成を示すブロック図。誤配線時の本発明手順での各部波形を示す図。誤配線時のゲートパルスの入力パターンと電流極性の関係を示す図。作業手順フローチャートを示す図。

以下、本発明の実施例を、図を参照して説明する。

以下、本発明の適用される典型的な電力変換装置の一例と、本発明により付加される回路、装置部分について説明する。

まず、図１において、誤配線検出の対象となる電力変換器２０は、いわゆるブリッジ接続された６組の半導体素子８から構成され、２組の半導体素子８の直列回路で構成される各アームの接続点が三相系統電力１の各相に接続され、３相の各アームの両端の直流回路側に負荷２１が接続されている。なお、電力変換器２０の交流側には、各相にリアクトル６が、各相間にコンデンサ５が設けられて、電力波形の平滑化が図られている。

概ね、上記のように構成される通常の電力変換装置に対して、本発明においてはさらに三相系統電力１の各相に接続された系統接続スイッチ４以外に、これと並列に補助スイッチ回路３を備える。そして、系統接続スイッチ４と補助スイッチ回路３のいずれかにより、電力変換器２０に電力供給を行うように構成されている。なお、補助スイッチ回路３は、スイッチと抵抗が直列接続されており、この結果、補助スイッチ回路３が選択されて投入されたときに電力変換装置に印加される交流電圧は低減電圧となる。

本発明の制御装置１４は、上記のような主回路構成の装置を対象として、ブリッジ接続された６組の半導体素子８の点弧制御を実行して交直電力変換を行うと共に、誤配線検出機能を果たす。制御装置１４は、点弧制御並びに誤配線検出機能を果たすために、系統接続スイッチ４と補助スイッチ回路３の切替制御を行ない、交流側各相電流Ｉ_ｉｎＵ，Ｉ_ｉｎＶ、Ｉ_ｉｎＷを検出する為の電流検出器７と、直流電圧Ｖｄｃを検出する為の電圧検出器を備え、各半導体素子８の点弧制御信号９を与える。なお、電圧検出器は、直流回路に抵抗１０，１２の直列回路を設け、抵抗１０に並列に設けられた直流コンデンサ１１の端子電圧を、直流電圧Ｖｄｃとして検出する。

図２は、誤配線検出のための作業手順と、誤配線がないときの制御装置の各部入力と、各点弧信号の関係を示している。図において、上部から補助スイッチ回路３の開閉状態、直流電圧Ｖｄｃ、半導体素子８（ＵＰ〜ＷＮ）へのゲートパルス信号、電流計測器７で観測する各相電流値Ｉ_ｉｎＵ〜Ｉ_ｉｎＷを示している。なおブリッジ接続された６組の半導体素子８は、その半導体素子が接続されているアーム、従って三相系統電力１の各相（Ｕ，Ｖ，Ｗ）と、アームの上段（Ｐ）と下段（Ｎ）とで、表記、区別した記号を付して示す。

誤配線検出のための作業手順としては、まずＰＮ短絡が起きても半導体素子８が破壊されない程度の直流電圧を直流コンデンサ１１に充電する。このために、補助スイッチ回路３を時刻ｔ１からｔ２までの時間Ｔの間、三相系統電力１に接続する。補助スイッチ回路３の抵抗値並びに投入期間Ｔは、ＰＮ短絡が起きても半導体素子８が破壊されない程度の直流電圧となるように選択される。

ここで、ＰＮ短絡が起きても半導体素子８が破壊されない程度の直流電圧は、以下のようにして決定される。例えば、半導体素子８がＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）である場合、半導体素子８が破壊する状況は、コレクタＣ−エミッタＥ間への過電圧印加による短絡破損、または、コレクタＣ−エミッタＥ間への過電流導通による熱破損が想定される。

本発明において回避すべきは過電流破損である。半導体素子８がＰＮ短絡を起こしている状況においては、直流コンデンサ１１の両端電圧Ｖｄｃと、半導体素子８のうちのＰ，Ｎ組（例えばＷＰとＷＮ）を結ぶ配線インダクタンスＬｄｃと、半導体素子８のＯＮ電圧Ｅｏｎと、短絡開始からの経過時間ｔから、短絡過電流Ｉｄが算出される。

［数１］
Ｉｄ＝（Ｖｄｃ−Ｅｏｎ）・ｔ／Ｌｄｃ（１）

一方、半導体素子８は所定の過電流耐量を持つ。例として定格１６００ＡのＩＧＢＴの場合は、３２００Ａ、１ｍｓの過電流耐量を持つ。以上のことから、直流コンデンサ１１に充電すべき直流電圧Ｖｄｃは、（１）式において過電流耐量Ｉｄと、電流確認時間ｔと、配線インダクタンスＬｄｃから算出された値以下とする。

以上の環境下において、次に半導体素子８に対して、以下に説明する６パターンでゲートパルスを入れ、半導体素子８を順番にＯＮにする。なお、ゲートパルスの時間幅は、コンデンサ５とリアクトル７の共振周期以下であることが第１要件である。これは振動的な電流が単調増加する範囲を選ぶ意図である。次に、通電開始とＡＤ変換器のデータホールドからＡＤ変換器のデータ取得までの時間以上であることが第２要件である。第１要件と第２要件の間の時間で、前述の過電流耐量を考慮して実際のゲートパルス幅を決定する。

図２は正しく配線されているときの、各パターンでのゲートパルスと、計測電流を示している。各パターンでの応答は以下のようになる。

第１パターンＰ１：制御装置１４から、半導体素子ＵＰとＶＮに点弧パルス投入する。従って配線が正しく行われている状況では、直流コンデンサ１１から、半導体素子ＵＰ、コンデンサ５、半導体素子ＶＮを経由して、直流コンデンサ１１に戻る回路が形成される。そしてこのとき、交流側各相電流を検出する為の電流検出器７では、Ｕ相にＩ_ｉｎＵ、Ｖ相に−Ｉ_ｉｎＶが検出される。なお、ここで半導体素子から流出する側を正とし、流入する側を負としている。

第２パターンＰ２：制御装置１４から、半導体素子ＵＰとＷＮに点弧パルス投入する。従って配線が正しく行われている状況では、直流コンデンサ１１から、半導体素子ＵＰ、コンデンサ５、半導体素子ＷＮを経由して、直流コンデンサ１１に戻る回路が形成される。そしてこのとき、交流側各相電流を検出する為の電流検出器７では、Ｕ相にＩ_ｉｎＵ、Ｗ相に−Ｉ_ｉｎＷが検出される。

第３パターンＰ３：制御装置１４から、半導体素子ＵＮとＶＰに点弧パルス投入する。従って配線が正しく行われている状況では、直流コンデンサ１１から、半導体素子ＶＰ、コンデンサ５、半導体素子ＵＮを経由して、直流コンデンサ１１に戻る回路が形成される。そしてこのとき、交流側各相電流を検出する為の電流検出器７では、Ｕ相に−Ｉ_ｉｎＵ、Ｖ相にＩ_ｉｎＶが検出される。

第４パターンＰ４：制御装置１４から、半導体素子ＶＰとＷＮに点弧パルス投入する。従って配線が正しく行われている状況では、直流コンデンサ１１から、半導体素子ＶＰ、コンデンサ５、半導体素子ＷＮを経由して、直流コンデンサ１１に戻る回路が形成される。そしてこのとき、交流側各相電流を検出する為の電流検出器７では、Ｖ相にＩ_ｉｎＶ、Ｗ相に−Ｉ_ｉｎＷが検出される。

第５パターンＰ５：制御装置１４から、半導体素子ＵＮとＷＰに点弧パルス投入する。従って配線が正しく行われている状況では、直流コンデンサ１１から、半導体素子ＷＰ、コンデンサ５、半導体素子ＵＮを経由して、直流コンデンサ１１に戻る回路が形成される。そしてこのとき、交流側各相電流を検出する為の電流検出器７では、Ｕ相に−Ｉ_ｉｎＵ、Ｗ相にＩ_ｉｎＷが検出される。

第６パターンＰ６：制御装置１４から、半導体素子ＷＰとＶＮに点弧パルス投入する。従って配線が正しく行われている状況では、直流コンデンサ１１から、半導体素子ＷＰ、コンデンサ５、半導体素子ＶＮを経由して、直流コンデンサ１１に戻る回路が形成される。そしてこのとき、交流側各相電流を検出する為の電流検出器７では、Ｗ相にＩ_ｉｎＷ、Ｖ相に−Ｉ_ｉｎＶが検出される。

図３は、上記の関係を表に纏めたものであり、左の欄は制御回路１４が認識している半導体素子名、左から３列目の欄は半導体素子８側で実際に接続された半導体素子名を表記しており、この場合には同じ表記がされ、誤配線がないことを意味している。従って、パターンＰ１乃至Ｐ６のときに、制御回路１４としては、各パターンに対してどの相の交流電圧が正になり、負になるのかが予め知りえる。例えば、パターンＰ１のときには、Ｕ相電流が正になり、Ｖ相電流が負になるはずであることが、パターンごとに予め準備されて知りえる状態にある。なお、中央下の部分で、各相電流がＸとあるのは電流が検知されない（電流零）ことを意味している。

これに対し、このパターンにならないときは何が原因かというと、誤配線以外にＰＮ短絡があるが、この問題については補助スイッチ回路３を投入し、ＰＮ短絡が起きても半導体素子８が破壊されない程度の直流電圧を直流コンデンサ１１に充電した状態を作り出しているので、起こりえないとしている。誤配線検出を行う最初の段階で、ＰＮ短絡の可能性を除外した環境を作り出している。

このため、誤配線があったときには、以下のことから誤配線と判別可能である。図４は、図１と同じ主回路構成、制御装置構成、入力であるが、誤配線がある。制御装置１４としては半導体素子ＵＰに出力したつもりが誤配線によりＶＰにパルス入力し、半導体素子ＶＰに出力したつもりが誤配線によりＵＰにパルス入力しているものとする。

図５は上記誤配線されているときの、各パターンでのゲートパルスと、計測電流を示している。各パターンでの応答は以下のようになる。

第１パターンＰ１：制御装置１４から、半導体素子ＵＰとＶＮに点弧パルス投入するが、実際にはＵＰではなく、ＶＰに点弧パルスを与えているので、半導体素子ＶＰ、ＶＮ間で短絡し、直流コンデンサ１１から、半導体素子ＶＰ、半導体素子ＶＮを経由して、直流コンデンサ１１に戻る回路が形成される。このとき、交流側には電流が流れないので、各相電流の検出器７では、電流検出しない。

第２パターンＰ２：制御装置１４から、半導体素子ＵＰとＷＮに点弧パルス投入するが、実際にはＵＰではなく、ＶＰに点弧パルスを与えているので、直流コンデンサ１１から、半導体素子ＶＰ、コンデンサ５、半導体素子ＷＮを経由して、直流コンデンサ１１に戻る回路が形成される。そしてこのとき、交流側各相電流を検出する電流検出器７では、Ｖ相にＩ_ｉｎＶ、Ｗ相に−Ｉ_ｉｎＷが検出される。この場合に電流は検知されるが、本来流れるべき相ではない。

第３パターンＰ３：制御装置１４から、半導体素子ＵＮとＶＰに点弧パルス投入するが、実際にはＶＰではなく、ＵＰに点弧パルスを与えているので、半導体素子ＵＰ、ＵＮ間で短絡し、直流コンデンサ１１から、半導体素子ＵＰ、半導体素子ＵＮを経由して、直流コンデンサ１１に戻る回路が形成される。このとき、交流側には電流が流れないので、各相電流の検出器７では、電流検出しない。

第４パターンＰ４：制御装置１４から、半導体素子ＶＰとＷＮに点弧パルス投入するが、実際にはＶＰではなく、ＵＰに点弧パルスを与えているので、直流コンデンサ１１から、半導体素子ＵＰ、コンデンサ５、半導体素子ＷＮを経由して、直流コンデンサ１１に戻る回路が形成される。そしてこのとき、交流側各相電流を検出する電流検出器７では、Ｕ相にＩ_ｉｎＵ、Ｗ相に−Ｉ_ｉｎＷが検出される。この場合にＵ相に電流は検知されるが、本来流れるべき相ではない。

第５パターンＰ５：制御装置１４から、半導体素子ＵＮとＷＰに点弧パルス投入する。この場合、配線が正しく行われているので、直流コンデンサ１１から、半導体素子ＷＰ、コンデンサ５、半導体素子ＵＮを経由して、直流コンデンサ１１に戻る回路が形成される。そしてこのとき、交流側各相電流を検出する電流検出器７では、Ｕ相に−Ｉ_ｉｎＵ、Ｗ相にＩ_ｉｎＷが検出される。

第６パターンＰ６：制御装置１４から、半導体素子ＷＰとＶＮに点弧パルス投入する。この場合にも、配線が正しく行われているので、直流コンデンサ１１から、半導体素子ＷＰ、コンデンサ５、半導体素子ＶＮを経由して、直流コンデンサ１１に戻る回路が形成される。そしてこのとき、交流側各相電流を検出する電流検出器７では、Ｗ相にＩ_ｉｎＷ、Ｖ相に−Ｉ_ｉｎＶが検出される。

図６は、上記の関係を表に纏めたものであり、左の欄は制御回路１４が認識している半導体素子名、左から３列目の欄は半導体素子８側で実際に接続された半導体素子名を表記しており、この場合にはＵＰをＶＰとし、ＶＰをＵＰとする誤配線を生じていることを意味している。

このときの、各相電流の通流結果を図６下段に示すが、要するに
パターンＰ１：いずれの相も通流なし。
パターンＰ２：Ｖ相正、Ｗ相負の通流。
パターンＰ３：いずれの相も通流なし。
パターンＰ４：Ｕ相正、Ｗ相負の通流。
パターンＰ５：Ｗ相正、Ｕ相負の通流。
パターンＰ６：Ｗ相正、Ｖ相負の通流。
という結果が得られた。

ところで、パターンＰ１乃至Ｐ６は、各半導体素子に対して２回ずつ点弧信号を与えたものである。例えば、ＵＰについてみると、パターンＰ１とＰ２で点弧信号を与えている。ＵＮであれば、パターンＰ３とＰ５で点弧信号を与えている。このことから、この結果をさらに、制御回路１４の側から評価すると、制御回路１４が半導体素子ＵＰと信じて点弧信号を与えたパターンＰ１とＰ２のときのＵ相電流は、２回共に流れていないという結果であることがわかる。

同様にして、制御回路１４の側から評価すると、以下のようになる。
ＵＰ：パターンＰ１とＰ２で通流のはずが、Ｕ相電流は２回共に無通流。
ＵＮ：パターンＰ３とＰ５で通流のはずが、Ｕ相電流は１回通流、１回無通流。
ＶＰ：パターンＰ３とＰ４で通流のはずが、Ｖ相電流は２回共に無通流。
ＶＮ：パターンＰ１とＰ６で通流のはずが、Ｖ相電流は１回通流、１回無通流。
ＷＰ：パターンＰ５とＰ６で通流のはずが、Ｗ相電流は２回共に通流。
ＷＮ：パターンＰ２とＰ４で通流のはずが、Ｗ相電流は２回共に通流。

これらの結果からは、２回共に通流しないＵＰと、ＶＰの間の誤配線が疑われることが判明する。なお、先にも述べたように、ＰＮ短絡の可能性を排除したチェック結果であるので、誤配線と考えてよく、かつその場所はＵＰと、ＶＰの間の誤配線と考えられる。

またさらに、点弧したはずの半導体素子と、通流相の関係からは、
パターンＰ２：ＵＰに点弧信号を与え、Ｕ相電流が得られるはずが、Ｖ相に正電流を検知。
パターンＰ４：ＶＰに点弧信号を与え、Ｖ相電流が得られるはずが、Ｕ相に正電流を検知。
の関係が現れている。

この結果も、ＵＰと、ＶＰの間の誤配線が疑われることを示している。

なお、パターンＰ１，Ｐ３のときの三相共に通流がない状態は、このパターンのみをみると誤配線ではなく、非接続の可能性もあるが、他のパターンでは通竜していることも含めれば非接続ではないと判定できる。

また、本来通流すべき相に通流が見られるが、同一相で全て極性が反転している場合には、電流検出器の極性が全て反転していると考えられる。

以上の原理説明に基づき、本発明においては図７のフローに従い、誤配線の検出を実行する。

誤配線検出にあたり、まずステップＳ１０１において、図４の補助スイッチ回路３を短時間投入し、直流コンデンサ１１を低電圧にて充電する。この充電電圧は、式（１）で説明したところのＰＮ短絡が起きても半導体素子８が破壊されない程度の直流電圧とされる。

次にステップＳ１０２では、図３、図６に示したパターンＰ１乃至Ｐ６での点弧制御を実施する。このパターン群は、個々のパターンでは異なるアームの上段と下段の１つずつの半導体素子に点弧信号を与え、かつ各半導体素子は２回ずつ点弧機会を与えられるように組み合わされた６つの点弧パターンとするのが好ましい。

次にステップＳ１０３では、図４の交流側各相電流を検出する電流検出器７の出力を入力し、検出した相と正負極性の信号として記憶する。なお、電流検出のタイミングは、ステップＳ１０２の半導体素子点弧のタイミングに同期して行われ、点弧結果通流が行われる時刻タイミングで電流検知し、パターンと関連して記憶される。なお、図４の制御装置１４には、直流電圧Ｖｄｃも入力されているが、これは直流コンデンサ１１に十分な電荷が保持されているか確認するために使用される。つまり、点弧信号を与えるにしても直流コンデンサ１１に十分な電荷が保持されておらず、通流が期待できない状態での誤配線検出を阻止するために使用される。

ステップＳ１０４では、ステップ１０３の検出結果を例えばマイコンに取り込む。マイコンは制御装置であってもよいし、別途汎用計算機などに取り込んで評価するものであってもよい。

次にステップＳ１０５では、マイコン基板保存のデータとして例えば図３の正常時のゲートパルスの入力パターンと電流極性の関係を保持している。他方で、今回の検出結果として取り込んだデータから、図６の今回のゲートパルスの入力パターンと電流極性の関係を関連付けて作成、記憶しており、図３と図６を比較照合する。

最後にステップＳ１０６では、この結果から、誤配線箇所を特定する。特定論理は、先に述べた幾つかの手法があるので、図３と図６のパターンの相違から誤配線を特定する。正常の場合、ステップＳ１０７で正常の旨を表示し、異常の場合ステップＳ１０８で異常の旨を表示し、終了する。

本発明は、電力変換装置の誤配線を簡便な装置で検知できるので、電力変換装置の種別を問わず採用することができる。

１：三相系統電力
３：補助スイッチ回路
４：系統接続スイッチ
５：コンデンサ
６：リアクトル
８：半導体素子
９：点弧制御信号
１０，１２：抵抗
１１：直流コンデンサ
１４：制御装置
２０：電力変換器
２１：負荷

Claims

複数の半導体素子で形成され、一方端を三相交流電源に接続され、他方端を直流端子として直流端子間に直流コンデンサを接続し、制御装置から前記半導体素子にゲートパルスを与える配線を備えた電力変換装置において、
一方端の線間または星状にコンデンサを接続し、低減電圧を所定時間印加して前記直流コンデンサを充電した後、前記制御装置から前記半導体素子に所定の複数パターンでゲートパルスを与えてこのときの三相交流の各相電流を検知し、前記複数パターンでのゲートパルスを与えた前記半導体素子とこのときの三相交流の各相電流の関係を記憶し、前記制御装置から前記半導体素子にゲートパルスを与える配線が健全であるときの前記記憶された関係と、同じ手順により今回記憶された関係とから前記ゲートパルスを与える配線の誤配線を検知する電力変換装置のゲートパルス誤配線検出方法。
請求項１記載の電力変換装置のゲートパルス誤配線検出方法において、
前記複数の半導体素子は、上下に半導体素子を配置してアームを形成してアームの半導体素子間を前記三相交流の各相に接続し、アーム両端を直流端子に接続する３アームからなるブリッジ構成とされると共に、前記所定の複数パターンとは、個々のパターンでは異なるアームの上段と下段の１つずつの半導体素子に点弧信号を与え、かつ各半導体素子は２回ずつ点弧機会を与えられるように組み合わされた６つの点弧パターンとすることを特徴とする電力変換装置のゲートパルス誤配線検出方法。
請求項１記載の電力変換装置のゲートパルス誤配線検出方法において、
前記低減電圧は、ＰＮ短絡が起きても半導体素子の破損が生じない範囲の低い直流電圧を直流母線に充電させるものとされたことを特徴とする電力変換装置のゲートパルス誤配線検出方法。
請求項１記載の電力変換装置のゲートパルス誤配線検出方法において、
前記直流コンデンサを充電した後に前記半導体素子に与えるゲートパルスは、前記三相交流の各相のリアクトルと前記コンデンサで定まる時定数の半分以下の時間幅のゲートパルス信号とされたことを特徴とする電力変換装置のゲートパルス誤配線検出方法。
請求項１記載の電力変換装置のゲートパルス誤配線検出方法において、
配線が健全であるときの前記記憶された関係と、同じ手順により今回記憶された関係とから前記ゲートパルスを与える配線の誤配線を検知するにあたり、健全時の通流相と今回の通流相が一致する相と、一致しない相が存在する場合は、一致しない相のゲートパルス配線に誤接続が存在すると推定することを特徴とする電力変換装置のゲートパルス誤配線検出方法。
請求項１記載の電力変換装置のゲートパルス誤配線検出方法において、
配線が健全であるときの前記記憶された関係と、同じ手順により今回記憶された関係とから前記ゲートパルスを与える配線の誤配線を検知するにあたり、実電流変化が無い場合は、ゲートパルス信号が接続されていないと判断することを特徴とする電力変換装置のゲートパルス誤配線検出方法。
請求項１記載の電力変換装置のゲートパルス誤配線検出方法において、
配線が健全であるときの前記記憶された関係と、同じ手順により今回記憶された関係とから前記ゲートパルスを与える配線の誤配線を検知するにあたり、本来通流すべき相に通流が見られるが、同一相で全て極性が反転している場合には、電流検出器の極性が全て反転していると判断することを特徴とする電力変換装置のゲートパルス誤配線検出方法。