JP5419983B2 - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP5419983B2
JP5419983B2 JP2011524607A JP2011524607A JP5419983B2 JP 5419983 B2 JP5419983 B2 JP 5419983B2 JP 2011524607 A JP2011524607 A JP 2011524607A JP 2011524607 A JP2011524607 A JP 2011524607A JP 5419983 B2 JP5419983 B2 JP 5419983B2
Authority
JP
Japan
Prior art keywords
insulating layer
electrode
boundary portion
memory device
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011524607A
Other languages
English (en)
Other versions
JPWO2011013255A1 (ja
Inventor
昌生 新宮
章 高島
浩一 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPWO2011013255A1 publication Critical patent/JPWO2011013255A1/ja
Application granted granted Critical
Publication of JP5419983B2 publication Critical patent/JP5419983B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、不揮発性記憶装置に関する。
電気的刺激に対して抵抗が変化する素子を用いた不揮発性記憶装置が知られている。この素子においては、電極間に設けられた絶縁材料に高電圧を印加して、導電パスとなるフィラメントを形成するフォーミング工程が施される。しかしながら、フォーミングで形成されるフィラメントは不均一であり、フォーミング電圧がばらつき、これによりフォーミング工程中に素子が破壊され、また、記憶動作時の特性が安定しないという問題がある。
特許文献１には、第１の電極から第２の電極に向けて伸びる孔（線）に沿って、金属酸化物を含有する構造どうしが物理的に接し、この孔及びその延長線上にフィラメントが生成される構造が開示されている。しかし、方法においても、導電パスの形成の制御性は不十分であり、改良の余地がある。
特開２００８−３０６００５号公報
本発明は、抵抗変化部における電流経路の位置及び形状を精度良く制御し、特性の安定した抵抗変化型の不揮発性記憶装置を提供する。
本発明の一態様によれば、基板と、前記基板の主面の上に設けられた第１絶縁層と、前記第１絶縁層の上に設けられ、前記第１絶縁層が形成された後に前記第１絶縁層に接して形成され、前記第１絶縁層とは組成及び相状態の少なくともいずれかが異なる第２絶縁層と、前記主面に対して垂直な第１方向に延在し、前記第１絶縁層と前記第２絶縁層との境界部を貫通し、前記境界部に、当該境界部に沿って電流を通電可能とする一対の電極と、を有する記憶部を備え、前記第１絶縁層と前記第２絶縁層との界面は、前記主面に対して平行であり、前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置が提供される。
本発明によれば、抵抗変化部における電流経路の位置及び形状を精度良く制御し、特性の安定した抵抗変化型の不揮発性記憶装置が提供される。
第１の実施形態に係る不揮発性記憶装置を示す模式図である。 不揮発性記憶装置の製造方法を示すフローチャート図である。 不揮発性記憶装置の製造方法を示す工程順模式的断面図である。 不揮発性記憶装置の特性を示す模式図である。 不揮発性記憶装置の構成及び動作を示す模式的断面図である。 第１の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 第１の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 第１の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 第１の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。 第１の実施形態に係る別の不揮発性記憶装置を示す模式的斜視図である。 第１の実施形態に係る別の不揮発性記憶装置を示す模式的斜視図である。 第１の実施形態に係る別の不揮発性記憶装置を示す模式的斜視図である。 第２の実施形態に係る不揮発性記憶装置を示す模式的断面図である。 不揮発性記憶装置の製造方法を示す模式的断面図である。 第２の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 第３の実施形態に係る不揮発性記憶装置を示す模式的断面図である。 不揮発性記憶装置を示す回路図である。 不揮発性記憶装置の製造方法を示す工程順模式的断面図である。 図１８に続く工程順模式的断面図である。 第３の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。 不揮発性記憶装置の製造方法を示す工程順模式的断面図である。 第４の実施形態に係る不揮発性記憶装置を示す模式的回路図である。 不揮発性記憶装置の動作を示す模式的回路図である。 第５の実施形態に係る不揮発性記憶装置を示す模式図である。 不揮発性記憶装置の製造方法を示す工程順模式的断面図である。 第６の実施形態に係る不揮発性記憶装置を示す模式図である。 不揮発性記憶装置の製造方法を示すフローチャート図である。 不揮発性記憶装置の製造方法を例示する模式図である。 第６の実施形態に係る別の不揮発性記憶装置を示す模式的模式図である。 第７の実施形態に係る不揮発性記憶装置を示す模式的断面図である。 第７の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図（ａ）は模式的斜視図であり、同図（ｂ）は同図（ａ）のＡ−Ａ’線断面図である。
図１に表したように、本実施形態に係る不揮発性記憶装置１１０は、記憶部ＭＳを備える。
記憶部ＭＳは、第１絶縁層１０と、第２絶縁層２０と、一対の電極（第１電極４１及び第２電極４２）と、を有する。
本具体例では、第１絶縁層１０と第２絶縁層２０とは、基板５の主面５ａの上に、主面５ａに対して平行に設けられている。
すなわち、不揮発性記憶装置１１０は、基板５と、記憶部ＭＳと、を備える。記憶部ＭＳは、基板５の主面５ａの上に設けられた第１絶縁層１０と、第１絶縁層１０の上に設けられた第２絶縁層２０と、を有する。
ここで、主面５ａに垂直な方向をＺ軸方向（第１方向）とする。そして、Ｚ軸に対して垂直な１つの方向をＸ軸方向（第２方向）とする。そして、Ｚ軸方向とＸ軸方向とに垂直な方向をＹ軸方向（第３方向）とする。
すなわち、本具体例では、第１絶縁層１０と第２絶縁層２０の積層方向はＺ軸方向である。
本具体例では、第１絶縁層１０と第２絶縁層２０との界面は、主面５ａに対して平行である。すなわち、第１絶縁層１０と第２絶縁層２０との境界部１５は、主面５ａに対して平行である。
ここで、第１絶縁層１０と第２絶縁層２０との界面は、厳密には厚みの無い面であるのに対して、境界部１５は、第１絶縁層１０と第２絶縁層２０との界面を含み、一定の厚みを有する含む領域も含む。この厚さは、第１絶縁層１０及び第２絶縁層２０に厚さに比べて極めて薄い。すなわち、境界部１５は、第１絶縁層１０及び第２絶縁層２０のうち、界面の側の部分であって、第１絶縁層１０及び第２絶縁層２０に厚さに比べて薄い領域の部分を含むことができる。
そして、境界部１５は、界面に沿っており、実用上、境界部１５の主面は、界面に実質的に一致するとしても良い。
このように、本具体例では、第１絶縁層１０と第２絶縁層２０との界面（境界部１５の主面）は、主面５ａに対して平行である。ただし、本発明はこれに限らず、界面は、主面５ａに対して非平行でも良い。例えば、界面は、主面５ａに対して斜めであっても良く、また、界面の少なくとも一部が曲面であっても良く、凹凸面であっても良い。
第２絶縁層２０は、第１絶縁層１０が形成された後に第１絶縁層１０に接して形成される。
すなわち、第１絶縁層１０が所定の形状を有する状態に形成（成膜及び形状加工を含む）された後、第１絶縁層１０の表面の少なくとも一部の上に、第２絶縁層２０の少なくとも一部が接触するように、第２絶縁層２０が形成される。これにより、第１絶縁層１０と第２絶縁層２０との間の境界部１５は、所定の形状に制御されて形成される。すなわち、この境界部１５の位置と形状とは、最初に形成された第１絶縁層１０の表面と、その表面の少なくとも一部に積層して形成される第２絶縁層２０のパターン形状と、によって精度良く制御されることができる。
第２絶縁層２０は、第１絶縁層１０とは組成及び相状態の少なくともいずれかが異なる。例えば、第１絶縁層１０と第２絶縁層２０とは、互いに異なる元素を含む。また、例えば、第１絶縁層１０と第２絶縁層２０とに含まれる元素が同じであったときに、第１絶縁層１０と第２絶縁層２０とで、その元素の組成比が異なる。また、例えば、第１絶縁層１０と第２絶縁層２０とに含まれる元素が同じであったときに、第１絶縁層１０と第２絶縁層２０とで、相状態が異なる。ここで、相状態は、単結晶、多結晶、微結晶及び非晶質などの状態を含み、また、例えば結晶の場合は、その結晶方位を含む。
一対の電極（第１電極４１及び第２電極４２）は、第１絶縁層１０と第２絶縁層２０との境界部１５に沿って電流を通電可能とする。境界部１５は界面に沿っているので、電流は、第１絶縁層１０と第２絶縁層２０との間の界面に沿って流れる。
この時、上記のように、第１絶縁層１０と第２絶縁層２０とで、組成及び相状態の少なくともいずれかが異なるので、境界部１５においては、第１絶縁層１０及び第２絶縁層２０の境界部１５以外の部分よりも電流が流れ易い。すなわち、境界部１５に電流経路１６が形成される。境界部１５に電流経路１６が形成される機構の詳細については、後述する。
第１電極４１と第２電極４２とは、境界部１５の異なる位置（主面５ａと平行な面内において異なる位置であり、本具体例ではＸ軸方向における異なる位置）に、境界部１５と電気的に接続するように設けられ、これにより、第１電極４１及び第２電極４２は、境界部１５に沿って電流を通電する。
本具体例では、第１電極４１及び第２電極４２は、境界部１５に接して設けられている。
ただし、後述するように、第１電極４１及び第２電極４２の少なくともいずれかと、境界部１５と、の間に、後述する中間層が設けられていても良い。この中間層は、例えば第１絶縁層１０及び第２絶縁層２０よりも電気抵抗が低い層であり、第１電極４１及び第２電極４２の少なくともいずれかと、境界部１５と、の間の電流の通電を妨げない層である。
本具体例では、第１電極４１及び第２電極４２は、Ｚ軸方向に延在している。そして、第１電極４１及び第２電極４２は、第２絶縁層２０を貫通して境界部１５に到達し、さらに、第１絶縁層１０の厚さ方向の途中の位置まで到達している。
なお、図１（ａ）に例示したように、本具体例では、第１電極４１及び第２電極４２は、主面５ａに対して平行な平面で切断したときの断面が円形（楕円や扁平円なども含む）である。このため、第１電極４１と第２電極４２とが互いに最も近接する場所は、第１電極４１及び第２電極４２のそれぞれにおいて実質的に点状である。この点どうしを結ぶ線分を含む部分が、第１電極４１と第２電極４２との間の電界が最も高まる電界集中部となり、境界部１５のなかでもこの電界集中部が、実質的に電流経路１６となる。
このように、一対の電極（第１電極４１及び第２電極４２）の少なくとも一方は、一対の電極の他方の側に突出している突出部（第１突出部４１ｐ及び第２突出部４２ｐ）を有することができる。本具体例では、この突出部は、円形の断面形状の外側に凸の部分であり、この場合は、一対の電極の両方が、互いに他方に向かって突出した突出部を有する例である。このような構造によって、電界集中部を作ることで、２次元的な界面に基づく境界部１５のなかでも、この電界集中部に特に電流経路１６を形成することがより容易になり、電流経路１６の位置及び形状の制御の精度がより高まる。
ただし、本発明はこれに限らず、後述するように、第１電極４１及び第２電極４２の形状、並びに、第１絶縁層１０及び第２絶縁層２０に対する相対的な位置、は、各種の変形が可能である。
そして、第１電極４１及び第２電極４２によって電流が通電される電流経路１６の電気抵抗は、第１電極４１と第２電極４２との間に印加される電圧によって可変である。すなわち、境界部１５の電流経路１６が抵抗変化部８０となる。
なお、第１電極４１及び第２電極４２の少なくともいずれかと、境界部１５と、の間に中間層が設けられる場合には、その中間層及び境界部１５が電流経路となり、この電流経路が抵抗変化部となる。
以下では、まず、中間層が設けられず、第１電極４１と第２電極４２とが境界部１５に接して設けられ、第１電極４１と第２電極４２との間の電流経路１６が境界部１５である場合を説明する。
以下、不揮発性記憶装置１１０の製造方法の例について説明する。
図２は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
本実施形態に係る不揮発性記憶装置の製造方法は、第１絶縁層１０と、第１絶縁層１０とは組成及び相状態の少なくともいずれかが異なる第２絶縁層２０と、第１絶縁層１０と第２絶縁層２０との境界部１５に、境界部１５に沿って電流を通電可能とする一対の電極（第１電極４１及び第２電極４２）と、を有する記憶部ＭＳを有し、電流が通電される電流経路の電気抵抗は、前記一対の電極の間に印加される電圧によって変化する不揮発性記憶装置の製造方法であって、以下を実施する。
図２に表したように、まず、基板５の主面５ａの上に、第１絶縁層１０を形成する（ステップＳ１１０）。そして、第１絶縁層１０の上に、第１絶縁層１０とは組成及び相状態の少なくともいずれかが異なる第２絶縁層２０を形成する（ステップＳ１２０）。そして、主面５ａに平行な平面内の異なる位置において、第１絶縁層１０と第２絶縁層２０との境界部１５に、電気的接触する一対の電極（第１電極４１及び第２電極４２）を形成する（ステップＳ１３０）。
例えば、上記のステップＳ１３０は、第２絶縁層２０の少なくとも一部を貫通し、第１絶縁層１０に到達するホールを形成し（ステップＳ１３１）、前記ホールに導電材料を埋め込む（ステップＳ１３２）ことを含む。
以下、製造方法の具体例の１つについて説明する。
図３は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図３（ａ）に表したように、例えば、半導体を含む基板５の主面５ａの上に、第１絶縁層１０を形成する（ステップＳ１１０）。なお、基板５には、各種の駆動回路を予め設けておくことができる。本具体例では、第１絶縁層１０としてＴｉＯ２が用いられ、厚さは５ｎｍである。成膜方法としては、例えば、ＣＶＤ（Chemical Vapor Deposition）法が用いられる。
次に、図３（ｂ）に表したように、第１絶縁層１０の上に第２絶縁層２０を形成する（ステップＳ１２０）。これにより、第１絶縁層１０と第２絶縁層２０との間の界面（境界部１５）が所望の位置に所望の形状で形成できる。本具体例では、第２絶縁層２０としてＡｌ２Ｏ３が用いられ、厚さは、５ｎｍである。成膜方法としては、例えば、ＡＬＤ（Atomic Layer Deposition）法が用いられる。
なお、第１絶縁層１０及び第２絶縁層２０の成膜方法としては、ＣＶＤ法やＡＬＤ法の他、任意の方法を用いることができる。また、第１絶縁層１０及び第２絶縁層２０に用いられる材料及び厚さは、上記に限らず、各種の変形が可能であり、これについては後述する。
次に、図３（ｃ）に表したように、リソグラフィとエッチングによって、第２絶縁層２０を貫通し、第１絶縁層１０に到達するコンタクトホール４１ｈ及び４２ｈ（ホール）を形成する（ステップＳ１３１）。なお、コンタクトホール４１ｈ及び４２ｈは、例えば第１絶縁層１０をさらに貫通し、基板５に到達しても良い。
次に、図３（ｄ）に表したように、第２絶縁層２０の上、並びに、コンタクトホール４１ｈ及び４２ｈの内部に、第１電極４１及び第２電極４２となる導電膜４０ｆ（導電材料）を形成する。すなわち、ホールに導電材料を埋め込む（ステップＳ１３２）。これにより、この導電膜４０ｆは、境界部１５と電気的に接続され、導電膜４０ｆによって形成される第１電極４１及び第２電極４２が、境界部１５と電気的に接続される。なお、上記の導電膜４０ｆの構造は上記に限らず、これについては後述する。
次に、図３（ｅ）に表したように、例えばＣＭＰ（Chemical Mechanical Polishing）法によって平坦化して、第２絶縁層２０を露出させ、導電膜４０ｆを分離して、第１電極４１及び第２電極４２が形成される（ステップＳ１３０）。このとき、第２絶縁層２０の上側の一部も一緒に除去され、第２絶縁層２０の厚みが薄くなっても良い。
これにより、図１に例示した不揮発性記憶装置１１０が形成できる。
なお、導電膜４０ｆを分離して第１電極４１及び第２電極４２を形成する工程は、任意であり、例えばリソグラフィとエッチングを用いることができる。さらに、図３（ｄ）に関して説明した工程において、導電膜４０ｆをコンタクトホール４１ｈ及び４２ｈの部分に選択的に形成することで、図３（ｅ）に例示した工程は省略できる。
なお、第１絶縁層１０の形成後、及び、第２絶縁層２０の形成後、の少なくともいずれかにおいて、熱処理を実施しても良い。特に、第２絶縁層２０の形成の後の熱処理は、第１絶縁層１０と第２絶縁層２０との境界部１５の状態を制御し、電流経路１６を所望の特性とすることができる。また、導電膜４０ｆの形成後（導電膜４０ｆの分離後も含む）に、熱処理を実施しても良い。これにより、第１電極４１及び第２電極４２の少なくともいずれかと、境界部１５と、の間の領域の状態を制御し、不揮発性記憶装置を所望の特性とすることができる。
このように、本実施形態に係る不揮発性記憶装置１１０においては、まず、第１絶縁層１０が所定の形状を有する状態に形成された後に、第１絶縁層１０に接して第２絶縁層２０が形成されることで、第１絶縁層１０と第２絶縁層２０との間の境界部１５は、所定の位置と所定の形状に高い精度で制御されて、形成される。
さらに、第１絶縁層１０及び第２絶縁層２０の形成の後に、第１電極４１及び第２電極４２が形成されるため、第１電極４１及び第２電極４２の形成によって、境界部１５が汚染されることがなく、境界部１５の劣化が抑制され易い。
例えば、第１絶縁層１０を形成した後に、第１電極４１及び第２電極４２を形成し、その後に第２絶縁層２０を形成する場合には、第１絶縁層１０の表面に第１電極４１及び第２電極４２となる材料が付着しこれにより境界部１５の特性が安定性し難いことがある。また、第１電極４１及び第２電極４２を形成した後に、第１絶縁層１０及び第２絶縁層２０を形成する場合には、第１絶縁層１０と第２絶縁層２０との界面と、第１電極４１及び第２電極４２と、を電気的に接続することが実質的に困難である。
これに対し、上記の不揮発性記憶装置１１０の構造及びその製造方法においては、第１電極４１及び第２電極４２の形成の前に、第１絶縁層１０及び第２絶縁層２０が形成されて境界部１５が形成されるため、境界部１５の汚染もなく、第１絶縁層１０と第２絶縁層２０との界面と、第１電極４１及び第２電極４２と、が電気的に接続される構成を容易に実現することができる。
ここで、不揮発性記憶装置１１０の抵抗変化部８０における特性の一例について説明する。
図４は、本発明の第１の実施形態に係る不揮発性記憶装置の特性を例示する模式図である。
同図において、横軸は、第１電極４１と第２電極４２との間に印加される印加電圧Ｖａｐを示し、縦軸は、第１電極４１及び第２電極４２との間に流れる電流Ｉ（すなわち、電流経路１６である境界部１５に流れる電流）を示す。
図４に表したように、例えば、抵抗変化部８０（電流経路１６）の状態が高抵抗状態ＨＲＳであるとする。高抵抗状態ＨＲＳにおいて印加電圧Ｖａｐを上昇させると、第２遷移電圧Ｖ２（セット電圧）において、高抵抗状態ＨＲＳから相対的に低い抵抗状態である低抵抗状態ＬＲＳに遷移する。この低抵抗状態ＬＲＳは、印加電圧Ｖａｐを取り除いても維持される。そして、低抵抗状態ＬＲＳにおいて、印加電圧Ｖａｐを０ボルトから上昇させると、第１遷移電圧Ｖ１（リセット電圧）において、高抵抗状態ＨＲＳに遷移する。
このような抵抗変化部８０における複数の抵抗状態が、記憶動作に利用される。なお、この抵抗状態（記憶状態）の読み出しに際しては、第１遷移電圧Ｖ１よりも低い印加電圧Ｖａｐを抵抗変化部８０に印加して、その抵抗状態が読み出される。
なお、高抵抗状態ＨＲＳから低抵抗状態ＬＲＳへの遷移をセット動作と呼び、低抵抗状態ＬＲＳから高抵抗状態ＨＲＳへの遷移をリセット動作と呼ぶことにする。
なお、例えば、制限電流値を２種類以上設定することで、データを多値化することもでき、不揮発性記憶装置１１０は、多値メモリとして利用することもできる。
なお、図４においては、直流の電圧を印加した場合の特性を例示しているが、パルス電圧を印加して動作させることができる。また、図４においては、印加電圧Ｖａｐが単一の極性である場合の特性を例示しているが、本発明はこれに限らず、印加電圧Ｖａｐの大きさ及び極性の少なくともいずれかにおいて、電気抵抗が変化すれば良い。
以下、境界部１５に電流経路１６が形成される機構について説明する。
第１絶縁層１０及び第２絶縁層２０に、互いに異なる元素を含む化合物を用い、それらが結晶である場合には、境界部１５において結晶の不整合が生じ、境界部１５における電気抵抗が、第１絶縁層１０及び第２絶縁層２０の他の部分よりも低くなる。これにより、境界部１５が電流経路１６となる。
さらに、第１絶縁層１０及び第２絶縁層２０に、互いに異なる元素を含む酸化物を用いた場合には、それらの酸化物に含まれる元素の酸化物の生成自由エネルギーが異なるため、第１絶縁層１０と第２絶縁層２０との間で酸素イオンの移動が生じ、境界部１５に酸素欠損、または余剰酸素が形成される。このため、境界部１５が電流経路１６となる。
例えば、第１絶縁層１０と第２絶縁層２０とに、互いに異なる元素を含む酸化物が用いられ、さらに、第１絶縁層１０及び第２絶縁層２０の少なくともいずれかに遷移金属元素を含む酸化物を用いることによって、境界部１５の電気抵抗が特に低下する。例えば、第１絶縁層１０及び第２絶縁層２０の少なくともいずれかが、Ｔｉ、Ｖ、Ｍｎ、Ｃｏ、Ｎｉ、Ｚｒ、Ｈｆ及びＰｒから選択されたいずれかを含む酸化物を含むことによって、遷移金属イオンの価数によって電気抵抗が著しく変化し、境界部１５の電気抵抗を特に低下させることができる。
すなわち、第１絶縁層１０及び第２絶縁層２０の少なくともいずれかに、Ｔｉ、Ｖ、Ｍｎ、Ｃｏ、Ｎｉ、Ｚｒ、Ｈｆ、及びＰｒよりなる群（第１群）から選択されたいずれかを含む酸化物を用いることができる。
また、遷移金属の酸化物に限らず、第１絶縁層１０及び第２絶縁層２０に、互いに異なる元素を含む酸化物を用いた場合、境界部１５に生成される酸素欠損によって、バンドギャップ中に欠陥準位が形成されると、境界部１５の電気抵抗を、第１絶縁層１０及び第２絶縁層２０の他の部分よりも低減させることができる。このような例としては、例えば、ＳｉＯ２、ＳｉＯＮ及びＡｌ２Ｏ３等が挙げられる。
このように、第１絶縁層１０及び第２絶縁層２０の少なくともいずれかに、Ａｌ及びＳｉよりなる群（第２群）から選択されたいずれかを含む酸化物を用いることができる。
すなわち、第１絶縁層１０及び第２絶縁層２０の少なくともいずれかに、Ｔｉ、Ｖ、Ｍｎ、Ｃｏ、Ｎｉ、Ｚｒ、Ｈｆ、Ｐｒ、Ａｌ及びＳｉよりなる群から選択されたいずれかを含む酸化物を用いることができる。
また、酸素欠損の形成に限らず、第１絶縁層１０及び第２絶縁層２０に、互いに異なる元素を含む酸化物を用いた場合、異種元素の添加による不純物準位が境界部１５のバンドギャップ中に形成されると、境界部１５の電気抵抗を、第１絶縁層１０及び第２絶縁層２０の他の部分よりも低減させることができる。
また、第１絶縁層１０と第２絶縁層２０とが同じ元素を含み、その組成比が互いに異なる化合物を用いた場合で、第１絶縁層１０及び第２絶縁層２０が結晶である場合には、結晶不整合が生じ、境界部１５が電流経路１６となる。また、境界部１５において、第１絶縁層１０及び第２絶縁層２０に含まれる元素の組成比が急激に変化する部分が生じ、これにより、境界部１５が電流経路１６となる。
また、第１絶縁層１０及び第２絶縁層２０に、互いに異なる相状態を有する材料を用いた場合にも、境界部１５の電気抵抗は、第１絶縁層１０及び第２絶縁層２０の他の部分よりも低くなる。例えば、第１絶縁層１０及び第２絶縁層２０が同じ元素を含む化合物であった場合にも、一方に結晶を含む相の化合物を用い、他方に非晶質の相の化合物を用いた場合には、境界部１５に相状態の不整合が生じ、この部分において、例えばダングリングボンドによる離散準位がバンドギャップ中に形成され、これにより、境界部１５が電流経路１６となる。また、例えば、第１絶縁層１０及び第２絶縁層２０が同じ元素を含む化合物であった場合であって、異なる結晶相（結晶相が異なる他、多結晶や微結晶などの相状態が異なる場合も含む）を用いる場合も、同様に、境界部１５が電流経路１６となる。
このように、互いに異なる組成及び相状態の少なくともいずれかを有する第１絶縁層１０及び第２絶縁層２０を隣接して設けた場合には、それらの間の境界部１５の電気抵抗が第１絶縁層１０及び第２絶縁層２０の他の部分よりも低くなり、この境界部１５が電流経路１６となることができる。
さらに、境界部１５に導電性を生じる基となる元素（以下では「導電元素Ｍ」と言う。）を偏在させることによって、境界部１５は、さらに電流経路１６になり易くなる。すなわち、境界部１５は導電元素Ｍを含み、境界部１５における導電元素Ｍの濃度は、第１絶縁層１０及び第２絶縁層２０の他の部分における導電元素Ｍの濃度よりも高い。
例えば、第１絶縁層１０及び第２絶縁層２０の少なくともいずれかとなる材料に、第１絶縁層１０及び第２絶縁層２０に対して反応し難く、化合物を生成し難い安定した導電元素Ｍを適切な量で添加して、第１絶縁層１０及び第２絶縁層２０を形成し、その後、必要に応じて熱処理を行うことによって、導電元素Ｍは、境界部１５に偏析する。この偏在する導電元素Ｍによって境界部１５の電気抵抗は、第１絶縁層１０及び第２絶縁層２０の他の部分よりも低くなり、境界部１５が電流経路１６となる。
このような導電元素Ｍとしては、Ａｌ、Ｓｉ、Ｔｉ、Ｃｏ、Ｎｉ、Ｃｕ、Ｓｒ、Ｙ、Ｐｄ、Ａｇ、Ｔａ，Ｐｔ、Ａｕ、Ｌａ、Ｓｍ、Ｅｒ、Ｙｂ及びＬｕよりなる群（第３群）から選択された少なくともいずれかを用いることができる。
なお、第１絶縁層１０及び第２絶縁層２０が、組成及び相状態が互いに同じ場合には、第１絶縁層１０及び第２絶縁層２０に導電元素Ｍを添加しても、導電元素Ｍは、境界部１５に偏在し難い。このため、第１絶縁層１０及び第２絶縁層２０に導電元素Ｍを添加してそれらの境界部１５に導電元素Ｍを偏在させる場合にも、第１絶縁層１０及び第２絶縁層２０には、互いに組成及び相状態の少なくともいずれかが異なる材料が用いられることが望ましい。
さらに、上記の導電元素Ｍは、第１電極４１及び第２電極４２の少なくともいずれかから供給されても良い。例えば、第１電極４１及び第２電極４２の間に電圧を印加することによって、導電元素Ｍを第１電極４１及び第２電極４２のいずれかから、いずれか他方に向けて、境界部１５（例えば界面）に沿って移動させることによって、境界部１５の抵抗をさらに低下させ、境界部１５がより電流経路１６になり易くなる。
このように、導電元素Ｍを境界部１５に沿ってイオン伝導させることもできる。この場合には、導電元素Ｍには、イオン伝導体として知られている例えばＡｇ及びＣｕの少なくともいずれかを用いることができる。すなわち、第１電極４１及び第２電極４２として、例えばＡｇ及びＣｕの少なくともいずれかを用いることで、境界部１５に導電元素Ｍを侵入させ、電流経路１６を形成できる。
以下、境界部１５に形成される電流経路１６が抵抗変化部８０となる機構、すなわち、電流経路１６の電気抵抗が変化する機構について説明する。
図５は、本発明の第１の実施形態に係る不揮発性記憶装置の構成及び動作を例示する模式的断面図である。
なお、これらの図は、図１（ａ）のＡ−Ａ’線に相当する断面図である。
図５（ａ）に表したように、電流経路１６の電気抵抗が変化する機構のうちの１つ目の機構（第１の機構）においては、第１絶縁層１０及び第２絶縁層２０の少なくともいずれかの界面に接する部分（境界部１５の少なくとも一部）において、酸化反応及び還元反応の少なくともいずれかの反応が生じる反応部１７が形成され、この反応部１７の状態によって電流経路１６となる境界部１５の電気抵抗が変化する。
この場合には、第１絶縁層１０及び第２絶縁層２０の少なくともいずれかに、抵抗変化材料（印加電圧によって電気抵抗が変化する材料）を用いる。これにより、上記の反応部１７が形成され、電流経路１６となる境界部１５の電気抵抗が変化する。印加電圧によって電気抵抗が変化する材料としては、遷移金属の酸化物が挙げられる。具体的には、ＴｉＯ２、ＮｉＯ、ＺｒＯ２、ＨｆＯ２、ＰｒＣａＭｎＯ、Ａｌ２Ｏ３等が例示できる。ただし、これに限らず、例えば、上記の第１群及び第２群から選択されたいずれかを含む酸化物を用いることができる。
このような材料においては、印加電圧によって電気抵抗が変化するが、通常の場合、これらの材料に高い電圧を印加する工程（フォーミング工程）を実施することにより、これらの材料中に電流経路となるフィラメントを形成し、このフィラメントの電気抵抗が印加電圧によって変化するものとされている。すなわち、例えば、フィラメントに流れる電流によって、これらの材料において酸化・還元反応が生じ、その結果、フィラメントの電気抵抗が変化する。
しかしながら、本実施形態に係る不揮発性記憶装置１１０においては、フォーミング工程によってこれらの材料中にフィラメントを形成するのではなく、境界部１５（界面に接している第１絶縁層１０及び第２絶縁層２０の少なくともいずれかの部分を含む）において、例えば酸化反応・還元反応を生じさせることで、境界部１５の電気抵抗を低減させ、フィラメントを形成する。
すなわち、図５（ａ）に表したように、界面に接している第１絶縁層１０及び第２絶縁層２０の少なくともいずれかの部分に、酸化反応及び還元反応の少なくともいずれかの反応が起きる反応部１７が形成される。この反応部１７は、例えば、第１電極４１及び第２電極４２の少なくともいずれかの近傍に形成される。この反応部１７によって、境界部１５を含む電流経路１６の電気抵抗が変化する。
このように、不揮発性記憶装置１１０の記憶部ＭＳが、第１絶縁層１０と、第１絶縁層１０とは組成及び相状態の少なくともいずれかが異なる第２絶縁層２０と、を有し、第１絶縁層１０及び第２絶縁層２０の少なくともいずれかが、遷移金属の化合物を含む場合に、第１の機構が得られる。
図５（ｂ）及び（ｃ）に表したように、本実施形態に係る別の不揮発性記憶装置１１１及び１１２においては、境界部１５に導電元素Ｍが偏在している。すなわち、境界部１５は、導電元素Ｍの濃度が高い高濃度領域ＭＡを含む。
すなわち、不揮発性記憶装置１１１においては、導電元素Ｍは、境界部１５において、独立した領域である高濃度領域ＭＡに偏在している。
一方、不揮発性記憶装置１１２においては、導電元素Ｍは、連続した領域である高濃度領域ＭＡに偏在しており、この場合には、導電元素Ｍが偏在している高濃度領域ＭＡは、第１電極４１に繋がっている。
このような導電元素Ｍの偏在領域の状態が、第１電極４１及び第２電極４２との間に印加される電圧によって変化する。
すなわち、電流経路１６の電気抵抗が変化する２つ目の機構（第２の機構）においては、境界部１５に偏在した導電元素Ｍの偏在領域（高濃度領域ＭＡ）が、第１電極４１及び第２電極４２との間に印加された電圧によって変化し、これによって境界部１５の電気抵抗が変化することを利用する。
例えば、導電元素Ｍが、印加電圧に基づいて、境界部１５に沿って、第１電極４１と第２電極４２との間を移動することによって、電流経路１６となる境界部１５の電気抵抗が変化する。この現象は、イオン伝導の一種と見なすこともできる。
このような第２の機構を採用する場合には、第１絶縁層１０及び第２絶縁層２０は、抵抗変化特性を有する例えば上記のような遷移金属酸化物を含む必要は必ずしもないが、この場合においても、第１絶縁層１０及び第２絶縁層２０は抵抗変化特性を有する材料（例えば上記のような遷移金属酸化物）を含んでも良い。
このように、不揮発性記憶装置１１１及び１１２の記憶部ＭＳが、第１絶縁層１０と、第１絶縁層１０とは組成及び相状態の少なくともいずれかが異なる第２絶縁層２０と、を有し、導電元素Ｍが第１絶縁層１０と第２絶縁層２０との間の境界部１５に偏在し、導電元素Ｍの境界部１５における分布が印加電圧によって変化することによって、第２の機構が得られる。
この導電元素Ｍの境界部１５における濃度は、第１絶縁層１０及び第２絶縁層２０の他の部分における濃度よりも高い。そして、導電元素Ｍの高い濃度の部分は、第１絶縁層１０及び第２絶縁層２０からの導電元素Ｍの偏析、または、第１電極４１及び第２電極４２の少なくともいずれかからの導電元素Ｍの移動によって形成される。そして、例えば、導電元素Ｍの境界部１５における濃度が、印加電圧によって変化する。導電元素Ｍは、Ａｇ及びＣｕの少なくともいずれかを含む。
このような不揮発性記憶装置１１１及び１１２は、第１絶縁層１０及び第２絶縁層２０に用いる材料、並びに、第１電極４１及び第２電極４２に用いる材料、の少なくともいずれかを適切に選定することで、境界部１５に導電元素Ｍを偏在させることで形成できる。
なお、この際、図３（ａ）及び（ｂ）に関して説明した第１絶縁層１０の形成後、及び、第２絶縁層２０の形成後、の少なくともいずれかにおいて、熱処理を実施して、境界部１５への導電元素Ｍの偏在を促進しても良い。
また、第１電極４１及び第２電極４２の少なくともいずれかから境界部１５に導電元素Ｍを導入する場合には、図３（ｄ）に関して説明した導電膜４０ｆの形成後の熱処理によって、この導入を効率的に実施することができる。
以上説明した第１及び第２の機構により、電流経路１６の電気抵抗が印加電圧によって変化する。そして、本実施形態においては、電流経路１６が、第１絶縁層１０と第２絶縁層２０との間の境界部１５であるため、電流経路１６の位置及び形状は、精度良く制御される。
一方、例えば、一対の電極の間に遷移金属酸化物などの抵抗変化材料を設けた通常の抵抗変化素子である第１の比較例の場合には、電流経路となるフィラメントをフォーミングなどの手法によって形成する。このフィラメントは、電圧に対して最も弱い例えば各種の粒界等に形成されるため、フィラメントの形状は不定形であり、フィラメントの形成位置やその形状の制御は困難である。このため、フォーミング工程の電圧がばらつき、素子破壊が発生し易く、特性も不安定である。
また、抵抗変化部中に、組成及び相の少なくとも一方が互い異なる第１の領域と第２の領域とが混在している構成を設け、第１の領域と第２の領域との界面をフィラメントとする第２の比較例においても、界面は、ナノクリスタル技術によって形成されるため、界面は不定形であり、界面の位置や形状の制御は困難である。このため、電流パスは不均一であり、特性の安定化のためには不十分である。
また、特許文献１に記載された構造の第３の比較例では、第１の電極から第２の電極に向けて伸びる孔（線）に沿って、金属酸化物を含有する構造どうしが物理的に接する構造として、まず絶縁体に孔を形成し、この孔の内部にＴｉ酸化物を成膜して埋め込み、その埋め込み成膜後に孔の中心に形成される芯の部分（シーム部分）を導電パスとして利用するが、この場合、この芯の部分は、同じ材料の異なる部分が接する部分である。このため、本実施形態のように、異なる材料の界面に形成される電流経路よりも、芯の部分の電気抵抗を十分に低減することができず、所望の特性を得るには不十分である。
また、同じ特許文献１に記載された別の構造の第４の比較例では、孔の内部にまず、最初のＴｉ酸化物膜を円筒状に形成した後に、その内側に後のＴｉ酸化物膜を埋め込んで、最初のＴｉ酸化物膜と後のＴｉ酸化物膜との界面を導電パスとして利用するが、この場合も、最初の膜と後の膜とで同じ酸化物が用いられているので、異なる材料の界面に形成される電流経路よりも、電流経路が界面に集中する程度が低く、特性の安定化は不十分である。さらに、この場合においては、界面は円筒状になるので、円筒の側面の任意の場所に導電パスは形成されることになる。すなわち、円筒の側面のうち、電気的に最も弱い場所に導電パスが形成されるが、この場所を制御することが困難なので、やはり電流経路の形成の位置と形状の制御は不十分であり、特性は安定し難い。
このように、比較例においては、電流パスは不均一であり、また、制御性が低く、特性は安定し難い。
これに対し、本実施形態に係る不揮発性記憶装置１１０、１１１及び１１２においては、電流経路１６が境界部１５に形成されるため、フォーミング工程を必要としない。そして、電流経路１６は境界部１５に形成されるので、電流経路１６の位置及び形状は精度良く制御される。これにより、抵抗変化部における電流経路の位置及び形状を精度良く制御し、特性の安定した抵抗変化型の不揮発性記憶装置が提供できる。
さらに、既に説明したように、本具体例では、第１電極４１及び第２電極４２の断面を円形として電界集中部を作ることで、２次元的な界面に基づく境界部１５のなかでも、この電界集中部に特に電流経路１６を形成することがより容易になり、電流経路１６の位置及び形状の制御の精度がより高まる。
また、上記の第１〜第４の比較例においては、一対の電極が対向する方向は、基板の主面に対して垂直である。すなわち、基板の主面の上に第１の電極が形成され、その上に抵抗変化部が形成され、その上に第２の電極が形成される。このため、電流パスの方向は、基板の主面に対して垂直方向となる。このような構成の抵抗変化素子は、電極の積層方向及び電流の方向が基板の主面に対して垂直に制限されているため、抵抗変化素子を応用した不揮発性記憶装置の構成に制限があり、応用分野が限られる。例えば、基板に設けられた平面型のＦＥＴ（Field Effect Transistor：電界効果型トランジスタ）と、このような抵抗変化素子と、を組み合わせた不揮発性記憶装置の場合において、抵抗変化素子と、ＥＦＴのソース領域とドレイン領域とが並列に接続される場合があるが、上記のように、電極の積層方向及び電流の方向が基板の主面に対して垂直に制限されている比較例の抵抗変化素子は、このような構成へ適用することが非常に困難である。
これに対し、本実施形態に係る不揮発性記憶装置１１０、１１１及び１１２の記憶部ＭＳは、基板５の上に第１絶縁層１０と第２絶縁層２０とが積層され、一対の電極が基板５の主面５ａの異なる位置に設けられる新規な構造を有しており、境界部１５の電流経路１６は、基板５の主面５ａに対して略平行である。このような構造は、平面型のＦＥＴと好適に組み合わせられ、不揮発性記憶装置への応用分野が拡大する。この構造の具体例については、後述する。
なお、電流経路が基板の主面に平行である構造として、以下のような第５の比較例も考えられる。このような構造は、例えば、基板の上に導電性薄膜を堆積し、所定形状にパターニングした後、その上に１層目の層間絶縁膜を堆積し、導電性薄膜の上面の一部が露出するように１層目の層間絶縁膜に開口部を形成し、開口部から露出した導電性薄膜を薄膜化処理した後、薄膜化された導電性薄膜を酸化処理することで、得られる。この場合、形成された酸化物薄膜自体が抵抗変化部として利用される。
すなわち、この構造の場合、基板の少なくとも酸化物薄膜が形成される表面は絶縁性であり、基板表面と酸化物薄膜との間には絶縁物どうしの界面がある。また、酸化物薄膜の上に２層目の層間絶縁膜が形成され、酸化物薄膜と２層目の層間絶縁膜との間にも絶縁物どうしの界面がある。しかし、第５の比較例においては、これらの界面の部分に電流を流し、界面の部分を抵抗変化部として利用するのではなく、酸化物薄膜自体を抵抗変化物として利用する構成である。このため、一定の厚みを有する酸化物薄膜のなかで最も電気的に弱い部分に導電パスが形成されるため、やはり導電パスの位置と形状の制御性は不十分である。
また、この第５の比較例の構造においては、酸化物薄膜は、導電性薄膜を酸化（変化）させることによって形成されるため、もし基板表面の材料と酸化物薄膜の材料が異なっていても、基板表面と酸化物薄膜との界面においては、材料の不連続性が急峻でない。このため、他の部分に比べてこれらの界面に電流が流れやすくなる程度は低く、この界面は電流パスとして利用し難い。
また、第５の比較例においては、基板上に最初に形成した導電性薄膜の一部が一対の電極となり、別の一部が薄膜化されて、抵抗変化部となる酸化物薄膜となるので、電極の材料と抵抗変化部の材料とに制限があり、高性能の素子を得難い。
さらに、第５の比較例の変形例として、一対の電極を形成した後に、電極とは異なる材料の導電性膜をそれらの上に形成した後、その導電性膜を所定形状に加工して、電極どうしの間にこの導電性膜を選択的に残して、その後、この導電性膜を酸化して酸化物膜を形成して抵抗変化部を形成する方法も考えられるが、導電性膜の加工の際に導電性膜の表面に汚染が生じ、やはり安定した特性が得られ難い。
これに対し、既に説明したように、不揮発性記憶装置１１０の構造及びその製造方法においては、電流経路１６は主面５ａに平行でありつつ、第１電極４１及び第２電極４２の形成の前に、第１絶縁層１０及び第２絶縁層２０が形成されて境界部１５が形成されるため、境界部１５の汚染もなく特性は安定であり、第１絶縁層１０と第２絶縁層２０との界面と、第１電極４１及び第２電極４２と、が電気的に接続される構成を、複雑な方法を必要とせず、容易に実現することができる。
なお、本実施形態において、例えば特性をより安定化させるために、フォーミング工程を実施しても良い。この場合においては、電流経路１６が予め形成されているので、フォーミング工程において用いる電圧及びストレスが軽減された条件を用いることができるので、素子破壊などの発生は抑制される。
なお、本実施形態に係る不揮発性記憶装置１１０、１１１及び１１２において、第１電極４１及び第２電極４２には、任意の導電材料（各種金属、各種半導体、各種導電性化合物を含む）を用いることができる。例えば、Ａｕ、Ｐｔ、Ａｌ、Ｃｕ、Ａｇ、多結晶シリコン、窒化チタン、窒化タンタル、チタンシリサイド、コバルトシリサイド、ニッケルシリサイド、プラチナシリサイド、パラジウムシリサイド、エルビウムシリサイド、イッテルビウムシリサイド、ルテチウムシリサイド、サマリウムシリサイド、ストロンチウムシリサイド、イットリウムシリサイド及びランタンシリサイドよりなる群（第４群）から選択されたいずれかからなる単層膜、または、いずれか複数からなる積層膜を含むことができる。
なお、上記の第４群は、チタンシリサイド、コバルトシリサイド、ニッケルシリサイド、プラチナシリサイド、パラジウムシリサイド、エルビウムシリサイド、イッテルビウムシリサイド、ルテチウムシリサイド、サマリウムシリサイド、ストロンチウムシリサイド、イットリウムシリサイド及びランタンシリサイドよりなる群（第５群）に含まれる複数の金属元素を含むシリサイドを組み合わせた３元系以上のシリサイドを含む。
また、上記の第１の機構及び第２の機構が適用される構成においては、抵抗変化特性は第１電極４１及び第２電極４２の材料と、第１絶縁層１０及び第２絶縁層２０の材料と、の組み合わせによっても変化する。特に、第１電極４１及び第２電極４２がＰｔを含んでいる場合に、安定した抵抗変化特性が得られるため、第１電極４１及び第２電極４２の少なくともいずれかは、Ｐｔを含んでいることが好ましい。
また、既に説明したように、第１電極４１及び第２電極４２の少なくともいずれかに含まれる元素を導電元素Ｍとして境界部１５に侵入させる場合には、第１電極４１及び第２電極４２として、導電元素ＭとなりやすいＡｇ及びＣｕの少なくともいずれかを用いることが望ましい。
なお、第１電極４１と第２電極４２とで、異なる材料を用いても良く、また、異なる構成（単層膜や積層膜の構成）を適用しても良い。
なお、第１絶縁層１０及び第２絶縁層２０の厚さは、例えば１ｎｍ（ナノメートル）〜２００ｎｍとすることができる。１ｎｍよりも薄い場合は、均一な膜の形成が困難になり易く、２００ｎｍよりも厚い場合は、成膜工程や電極の形成工程における生産性が低下する。さらに、成膜及び各種の加工の効率化のために、第１絶縁層１０及び第２絶縁層２０の厚さは、例えば、１〜１０ｎｍとすることがより好ましい。
また、第１電極４１及び第２電極４２が第２絶縁層２０を貫通し、境界部１５に到達する構成の場合には、第２絶縁層２０の厚さを比較的薄くしておくと製造が容易になる。この場合には、第２絶縁層２０の厚さは、例えば１〜５ｎｍとされる。さらに、この場合において、第２絶縁層２０を、第１絶縁層１０よりも加工性が高い材料とすることで、製造が容易になる。
ただし、後述するように、第１電極４１及び第２電極４２は、第１絶縁層１０及び第２絶縁層２０の側面に設けられ、第２絶縁層２０を貫通しない構成とすることもでき、この場合には、第２絶縁層２０に関する厚さや加工性に関する上記の好ましい条件は、必ずしも満たされなくても良い。
また、第１電極４１と第２電極４２との間の間隔は、例えば１０〜１００ｎｍとされる。１０ｎｍよりも短い場合は、加工が困難であり、１００ｎｍよりも長い場合は、不揮発性記憶装置の記憶密度が低下する。また、この間隔が短いほど、不揮発性記憶装置の動作電圧の低減が可能であり、消費電力を下げることができる。例えば、第１電極４１と第２電極４２との間の間隔は、最小加工寸法幅とされる。
図６は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図６に表したように、本実施形態に係る別の不揮発性記憶装置１１３においては、第１絶縁層１０と第２絶縁層２０との間に、極薄い（例えば１ｎｍ以下）の界面層１８が形成されている。この界面層１８は、例えば、第１絶縁層１０の形成の後に第２絶縁層２０を形成する際、または第２絶縁層２０を形成後に、熱処理を行うことによって、第１絶縁層１０と第２絶縁層２０とが境界部１５において反応して、形成されるものである。この界面層１８が、第１絶縁層１０及び第２絶縁層２０と比較的区別し易い場合には、この界面層１８と第１絶縁層１０との間にサブ界面１４ａが形成され、界面層１８と第２絶縁層２０との間にサブ界面１４ｂが形成される。このとき、界面層１８は非常に薄いので、サブ界面１４ａとサブ界面１４ｂとは非常に近接し、例えば、その一部は接触している場合もある。このように、薄い界面層１８が形成される場合において、サブ界面１４ａ、サブ界面１４ｂ及び界面層１８は、境界部１５に含まれるものとする。
なお、この界面層１８が、第１絶縁層１０または第２絶縁層２０と区別し難い場合は、界面層１８は、第１絶縁層１０または第２絶縁層２０の一部と見なされる。この場合も、境界部１５は、第１絶縁層１０及び第２絶縁層２０との間の界面と、界面層１８と、を含む。
図７は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図７に表したように、変形例の不揮発性記憶装置１１４の記憶部ＭＳは、不揮発性記憶装置１１０の記憶部ＭＳにおいて、第２絶縁層２０の上に設けられ、第２絶縁層２０とは組成及び相状態の少なくともいずれかが異なる第３絶縁層３０をさらに有する。そして、第２絶縁層２０と第３絶縁層３０との境界部１５ａがさらに形成される。
なお、第３絶縁層３０は、第１絶縁層１０と、組成及び相状態の少なくともいずれか同じであっても良い。
不揮発性記憶装置１１４は、図３（ａ）及び（ｂ）に関して説明した第１絶縁層１０及び第２絶縁層２０の形成の後に、第２絶縁層２０の上に、第３絶縁層３０をさらに形成し、この後、図３（ｃ）〜（ｅ）に関して説明した処理を実施することで形成できる。
不揮発性記憶装置１１４においては、境界部１５及び境界部１５ａが電流経路１６となる。このように、積層された境界部１５及び境界部１５ａの電流経路１６においては、既に説明したのと同様の機構に基づく動作が行われ、同様の効果が得られる。
なお、本具体例では、絶縁層が３層である場合であるが、本発明はこれに限らず、絶縁層の積層数は４層以上でも良く、絶縁層の積層数は任意であり、互いに隣接する絶縁層どうしが、互いに組成及び相状態の少なくともいずれかが異なっていれば良く、それぞれの間の境界部に一対の電極が電気的に接続され、境界部に電流が通電可能であり、境界部の電流経路の電気抵抗が印加電圧によって可変であれば良い。
図８は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図８（ａ）に表したように、変形例の不揮発性記憶装置１１０ａにおいては、第１電極４１及び第２電極４２は、第２絶縁層２０から突出している。
また、図８（ｂ）に表したように、別の変形例の不揮発性記憶装置１１０ｂにおいては、第１電極４１及び第２電極４２が、第２絶縁層２０の上面から後退している。
なお、第１電極４１と第２電極４２とで、上端の高さ（例えば主面５ａからの距離）が異なっていても良い。
図９は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。
すなわち、これらの図は、基板５の主面５ａに対して垂直な方向からみた時の平面図である。
図９（ａ）に表したように、変形例の不揮発性記憶装置１１０ｃにおいては、第１電極４１及び第２電極４２の断面形状（主面５ａに平行な平面で切断したときの断面の形状）は、扁平円である。そして扁平円の長軸の方向は、第１電極４１の中心と、第２電極４２の中心と、を結ぶ方向（本具体例ではＸ軸方向）に対して平行である。第１電極４１及び第２電極４２においては、第１電極４１と第２電極４２とが互いに対向する部分が円弧状に突出しており、この部分が、それぞれ第１突出部４１ｐ及び第２突出部４２ｐとなる。なお、本実施形態において、扁平円の短軸の方向が、第１電極４１と第２電極４２とを結ぶ方向に平行であっても良い。
また、図９（ｂ）に表したように、別の変形例の不揮発性記憶装置１１０ｄにおいては、第１電極４１及び第２電極４２の断面形状が略四角形であり、四角形の対向する頂点を結ぶ方向が、Ｘ軸方向に対して平行または直交している。この場合、第１電極４１及び第２電極４２の互いに対向する頂点が、第１突出部４１ｐ及び第２突出部４２ｐとなる。
また、図９（ｃ）に表したように、別の変形例の不揮発性記憶装置１１０ｅにおいては、第１電極４１及び第２電極４２の断面形状が略三角形であり、第１電極４１の三角形の１つの頂点と、第２電極４２の三角形の１つの頂点と、が最も近接するように配置されている。これらの頂点が、第１突出部４１ｐ及び第２突出部４２ｐとなる。
以上の不揮発性記憶装置１１０ｃ〜１１０ｅのように、第１電極４１及び第２電極４２が、それぞれ第１突出部４１ｐ及び第２突出部４２ｐを有することで、電界集中部が効果的に形成でき、この電界集中部に電流経路１６が形成されるため、電流経路１６の制御性がさらに向上する。
なお、本発明はこれに限らず、第１電極４１及び第２電極４２の断面形状は任意である。
例えば、図９（ｄ）に例示したように、別の変形例の不揮発性記憶装置１１０ｆにおいては、第１電極４１及び第２電極４２の断面形状が略長方形であり、第１電極４１の長方形の第２電極４２の側の辺、及び、第２電極４２の長方形の第１電極４１の側の辺、が、Ｘ軸方向に対して垂直である。この場合、不揮発性記憶装置１１０ｃ〜１１０ｅよりも電界の集中の程度は低くものの、第１電極４１と第２電極４２とが互いに対向する部分の中央部分で電界が最も高くなるので、この部分に電流経路１６が形成される。
このように、本実施形態において、一対の電極の形状は任意である。ただし、既に説明したように、一対の電極の少なくとも一方が、一対の電極の他方の側に突出している突出部（第１突出部４１ｐ及び第２突出部４２ｐの少なくともいずれか）を有することで、電界集中部をより効果的に形成できるので、より望ましい。
図１０は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的斜視図である。
図１０に表したように、別の変形例の不揮発性記憶装置１１０ｇの記憶部ＭＳにおいては、不揮発性記憶装置１１０の記憶部ＭＳに対して、さらに、第３電極４３及び第４電極４４が設けられている。このように、連続した第１絶縁層１０及び第２絶縁層２０において、電極は３つ以上設けることもできる。
例えば４つの電極がマトリクス状に互いに等間隔で設けられている場合には、最も近接した電極どうしにおいて形成される電流経路１６を記憶動作に利用することもできる。すなわち、第１電極４１と第２電極４２との間、第３電極４３と第４電極４４との間、第１電極４１と第３電極４３との間、及び、第２電極４２と第４電極４４との間、において電流経路１６が形成され、記憶動作に利用できる。さらに、例えば、対角線上にある第１電極４１と第４電極４４との間、及び、第２電極４２と第３電極４３との間、に形成される電流経路を利用しても良い。
また、４つの電極どうしの間隔を適宜変えても良い。例えば、第１電極４１と第２電極４２との間隔、及び、第３電極４３と第４電極４４との間隔、を、第１電極４１と第３電極４３との間隔、及び、第２電極４２と第４電極４４との間隔よりも大きくすることで、第１電極４１と第２電極４２との間、及び、第３電極４３と第４電極４４との間に、集中して電流を通電し、これらの間の電流経路１６を記憶動作に効率的に利用することができる。
図１１は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的斜視図である。
図１１（ａ）〜（ｃ）に表したように、別の変形例の不揮発性記憶装置１１０ｈ〜１１０ｊにおいては、第１絶縁層１０及び第２絶縁層２０の端部に、第１電極４１及び第２電極４２が設けられている。このような端部は、例えば、図３（ｂ）に例示した工程の後、または、例えば、図３（ｅ）に例示した工程の後に、第２絶縁層２０及び第１絶縁層１０を所定形状に加工することで形成できる。
不揮発性記憶装置１１０ｈにおいては、第１電極４１が、第１絶縁層１０及び第２絶縁層２０の１つの端部に設けられ、第２電極４２が、第１絶縁層１０及び第２絶縁層２０の別の端部に設けられている。本具体例では、これらの端部が互いに対向する辺の端部であるが、互いに隣接する辺の端部であっても良い。
不揮発性記憶装置１１０ｉにおいては、第１電極４１及び第２電極４２が、第１絶縁層１０及び第２絶縁層２０の同じ端部に、互いに離間して設けられている。
不揮発性記憶装置１１０ｊにおいては、さらに、第３電極４３及び第４電極４４が、第１絶縁層１０及び第２絶縁層２０の端部に設けられている。この場合も、不揮発性記憶装置１１０ｇに関して説明したのと同様の動作を行うことができる。
図１２は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的斜視図である。
図１２（ａ）〜（ｄ）に表したように、別の変形例の不揮発性記憶装置１１０ｋ〜１１０ｎにおいては、第１絶縁層１０及び第２絶縁層２０の側面に、第１電極４１及び第２電極４２が設けられている。すなわち、第１電極４１及び第２電極４２は、第１絶縁層１０及び第２絶縁層２０の側面において、境界部１５と接している。
不揮発性記憶装置１１０ｋにおいては、第１電極４１が、第１絶縁層１０及び第２絶縁層２０の１つの側面に設けられ、第２電極４２が、第１絶縁層１０及び第２絶縁層２０の別の側面に設けられている。本具体例では、これらの側面が互いに対向する辺の側面であるが、互いに隣接する辺の側面であっても良い。
不揮発性記憶装置１１０ｌにおいては、第１絶縁層１０及び第２絶縁層２０の側面が内側に凹状の曲面とされ、その一方の側面に第１電極４１が設けられ、他方の側面に第２電極が設けられている。このように、第１絶縁層１０及び第２絶縁層２０の側面を内側に凹状の曲面とすることで、第１電極４１と第２電極４２とは、互いに対向する突出部（第１突出部４１ｐ及び第２突出部４２ｐ）を有しており、この突出部に電界集中部が形成され、電流経路１６の制御がさらに効率的に行われる。
不揮発性記憶装置１１０ｍにおいては、第１電極４１及び第２電極４２が、第１絶縁層１０及び第２絶縁層２０の同じ側面に、互いに離間して設けられている。
不揮発性記憶装置１１０ｎにおいては、さらに、第３電極４３及び第４電極４４が、第１絶縁層１０及び第２絶縁層２０の側面に設けられている。そして、本具体例では、第１絶縁層１０及び第２絶縁層２０の側面が内側に凹状の曲面とされ、第１〜第４電極４１〜４４は、突出部（第１〜第４突出部４１ｐ〜４４ｐ）を有している。
このように、境界部１５に沿って電流を通電する電極の構成は各種の変形が可能である。
なお、不揮発性記憶装置１１０ａ〜１１０ｎに関して説明した電極の構成は、不揮発性記憶装置１１１〜１１４に対しても適用可能である。
（第２の実施の形態）
図１３は、本発明の第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図１３に表したように、第２の実施形態に係る不揮発性記憶装置１２０においては、第１電極４１と境界部１５との間、及び、第２電極４２と境界部１５との間、に、第１中間層５１と第２中間層５２（中間層５０）とがさらに設けられている。これ以外の構成（第１絶縁層１０、第２絶縁層２０、第１電極４１、第２電極４２及び基板５）は、不揮発性記憶装置１１０に関して説明した材料及び構成が適用可能なので説明を省略する。
なお、この中間層５０は、第１電極４１及び第２電極４２の少なくともいずれかと、境界部１５と、の間に設けられれば良い。すなわち、第１中間層５１及び第２中間層５２のいずれか一方だけが設けられても良い。すなわち、不揮発性記憶装置１２０の記憶部ＭＳは、不揮発性記憶装置１１０の記憶部ＭＳにおいて、一対の電極の少なくともいずれかと、境界部１５と、の間に設けられた中間層５０（第１中間層５１及び第２中間層５２の少なくともいずれか）をさらに有する。
また、本具体例では、第１中間層５１は、第１電極４１の第１絶縁層１０及び第２絶縁層２０に対向する面に沿って設けられており、第２中間層５２は、第２電極４２の第１絶縁層１０及び第２絶縁層２０に対向する面に沿って設けられている。ただし、本発明は、これに限らず、第１中間層５１及び第２中間層５２は、それぞれ、第１電極４１と第２電極４２とが互いに対向する部分の第１電極４１と第２電極４２と、境界部１５と、の間に少なくとも設けられれば良い。
この中間層５０には、電圧を印加することによって電気抵抗が変化する材料が用いられる。具体的には、ＴｉＯ２、ＮｉＯ、ＺｒＯ２、ＨｆＯ２、ＰｒＣａＭｎＯ、Ａｌ２Ｏ３等が例示できる。ただし、これに限らず、中間層５０には、例えば、既に説明した第１群及び第２群から選択されたいずれかを含む酸化物を用いることができる。
なお、この中間層５０の電気抵抗は、第１絶縁層１０及び第２絶縁層２０よりも低く、第１電極４１及び第２電極４２との間を流れる電流は、境界部１５及び中間層５０を流れる。すなわち、電流経路１６は、境界部１５と、中間層５０において電流が通電される部分と、を含む。中間層５０において電流が通電される部分は、第１電極４１と境界部１５との間に挟まれた第１中間層５１の部分、及び、第２電極４２と境界部１５との間に挟まれた第２中間層５２の部分、の少なくともいずれかである。
このような構成を有する不揮発性記憶装置１２０においては、電流経路１６の電気抵抗が変化する機構のうちの３つ目の機構（第３の機構）が利用される。
すなわち、境界部１５及び中間層５０を流れる電流によって、中間層５０の少なくとも一部が、酸化反応及び還元反応の少なくともいずれかの反応が起きる反応部１７ａとなる。第１電極４１及び第２電極４２との間に印加された電圧により、この反応部１７ａにおける反応が生じることに基づいて、電流経路１６の電気抵抗が変化する。
なお、不揮発性記憶装置１２０においては、抵抗変化部８０が中間層５０に形成されるので、境界部１５において抵抗が変化することは必ずしも必要とされない。このため、境界部１５には電流経路１６が形成されるだけで良い。このため、例えば、第１絶縁層１０及び第２絶縁層２０に抵抗変化特性を示す遷移金属の酸化物などを必ずしも用いる必要はなく、例えば、第１絶縁層１０及び第２絶縁層２０は、組成及び相状態の少なくともいずれかが互いに異なっていれば良い。
なお、第１の実施形態と第２の実施形態とを組み合わせて実施することもでき、例えば、第１〜第３の機構のうちの２つまたは３つを組み合わせて利用しても良い。
例えば、第１絶縁層１０と、第１絶縁層１０とは組成及び相状態の少なくともいずれかが異なる第２絶縁層２０と、を有し、第１絶縁層及び第２絶縁層の少なくともいずれかが、遷移金属の化合物を含むことで反応部１７を境界部１５に形成する第１の機構を利用しつつ、境界部１５に偏在させた導電元素Ｍ（例えば電極に含まれる元素）の高濃度領域ＭＡが印加電圧によって変化する第２の機構を利用し、これと同時に、中間層５０をさらに設け、反応部１７ａを中間層５０に設けて第３の機構を利用しても良い。
記憶層ＭＳが中間層５０をさらに有し、第３の機構を利用する不揮発性記憶装置１２０においても、第１電極４１及び第２電極４２の構成は各種の変形が可能であり、不揮発性記憶装置１１０ａ〜１１０ｎに関して説明した電極に関する各種の構成を、不揮発性記憶装置１２０にも適用できる。
以下、不揮発性記憶装置１２０の製造方法の例について説明する。
図１４は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。
まず、図３（ａ）〜（ｃ）に関して説明したのと同様にして、基板５の主面５ａの上に、第１絶縁層１０を形成し、その上に第２絶縁層２０を形成し、第２絶縁層２０を貫通し、第１絶縁層１０に到達するコンタクトホール４１ｈ及び４２ｈを形成する。
次に、図１４に表したように、第２絶縁層２０の上、並びに、コンタクトホール４１ｈ及び４２ｈの内部に、まず、中間層５０となる中間層膜５０ｆを形成し、その上に、第１電極４１及び第２電極４２となる導電膜４０ｆを形成する。
なお、中間層膜５０ｆには、例えば第１群及び第２群から選択されたいずれかからなる単層膜、または、いずれか複数からなる積層膜を用いる。また、導電膜４０ｆには、既に説明した第４群から選択されたいずれかからなる単層膜、または、いずれか複数からなる積層膜を用いる。
その後、例えば、図３（ｅ）に関して説明したのと同様にして、平坦化して第２絶縁層２０を露出させ、中間層膜５０ｆ及び導電膜４０ｆを分離して、第１中間層５１及び第２中間層５２、並びに、第１電極４１及び第２電極４２が形成される。
これにより、図１３に例示した不揮発性記憶装置１２０が形成できる。
なお、第１中間層５１及び第２中間層５２、並びに、第１電極４１及び第２電極４２を形成する工程は、任意である。
また、この場合も、境界部１５に導電元素Ｍを偏在させても良い。
また、各種の熱処理を行っても良く、これにより、境界部１５及び中間層５０と、第１電極４１及び第２電極４２の少なくともいずれかと、の間の領域の状態を所望の状態とすることができる。また、境界部１５に導電元素Ｍを偏在させることができる。また、第１電極４１及び第２電極４２から中間層５０を介して導電元素Ｍを境界部１５に導入することができる。
なお、所望の状態とは、例えば、フォーミング工程の条件（例えばフォーミングに必要な電圧値を含み、フォーミング工程が不要な場合も含む）、高抵抗状態における電気抵抗（オフ抵抗）、低抵抗状態における電気抵抗（オン抵抗）、オフ抵抗とオン抵抗との差（または比）、高抵抗状態と低抵抗状態との間を遷移する電圧である第１遷移電圧Ｖ１（リセット電圧）及び第２遷移電圧Ｖ２（セット電圧）、第１遷移電圧Ｖ１と第２遷移電圧Ｖ２との差（電圧マージン）、長期動作における安定性である保持特性及び書き換え耐性、並びに、複数の素子におけるこれらの特性の均一性などを含む特性に関する望ましい状態である。
図１５は、本発明の第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図１５に表したように、変形例の不揮発性記憶装置１２４の記憶部ＭＳは、不揮発性記憶装置１２０の記憶部ＭＳにおいて、第２絶縁層２０の上に設けられ、第２絶縁層２０とは組成及び相状態の少なくともいずれかが異なる第３絶縁層３０をさらに有する。そして、第２絶縁層２０と第３絶縁層３０との境界部１５ａがさらに形成される。
なお、この場合も、第３絶縁層３０は、第１絶縁層１０と、組成及び相状態の少なくともいずれかと同じであっても良い。
不揮発性記憶装置１２４は、例えば、図３（ａ）及び（ｂ）に関して説明した第１絶縁層１０及び第２絶縁層２０の形成の後に、第２絶縁層２０の上に、第３絶縁層３０をさらに形成し、この後、図３（ｃ）、図１４及び図３（ｅ）に関して説明した処理を実施することで形成できる。
不揮発性記憶装置１２４においては、境界部１５及び境界部１５ａと、第１電極４１と、の間に第１中間層５１（中間層５０）が設けられる。同様に、境界部１５及び境界部１５ａと、第２電極４２と、の間に第２中間層５２（中間層５０）が設けられる。
不揮発性記憶装置１２４においては、境界部１５及び境界部１５ａと、第１中間層５１及び第２中間層５２と、が電流経路１６となる。
そして、積層された境界部１５及び境界部１５ａ、並びに、第１中間層５１及び第２中間層５２、の電流経路１６においては、既に説明したのと同様の動作が行われる。
なお、本具体例では、絶縁層が３層である場合であるが、本発明はこれに限らず、絶縁層の積層数は４層以上でも良く、絶縁層の積層数は任意であり、互いに隣接する絶縁層どうしが、互いに組成及び相状態の少なくともいずれかが異なっていれば良い。そして、それぞれの間の境界部と一対の電極都の間に中間層が設けられ、一対の電極によって、中間層を介して境界部に電流が通電可能であり、境界部及び中間層を含む電流経路の電気抵抗が印加電圧によって可変であれば良い。
（第３の実施の形態）
本発明の第３の実施形態に係る不揮発性記憶装置は、本発明の実施形態に係る抵抗変化部８０と、ＦＥＴと、を組み合わせた不揮発性記憶装置である。
図１６は、本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図１７は、本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する回路図である。
図１６に表したように、本実施形態に係る不揮発性記憶装置１３１においては、基板５は、ＦＥＴ７０を有する。
ＦＥＴ７０は、半導体層７１とゲート絶縁膜７２とゲート電極７３とを有する。
半導体層７１は、チャネル領域７１ｃと、チャネル領域７１ｃの両側に設けられたソース領域７１ｓ及びドレイン領域７１ｄと、を有する。ゲート絶縁膜７２は、チャネル領域７１ｃの上に設けられる。ゲート電極７３は、ゲート絶縁膜７２の上に設けられる。
そして、一対の電極（第１電極４１及び第２電極４２）はそれぞれ、ソース領域７１ｓとドレイン領域７１ｄとに電気的に接続されている。
なお、本具体例では、半導体層７１、ゲート絶縁膜７２及びゲート電極７３を覆うように、第１層間絶縁膜７５ａ、第２層間絶縁膜７５ｂ及び第３層間絶縁膜７５ｃが設けられている。第１層間絶縁膜７５ａのゲート電極７３の上の部分には開口部が設けられ、その部分においてゲート配線７４とゲート電極７３とが電気的に接続されている。なお、第１層間絶縁膜７５ａ、第２層間絶縁膜７５ｂ、第３層間絶縁膜７５ｃ及びゲート配線７４も基板５に含まれる。なお、基板５は、これ以外に任意の配線や素子等を含んでも良い。
このような構造を有する基板５の主面５ａの上に、第１絶縁層１０が形成され、その上に第２絶縁層２０が形成される。そして、第１絶縁層１０及び第２絶縁層２０を貫通し、ソース領域７１ｓとドレイン領域７１ｄとにそれぞれ到達するように、第１電極４１及び第２電極４２が設けられている。これにより、境界部１５は、ソース領域７１ｓとドレイン領域７１ｄとに電気的に接続される。
なお、半導体層７１には、例えばシリコンウェーハや各種のウエルやＳＯＩ（Silicon On Insulator）などを用いることができ、ゲート絶縁膜７２には、例えば酸化シリコンを用いることができ、ゲート電極７３には、例えばポリシリコンを用いることができる。ただし、上記の材料は例であり、任意の材料を用いることができる。
図１７に表したように、このような構成を有する不揮発性記憶装置１３１の記憶部ＭＳは、ＦＥＴ７０と抵抗変化部８０とが並列に接続された構成を有する。
不揮発性記憶装置１３１においては、第１電極４１及び第２電極４２の間に、所定の電圧を印加して抵抗変化部８０（電流経路１６）の電気抵抗を変化させて、情報の書き込み及び消去を行う。また、読み出し時には、第１電極４１及び第２電極４２の間に、書き込み時及び消去時の印加電圧よりも絶対値の小さい読み出し電圧を印加して、書き込まれた情報を読み出す。
また、不揮発性記憶装置１３１においては、ＦＥＴ７０と抵抗変化部８０とが並列に接続された構成を有するので、抵抗変化部８０の電気抵抗によって、ソース領域７１ｓ、ドレイン領域７１ｄ及びゲート電極７３に接続された第１、第２、及び第３端子７１ｓｔ、７１ｄｔ及び７３ｔにおける電気特性を変えることができ、不揮発性記憶装置１３１の構成は、再構築可能な論理回路として利用することもできる。
図１８は、本発明の第３の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図１９は、図１８に続く工程順模式的断面図である。
まず、図１８（ａ）に表したように、半導体層７１となるシリコンウェーハの上に、例えば、熱酸化によってゲート絶縁膜７２となるシリコン酸化膜を形成し、その上にゲート電極７３となるポリシリコン膜を形成し、リソグラフィとエッチングによりゲート絶縁膜７２とゲート電極７３を形成する。そして、ゲート絶縁膜７２及びゲート電極７３から露出したシリコンウェーハにイオン注入を行い、活性化熱処理工程を経て、不純物ドーピング層（ソース領域７１ｓ及びドレイン領域７１ｄ）を形成する。なお、シリコンウェーハのソース領域７１ｓ及びドレイン領域７１ｄとの間の部分がチャネル領域７１ｃとなる。これにより、ＦＥＴ７０が形成される。そして、これらの構造の上に、例えばＣＶＤ法などによって、シリコン酸化膜からなる第１層間絶縁膜７５ａを形成する。そして、第１層間絶縁膜７５ａのゲート電極７３の上に開口部を形成し、開口部を埋め込むように、ゲート配線７４を形成する。
次に、図１８（ｂ）に表したように、シリコン窒化膜からなる第２層間絶縁膜７５ｂ、及び、シリコン酸化膜からなる第３層間絶縁膜７５ｃを順次形成し、例えばＣＭＰ法によって平坦化する。このとき、第２層間絶縁膜７５ｂと第３層間絶縁膜７５ｃとに上記の組み合わせの材料を用いることで、ＣＭＰの工程中において第２層間絶縁膜７５ｂがエッチングストッパの機能を果たし、これにより、ゲート配線７４の露出を防止することができる。
次に、図１９に表したように、第２層間絶縁膜７５ｂ及び第３層間絶縁膜７５ｃの上に、図３（ａ）〜（ｃ）に関して説明したのと同様の方法によって、第１絶縁層１０及び第２絶縁層２０を形成し、コンタクトホール４１ｈ及び４２ｈを形成する。コンタクトホール４１ｈ及び４２ｈは、第１絶縁層１０及び第２絶縁層２０を貫通し、それぞれソース領域７１ｓ及びドレイン領域７１ｄに到達している。
この後、図３（ｄ）及び（ｅ）に関して説明したのと同様の方法によって、コンタクトホール４１ｈ及び４２ｈの中に導電材料を埋め込んで、第１電極４１及び第２電極４２を形成して、図１６に例示した不揮発性記憶装置１３１が形成できる。
不揮発性記憶装置１３１においては、抵抗変化部８０として、既に説明した境界部１５に形成される電流経路１６を用いるので、電流経路１６の位置及び形状が精度良く制御され、特性の安定性が高い。
図２０は、本発明の第３の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
図２０に表したように、本実施形態に係る別の不揮発性記憶装置１３２においては、基板５に形成された第１絶縁層１０及び第２絶縁層２０の上に、ＦＥＴ７０が形成される。
すなわち、不揮発性記憶装置１３２の記憶部ＭＳは、不揮発性記憶装置１１０の記憶部ＭＳに加えて、第２絶縁層２０の上に設けられたＦＥＴ７０をさらに有する。
この場合も、ＦＥＴ７０は、半導体層７１とゲート絶縁膜７２とゲート電極７３とを有する。半導体層７１は、チャネル領域７１ｃと、チャネル領域７１ｃの両側に設けられたソース領域７１ｓ及びドレイン領域７１ｄと、を有する。ゲート絶縁膜７２は、チャネル領域７１ｃの上に設けられる。ゲート電極７３は、ゲート絶縁膜７２の上に設けられる。なお、本具体例でも、第１層間絶縁膜７５ａ、第２層間絶縁膜７５ｂ、第３層間絶縁膜７５ｃ及びゲート配線７４が設けられている。
そして、この場合も、一対の電極（第１電極４１及び第２電極４２）はそれぞれ、ソース領域７１ｓとドレイン領域７１ｄとに電気的に接続されている。すなわち、第１電極４１と第２電極４２とが、それぞれソース領域７１ｓとドレイン領域７１ｄとを貫通し、さらに、第２絶縁層２０を貫通し、第１絶縁層１０に到達している。これにより、境界部１５は、ソース領域７１ｓとドレイン領域７１ｄとに電気的に接続される。
このような不揮発性記憶装置１３２の記憶部ＭＳも、ＦＥＴ７０と抵抗変化部８０とが並列に接続された構成を有する。
なお、本具体例では、第２絶縁層２０と半導体層７１との間に、半導体層７１と第２絶縁層２０との間の元素の拡散を抑制する拡散防止層７０ｒが設けられている。ただし、この拡散防止層７０ｒは、必要に応じて設けられれば良く、省略しても良い。
図２１は、本発明の第３の実施形態に係る別の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
まず、図３（ａ）及び（ｂ）に関して説明したのと同様の手法によって、第１絶縁層１０及び第２絶縁層２０を形成し、その上に必要に応じて拡散防止層７０ｒを形成する。
そして、その上に例えばＣＶＤ法によって半導体層７１となるシリコン層を形成する。その上に、例えば、ゲート絶縁膜７２となるシリコン酸化膜をＡＬＤ法によって形成し、その上にゲート電極７３となる例えばポリシリコン膜を形成し、リソグラフィとエッチングによりゲート絶縁膜７２とゲート電極７３を形成する。そして、ゲート絶縁膜７２及びゲート電極７３から露出したシリコンウェーハにイオン注入を行い、活性化熱処理工程を経て、不純物ドーピング層（ソース領域７１ｓ及びドレイン領域７１ｄ）を形成する。なお、半導体層７１のソース領域７１ｓ及びドレイン領域７１ｄとの間の部分がチャネル領域７１ｃとなる。この後、図１８（ａ）に関して説明したのと同様の方法によって、第１層間絶縁膜７５ａとゲート配線７４を形成する。
次に、図２１（ｂ）に表したように、シリコン窒化膜からなる第２層間絶縁膜７５ｂ、及び、シリコン酸化膜からなる第３層間絶縁膜７５ｃを順次形成し、例えばＣＭＰ法によって平坦化する。
その後、第３層間絶縁膜７５ｃ、第２層間絶縁膜７５ｂ及び第１層間絶縁膜７５ａを貫通し、さらに、ソース領域７１ｓまたはドレイン領域を貫通し、さらに、第２絶縁層２０を貫通して、第１絶縁層１０に到達するコンタクトホール４１ｈ及び４２ｈを形成する。なお、拡散防止層７０ｒが形成される場合には、コンタクトホール４１ｈ及び４２ｈは、拡散防止層７０ｒも貫通する。
この後、図３（ｄ）及び（ｅ）に関して説明したのと同様の方法によって、コンタクトホール４１ｈ及び４２ｈの中に導電材料を埋め込んで、第１電極４１及び第２電極４２を形成して、図２０に例示した不揮発性記憶装置１３２が形成できる。
不揮発性記憶装置１３２においても、抵抗変化部８０として、既に説明した境界部１５に形成される電流経路１６を用いるので、電流経路１６の位置及び形状が精度良く制御され、特性の安定性が高い。
不揮発性記憶装置１３１及び１３２においては、上記の構造を採用することで、ＦＥＴ７０と抵抗変化部８０との並列構造を有する記憶部ＭＳを容易に形成することができる。
また、このような記憶部ＭＳを基板上に複数設けた構造の場合には、複数のＦＥＴ７０と、複数の抵抗変化部８０（第１絶縁層１０及び第２絶縁層２０とその間の電流経路１６）と、が設けられるが、互いに最も近接する一対の電極間が電流経路１６として機能するので、第１絶縁層１０及び第２絶縁層２０は異なる記憶部ＭＳにまたがって延在していても良いため、第１絶縁層１０及び第２絶縁層２０のパターニング加工の必要がなく、生産性が高い利点もある。
なお、上記の不揮発性記憶装置１３１及び１３２において、既に説明した中間層５０をさらに設けても良く、第１〜第３の機構のいずれか、またはいずれか複数を組み合わせて動作させることができる。また、既に説明した第３絶縁層３０を含め、複数の絶縁層の積層構造を適用しても良く、また、既に説明した各種の電極の構成も適用できる。
（第４の実施の形態）
図２２は、本発明の第４の実施形態に係る不揮発性記憶装置の構成を例示する模式的回路図である。
図２２に表したように、本実施形態に係る不揮発性記憶装置１４０は、本発明の実施形態に係る不揮発性記憶装置の複数の記憶部ＭＳと、主面５ａに平行な第１方向に延在する複数のワード線ＷＬ（第１配線）と、主面５ａに平行で前記第１方向に対して非平行な第２方向に延在する複数のビット線ＢＬ（第２配線）と、をさらに備える。そして、上記の記憶部ＭＳは、複数のワード線ＷＬと複数のビット線ＢＬとが交差する部分にそれぞれ対応して設けられている。
すなわち、ワード線ＷＬは、第１〜第ｎワード線ＷＬ１〜ＷＬｎを含み、ビット線ＢＬは、第１〜第ｍビット線ＢＬ１からＢＬｍを含む。ここで、添え字ｎ及びｍは２以上の整数である。そして、第１〜第ｎワード線ＷＬ１〜ＷＬｎのそれぞれと、第１〜第ｍビット線ＢＬ１からＢＬｍのそれぞれと、の各交点に記憶部ＭＳｉｊが設けられる。ここで、ｉは１〜ｎであり、ｊは１〜ｍである。
記憶部ＭＳ（記憶部ＭＳｉｊ）は、既に説明した本発明の実施形態に係る記憶部ＭＳであり、抵抗変化部８０とＦＥＴ７０とが並列接続された構造を有する。
ここでは、例えば、図１６及び図２０に例示したゲート電極７３に接続されたゲート配線７４がワード線ＷＬとされ、ソース領域７１ｓ及びドレイン領域７１ｄに接続された配線をビット線ＢＬとする。この時、ビット線ＢＬの延在方向に隣接する記憶部ＭＳどうしの間で、ソース領域７１ｓとドレイン領域７１ｄとは互いに共有される。さらに、ビット線ＢＬの延在方向に隣接する記憶部ＭＳどうしの間で、第１電極４１と第２電極４２とが互いに共有される。これにより、素子の占有面積を低減し、高集積化が可能となる。
このような構成を有する不揮発性記憶装置１４０においては、複数の記憶部ＭＳがＮＡＮＤ型で配列されており、各ワード線ＷＬ及び各ビット線ＢＬに所定の電圧を印加することで、それぞれの記憶部ＭＳに対して、情報の書き込み、読み出し、消去が可能となる。
図２３は、本発明の第４の実施形態に係る不揮発性記憶装置の動作を例示する模式的回路図である。
図２３に表したように、選択された記憶部ＭＳａの抵抗変化部８０ａの電気抵抗を変化させて情報を書き込む場合には、記憶部ＭＳａに接続されたワード線ＷＬ（この場合は第２ワード線ＷＬ２）の電圧をオフ電圧ＶＯＦＦとして、記憶部ＭＳａのＦＥＴ７０ａを非導通状態とする。そして、選択されたワード線ＷＬ（第２ワード線ＷＬ２）以外のワード線ＷＬにはオン電圧ＶＯＮを印加して、非選択の記憶部ＭＳのＦＥＴ７０を導通状態にする。さらに、記憶部ＭＳａに接続されたビット線ＢＬ（この場合は第２ビット線ＢＬ２）の一方に書き込み電圧ＶＷを印加し、他方に基準電圧Ｖ０を印加する。
このような電圧を用いることで、選択された記憶部ＭＳａに、書き込み電圧Ｖｗと基準電圧Ｖ０との差の電圧が印加される。この書き込み電圧ＶＷを適切に制御することで、記憶部ＭＳａの抵抗変化部８０ａの電気抵抗が変化され、情報を書き込むことができる。
なお、選択された記憶部ＭＳａの抵抗変化部８０ａへの印加電圧及び流れる電流を、選択された記憶部ＭＳａが接続されたビット線ＢＬに対応する各記憶部ＭＳのＦＥＴ７０に印加されるゲート電圧によって制御することができる。
また、読み出し動作及び消去動作は、ビット線ＢＬの電圧を適切な値とすることで、実施される。この時、読み出し動作時においては、選択された記憶部ＭＳａに印加される電圧の絶対値は、書き込み動作時及び消去動作時の印加電圧よりも小さい。
（第５の実施の形態）
図２４は、本発明の第５の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図（ａ）は模式的斜視図であり、同図（ｂ）は同図（ａ）のＡ−Ａ’線断面図である。
図２４に表したように、本実施形態に係る不揮発性記憶装置１５０は、記憶部ＭＳを備える。記憶部ＭＳは、第１絶縁層１０と、第２絶縁層２０と、一対の電極（第１電極４１及び第２電極４２）と、を有する。
本具体例では、第１絶縁層１０及び第２絶縁層２０は、基板５の主面５ａの上の、実質的に同じ平面内に設けられている。
そして、第１絶縁層１０と第２絶縁層２０との界面は、主面５ａに対して非平行である。本具体例では、第１絶縁層１０と第２絶縁層２０との界面は、主面５ａに対して垂直であり、第１絶縁層１０と第２絶縁層２０との境界部１５は、主面５ａに対して垂直である。ただし、第１絶縁層１０と第２絶縁層２０との界面（境界部１５）は、主面５ａに対して非平行であればよく、界面は、主面５ａに対して斜めであっても良く、また、界面の少なくとも一部が曲面であっても良く、凹凸面であっても良い。
第２絶縁層２０は、第１絶縁層１０が形成された後に第１絶縁層１０に接して形成される。これにより、第１絶縁層１０と第２絶縁層２０との間の境界部１５は、所定の形状に制御されて形成される。
第２絶縁層２０は、第１絶縁層１０とは組成及び相状態の少なくともいずれかが異なる。
一対の電極（第１電極４１及び第２電極４２）は、第１絶縁層１０と第２絶縁層２０との境界部１５に沿って電流を通電可能とする。そして、この場合も、境界部１５に電流経路１６が形成される。
第１絶縁層１０、第２絶縁層２０、第１電極４１及び第２電極４２には、第１の実施形態で説明した材料と構成を適用することができる。
不揮発性記憶装置１５０においては、電流経路１６が第１絶縁層１０及び第２絶縁層２０の厚み方向に沿って形成されるので、第１絶縁層１０及び第２絶縁層２０の厚さは、一定の範囲に設定されることが望ましい。例えば、第１絶縁層１０及び第２絶縁層２０の厚さは、例えば５ｎｍ〜５０ｎｍとすることが望ましい。第１絶縁層１０及び第２絶縁層２０の厚さが薄すぎると、高抵抗状態の抵抗値が減少し、高抵抗状態と低抵抗状態の間で、十分なしきい値マージンがとれない場合があるため、第１絶縁層１０及び第２絶縁層２０の厚さは、５ｎｍ以上が望ましい。また、第１絶縁層１０及び第２絶縁層２０の厚さが厚すぎると動作電圧が増大するため、第１絶縁層１０及び第２絶縁層２０の厚さは、５０ｎｍ以下が望ましい。
また、第１電極４１及び第２電極４２の厚さは、例えば５ｎｍ〜５０ｎｍとすることができる。５ｎｍよりも薄いと、均一な膜厚が得られにくく、特性が不安定になる場合がある。また、５０ｎｍよりも厚いと、加工性が低下する場合がある。なお、第１電極４１と第２電極４２とには、同じ材料を用いることが望ましい。
このような構成を有する不揮発性記憶装置１５０は、クロスポイント型の不揮発性記憶装置に好適に応用できる。
以下、不揮発性記憶装置１５０の製造方法の例について説明する。
図２５は、本発明の第５の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
図２５（ａ）に表したように、例えば、半導体を含む基板５の主面５ａの上に、第１電極４１を形成する。その後、その上に、第１絶縁層１０となる第１絶縁層膜１０ｆを形成した後、フォトリソグラフィとエッチングにより、第１絶縁層膜１０ｆを所定形状で加工して、第１絶縁層１０を形成する。これと同時に、第１電極４１の一部が露出される。なお、第１絶縁層１０の形状は任意であり、断面形状は円形でも良く、四角形でも良く、また帯状でも良い。また、第１絶縁層１０の側面は、平面でも良く、曲面でも良く、また、側面は基板５の主面５ａに対して非平行であれば良い。
次に、図２５（ｂ）に表したように、第１絶縁層１０の上、及び、露出された第１電極４１の上、に、第２絶縁層２０となる第２絶縁層膜２０ｆを形成する。
そして、図２５（ｃ）に表したように、第２絶縁層膜２０ｆの上面を例えばＣＭＰ等により削り、厚さを減少させ、第１絶縁層１０の表面を露出させる。これにより、第２絶縁層２０が形成される。
この後、第１絶縁層１０及び第２絶縁層２０の上に、第２電極４２を形成して、図２４に例示した不揮発性記憶装置１５０が形成できる。
不揮発性記憶装置１５０においては、互いに異なる組成及び相状態を有する第１絶縁層１０と第２絶縁層２０との境界部１５に、第１及び第２の機構の少なくともいずれかを発揮できる電流経路１６が形成されるため、フォーミング工程を必要としない。そして、電流経路１６は境界部１５に形成されるので、電流経路１６の位置及び形状は精度良く制御される。これにより、抵抗変化部における電流経路の位置及び形状を精度良く制御し、特性の安定した抵抗変化型の不揮発性記憶装置が提供できる。
なお、この場合もフォーミング工程を実施しても良い。この場合には、フォーミング工程で用いる印加電圧及びストレスが軽減された条件を用いることができ、素子破壊などの発生は抑制される。
（第６の実施の形態）
図２６は、本発明の第６の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
すなわち、同図（ａ）は模式的斜視図である。同図（ｂ）は、同図（ａ）のＡ−Ａ’線断面図であり、記憶部ＭＳをＸ−Ｚ平面で切断した断面図である。また、同図（ｃ）は、同図（ａ）のＢ−Ｂ’線断面図であり、記憶部ＭＳをＹ−Ｚ平面で切断した断面図である。
図２６に表したように、本実施形態に係る不揮発性記憶装置１６０の記憶部ＭＳにおいては、不揮発性記憶装置１５０の記憶部ＭＳにおいて、第１電極４１及び第２電極４２が、それぞれ第１突出部４１ｐ及び第２突出部４２ｐを有している。第１突出部４１ｐ及び第２突出部４２ｐは互いに対向する方向に突出している。この場合は、第１突出部４１ｐ及び第２突出部４２ｐの突出する方向はＺ軸方向に沿っており、その方向が逆向きである。
また、本具体例では、第１絶縁層１０と第２絶縁層２０との境界部１５（界面）は、Ｙ−Ｚ平面内において、Ｙ軸方向に延在しており、一方、第１突出部４１ｐ及び第２突出部４２ｐは、供にＸ軸方向に延在している。
すなわち、第１突出部４１ｐ及び第２突出部４２ｐが互いに対向する部分において、第１電極４１と第２電極４２との距離が最も短くなり、この部分が電界集中部となる。すなわち、電界集中部はＸ軸方向に延在する。そして、境界部１５が含まれるＹ−Ｚ平面と、この電界集中部と、が交差する部分に、電流経路１６が形成される。このように、境界部１５と電界集中部との両者によって電流経路１６の位置と形状を、より高い精度で制御することができる。
なお、上記の第１突出部４１ｐ及び第２突出部４２ｐのうち、いずれか一方を設けても良い。
また、第１突出部４１ｐ及び第２突出部４２ｐの形状は任意であり、帯状でなくても良い。なお、帯状である場合には、その延在方向の少なくとも一部が、境界部１５と交差していれば良い。第１突出部４１ｐ及び第２突出部４２ｐは、円柱状、円錐状、多角柱状、多角錘状など任意の形状が適用できる。
以下、不揮発性記憶装置１６０の製造方法の例について説明する。
図２７は、本発明の第６の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
すなわち、同図（ａ）及び（ｂ）は、異なる製造方法を例示している。
本実施形態に係る不揮発性記憶装置の製造方法は、第１絶縁層１０と、第１絶縁層１０とは組成及び相状態の少なくともいずれかが異なる第２絶縁層２０と、第１絶縁層１０と第２絶縁層２０との境界部１５に、境界部１５に沿って電流を通電可能とする一対の電極（第１電極４１及び第２電極４２）と、を有する記憶部ＭＳを有し、電流が通電される電流経路の電気抵抗は、前記一対の電極の間に印加される電圧によって変化する不揮発性記憶装置の製造方法であって、以下を実施する。
まず、上記の第１突出部４１ｐが設けられる場合には、例えば以下を行う。
図２７（ａ）に表したように、まず、基板５の主面５ａの上に、第１電極４１となる第１導電膜を形成し、第１導電膜の上面に、リソグラフィとエッチングなどの手法を用いて第１突出部４１ｐを形成し、突出部を有する第１電極４１を形成する（ステップＳ１４０ａ)。
そして、第１電極４１の上に、第１絶縁層１０を形成する（ステップＳ１１０）。そして、第１絶縁層１０の上に、第１絶縁層１０とは組成及び相状態の少なくともいずれかが異なる第２絶縁層膜を、第２絶縁層膜の表面から第１絶縁層２０が露出するように形成して、第２絶縁層２０を形成する（ステップＳ１２０）。
そして、第１絶縁層１０及び第２絶縁層２０の上に、第２導電膜を形成して、第２電極４２を形成する（ステップＳ１５０）。
また、上記の第２突出部４２ｐが設けられる場合には、例えば以下を行う。
図２７（ｂ）に表したように、まず、基板５の主面５ａの上に、第１電極４１となる第１導電膜を形成する（ステップＳ１４０)。
そして、第１電極４１の上に、第１絶縁層１０を形成する（ステップＳ１１０）。そして、第１絶縁層１０の上に、第１絶縁層１０とは組成及び相状態の少なくともいずれかが異なる第２絶縁層膜を、第２絶縁層膜の表面から第１絶縁層２０が露出するように形成して、第２絶縁層２０を形成する（ステップＳ１２０）。
そして、第１絶縁層１０及び第２絶縁層２０の少なくともいずれかの上面に、リソグラフィとエッチングなどの手法を用いて、溝を形成する（ステップＳ１６０）。
そして、第１絶縁層１０及び第２絶縁層２０の上に、第２導電膜を形成して、第２電極４２を形成する（ステップＳ１５０）。これにより、第１絶縁層１０及び第２絶縁層２０の少なくともいずれかに形成された上記の溝に第２導電膜が埋め込まれて、第２突出部４２ｐが形成される。
なお、第１突出部４１ｐ及び第２突出部４２ｐの両方を形成する場合には、上記の工程を組み合わせて実施する。
以下、具体例について説明する。
図２８は、本発明の第６の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
すなわち、同図（ａ）及び同図（ｃ）は、互いに異なる工程を例示する模式的斜視図であり、同図（ｂ）及び同図（ｄ）は、それぞれ、同図（ａ）及び同図（ｃ）のＢ−Ｂ’線断面図である。
図２８（ａ）及び（ｂ）に表したように、例えば、半導体を含む基板５の主面５ａの上に、第１電極４１となる第１導電膜を形成し、その後、例えば所定のレジストを用いたエッチングにより、第１導電膜の上面に、Ｘ軸方向に延在する第１突出部４１ｐを形成する。これにより、第１電極４１が形成される（ステップＳ１４０ａ）。
この後、図２５（ａ）〜（ｃ）に関して説明したのと同様の方法により、第１電極４１の上に、第１絶縁層１０及び第２絶縁層２０を形成する（ステップＳ１１０及びステップＳ１２０）。なお、第１絶縁層１０と第２絶縁層２０との境界部１５は、Ｙ軸方向に延在している。
この後、図２８（ｃ）及び（ｄ）に表したように、例えば所定のレジストを用いたエッチングにより、第１絶縁層１０及び第２絶縁層２０の上面に、Ｘ軸方向に延在する溝部４２ｐｔ（溝）を形成する（ステップＳ１６０)。
この後、第１絶縁層１０及び第２絶縁層２０の上に、第２導電膜を形成して、第２電極４２を形成する（ステップＳ１５０）。これにより、溝部４２ｐｔに、この第２導電膜が埋め込まれ、この部分が第２突出部４２ｐとなり、第２突出部４２ｐを有する第２電極４２が形成される。
図２９は、本発明の第６の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図（ａ）及び（ｂ）は、図２６（ａ）のＡ−Ａ’線断面、及び、Ｂ−Ｂ’線断面に相当する断面図である。
図２９に表したように、本実施形態に係る別の不揮発性記憶装置１６１の記憶部ＭＳにおいては、第１電極４１と第２電極４２との間に、複数の境界部１５が設けられている。すなわち、複数の第１絶縁層１０と、複数の第２絶縁層２０と、が、第１絶縁層１０と第２絶縁層２０とが接するように、交互に設けられている。この構造は、図２５に関して説明した工程において、第１絶縁層１０のパターン形状を変えることで形成できる。
このように、１つの第１電極４１及び第２電極４２の組み合わせにおいて、任意の数と任意の形状の境界部１５を設けることができる。
（第７の実施の形態）
図３０は、本発明の第７の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図（ａ）及び（ｂ）は、図２６（ａ）のＡ−Ａ’線断面、及び、Ｂ−Ｂ’線断面に相当する断面図である。
図３０に表したように、本実施形態に係る不揮発性記憶装置１７１の記憶部ＭＳにおいては、不揮発性記憶装置１６０の記憶部ＭＳにおいて、第１中間層５１（中間層５０）が設けられている。これ以外は、不揮発性記憶装置１６０と同様とすることができるので説明を省略する。
第１中間層５１は、第１電極４１の上に設けられ、第１中間層５１の上に第１絶縁層１０及び第２絶縁層２０が設けられている。
図３１は、本発明の第７の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
すなわち、同図（ａ）及び（ｂ）は、図２６（ａ）のＡ−Ａ’線断面、及び、Ｂ−Ｂ’線断面に相当する断面図である。
図３１に表したように、本実施形態に係る別の不揮発性記憶装置１７２の記憶部ＭＳにおいては、不揮発性記憶装置１６０の記憶部ＭＳにおいて、第２中間層５２（中間層５０）が設けられている。これ以外は、不揮発性記憶装置１６０の記憶部ＭＳと同様とすることができるので説明を省略する。
第２中間層５２は、第１絶縁層１０及び第２絶縁層２０の上に設けられ、中間層５２の上に第２電極４２が設けられている。
不揮発性記憶装置１７１及び１７２によれば、既に説明した第３の機構を利用することができる。
なお、上記の第１中間層５１と第２中間層５２との両方を設けても良い。
また、本実施形態で得られる第３の機構と、第１及び第２の機構の少なくともいずれかと、を組み合わせて利用する構成も適用できる。
また、不揮発記憶装置１５０においても、第１中間層５１及び第２中間層５２のいずれか、または、それらの両方を設けることもできる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置を構成する第１絶縁層、第２絶縁層、第１電極、第２電極、境界部、反応層、基板、ＦＥＴ、ワード線、ビット線等、各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明によれば、抵抗変化部における電流経路の位置及び形状を精度良く制御し、特性の安定した抵抗変化型の不揮発性記憶装置が提供される。
５…基板、
５ａ…主面、
１０…第１絶縁層、
１０ｆ…第１絶縁層膜、
１４ａ…第１サブ界面、
１４ｂ…第２サブ界面、
１５、１５ａ…境界部、
１６…電流経路、
１７、１７ａ 反応部、
１８…界面層、
２０…第２絶縁層、
２０ｆ…第２絶縁層膜、
３０…第３絶縁層、
４０ｆ…導電膜、
４１ 第１電極、
４１ｈ…コンタクトホール、
４１ｐ…第１突出部、
４２…第２電極、
４２ｈ…コンタクトホール、
４２ｐ…第２突出部、
４２ｐｔ…溝部、
４３…第３電極、
４４…第４電極、
５０…中間層、
５１…第１中間層、
５２…第２中間層、
７０…ＦＥＴ、
７１…半導体層、
７１ｃ…チャネル領域、
７１ｄ…ドレイン領域、
７１ｄｔ…第２端子、
７１ｓ…ソース領域、
７１ｓｔ…第１端子、
７２…ゲート絶縁膜、
７３…ゲート電極、
７３ｔ…第３端子、
７４…ゲート配線、
７５ａ、７５ｂ、７５ｃ…第１、第２、第３層間絶縁膜、
８０、８０ａ…抵抗変化部、
１１０、１１０ａ〜１１０ｎ、１１１、１１２、１１３、１１４、１２０、１２４、１３１、１３２、１４０、１５０、１６０、１６１、１６２、１７１、１７２…不揮発性記憶装置、
ＢＬ、ＢＬ１、ＢＬ２…ビット線、
ＨＲＳ…高抵抗状態、
ＬＲＳ…低抵抗状態、
ＭＡ…高濃度領域、
ＭＳ、ＭＳａ、ＭＳｉｊ、ＭＳｎｍ…記憶部、
Ｖ０…基準電圧、
Ｖ１、Ｖ２…第１、第２遷移電圧、
ＶＯＦＦ…オフ電圧、
ＶＯＮ…オン電圧、
ＶＷ…書き込み電圧、
Ｖａｐ…印加電圧、
ＷＬ、ＷＬ１、ＷＬ２、ＷＬｎ…ワード線

Claims (7)

  1. 基板と、
    前記基板の主面の上に設けられた第１絶縁層と、
    前記第１絶縁層の上に設けられ、前記第１絶縁層が形成された後に前記第１絶縁層に接して形成され、前記第１絶縁層とは組成及び相状態の少なくともいずれかが異なる第２絶縁層と、
    前記主面に対して垂直な第１方向に延在し、前記第１絶縁層と前記第２絶縁層との境界部を貫通し、前記境界部に当該境界部に沿って電流を通電可能とする一対の電極と、
    を有する記憶部を備え、
    前記第１絶縁層と前記第２絶縁層との界面は、前記主面に対して平行であり、
    前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。
  2. 前記一対の電極の少なくとも一方は、前記一対の電極の他方の側に向けて前記主面に対して平行に突出している突出部を有していることを特徴とする請求項１記載の不揮発性記憶装置。
  3. 前記第１絶縁層及び前記第２絶縁層の少なくともいずれかは、Ｔｉ、Ｖ、Ｍｎ、Ｃｏ、Ｎｉ、Ｚｒ、Ｈｆ、Ｐｒ、Ａｌ及びＳｉよりなる群から選択されたいずれかを含む酸化物を含むことを特徴とする請求項２記載の不揮発性記憶装置。
  4. 基板と、
    前記基板の主面の上に設けられた第１絶縁層と、
    前記第１絶縁層の上に設けられ、前記第１絶縁層が形成された後に前記第１絶縁層に接して形成され、前記第１絶縁層とは組成及び相状態の少なくともいずれかが異なる第２絶縁層と、
    前記第１絶縁層と前記第２絶縁層との境界部に、前記境界部に沿って電流を通電可能とする一対の電極と、
    を有する記憶部を備え、
    前記境界部は、導電元素を含み、前記境界部における前記導電元素の濃度は、前記第１絶縁層及び前記第２絶縁層の他の部分における前記導電元素の濃度よりも高く、
    前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。
  5. 前記導電元素は、前記一対の電極の少なくともいずれかから前記境界部に侵入していることを特徴とする請求項４記載の不揮発性記憶装置。
  6. 基板と、
    前記基板の主面の上に設けられた第１絶縁層と、
    前記第１絶縁層の上に設けられ、前記第１絶縁層が形成された後に前記第１絶縁層に接して形成され、前記第１絶縁層とは組成及び相状態の少なくともいずれかが異なる第２絶縁層と、
    前記第１絶縁層と前記第２絶縁層との境界部に、前記境界部に沿って電流を通電可能とする一対の電極と、
    前記一対の電極の少なくともいずれかと前記境界部との間に設けられ、前記電流に基づいて酸化及び還元の少なくともいずれかの反応が可能な中間層と、
    を有する記憶部を備え、
    前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。
  7. 第１絶縁層と、
    前記第１絶縁層が形成された後に前記第１絶縁層に接して形成され、前記第１絶縁層とは組成及び相状態の少なくともいずれかが異なる第２絶縁層と、
    前記第１絶縁層と前記第２絶縁層との境界部に、前記境界部に沿って電流を通電可能とする一対の電極と、
    を有する記憶部を備え、
    前記一対の電極の一方は、前記一対の電極の他方の側に向けて前記主面に対して平行に突出する突出部を有し、
    前記一対の電極の間に書き込み電圧が印加されたときに、前記電流が通電される電流経路の電気抵抗が、変化することを特徴とする不揮発性記憶装置。
JP2011524607A 2009-07-31 2009-07-31 不揮発性記憶装置 Expired - Fee Related JP5419983B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/063702 WO2011013255A1 (ja) 2009-07-31 2009-07-31 不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JPWO2011013255A1 JPWO2011013255A1 (ja) 2013-01-07
JP5419983B2 true JP5419983B2 (ja) 2014-02-19

Family

ID=43528930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011524607A Expired - Fee Related JP5419983B2 (ja) 2009-07-31 2009-07-31 不揮発性記憶装置

Country Status (3)

Country Link
US (1) US9379320B2 (ja)
JP (1) JP5419983B2 (ja)
WO (1) WO2011013255A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5659480B2 (ja) * 2009-10-26 2015-01-28 ソニー株式会社 記憶装置の製造方法
JP5386528B2 (ja) * 2011-02-21 2014-01-15 株式会社日立製作所 半導体記憶装置およびその製造方法
US9548115B2 (en) 2012-03-16 2017-01-17 Nec Corporation Variable resistance element, semiconductor device having variable resistance element, semiconductor device manufacturing method, and programming method using variable resistance element
US10727073B2 (en) * 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
WO2019190781A1 (en) 2018-03-30 2019-10-03 Lam Research Corporation Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials
WO2020159214A1 (ko) * 2019-01-29 2020-08-06 한양대학교 산학협력단 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리
FR3113783B1 (fr) * 2020-09-02 2022-08-12 Commissariat Energie Atomique Memoire resistive a zone de commutation entre deux regions dielectriques de dopages et/ou constantes dielectriques different(e)s

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266167A (ja) * 2003-03-03 2004-09-24 Sharp Corp 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置
JP2007110068A (ja) * 2005-09-14 2007-04-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2009500867A (ja) * 2005-07-11 2009-01-08 サンディスク スリーディー，エルエルシー 切り換え可能な抵抗器とトランジスタとを備えた不揮発性メモリセル
JP2009076670A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 情報記憶素子
JP2009124175A (ja) * 2003-08-27 2009-06-04 Nec Corp 半導体装置
JP2009146943A (ja) * 2007-12-11 2009-07-02 Fujitsu Ltd 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424427B2 (ja) * 1995-07-27 2003-07-07 ソニー株式会社 不揮発性半導体メモリ装置
US6600185B1 (en) * 1999-03-10 2003-07-29 Oki Electric Industry Co., Ltd. Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof
KR100391404B1 (ko) * 1999-07-13 2003-07-12 가부시끼가이샤 도시바 반도체 메모리
US7450348B2 (en) * 2003-06-25 2008-11-11 Panasonic Corporation Electronic device, magnetoresistance effect element; magnetic head, recording/reproducing apparatus, memory element and manufacturing method for electronic device
US20080173975A1 (en) * 2007-01-22 2008-07-24 International Business Machines Corporation Programmable resistor, switch or vertical memory cell
JP5064094B2 (ja) * 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
JP5217259B2 (ja) 2007-06-07 2013-06-19 富士通株式会社 半導体装置及びその製造方法
JP2008306004A (ja) 2007-06-07 2008-12-18 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266167A (ja) * 2003-03-03 2004-09-24 Sharp Corp 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置
JP2009124175A (ja) * 2003-08-27 2009-06-04 Nec Corp 半導体装置
JP2009500867A (ja) * 2005-07-11 2009-01-08 サンディスク スリーディー，エルエルシー 切り換え可能な抵抗器とトランジスタとを備えた不揮発性メモリセル
JP2007110068A (ja) * 2005-09-14 2007-04-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2009076670A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 情報記憶素子
JP2009146943A (ja) * 2007-12-11 2009-07-02 Fujitsu Ltd 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法

Also Published As

Publication number Publication date
US20120193597A1 (en) 2012-08-02
US9379320B2 (en) 2016-06-28
JPWO2011013255A1 (ja) 2013-01-07
WO2011013255A1 (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
JP5419983B2 (ja) 不揮発性記憶装置
US8941088B2 (en) Nonvolatile memory with resistance change layer
US8115586B2 (en) Variable resistance element, and its manufacturing method
EP3178113B1 (en) Fully isolated selector for memory device
TWI595484B (zh) 非揮發性記憶體裝置
US8497492B2 (en) Variable resistive element, and its manufacturing method
US9252358B2 (en) Semiconductor memory device and method of manufacturing the same
JP5491941B2 (ja) 不揮発性記憶装置
US10446749B1 (en) Memory device
TWI543337B (zh) 電阻式隨機存取記憶裝置
JP5645837B2 (ja) 電気的に作動するデバイス及びそのデバイスにおけるドーパントの形成を制御する方法
JP2012064738A (ja) 不揮発性記憶装置
TW201448303A (zh) 非揮發性阻值變化元件
KR20190005665A (ko) 저항 변화 메모리 소자
JP2007294998A (ja) 可変抵抗素子及びその製造方法
US9735201B2 (en) Memory device
US9779808B2 (en) Resistance random access memory device and method for operating same
US10381407B2 (en) Switch and method for fabricating the same, and resistive memory cell and electronic device, including the same
US11171156B2 (en) Ferroelectric memory device
US20170372958A1 (en) Film-edge top electrode
US9018083B2 (en) Electrically actuated device and method of controlling the formation of dopants therein
KR20080104958A (ko) 불휘발성 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131119

LAPS Cancellation because of no payment of annual fees