JP5414060B2 - レベルコンバータ回路を備えたmosトランジスタ回路 - Google Patents
レベルコンバータ回路を備えたmosトランジスタ回路 Download PDFInfo
- Publication number
- JP5414060B2 JP5414060B2 JP2010067481A JP2010067481A JP5414060B2 JP 5414060 B2 JP5414060 B2 JP 5414060B2 JP 2010067481 A JP2010067481 A JP 2010067481A JP 2010067481 A JP2010067481 A JP 2010067481A JP 5414060 B2 JP5414060 B2 JP 5414060B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- power supply
- circuit
- low
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Description
図3のMPはP形の絶縁ゲート電界効果トランジスタ(PMOST)であり、
MNはN形の絶縁ゲート電界効果トランジスタ(NMOST)である。
INはその入力ノード、
OUTはその出力ノードを示す。
VDDは高電位側電源線の電位であり、
VSSは低電位側電源線の電位である。
VDD−VSSを電源電圧と称する。
なお、VSS<VDDである。また電源線については、その電位を表す記号と同じ記号で示す。例えば、電源線VDDと述べるときは、電位がVDDである電源線を表す。
さらに、VDDとVSSとの差、すなわち電源電圧の値が大きい回路を高電源電圧回路、小さい場合を低電源電圧回路と称する。
遷移領域(TR)とは出力電圧がVDDからVSSに、あるいはこの逆の場合に変化する途中の段階にある入力電圧範囲を言い、通常次のように定義される。すなわち、この入出力特性曲線には接線(直線で表示)の傾きが−1となる入力電圧値が通常2カ所あるが、この入力電圧値のうち、入力電圧値の低い方を遷移領域下限(TRL)とし、入力電圧の高い方を遷移領域上限(TRH)とし、これらの電圧で挟まれた入力電圧範囲を遷移領域(TR)とする。
さらに、VDDとVSSの差を論理振幅(LS)と言う。一般に、CMOSインバータが確実に動作するためにはこの遷移領域を渡りきるように入力電圧を変化させねばならない。なお、横軸の入力電圧VINのVDDは、出力電圧VDDと同じ電圧値を表す。
そのための方法の一つとして、動作速度が遅くてよい部分回路の電源電圧を、他の高速動作しなければならない部分の電源電圧より小さくすることがある。この場合、電源電圧の小さい低電源電圧回路からの低論理信号振幅の論理信号で、高論理信号振幅の信号で動作している電源電圧の大きい高電源電圧回路を論理的に誤ることなく駆動しなければならない。
原点は、GND(この記号が電位を示す場合は0Vを意味する)とする。入力電圧VINを0Vから増加していくとき、入力電圧VINがHPS_INVERTERの論理しきい値電圧(VTLH)を越えると、出力電圧は論理信号のハイレベル(VDDH)からローレベル(GND=0V)に遷移する。
逆に、入力電圧VINをハイレベルから減少していくときは、入力電圧VINがHPS_INVERTERの論理しきい値電圧VTLHより小さくなると、出力電圧は論理信号のローレベルからハイレベルへ遷移する。
なお、図6の横軸の入力電圧VINのVTLL、VDDLおよびVDDHは、出力電圧VTLL、VDDLおよびVDDHと同じ電圧値を表す。
一般にインバータの確実な動作のためには入力電圧をTRHの下限値TRHLより低くするか、上限値TRHHより高くすることが必要である。
図7は、LPS_INVERTERとHPS_INVERTERの間にレベルコンバータ(LC)回路を介在させた回路構成図である。
すなわち、LC回路は入力ノードには低い論理信号振幅の信号が印加されるが出力ノードには高い論理信号振幅の論理信号が出力される回路である。もちろん必要な動作速度を満足すること、消費電力が少ないこと、用いる素子数が少ないことなどが要求される。
図8において、MP1およびMP2はPMOSTであり、MN1およびMN2はNMOSTである。QおよびQBは出力ノードであり、互いに相補であって、定常状態においてどちらか一方が確実に高電源電圧回路のハイレベル、すなわちVDDHとなるように、MP1およびMP2とで正帰還回路が構成されている。また、これによって定常的な電流を極めて少なくなるようにしてある。また、灰色(△記号内が白地ではない意味)のインバータ記号は低電源電圧回路で用いられるインバータ(LPS_INVERTER)であり、その出力のハイレベルはVDDLである。また、このLC回路の入力、ノードLC_INのハイレベルはVDDLで、ローレベルはGND(0V)である。すなわち、低電源電圧回路の論理レベルで駆動され、したがって、MN1とMN2およびLPS_INVERTERも同じ論理レベルで駆動される。
すなわち、定常状態において、LC_INがローレベル(0V)で、ノードQがローレベル、ノードQBがハイレベルであったとする時、LC_INをハイレベル(VDDL)としてQをローレベルからハイレベルに遷移させようとする場合に、MN1はサブしきい値で動作するのに対し、MP1はゲートの電位はQの電位で0Vであって、スーパーしきい値で動作しているため、MN1の電流駆動力よりもMP1の電流駆動力の方が桁違いに大きくノードQBの電位をMP2が導通するようになるまで下げられない。そのためQはハイレベルのままでLCの目的を達成できないことである。
図8との違いは、
(1)PMOSTのMP1とNMOSTのMN1との間にPMOSTのMP3によるMOSダイオードが挿入されており、同様に、PMOSTのMP2とNMOSTのMN2との間にPMOSTのMP4によるMOSダイオードが挿入されていること、
(2)出力ノードQはMP2とMP4との接続点に設けられ、その相補出力ノードQBはMP1とMP3との接続点に設けられていること、
(3)MP1のゲートはMP4とMN2との接続点であるノードN3に接続され、MP2のゲートはMP3とMN1との接続点であるノードN2に接続されていること、
(4)出力ノードQBはNMOSTのMN3を通してGNDに接続され、そのゲートはLC_INに接続されており、同様に出力ノードQはNMOSTのMN4を通してGNDに接続され、そのゲートはLC_INの反転LC_INB(LPS_INVERTERの出力)に接続されていることである。
上記各従来例のLC回路は用いるトランジスタ数が多いことも欠点でもある。第8図では、6個(LC_INBを生成するためのLPS_INVERTERも必要なため)、第9図(LC_INBを生成するためのLPS_INVERTERも必要なため)では10個である。そのため、回路の性能をきめ細かに設計するために、局所的に論理レベルを変化させたい小さな部分回路に用いるのは素子面積の増加が顕著になり不利である。
構成1:レベルコンバータ回路を備えたMOSトランジスタ回路は、高電源電圧回路の高電位側電源線と低電位側電源線に接続されてレベルコンバータ回路として動作する第一のCMOSインバータと、入力ノードに低電源電圧回路の論理振幅の第一の論理信号が供給され、出力ノードが第一のCMOSインバータの入力ノードに接続され、低電源電圧回路の高電位側電源線と低電位側電源線に接続されて動作する第二のCMOCインバータと、入力ノードが第一のCMOSインバータの出力ノードに接続され、高電源電圧回路の高電位側電源線と低電位側電源線に接続されて動作し、出力ノードに高電源電圧回路の論理振幅の第二の論理信号を出力する第三のCMOCインバータとを備え、低電源電圧回路の高電位側電源線の電位と低電位側電源線の電位とが、高電源電圧回路の高電位側電源線の電位と低電位側電源線の電位との間に挟まれ、かつ、第二のCMOSインバータの出力論理信号の電圧変化範囲内に第一のCMOSインバータの遷移領域が含まれるように高電源電圧回路の高電位側電源線の電位と低電位側電源線の電位とが設定され、第一のCMOSインバータを第二のCMOSインバータの出力論理信号で駆動し、第三のCMOSインバータを第一のCMOSインバータの出力論理信号で駆動するように構成する。
構成3:構成1または構成2において、第一のCMOSインバータに用いるNMOSTのしきい値電圧を、低電源電圧回路の高電位側電源線の電位から高電源電圧回路の低電位側電源線の電位を差し引いた値より小とし、第一のCMOSインバータに用いるPMOSTのしきい値電圧の絶対値を、高電源電圧回路の高電位側電源線の電位から低電源電圧回路の低電位側電源線の電位を差し引いた値より小とした。
構成4:構成1乃至構成3のいずれかにおいて、第一のCMOSインバータの論理しきい値電圧が、低電源電圧回路の高電位側電源線の電位と低電位側電源線の電位との和の平均値に等しくなるように、高電源電圧回路の高電位側電源線の電位と低電位側電源線の電位とを設定した。
図1において、
・高電位側電源線VDDLおよび低電位側電源線VSSLに接続して動作させる低電源電圧回路側のCMOSインバータLPS_INVERTER(灰色(△記号内が白地ではない意味)に塗られた記号で示す)の出力ノードN1に、
・高電位側電源線VDDHおよび低電位側電源線VSSHに接続して動作させる高電源電圧回路側のCMOSインバータHPS_INVERTER_1(△記号内が白地の意味)の入力ノードを接続し、これをLC回路として用い、
・さらに必要なら、その出力ノード、OUTに高電源電圧回路側の他のCMOSインバータHPS_INVERTER_2の入力ノードを接続し、その出力ノードOUTBからノードOUTの反転出力を取り出せるようにする。
条件1:
雑音余裕をハイレベル側およびローレベル側に均等に配分するために、VTLH=(VDDH+VSSH)/2、VTLL=(VDDL+VSSL)/2に設定するのが望ましい。さらに、HPS_INVERTER_2の論理しきい値電圧もLC回路に用いたHPS_INVERTER_1の論理しきい値電圧と一致させるのが望ましい。なお、高電源電圧側の回路の電源電圧はさらにレベル変換しない限りこのHPS_INVERTER_1やHPS_INVERTER_2に用いたものと同じにする。
条件3:
条件4:
条件5:
実際にはどちらかの電源電圧が定まっている場合が多いであろう。例えば低電源電圧回路側のVSSLとVDDLが決められたとする。この場合、HPS_INVERTER_1のVTHLはVDDHとVSSHを設定したとき決められるようになっているはずであるから、簡便には条件1と、
上で説明したLC回路はバルク形MOSTだけでなく、例えば、特許文献1、2に開示されているような基板上の絶縁層上の結晶シリコンに構成され、電流が基板に平行に流れる、いわゆる、フィン型の二重絶縁ゲートゲート電界効果トランジスタ(二つのゲート電極がチャネルを挟んで一体となって形成されているものと、それぞれ電気的に分離されているものとがある)においても適用できる。
MN、MN1、MN2、 MN3、MN4 : N形MOSトランジスタ
VDD、VDDL、VDDH : 高電位側の電源電圧
VSS、VSSL、VSSH : 低電位側の電源電圧
GND : 接地
VTL、VTLL、VTLH : CMOSインバータの論理しきい値電圧
LS、LSL、LSH : CMOSインバータの論理信号振幅
TR、TRH : CMOSインバータの遷移領域
TRHL、TRHH : 遷移領域の境界値
IN、OUT、OUTB、N1、N2、N3、Q、QB、LC_IN、LC_INB : ノード
VIN : CMOSインバータの入力電圧
VOUT : CMOSインバータの出力電圧
LPS_INVERTER : 低電源電圧側回路のCMOSインバータ
HPS_INVERTER : 高電源電圧側回路のCMOSインバータ
LC : レベル変換回路
Claims (4)
- 高電源電圧回路の高電位側電源線と低電位側電源線に接続されてレベルコンバータ回路として動作する第一のCMOSインバータと、
入力ノードに低電源電圧回路の論理振幅の第一の論理信号が供給され、出力ノードが前記第一のCMOSインバータの入力ノードに接続され、前記低電源電圧回路の高電位側電源線と低電位側電源線に接続されて動作する第二のCMOCインバータと、
入力ノードが前記第一のCMOSインバータの出力ノードに接続され、前記高電源電圧回路の高電位側電源線と低電位側電源線に接続されて動作し、出力ノードに前記高電源電圧回路の論理振幅の第二の論理信号を出力する第三のCMOCインバータと
を備え、前記低電源電圧回路の高電位側電源線の電位と低電位側電源線の電位とが、前記高電源電圧回路の高電位側電源線の電位と低電位側電源線の電位との間に挟まれ、かつ、前記第二のCMOSインバータの出力論理信号の電圧変化範囲内に前記第一のCMOSインバータの遷移領域が含まれるように前記高電源電圧回路の高電位側電源線の電位と低電位側電源線の電位とが設定され、前記第一のCMOSインバータを前記第二のCMOSインバータの出力論理信号で駆動し、前記第三のCMOSインバータを前記第一のCMOSインバータの出力論理信号で駆動するように構成したことを特徴とするレベルコンバータ回路を備えたMOSトランジスタ回路。 - 前記第一のCMOSインバータに用いるNMOSTのしきい値電圧を、前記低電源電圧回路の低電位側電源線の電位から前記高電源電圧回路の低電位側電源線の電位を差し引いた値より大とし、前記第一のCMOSインバータに用いるPMOSTのしきい値電圧の絶対値を、前記高電源電圧回路の高電位側電源線の電位から前記低電源電圧回路の高電位側電源線の電位を差し引いた値より大としたことを特徴とする請求項1記載のレベルコンバータ回路を備えたMOSトランジスタ回路。
- 前記第一のCMOSインバータに用いるNMOSTのしきい値電圧を、前記低電源電圧回路の高電位側電源線の電位から前記高電源電圧回路の低電位側電源線の電位を差し引いた値より小とし、前記第一のCMOSインバータに用いるPMOSTのしきい値電圧の絶対値を、前記高電源電圧回路の高電位側電源線の電位から前記低電源電圧回路の低電位側電源線の電位を差し引いた値より小としたことを特徴とする請求項1又は2記載のレベルコンバータ回路を備えたMOSトランジスタ回路。
- 前記第一のCMOSインバータの論理しきい値電圧が、前記低電源電圧回路の高電位側電源線の電位と低電位側電源線の電位との和の平均値に等しくなるように、前記高電源電圧回路の高電位側電源線の電位と低電位側電源線の電位とが設定されていることを特徴とする請求項1乃至3のうちいずれか一項記載のレベルコンバータ回路を備えたMOSトランジスタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067481A JP5414060B2 (ja) | 2010-03-24 | 2010-03-24 | レベルコンバータ回路を備えたmosトランジスタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067481A JP5414060B2 (ja) | 2010-03-24 | 2010-03-24 | レベルコンバータ回路を備えたmosトランジスタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011199814A JP2011199814A (ja) | 2011-10-06 |
JP5414060B2 true JP5414060B2 (ja) | 2014-02-12 |
Family
ID=44877400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010067481A Expired - Fee Related JP5414060B2 (ja) | 2010-03-24 | 2010-03-24 | レベルコンバータ回路を備えたmosトランジスタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5414060B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11355119A (ja) * | 1998-06-05 | 1999-12-24 | Hitachi Ltd | Ecl−cmosレベル変換回路および制御信号発生回路 |
JP2000013212A (ja) * | 1998-06-22 | 2000-01-14 | Sony Corp | 入力回路 |
JP2002370348A (ja) * | 2001-06-15 | 2002-12-24 | Canon Inc | 記録ヘッド用基板、記録ヘッド並びに記録装置 |
JP3996070B2 (ja) * | 2003-02-06 | 2007-10-24 | 三菱電機株式会社 | レベルシフタ回路 |
-
2010
- 2010-03-24 JP JP2010067481A patent/JP5414060B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011199814A (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7683668B1 (en) | Level shifter | |
TWI497915B (zh) | 位準轉換電路及其操作方法 | |
JP6336831B2 (ja) | インタフェース回路、それを用いた半導体集積回路 | |
CN106899288B (zh) | 电平转换电路 | |
TWI737299B (zh) | 緩衝電路與緩衝方法 | |
US9250696B2 (en) | Apparatus for reference voltage generating circuit | |
US7671655B2 (en) | Level conversion circuit for a semiconductor circuit | |
KR100801031B1 (ko) | 레벨 쉬프팅 회로 및 레벨 쉬프팅 방법 | |
TWI719267B (zh) | 移位電路 | |
JP5215356B2 (ja) | レベルコンバータ回路 | |
US9787310B2 (en) | Level-shifter circuit for low-input voltages | |
CN109417606B (zh) | 一种可输出正负电压的电平转换器 | |
CN112019203B (zh) | 一种电平转换电路 | |
JP4386918B2 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
JP4724575B2 (ja) | レベル変換回路 | |
JP5414060B2 (ja) | レベルコンバータ回路を備えたmosトランジスタ回路 | |
TWI455484B (zh) | 電位轉換電路 | |
US9537469B2 (en) | CMOS level shifter with reduced high voltage transistor count | |
CN108206689B (zh) | 电平转换驱动电路 | |
TW201315151A (zh) | 位準偏移電路 | |
JP5414061B2 (ja) | パストランジスタを用いた論理回路、セレクター回路及び集積回路 | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
CN220156507U (zh) | 一种电平转换电路 | |
US8502559B2 (en) | Level translator | |
JP2013021498A (ja) | Cmos論理集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131007 |
|
TRDD | Decision of grant or rejection written | ||
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5414060 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |