JP5413367B2 - 半導体装置及び通信方法 - Google Patents
半導体装置及び通信方法 Download PDFInfo
- Publication number
- JP5413367B2 JP5413367B2 JP2010521630A JP2010521630A JP5413367B2 JP 5413367 B2 JP5413367 B2 JP 5413367B2 JP 2010521630 A JP2010521630 A JP 2010521630A JP 2010521630 A JP2010521630 A JP 2010521630A JP 5413367 B2 JP5413367 B2 JP 5413367B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- circuit
- signal
- timing
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、半導体装置及び通信方法に関し、特に異なるクロック周波数で動作する複数の回路間の通信技術に関する。
異なるクロック周波数で動作する複数の回路間や機能ブロック間の通信方式には、主に同期方式及び非同期方式の2種類がある。同期方式では、通信する2つの回路の各クロックの周波数比が1対整数(例えば、1:2,1:3,・・・等)又は整数対1(例えば、2:1,3:1,・・・等)であり、かつ2つのクロックの位相が等しいことが適用の条件である。すなわち、同期方式に基づく同期通信は、クロック同士が同期している回路間でのみ行うことができる通信方法である。
図10には、クロックAで動作する回路Aと、クロックBで動作する回路Bが、同期方式を用いて通信する半導体装置の例が開示されている。この例において、回路Aと回路Bは、通信要求信号Req、通信応答信号Ack及び通信データ信号Dataを用いて、回路Aから回路Bの方向でデータを通信する。
クロックAの周波数は、クロックBの整数倍(例えば、1倍,2倍,3倍,・・・等)である。クロックAとクロックBの分配遅延は、クロックツリー合成等の手法により、同等になるように設計される。また、クロックAとクロックB間は、隣接する通信タイミングでセットアップやホールドタイム制約を満足するようにタイミング設計される。
通信要求信号Reqは、回路Aから回路Bへの通信要求がある場合に、回路AがクロックAのタイミングで出力し、回路BがクロックBのタイミングで入力する信号である。通信応答信号Ackは、回路Bが受信可能な状態にあるか、または回路Aからの通信データを回路Bが正常に受理した場合に、回路BがクロックBのタイミングで出力し、回路AがクロックAのタイミングで入力する信号である。通信データ信号Dataは、回路Aから回路Bへの通信データを送る信号である。
カウンタ回路100は、クロックAとクロックBの周波数の比を示す周波数比情報101を参照して、回路Aが通信するタイミングを示す通信タイミング信号102を生成する。回路Aは、通信タイミング信号102を入力して、通信速度を回路Bの受信速度に合わせることにより、同期的な通信を実現する。
図11は、クロックAの周波数がクロックBの周波数の2倍であり、回路Aから回路Bへデータを送信する場合の動作を示すタイミング図である。このタイミング図は、クロックA、通信タイミング信号102、通信要求信号Req、通信データ信号Data、クロックB及び通信応答信号Ackをそれぞれ図示している。また、図において、クロックAの立ち上がりのタイミングを、それぞれ記号T0,T1,T2,・・・で示している。
クロックAの周波数はクロックBの周波数の2倍であるので、クロックAの2サイクルに1回、具体的には、タイミングT0、T2、T4、T6、T8において、クロックAとクロックBの位相(立ち上がりエッジ)が一致している。回路Aは、このクロックAとクロックBの位相が一致するタイミングを示す通信タイミング信号102を参照して、このクロックAとクロックBの位相が一致するタイミングのみで通信動作を行う。一方、回路BはクロックBの毎サイクルにおいて通信動作を行うので、回路Aと回路Bの通信速度が一致する。
より詳細には、クロックAとクロックBの位相が一致し、通信を行うタイミングで、通信タイミング信号102は値1となる。回路Aが内蔵するフリップフロップA1,A2,A3は、通信タイミング信号102をイネーブル入力(EN)に入力することで、通信タイミング信号102が値1となるタイミングのみで動作する。従って、回路Aは、この通信を行うタイミングで通信要求信号Req及び通信データ信号Dataを出力し、通信応答信号Ackを入力する。
クロックAの周波数がクロックBの整数倍である場合、通信タイミング信号102は、カウンタ回路100によって、容易に生成することができる。例えば、クロックAの周波数がクロックBのN倍(Nは整数)である場合、1からNまでカウントアップするカウント回路を用いて、Nサイクルに1回、通信タイミング信号102として値1を出力すればよい。
次に、具体的な通信動作を、図11を参照して説明する。まず、タイミングT0において、回路Aは、通信要求信号Reqとして値0を出力することによって、回路Bに対して通信要求がないことを通知する。一方、回路Bは、通信応答信号Ackとして値1を出力することによって、通信できる状態にあることを回路Aに対して通知する。また、回路Bは、回路AがタイミングT0において通信要求信号Reqとして出力した値0を入力し、回路Aからの通信要求がないと判断する。
次に、タイミングT2において、回路Aは、通信要求信号Reqとして値1を出力することにより、回路Bに対して通信要求があることを通知するとともに、送信するデータD0を通信データ信号Dataとして出力する。回路Bは、タイミングT2においてもタイミングT0から引き続き、通信応答信号Ackとして値1を出力する。
次に、タイミングT4において、回路Aは、回路BがタイミングT2において通信応答信号Ackとして出力した値1を入力し、通信要求およびそのデータD0が受理されたと判断する。その結果、回路Aは、通信要求信号Reqとして値0を出力し、回路Bに対してさらなる通信要求がないことを通知する。タイミングT4において、回路Bは、回路AがタイミングT2において通信要求信号Reqとして出力した通信要求を受理するとともに、通信データD0を受信する。その結果、回路Bは、通信応答信号Ackとして値0を出力し、これ以上通信を受信できる状態ではないことを回路Aに対して通知する。
次に、タイミングT6において、回路Aは、再び通信要求信号Reqに値1を出力することによって、回路Bに対して通信要求があることを通知するとともに、送信するデータD1を通信データ信号Dataとして出力する。回路Bは、再び通信応答信号Ackに値1を出力することで、通信を受信できる状態にあることを回路Aに通知する。
次に、タイミングT8において、回路Aは、タイミングT6で回路Bが通信応答信号Ackとして出力した値1を入力し、通信要求およびそのデータD1が回路Bに受理されたと判断する。その結果、回路Aは、通信要求信号Reqとして値0を出力し、回路Bにさらなる通信要求がないことを通知する。回路Bは、タイミングT6で回路Aが通信要求信号Reqとして出力した通信要求を受理するとともに、通信データD1を受信する。その結果、通信応答信号Ackとして値0を出力し、これ以上通信を受信できる状態ではないことを回路Aに通知する。
以上説明したように、送信側の回路Aと受信側の回路Bが、通信要求信号と通信要求信号を互いにやりとりを行う(ハンドシェイクを行う)ことによって同期的な通信を行うハンドシェイク型の同期通信方式は、オンチップ・バスなどに広く使われている。
一方、通信する2つの回路の各クロックの周波数比が1対整数や、整数対1ではない、あるいは2つのクロックの位相が等しくない回路間で行われる通信では、非同期方式が使用される。非同期方式を用いて通信すると、信号を出力するタイミングと信号を入力するタイミングとが非同期関係になり、信号が"0"と"1"との間を、ある時間揺らぐ状態になる可能性がある。この現象は、メタスタビリティ(metastablity)と呼ばれ、回路の誤動作の原因となる。メタスタビリティによる誤動作を防止するため、非同期方式では通常、同期化回路が用いられる(例えば、特許文献1)。
特許文献1に開示された技術では、第1のクロック信号に同期して所定の動作を行う第1の回路と、第2のクロック信号に同期して所定の動作を行う第2の回路との間に同期化回路を設けている。そして、この同期化回路は第1の回路の出力データを第1のクロック信号に同期してラッチし、ラッチした信号を第2のクロック信号に同期して出力している。
また、上記以外にもメタスタビリティによる誤動作を防止する技術が提案されている(例えば、特許文献2)。特許文献2に開示された技術では、データ入力信号とクロック入力信号の変化を検知し、セットアップ若しくはホールドタイムを満足しない場合にフリップフロップのデータ入力の信号を変更しないように制御して、メタスタビリティによる誤動作を防止している。
関連する技術における同期方式は、互いに通信する各機能ブロックのクロック周波数比が整数比、すなわち1対整数や整数対1に限定されるという問題があった。この制限は、通信する機能ブロック(回路)の数が増加するにつれて益々深刻になる。
さらに近年、消費電力の低減のために、各機能ブロック毎に周波数を動作時に動的に変更する動的周波数制御方式(DFS:Dynamic Frequency Scaling)が提案されている。しかしながら、各機能ブロックが設定できるクロック周波数が限定されていると、DFSの低電力化に対する効果が減少するという問題がある。
一方、上述した特許文献1の開示された非同期方式には、主に次に示す問題がある。
第1に、非決定性動作の問題がある。チップデバイスの特性ばらつきや動作環境等に依存して、クロックサイクルのレベルでの動作が非決定的(nondeterministic)になる。その結果、ハードウェア/ソフトウェアの検証・デバックやテストにかかるコストが増大してしまう。
第1に、非決定性動作の問題がある。チップデバイスの特性ばらつきや動作環境等に依存して、クロックサイクルのレベルでの動作が非決定的(nondeterministic)になる。その結果、ハードウェア/ソフトウェアの検証・デバックやテストにかかるコストが増大してしまう。
第2に、通信レイテンシが大きいという問題がある。同期化に要する遅延のために通信レイテンシが増加し、通信スループットが低下する。その結果、性能の低下や、それを補償するために面積・電力が増加してしまう。
第3に、メタスタビリティによる誤動作の可能性があり、この結果、信頼性が低下するという問題がある。これは、クロック周波数の増加や低電圧化や同期化を行う箇所の増加にともない益々悪化する。信頼性を向上するには、メタスタビリティを解消するための時間を十分に確保する必要があるが、その結果、同期化に要する遅延が益々増大し、通信レイテンシが増加する。
また、上述した特許文献2に開示された技術では、動作時にデータ入力信号とクロック入力信号の変化を検知し、セットアップ若しくはホールドタイムを満足しているか否かを判断するが、チップデバイスの特性ばらつきや動作環境等に依存してその判断基準が変動するため、クロックサイクルのレベルでの動作が非決定的になるという問題がある。
本発明は、かかる課題を解決するためになされたものであり、各回路において設定できるクロック周波数の自由度が大きく、動作が決定的で、通信レイテンシが小さく、信頼性の高い、回路間の通信が可能な半導体装置及び通信方法を提供することにある。
本発明の第1の半導体装置は、第2のクロック信号の周波数のM/N倍(Nは正整数,MはNより大きい正整数)である第1のクロック信号に基づいて処理を行う第1の回路と、前記第2のクロック信号に基づいて処理を行う第2の回路と、前記第1の回路が前記第2の回路に対する通信を行うタイミングを制御するための通信タイミング信号を生成する通信タイミング制御回路とを備え、前記通信タイミング制御回路は、第1のクロック信号と第2のクロック信号の周波数の比を設定する周波数比情報と、第1のクロック信号と第2のクロック信号の位相関係を示す位相関係情報によって決定される通信タイミング信号を生成するものである。
本発明の第2の半導体装置は、第2のクロック信号の周波数のM/N倍(Nは正整数,MはNより大きい正整数)である第1のクロック信号に基づいて処理を行う第1の回路と、前記第2のクロック信号に基づいて処理を行う第2の回路と、前記第1の回路が前記第2の回路に対する通信を行うタイミングを制御するための通信タイミング信号を生成する通信タイミング制御回路とを備え、前記通信タイミング制御回路は、前記第2の回路が行う一回の通信に対して、前記第1の回路が通信を一回行うように、前記通信タイミング信号を生成するものである。
本発明の第1の通信方法は、第2のクロック信号の周波数のM/N倍(Nは正整数,MはNより大きい正整数)である第1のクロック信号に基づいて処理を行う第1の回路と、前記第2のクロック信号に基づいて処理を行う第2の回路との間で通信を行う通信方法であって、第1のクロック信号と第2のクロック信号の周波数の比を設定する周波数比情報と、第1のクロック信号と第2のクロック信号の位相関係を示す位相関係情報に基づいて通信タイミング信号を生成するステップと、前記第1の回路が、生成された通信タイミング信号が指定するタイミングによって、前記第2の回路に対して通信を実行するステップを備えたものである。
本発明の第2の通信方法は、第2のクロック信号の周波数のM/N倍(Nは正整数,MはNより大きい正整数)である第1のクロック信号に基づいて処理を行う第1の回路と、前記第2のクロック信号に基づいて処理を行う第2の回路との間で通信を行う通信方法であって、前記第2の回路が行う一回の通信に対して、前記第1の回路が通信を一回行うように、前記通信タイミング信号を生成するステップと、前記第1の回路が、生成された通信タイミング信号が指定するタイミングによって、前記第2の回路に対して通信を実行するステップを備えたものである。
本発明によれば、各回路において設定できるクロック周波数の自由度が大きく、動作が決定的で、通信レイテンシが小さく、信頼性の高い、回路間の通信が可能な半導体装置及び通信方法を提供することができる。
発明の実施の形態1.
最初に、図1を用いて、本実施の形態1にかかる半導体装置の基本的な通信方法について説明する。図に示されるように、当該半導体装置は、クロックAで動作する回路Aと、クロックBで動作する回路Bを備えている。このとき、クロックAは、クロックBの周波数のM/N倍(Nは正整数,MはNより大きい正整数)の信号である。さらに、当該半導体装置は、回路Aが回路Bに対する通信を行うタイミングを制御するための通信タイミング信号を生成する通信タイミング制御回路50を備えている。
最初に、図1を用いて、本実施の形態1にかかる半導体装置の基本的な通信方法について説明する。図に示されるように、当該半導体装置は、クロックAで動作する回路Aと、クロックBで動作する回路Bを備えている。このとき、クロックAは、クロックBの周波数のM/N倍(Nは正整数,MはNより大きい正整数)の信号である。さらに、当該半導体装置は、回路Aが回路Bに対する通信を行うタイミングを制御するための通信タイミング信号を生成する通信タイミング制御回路50を備えている。
通信タイミング制御回路50は、クロックAとクロックBの周波数の比を設定する周波数比情報11と、クロックAとクロックBの位相関係を示す位相関係情報12によって決定される通信タイミング信号を生成する。好適には、通信タイミング制御回路50は、周波数比情報11と、位相関係情報12とを参照して、回路Bが行う一回の通信に対して、回路Aが通信を一回行うように、通信タイミング信号を生成する。
さらに、図2を用いて、本実施の形態1にかかる半導体装置の構成例を具体的に説明する。この半導体装置では、クロックAで動作する回路Aと、クロックBで動作する回路Bが、ハンドシェイク型の同期通信方式を用いて、回路Aから回路Bの方向でデータを通信する。図10に示した半導体装置における、カウンタ回路100を、本発明による通信タイミング制御回路50に置き換えたものに相当し、さらに、通信応答信号Ackの経路上に、本発明によるホールドタイム補償回路60を備えている。
回路Aは、クロックAがクロック入力に、通信タイミング制御回路50から出力された通信タイミング信号13がイネーブル入力(EN)にそれぞれ入力されるフリップフロップA1,A2,A3を備えている。フリップフロップA1は、通信要求信号Reqを出力し、フリップフロップA2は通信応答信号AckAを入力し、フリップフロップA3は通信データ信号Dataを出力する。
回路Bは、クロックBがクロック入力に入力されるフリップフロップB1,B2,B3を備えている。フリップフロップB1は、通信要求信号Reqを入力し、フリップフロップB2は通信応答信号AckBを出力し、フリップフロップB3は通信データ信号Dataを入力する。
図10を用いて説明した半導体装置の例では、通信する2つの回路の各クロックの周波数比が、1対整数や、整数対1に限定されていたが、本実施の形態1では、任意の整数比、例えば、3:2、2:5など、M対N(M,Nは整数)であってもよく、その場合でも、同期的な通信を可能とする。
本実施の形態1において、クロックAの周波数はクロックBの1以上の任意の有理数倍、すなわちM/N倍(M,Nは正の整数かつM≧N)である。この場合、クロックAとクロックBの周波数比はM:Nになる。クロックAとクロックBの分配遅延は、クロックツリー合成などにより、同等になるように設計される。また、クロックAとクロックB間は、一般的な同期回路と同様に、隣接する通信タイミング間でセットアップやホールドタイム制約を満足するようにタイミング設計される。
通信タイミング制御回路50は、クロックAとクロックBの周波数の比を示す周波数比情報11、およびクロックAとクロックBの位相関係を示す位相関係信号12を参照して、回路Aが通信するタイミングを回路Bの各通信タイミングに対して一つ選択し、そのタイミングを示す通信タイミング信号13を生成する。回路Aは、通信タイミング信号13を入力して、通信タイミング信号13が指示するタイミングでのみ通信を行う。一方、回路BはクロックBの毎サイクルにおいて通信動作を行うので、回路Aと回路Bの通信速度が一致し、同期的な通信が実現される。
ホールドタイム補償回路60は、クロックAとクロックBの周波数比が任意の整数比であるM対N(M,Nは整数)であっても、ハンドシェイク型の同期通信を実現するために設けられた回路である。ホールドタイム補償回路60は、クロックBで動作するフリップフロップから構成され、信号AckBをクロックBの1サイクル分だけ遅延させて、信号AckAとして出力する。
回路Aと回路Bは、通信要求信号Req、通信応答信号AckB, AckA及び通信データ信号Dataによって、回路Aから回路Bの方向でデータを送信する。ここで、通信要求信号Reqは、回路Aから回路Bへの通信要求がある場合に、回路AがクロックAのタイミングで出力し、回路BがクロックBのタイミングで入力する。通信応答信号AckBは、回路Bが受信可能な状態にあるか、回路Bが回路Aからの通信データを正常に受理した場合に、回路BがクロックBのタイミングで出力する。通信応答信号AckBは、ホールドタイム補償回路60により遅延処理され、通信応答信号AckAに変換される。通信応答信号AckAは、回路AによりクロックAのタイミングで入力される。通信データ信号Dataは、回路Aから回路Bへの通信データを送る信号である。
図3は、クロックAの周波数がクロックBの周波数の5/2倍であり、従ってクロックAとクロックBの周波数比が5:2である場合の、回路Aから回路Bへデータを送信する場合の動作を示すタイミング図である。図3では、クロックA、通信タイミング信号13、位相関係信号12、通信要求信号Req、通信データ信号Data、クロックB、通信応答信号AckB、および通信応答信号AckAを図示している。
クロックAとクロックBの周波数はM:Nの整数比であり、クロックAとクロックBの分配遅延は同等であるので、ある一定の周期でクロックAとクロックBの立ち上がりが一致するという性質がある。すなわち、クロックAは、Mサイクル毎にクロックBに対する位相関係が一巡(立ち上がりが一致)し、クロックBはNサイクル毎にクロックAに対する位相関係が一巡(立ち上がりが一致)する。
図3に示す例では、クロックAとクロックBの周波数比は5:2であるので、クロックAは5サイクルでクロックBとの位相関係が一巡し、クロックBは2サイクルでクロックAとの位相関係が一巡する。クロックAにおいて、クロックBと立ち上がりが一致するタイミングをT0,T0',T0'',・・・として、クロックBとの位相関係が一巡する5サイクルをそれぞれT0〜T4,T0'〜T4'',・・・で示している。同様に、クロックBにおいて、クロックAと立ち上がりが一致するタイミングをS0,S0',S0'',・・・として、クロックAとの位相関係が一巡する2サイクルをそれぞれS0〜S1,S0'〜S1',・・・で示している。
通信タイミング信号13は、回路Aが通信を行うタイミングで値1、それ以外で値0となる信号である。具体的には、タイミングT1、T4、T1'、T4'、T1''において値1、それ以外で値0になる。回路Aが内蔵するフリップフロップA1、A2,A3は、通信タイミング信号13をイネーブル入力(EN)に入力することで、通信タイミング信号13が値1となるタイミングのみで動作する。従って、回路Aは、この通信を行うタイミングで通信要求信号Req及び通信データ信号Dataを出力し、通信応答信号AckAを入力する。
通信タイミング信号13により選択される回路Aの通信タイミングは、回路Bの各通信タイミングに対して一つ選択されるものならばいずれでもよい。例えば、タイミングS0に対応するT1の代わりに、T0やT2を選択しても良い。同様に、タイミングS1に対応するT4の変わりに、T3を選択しても良い。いずれにしても、通常の同期回路と同様に、クロックAとクロックB間のセットアップやホールドタイム制約を満足するようにタイミング設計を行う必要があるので、タイミング設計が容易になるタイミングを選択しても良い。
位相関係信号12は、クロックAとクロックBの立ち上がりが一致するタイミング(タイミングT0,T0'、T0''、・・・)で値1、それ以外で値0になる信号であり、クロックAとクロックBの位相関係が一巡するタイミングを与える。位相関係信号12は、クロックAとクロックBを生成するクロック生成回路で容易に生成することができる。あるいは、位相比較回路によりクロックAとクロックBの位相を比較して、生成しても良い。
次に、具体的な通信動作を、図3を参照して説明する。
まず、回路Bの通信タイミングであるS0において、回路Bは、通信を受信できる状態にあるため、通信応答信号AckBとして値1を出力する。
まず、回路Bの通信タイミングであるS0において、回路Bは、通信を受信できる状態にあるため、通信応答信号AckBとして値1を出力する。
次に、回路Aの通信タイミングにあるT1において、回路Aは、通信要求信号Reqとして値1を出力することにより、回路Bに対して通信要求があることを通知するとともに、送信するデータD0を通信データ信号Dataとして出力する。
次に、回路Bの通信タイミングであるS1において、回路Bは、回路AがタイミングT1において通信要求信号Reqとして出力した通信要求を受理するとともに、通信データD0を受信する。その結果、回路Bは、これ以上通信を受信できる状態ではないことを回路Aに対して通知するため、タイミングS1において通信応答信号AckBとして値0を出力する。このタイミングにおいて、ホールドタイム補償回路60は、回路BよりタイミングS0で出力された通信応答信号AckBの値1を入力して、通信応答信号AckAとして値1を出力している。
次に、回路Aの通信タイミングにあるT4において、回路Aは、回路BがタイミングS0において通信応答信号AckBとして出力し、タイミングS1においてホールドタイム補償回路60が通信応答信号AckAに出力した値1を入力し、通信要求およびそのデータD0が受理されたと判断する。その結果、回路Aは、通信要求信号Reqとして値0を出力し、回路Bに対してさらなる通信要求がないことを通知する。
次に、回路Bの通信タイミングであるS0'において、回路Bは、再び通信を受信できる状態になり、通信応答信号AckBとして値1を出力する。このタイミングにおいて、ホールドタイム補償回路60は、回路BよりタイミングS1で出力された通信応答信号AckBの値0を入力して、通信応答信号AckAに値0を出力している。
次に、回路Aの通信タイミングにあるT1'において、回路Aは、再び通信要求信号Reqとして値1を出力することで、回路Bに対して通信要求があることを通知するとともに、送信するデータD1を通信データ信号Dataとして出力する。
次に、回路Bの通信タイミングであるS1'において、回路Bは、回路AがタイミングT1'において通信要求信号Reqとして出力した通信要求を受理するとともに、通信データD1を受信する。その結果、回路Bは、これ以上通信を受信できる状態ではないことを回路Aに通知するため、通信応答信号AckBとして値0を出力する。このタイミングにおいて、ホールドタイム補償回路60は、回路BよりタイミングS0'で出力された通信応答信号AckBの値1を入力して、通信応答信号AckAに値1を出力している。
次に、回路Aの通信タイミングにあるT4'において、回路Aは、回路BがタイミングS0'において通信応答信号AckBに出力し、ホールドタイム補償回路60がタイミングS1'において通信応答信号AckAとして出力した値1を入力し、通信要求およびそのデータD1が受理されたと判断する。その結果、回路Aは、通信要求信号Reqに値0を出力し、回路Bにさらなる通信要求がないことを通知する。
以上説明したように、本実施の形態1にかかる半導体装置によれば、クロックAとクロックBの周波数比が任意の整数比であっても、ハンドシェイク型の同期通信方式を用いて、回路Aから回路Bの方向でデータを通信することができる。
発明の実施の形態2.
本実施の形態2は、回路Bから回路Aの方向でデータを通信する半導体装置の構成例である。図4では、本実施の形態におけるクロックAで動作する回路Aと、クロックBで動作する回路Bが、ハンドシェイク型の同期通信方式を用いて、回路Bから回路Aの方向でデータを通信する半導体装置の例を示している。図2に示した回路Aから回路Bの方向でデータを通信する半導体装置と同一の構成要素には同一の符号を付してあり、以下では詳細な説明は省略する。
本実施の形態2は、回路Bから回路Aの方向でデータを通信する半導体装置の構成例である。図4では、本実施の形態におけるクロックAで動作する回路Aと、クロックBで動作する回路Bが、ハンドシェイク型の同期通信方式を用いて、回路Bから回路Aの方向でデータを通信する半導体装置の例を示している。図2に示した回路Aから回路Bの方向でデータを通信する半導体装置と同一の構成要素には同一の符号を付してあり、以下では詳細な説明は省略する。
回路Aと回路Bは、通信要求信号Req、通信応答信号AckA, AckB及び通信データ信号Dataにより、回路Bから回路Aの方向でデータを送信する。ここで、通信要求信号Reqは、回路Bから回路Aへの通信要求がある場合に、回路BがクロックBのタイミングで出力し、回路AがクロックAのタイミングで入力する。通信応答信号AckAは、回路Aが受信可能な状態にあるか、回路Aが回路Bからの通信データを正常に受理した場合に、回路AがクロックAのタイミングで出力する。通信応答信号AckAは、ホールドタイム補償回路60により遅延処理され、通信応答信号AckBに変換される。通信応答信号AckBは、回路BによりクロックBのタイミングで入力される。通信データ信号Dataは、回路Bから回路Aへの通信データを送る信号である。
図5は、クロックAの周波数がクロックBの周波数の5/2倍であり、従ってクロックAとクロックBの周波数比が5:2である場合の、回路Bから回路Aへデータを送信する場合の動作を示すタイミング図である。図5は、クロックA、通信タイミング信号13、位相関係信号12、通信応答信号AckB、AckA、クロックB、通信要求信号Req、通信データ信号Dataをそれぞれ図示している。
本実施の形態2にかかる半導体装置における具体的な通信動作を、図5を参照して説明する。
まず、回路Bの通信タイミングであるS0において、回路Bは、通信要求信号Reqとして値1を出力することにより、回路Aに対して通信要求があることを通知するとともに、送信するデータD0を通信データ信号Dataに出力する。このとき、ホールドタイム補償回路60は、通信応答信号AckAの値1を入力して、通信応答信号AckBに値1を出力している。
次に、回路Aの通信タイミングにあるT1において、回路Aは、回路BがタイミングS0において通信要求信号Reqとして出力した通信要求を受理するとともに、通信データD0を受信する。その結果、回路Aは、これ以上通信を受信できる状態ではないことを回路Bに通知するため、通信応答信号AckAとして値0を出力する。
次に、回路Bの通信タイミングであるS1において、回路Bは、ホールドタイム補償回路60がタイミングS0において通信応答信号AckBとして出力した値1を入力し、通信要求およびそのデータD0が受理されたと判断する。その結果、回路Bは、通信要求信号Reqとして値0を出力し、回路Aに対してさらなる通信要求がないことを通知する。このタイミングにおいて、ホールドタイム補償回路60は、タイミングT1における通信応答信号AckAの値0を入力して、通信応答信号AckBとして値0を出力している。
次に、回路Aの通信タイミングにあるT4において、回路Aは、再び通信を受信できる状態になり、通信応答信号AckAとして値1を出力する。
次に、回路Bの通信タイミングであるS0'において、回路Bは、再び通信要求信号Reqとして値1を出力することにより、回路Aに対して通信要求があることを通知するとともに、送信するデータD1を通信データ信号Dataに出力する。このタイミングにおいて、ホールドタイム補償回路60は、タイミングT4における通信応答信号AckAの値1を入力して、通信応答信号AckBとして値1を出力している。
次に、回路Aの通信タイミングにあるT1'において、回路Aは、回路BがタイミングS0'において通信要求信号Reqとして出力した通信要求を受理するとともに、通信データD1を受信する。その結果、回路Aは、これ以上通信を受信できる状態ではないことを回路Bに通知するため、通信応答信号AckAとして値0を出力する。
次に、回路Bの通信タイミングであるS1'において、回路Bは、回路AがタイミングT4において通信応答信号AckAとして出力し、ホールドタイム補償回路60がタイミングS0'において通信応答信号AckBとして出力した値1を入力し、通信要求およびそのデータD1が受理されたと判断する。その結果、回路Bは、通信要求信号Reqに値0を出力し、回路Aに対してさらなる通信要求がないことを通知する。
以上説明したように、本実施の形態2にかかる半導体装置によれば、クロックAとクロックBの周波数比が任意の整数比であっても、ハンドシェイク型の同期通信方式を用いて、回路Aから回路Bの方向と同様に、回路Bから回路Aの方向でもデータを通信することができる。
ホールドタイム補償回路に関する説明.
上述の発明の実施の形態1、2において用いられるホールドタイム補償回路60について、説明する。
上述の発明の実施の形態1、2において用いられるホールドタイム補償回路60について、説明する。
ハンドシェイク型の同期通信では、通信要求信号Reqと通信応答信号Ackを用いてハンドシェイクを行い、通信のフロー制御を行う。図11を参照して説明した背景技術によるハンドシェイク型の同期通信では、(1)送信側の回路が信号Reqに通信要求を出力、(2)受信側の回路が上記信号Reqに出力された通信要求を入力し、それを参照して信号Ackに通信応答を出力、(3)送信側の回路が上記信号Ackに出力された通信応答を入力、するまで、2回分の通信タイミングが経過することを前提としている。以下、この送信側の回路が通信要求を出力してから、通信応答を入力するまでの経過時間を、ハンドシェイク・レイテンシと表記する。
例えば、図11を用いて説明した通信動作では、(1)タイミングT2で、送信側の回路Aは信号Reqに通信要求を出力、(2)タイミングT4で、受信側の回路Bは上記通信要求を入力し、それを参照して信号Ackに通信応答を出力、(3)タイミングT6で、回路Aは上記通信応答を入力、する。すなわち、回路Aが通信要求を出力してから、通信応答を入力するまでのハンドシェイク・レイテンシは、タイミングT2〜T6の通信タイミング2回分である。
同様に、図3で説明した本実施形態1における通信動作では、(1)タイミングT1で、回路Aが通信要求を出力、(2)タイミングS1で、回路Bが上記通信要求を入力、通信応答を出力、(3)タイミングT1'で、回路Aが上記通信応答を入力、する。すわなち、ハンドシェイク・レイテンシは、タイミングT1〜T1'の通信タイミング2回分である。
ところが、周波数比が任意の整数比のクロック間の通信の場合、必ずしもクロック立ち上がりのタイミングが一致しない。そのため、ホールドタイム補償回路60などの手段を用いない場合、ハンドシェイク・レイテンシは、通信タイミング1回分の場合がある。その場合、正常にハンドシェイク動作が行われず、従って正常な通信が実現できないという問題がある。
例えば、図3で説明した本実施形態1における通信動作において、仮にホールドタイム補償回路60がないとした場合、(1)タイミングT1で、回路Aが通信要求を出力、(2)タイミングS1で、回路Bが上記通信要求を入力、通信応答を出力、(3)タイミングT4で、回路Aが上記通信応答を入力、する。すわなち、ハンドシェイク・レイテンシは、タイミングT1〜T4の通信タイミング1回分である。この場合、正常にハンドシェイク動作が行われず、従って正常な通信を行うことができない。
ホールドタイム補償回路60は、受信側回路の各通信タイミングでの出力を、送信側回路がその直後の通信タイミングで入力しないように補償(ホールドタイム補償)する機能をもつ。例えば、図3で説明した通信動作では、回路Aは、タイミングS1における回路Bの出力を、その直後のタイミングT4では入力せず、次のタイミングT1'で入力するように、ホールドタイム補償回路がホールドタイムを補償している。
以上、説明したように、ハンドシェイク・レイテンシが通信タイミング2回分であることを前提にしたハンドシェイク型の同期通信を、周波数比が任意の整数比のクロック間において実現する場合には、ホールドタイム補償回路が必要となる。
一方、通信側回路から受信側回路へ一方的にデータを送信する場合など、ハンドシェーク動作による通信のフロー制御を行わない場合は、ホールドタイム補償回路60は必ずしも必要ではなく、省略してもよい。
また、送信側の回路が通信要求を出力してから、通信応答を入力するまで、1回分の通信タイミングが経過することを前提とした別のハンドシェイク方式に基づいて通信を行う場合は、ホールドタイム補償回路60は必ずしも必要ではなく、省略してもよい。
また、本実施形態では、ホールドタイム補償回路を通信応答信号Ackの経路上に設置したが、図6に示されるように、通信要求信号Req上に設置することで、ハンドシェイク・レイテンシが通信タイミング2回分になるようにしてもよい。この場合、同方向の信号である信号Data上にもホールドタイム補償回路71,72を設置して、信号Reqと信号Dataのタイミングを合わせる必要がある。この場合、通信データ信号Dataは、通常、多ビット幅の信号であるため、必要なホールドタイム補償回路の規模が大きくなる。また、通信要求および通信データが受信回路に到着するのが遅れるので、通信レイテンシが大きくなる。
それに対して、通信応答信号である信号Ackは通常1ビット幅の信号なので、本実施形態1,2によれば、必要なホールドタイム補償回路の規模が小さく、また通信レイテンシが増大するという問題もない。
また、本実施形態では、ホールドタイム補償回路60をクロックBで駆動されるフリップフロップで構成したが、ハンドシェイク・レイテンシが通信タイミング2回分になるのであれば、別の構成でもよい。例えば、図7に示されるように、信号Ack上にバッファ回路80を挿入することで、受信側回路の各通信タイミングでの出力を、送信側回路がその直後の通信タイミングで入力しないようにホールドタイム補償して、ハンドシェイク・レイテンシを通信タイミング2回分にしてもよい。
通信タイミング制御回路に関する説明.
本実施の形態1、2において用いられる通信タイミング制御回路50について図面を参照して説明する。
クロックの周波数比が1対整数や整数対1の場合は、通信タイミングが周期的であるため、通信タイミング信号をカウンタ回路により容易に生成することができる。一方、周波数比が任意の整数比の場合は、その周波数比に応じて通信タイミングが複雑に変わるので、通信タイミング信号13をカウンタ回路で生成することは困難である。
本実施の形態1、2において用いられる通信タイミング制御回路50について図面を参照して説明する。
クロックの周波数比が1対整数や整数対1の場合は、通信タイミングが周期的であるため、通信タイミング信号をカウンタ回路により容易に生成することができる。一方、周波数比が任意の整数比の場合は、その周波数比に応じて通信タイミングが複雑に変わるので、通信タイミング信号13をカウンタ回路で生成することは困難である。
図8は、通信タイミング制御回路50の構成例である。通信タイミング制御回路50は、クロックAのタイミングで動作し、周波数比情報11、および位相関係信号12を参照して、通信タイミング信号13をクロックAのサイクル毎に生成する。上記周波数比情報11は、クロックAとクロックBの周波数比M:NのMの値を示す信号Mと、Nの値を示す信号Nから構成される。
通信タイミング制御回路50は、テーブル回路51、カウンタ回路52、から構成される。カウンタ回路52は、クロックAのタイミングで動作し、周波数比情報11を構成する信号Mを参照して、クロックAとクロックBの位相関係が一巡するサイクル数を繰り返してカウントし、その値をカウンタ値55に出力する。
テーブル回路51は、複数のテーブルデータ56から構成され、周波数比、およびクロックAとクロックB間の相対的な位相関係ごとに、通信タイミング信号13の値をテーブル形式で保持する。本例において、周波数比は、信号Mおよび信号Nから構成される周波数比情報11で与えられる。クロックAとクロックB間の相対的な位相関係は、カウンタ値55で与えられる。すなわち、テーブル回路51は、入力する信号M、信号N、カウンタ値55、を参照して、通信タイミング信号13を、クロックAのサイクル毎に出力する。
次に図9を参照して、本例における通信タイミング制御回路50の動作について説明する。図9は、図3または図5で示したクロックAとクロックBの周波数比が5:2である場合の、通信タイミング制御回路50の動作を示すタイミング図である。図9は、クロックA、位相関係信号12、カウンタ値55、テーブルデータ56が保持する値、通信タイミング信号13、クロックB、を図示している。
位相関係信号12は、クロックAとクロックBの立ち上がりが一致するタイミング(T0,T0',T0'',・・・)で値1、それ以外で値0になる信号であり、クロックAとクロックBの位相関係が一巡するタイミングを与える。
カウンタ回路52は、位相関係信号12の値が1となるタイミングで値0となり、その後、クロックAとクロックBの位相関係が一巡する5サイクル分を繰り返してカウントする。その値をカウンタ値55として0〜4まで図示しており、タイミングT0〜T4,T0'〜T4',・・・と対応している。すわなち、タイミングT0で値0、タイミングT1で値1、タイミングT4で値4となり、再びタイミングT0'で値0になる。すなわち、カウンタ回路52は、クロックAとクロックB間の相対的な位相関係を、カウンタ値55として出力する。
テーブルデータ56は、そのサイクルが通信タイミングである場合は値1、そうでない場合は値0を保持しており、その値を通信タイミング信号13として出力する。具体的には、カウンタ値55が値1および値4の場合は値1、それ以外の場合は値0を、通信タイミング信号13として出力する。
図9では、クロックAとクロックBの周波数比が5:2である場合の動作例を示したが、その他の場合であっても、周波数比、およびクロックAとクロックB間の相対的な位相関係ごとに、テーブルデータ56の値を適切に設定することで、周波数比が任意の整数比であっても、通信タイミング信号13を適切に生成することができる。具体的には、通信対象の回路(回路B)の各通信タイミングに対して、通信タイミング信号を参照する回路(回路A)の通信タイミングを一つ選択するように、テーブルデータ56の値を設定すればよい。
また、図9の例では、周波数比情報11を構成する信号M、および信号Nの値はそれぞれ一定であったが、テーブル回路51がそれらの値に対応するテーブルデータ56を保持する範囲内であれば、適宜動作中に変更することもできる。
また、本例では、周波数比情報11は、信号Mと信号Nから構成されるとしたが、クロックAとクロックBの周波数比を設定できるものであれば、別の形式であっても良い。
以上説明したように、本実施の形態1、2にかかる半導体装置では、設計時に予め想定する範囲内で、各コアのクロック周波数を自由に設定することが可能であり、そのクロックにより同期的に通信しているため、動作が決定的で、通信レイテンシが小さく、信頼性の高い、回路(機能ブロック)間通信を実現することができる。また、これにより、非同期方式で問題となるメタスタビリティ問題を回避し、動作がサイクルレベルで確定的で、かつ低レイテンシ、低スループットの回路(機能ブロック)間通信を実現することができる。
その他の実施の形態.
発明の実施の形態1、2における通信タイミング制御回路は、クロックAとクロック信号Bの周波数の比を設定する周波数比情報と、クロックAとクロックBの位相関係を示す位相関係情報とを参照して、回路Bが行う一回の通信に対して回路Aが通信を一回行うように通信タイミング信号を生成するようにしたが、これに限られない。例えば、通信タイミング信号は、当該周波数比情報と位相関係情報によって決定するものであればよく、情報として通信タイミング制御回路に対して周波数比情報と位相関係情報が入力されなくてもよい。さらには、通信タイミング信号は、当該周波数比情報と位相関係情報によって決定するものでなくとも、結果として、回路Bが行う一回の通信に対して回路Aが通信を行うようものである場合には、上述の本発明の効果を奏することができる。
発明の実施の形態1、2における通信タイミング制御回路は、クロックAとクロック信号Bの周波数の比を設定する周波数比情報と、クロックAとクロックBの位相関係を示す位相関係情報とを参照して、回路Bが行う一回の通信に対して回路Aが通信を一回行うように通信タイミング信号を生成するようにしたが、これに限られない。例えば、通信タイミング信号は、当該周波数比情報と位相関係情報によって決定するものであればよく、情報として通信タイミング制御回路に対して周波数比情報と位相関係情報が入力されなくてもよい。さらには、通信タイミング信号は、当該周波数比情報と位相関係情報によって決定するものでなくとも、結果として、回路Bが行う一回の通信に対して回路Aが通信を行うようものである場合には、上述の本発明の効果を奏することができる。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、2008年7月23日に出願された日本出願特願2008−190081を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、半導体装置及び通信方法、特に異なるクロック周波数で動作する複数の回路間の通信技術に適用することができる。
11 周波数比情報
12 位相関係信号
13 通信タイミング信号
50 通信タイミング制御回路
51 テーブル回路
52 カウンタ回路
55 カウンタ値
56 テーブルデータ
60 ホールドタイム補償回路
100 カウンタ回路
101 周波数比情報
102 通信タイミング信号
12 位相関係信号
13 通信タイミング信号
50 通信タイミング制御回路
51 テーブル回路
52 カウンタ回路
55 カウンタ値
56 テーブルデータ
60 ホールドタイム補償回路
100 カウンタ回路
101 周波数比情報
102 通信タイミング信号
Claims (10)
- 第2のクロック信号の周波数のM/N倍(Nは正整数,MはNより大きい正整数)である第1のクロック信号に基づいて処理を行う第1の回路と、
前記第2のクロック信号に基づいて処理を行う第2の回路と、
前記第1のクロック信号と前記第2のクロック信号の周波数の比を設定する周波数比情報と、前記第1のクロック信号と前記第2のクロック信号の位相関係を示す位相関係情報とに基づき、前記第1の回路と前記第2の回路との間の通信タイミングを制御するための通信タイミング信号を生成する通信タイミング制御回路と、
前記第1の回路または前記第2の回路のうちのいずれか一方のデータ送信側の回路が他方のデータ受信側の回路に対して通信要求をする際に送信する通信要求信号及び通信データを転送する通信データ信号に、または、前記データ受信側の回路が前記通信要求信号を受理した際に前記データ送信側の回路に対して送信する通信応答信号に、遅延を付加するホールドタイム補償回路と、
を備える半導体装置。 - 前記通信タイミング制御回路は、第1のクロック信号と第2のクロック信号の周波数の比を設定する周波数比情報と、第1のクロック信号と第2のクロック信号の位相関係を示す位相関係情報とを参照して、前記第2の回路が行う一回の通信に対して、前記第1の回路が通信を一回行うように、前記通信タイミング信号を生成することを特徴とする請求項1記載の半導体装置。
- 前記ホールドタイム補償回路は、前記通信応答信号を、前記データ送信側の回路がその直後の通信タイミングにおいて入力しないように、前記通信応答信号に遅延を付加することを特徴とする請求項1または2に記載の半導体装置。
- 前記ホールドタイム補償回路は、前記第2のクロック信号で駆動されるフリップフロップ回路によって構成されることを特徴とする請求項1、2、5いずれかに記載の半導体装置。
- 前記通信タイミング制御回路は、前記第1のクロック信号のタイミングにおいて、前記正整数Mまで繰り返しカウントして、前記第1のクロック信号と前記第2のクロック信号の相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記通信タイミング信号を生成することを特徴とする請求項1、2、5、6いずれかに記載の半導体装置。
- 前記通信タイミング制御回路は、少なくとも前記周波数比情報と前記カウント値の組合せごとに、通信のタイミングであるか否かを示すデータを予めテーブル回路で保持し、入力されたこれら組合せに応じて前記テーブル回路から出力されたデータを前記通信タイミング信号として出力することを特徴とする請求項7記載の半導体装置。
- 第2のクロック信号の周波数のM/N倍(Nは正整数,MはNより大きい正整数)である第1のクロック信号に基づいて処理を行う第1の回路と、前記第2のクロック信号に基づいて処理を行う第2の回路との間で通信を行う通信方法であって、
第1のクロック信号と第2のクロック信号の周波数の比を設定する周波数比情報と、第1のクロック信号と第2のクロック信号の位相関係を示す位相関係情報に基づいて通信タイミング信号を生成し、
生成された前記通信タイミング信号が指定するタイミングで、前記第1の回路と前記第2の回路との間の通信を実行し、
前記第1の回路または前記第2の回路のうちのいずれか一方のデータ送信側の回路が他方のデータ受信側の回路に対して通信要求をする際に送信する通信要求信号及び通信データを転送する通信データ信号に、または、前記データ受信側の回路が前記通信要求信号を受理した際に前記データ送信側の回路に対して送信する通信応答信号に、遅延を付加する、通信方法。 - 前記通信タイミングを生成するに際して、第1のクロック信号と第2のクロック信号の周波数の比を設定する周波数比情報と、第1のクロック信号と第2のクロック信号の位相関係を示す位相関係情報とを参照して、前記第2の回路が行う一回の通信に対して、前記第1の回路が通信を一回行うように、前記通信タイミング信号を生成することを特徴とする請求項9記載の通信方法。
- 前記通信応答信号を、前記データ送信側の回路がその直後の通信タイミングにおいて入力しないように、前記通信応答信号に遅延を付加することを特徴とする請求項9または10に記載の通信方法。
- 前記第1のクロック信号のタイミングにおいて、前記正整数Mまで繰り返しカウントして、前記第1のクロック信号と前記第2のクロック信号の相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記通信タイミング信号を生成することを特徴とする請求項9、10、13いずれかに記載の通信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010521630A JP5413367B2 (ja) | 2008-07-23 | 2009-04-14 | 半導体装置及び通信方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008190081 | 2008-07-23 | ||
JP2008190081 | 2008-07-23 | ||
PCT/JP2009/057493 WO2010010745A1 (ja) | 2008-07-23 | 2009-04-14 | 半導体装置及び通信方法 |
JP2010521630A JP5413367B2 (ja) | 2008-07-23 | 2009-04-14 | 半導体装置及び通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010010745A1 JPWO2010010745A1 (ja) | 2012-01-05 |
JP5413367B2 true JP5413367B2 (ja) | 2014-02-12 |
Family
ID=41570213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010521630A Active JP5413367B2 (ja) | 2008-07-23 | 2009-04-14 | 半導体装置及び通信方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8576967B2 (ja) |
JP (1) | JP5413367B2 (ja) |
WO (1) | WO2010010745A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07306827A (ja) * | 1994-05-10 | 1995-11-21 | Intel Corp | P/q整数比関係を有する周波数で動作するディジタル装置間で同期データ伝送を行うための方法および装置 |
WO2006030904A1 (ja) * | 2004-09-16 | 2006-03-23 | Nec Corporation | 半導体装置、及び通信制御方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0645880A (ja) | 1992-07-23 | 1994-02-18 | Nec Ic Microcomput Syst Ltd | ディレイ型フリップフロップ回路 |
JP2003273847A (ja) | 2002-03-18 | 2003-09-26 | Seiko Epson Corp | ディジタル信号処理回路及びそれを用いた半導体装置、並びに半導体装置の設計方法 |
EP1347355B1 (en) * | 2002-03-22 | 2007-01-03 | STMicroelectronics S.r.l. | Frequency converter for interconnect buses |
US7417474B1 (en) * | 2005-12-23 | 2008-08-26 | Marvell International Ltd. | Clock frequency division methods and circuits |
JPWO2008032701A1 (ja) * | 2006-09-13 | 2010-01-28 | 日本電気株式会社 | クロック調整回路と半導体集積回路装置 |
US7560962B2 (en) * | 2006-12-12 | 2009-07-14 | Texas Instruments Incorporated | Generating an output signal with a frequency that is a non-integer fraction of an input signal |
US7656234B2 (en) * | 2007-10-19 | 2010-02-02 | Advantest Corporation | Circuit and oscillating apparatus |
US8051320B2 (en) * | 2007-12-12 | 2011-11-01 | Mips Technologies, Inc. | Clock ratio controller for dynamic voltage and frequency scaled digital systems, and applications thereof |
US7882474B2 (en) * | 2008-03-17 | 2011-02-01 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | Testing phase error of multiple on-die clocks |
US8160117B1 (en) * | 2008-04-08 | 2012-04-17 | Texas Instruments Incorporated | Line rate spread spectrum clock generator for use in line imaging systems |
US8422619B2 (en) * | 2008-10-29 | 2013-04-16 | Nec Corporation | Clock frequency divider circuit, clock distribution circuit, clock frequency division method, and clock distribution method |
-
2009
- 2009-04-14 US US12/737,195 patent/US8576967B2/en active Active
- 2009-04-14 WO PCT/JP2009/057493 patent/WO2010010745A1/ja active Application Filing
- 2009-04-14 JP JP2010521630A patent/JP5413367B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07306827A (ja) * | 1994-05-10 | 1995-11-21 | Intel Corp | P/q整数比関係を有する周波数で動作するディジタル装置間で同期データ伝送を行うための方法および装置 |
WO2006030904A1 (ja) * | 2004-09-16 | 2006-03-23 | Nec Corporation | 半導体装置、及び通信制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010010745A1 (ja) | 2012-01-05 |
US20110089981A1 (en) | 2011-04-21 |
US8576967B2 (en) | 2013-11-05 |
WO2010010745A1 (ja) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4998699B2 (ja) | 半導体装置、及び通信制御方法 | |
US20100322365A1 (en) | System and method for synchronizing multi-clock domains | |
WO2010050097A1 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
US7496779B2 (en) | Dynamically synchronizing a processor clock with the leading edge of a bus clock | |
US8132036B2 (en) | Reducing latency in data transfer between asynchronous clock domains | |
JPWO2009014182A1 (ja) | データ転送装置およびデータ転送方法 | |
US7500132B1 (en) | Method of asynchronously transmitting data between clock domains | |
US6640277B1 (en) | Input staging logic for latching source synchronous data | |
JP5413367B2 (ja) | 半導体装置及び通信方法 | |
KR100580179B1 (ko) | 동시 변경 출력을 감소시키기 위한 방법 및 집적 회로 장치 | |
KR101046730B1 (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
JP5315882B2 (ja) | 半導体装置及び通信方法 | |
JP6512640B1 (ja) | 非同期fifo回路 | |
WO2009069094A1 (en) | Method and device for routing data between components | |
JP2005109955A (ja) | 非同期通信回路 | |
JP5378765B2 (ja) | データ転送システム | |
KR100949272B1 (ko) | 반도체 소자와 그의 구동 방법 | |
CN108268087B (zh) | 半导体装置、半导体***和操作半导体装置的方法 | |
JP2004185297A (ja) | 同期式回路およびインタフェース回路 | |
US20110057702A1 (en) | Changing an operating performance point | |
JP3709355B2 (ja) | クロック同期化システム、及びその方法 | |
CN114546030A (zh) | 芯片的时钟设计方法、芯片、装置及相关设备 | |
JPH11345053A (ja) | 情報処理装置 | |
Mekie et al. | Interfaces for Rationally clocked Globally Asynchronous Locally Synchronous (GALS) systems | |
JP2006252360A (ja) | ディジタル回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5413367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |