JP5413035B2 - 多層配線基板の製造方法、積層化多層配線基板 - Google Patents

多層配線基板の製造方法、積層化多層配線基板 Download PDF

Info

Publication number
JP5413035B2
JP5413035B2 JP2009181079A JP2009181079A JP5413035B2 JP 5413035 B2 JP5413035 B2 JP 5413035B2 JP 2009181079 A JP2009181079 A JP 2009181079A JP 2009181079 A JP2009181079 A JP 2009181079A JP 5413035 B2 JP5413035 B2 JP 5413035B2
Authority
JP
Japan
Prior art keywords
substrate
conductive layer
wiring board
multilayer wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009181079A
Other languages
English (en)
Other versions
JP2011035212A (ja
Inventor
康博 石井
裕介 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009181079A priority Critical patent/JP5413035B2/ja
Publication of JP2011035212A publication Critical patent/JP2011035212A/ja
Application granted granted Critical
Publication of JP5413035B2 publication Critical patent/JP5413035B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、3次元積層用の半導体デバイス,半導体デバイス搭載用の多層配線基板の製造方法、積層化多層配線基板に関する。
近年、電子機器の高性能、高機能、小型、薄型化への要求が高まってきている。これに応じて、半導体デバイス内で2次元的に配置していた半導体素子を、3次元的に積層することで、半導体デバイスの大幅な実装面積の削減や、半導体素子間の配線長の削減をすることができ、小型化だけでなく性能や機能面でも向上させることを実現している。
半導体素子の3次元積層は、金やアルミのワイヤボンディング技術によって行われている。しかし、半導体素子を積層する場合、半導体素子上に形成する外部接続用端子は、半導体素子外周部にしか形成できない制限があること、また積層数が増えるにつれて、積層する半導体素子を小さくする必要があるため、半導体素子を積層した半導体デバイスは、下段から上段に向かって半導体デバイスのサイズが小さくなるピラミッド形状となり、半導体素子形状の制限があった。
一方、半導体デバイスの外部接続用端子同士を接続するフリップチップ接続技術では、ワイヤボンディング技術で積層し接続した場合に比べて、配線長を大幅に削減することができる。しかしながら、フリップチップ接続技術では、2つの半導体素子での接続に制限される。
ワイヤボンディング技術とフリップチップ接続技術とを融合させて、3つ以上の半導体素子を積層化することもできるが、この場合も、半導体素子の積層数や半導体素子を積層化した半導体デバイスの形状には制限を受ける問題があった。
これらに対し、半導体素子に基板を貫通する貫通配線を形成し、半導体素子同士を3次元積層して、これらを貫通配線を介して電気的に接続させる手法がある。この手法では、ワイヤボンディング技術に比べて配線長を短くすることができ、またフリップチップ接続技術よりも半導体素子を多層に積層することができ、小型で高性能な半導体デバイスを提供することができる。
貫通配線を形成する製造方法としては、基板上面あるいは基板下面からめっき法によって形成する方法がある。基板に貫通孔あるいは凹部を形成した後に、基板上面より、スパッタ法やCVD法(化学気相堆積法)により給電層を形成し、電解めっき法により金属めっきを形成して、貫通孔あるいは基板凹部を埋め込み貫通配線を形成できる。
しかしながら、電解めっき工程にて、めっき液中で発生した気泡を巻き込み、あるいは電解めっき法での給電層となる基板上面側で優先的にめっきが成長してしまい、貫通配線内部に空隙を巻き込んでしまう問題があった。
貫通配線を形成する他の製造方法として、基板下面より金属めっきを成長させて、基板に形成した貫通孔を埋め込むボトムアップめっき法がある。この方法では、基板下面より金属めっきを堆積させるために、空隙の形成を抑制することができる。
ところで、この方法では、基板上面の配線層と接続させるために貫通孔を金属めっきで堆積させて貫通配線層を形成する。この後、基板上面の配線と貫通電極とを電気的に接続する必要があるが、金属めっきを成長させて形成した外部接続用端子は、その表面形状に凹凸が生じる。このため、3次元積層用に外部接続端子の先端部を平坦にする必要があった。
この外部接続端子の平坦化工程を簡略化する技術として、例えば特許文献1では基板上面に給電層あるいは配線層を設け、基板下面から成長した金属めっきが給電層あるいは配線層に接続して電流密度の低下することを利用してめっき成長速度を低下させて、研磨工程なしに接続端子の平坦度を向上させる製造方法を開示している。
特開2006−332346号公報
しかしながら、下面から成長した金属めっきと、基板上面にある給電層あるいは配線層とを電気的に接続するタイミング、あるいは金属めっきで形成する外部接続端子を含む配線層のパターン形状や配線密度によっては、基板面内での金属めっき成長のばらつきが生じ、結果として外部接続端子及び配線層を平坦にできないという問題があった。
その結果、外部接続端子や配線層を平坦にするための研磨工程が必要となり、作業工数の増加によるコストアップ、生産効率の低下を招いてしまう。
そこでなされた本発明の目的は、外部接続端子や配線層パターンに依存することなく、研磨工程を省略しながらも平坦な外部接続端子を形成して、製造コスト低減、生産効率向上を図ることのできる多層配線基板の製造方法、積層化多層配線基板を提供することにある。
本発明は、上記課題を解決するため、以下の手段を採用する。
すなわち、本発明は、基板を貫通する貫通配線を有する多層配線基板の製造方法であって、基板貫通孔を有する前記基板の一面側の第一の導電層上に支持基板を設ける工程と、前記基板の他面側に第二の導電層を有する基材を設ける工程と、前記第二の導電層を給電層としためっきを施すことで、前記第二の導電層よりめっき成長させて、前記基板貫通孔内に金属めっきからなる貫通配線を形成する工程と、を備え、前記貫通配線を形成する工程では、めっき成長により形成される前記貫通配線の先端部が、前記支持基板の下面に突き当たることで平坦化され、前記第一の導電層上に前記支持基板を設けるに際し、前記前記第一の導電層上に接着層を形成し、当該接着層上に前記支持基板を接着することを特徴とする。

本発明によれば、第二の導電層よりめっき成長させて基板貫通孔内に金属めっきからなる貫通配線を形成するに際し、めっき成長により形成される貫通配線の先端部が、支持基板の下面に突き当たることで平坦化される。これにより、外部接続端子や配線層パターンに依存することなく、研磨工程を省略しながらも先端形状が平坦な外部接続端子を形成することができる。その結果、製造コスト低減、生産効率向上を図ることが可能となる。
本発明の第一の実施形態における多層配線基板の製造工程の流れを示す断面図である。 図1に続く工程の流れを示す断面図である。 図2に続く工程の流れを示す断面図である。 図3に続く工程の流れを示す断面図である。 本発明の第二の実施形態における多層配線基板の製造工程の流れを示す断面図である。 図5に続く工程の流れを示す断面図である。 図6に続く工程の流れを示す断面図である。 本発明の第三の実施形態における多層配線基板の製造工程の流れを示す断面図である。 図8に続く工程の流れを示す断面図である。 図9に続く工程の流れを示す断面図である。 本発明の第四の実施形態における多層配線基板の製造工程の流れを示す断面図である。 図11に続く工程の流れを示す断面図である。 図12に続く工程の流れを示す断面図である。 図13に続く工程の流れを示す断面図である。 本発明の第五の実施形態における積層化した多層配線基板を示す断面図である。
以下に、本発明の望ましい実施の形態を説明する。以下の説明は本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のために、以下の記載及び図面は、適宜、省略及び簡略化が為されている。また、説明の明確化のため、必要に応じて重複説明は省略されている。なお、各図において、同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略されている。
(第一の実施形態)
図1〜図4に示すように、本発明の実施形態に係る第一の多層配線基板の製造方法では、基板100上面に第一の導電層110を形成する工程と、基板100と第一の導電層110に基板貫通孔101を形成する工程と、第一の導電層110上に支持基板200を設ける工程と、前記基板100下面に第二の導電層120を有する基材130を設ける工程と、前記第二の導電層120を給電層とし前記第二の導電層120よりめっき成長させた金属めっきからなる外部接続端子300および第一の配線層350の表面形状が、前記支持基板200の下面によって平坦化される工程と、を有して構成されている。
さて、以下において、上記のような第一の多層配線基板の製造方法について詳述する。
まず、図1(a)に示すように、基板100として、シリコン基板を用いることができる。基板100表面には、シリコン酸化膜が形成されていてもよい。
このような基板100を洗浄後、DCスパッタ装置内に導入し、DCスパッタ装置内が予め定めた真空度に達した後に、基板100全面に、第一の導電層110を形成する。第一の導電層110は、例えばTi、Cuの順に積層成膜することで形成できる。ここでCuは電解めっきを行うときの給電層となり、Tiは、基板100上と給電層であるCuとの密着を高める為の密着層を形成する。密着層は、Tiに限定されることはなく、例えばTa、Cr、Mo、Al、Ni、W、これらを含む化合物としてもよい。
次に、図1(b)に示すように、第一の導電層110上にレジストを全面に形成し、フォトリソグラフィー法により予め定めた形状のレジストパターン400を形成する。レジストパターン400は基板100に形成する基板貫通孔101を形成するためのマスクであり、その加工工程に耐性があれば、レジストパターン400としてドライフィルムレジストを形成してもよく、またスクリーン印刷法によって予め定めた形状のレジストパターン400を形成してもよい。
続いて、図1(c)に示すように、基板100をエッチャー装置に導入し、レジストパターン400面より、ボッシュプロセスによって、基板100および第一の導電層110に、基板貫通孔101を形成するとともに、形成した基板貫通孔101側面にシリコン酸化膜からなる基板絶縁層102を形成する。
この後、レジストパターン400を除去し、さらに酸素プラズマ処理により表面を清浄にする。
続いて、図1(d)に示すように、その後、再度フォトリソグラフィー法により予め定めた形状のレジストパターン410を形成する。ここでレジストパターン410の厚みは後に形成するめっき厚みとする。またレジストパターン410として、ドライフィルムレジストを形成してもよく、またスクリーン印刷法によって予め定めた形状のレジストパターン410を形成してもよい。
そして、図2(a)に示すように、レジストパターン410上に、支持基板貫通孔210を有する支持基板200を乗せる。支持基板200として、例えばガラス基板を用いることができる。ここで基板貫通孔210は後のめっき工程でめっき液を通すための貫通孔であり、少なくとも1つ以上あることが好ましい。
レジストパターン410上に支持基板200を載せた後は、これを加熱加圧することで、レジストパターン410を接着層として基板100と支持基板200とを接着させ、固定する。
次いで、図2(b)に示すように、基板100の裏面に、例えばエポキシ樹脂からなる接着層を形成した後に、第二の導電層120を有する基材130を貼り合わせ、窒素雰囲気中で加熱硬化することで、基板100と第二の導電層120とを接着させ、固定する。ここで接着層は基板貫通孔101を除く基板100裏面に形成されていればよく、感光性を有する熱硬化性の樹脂を露光および現像処理によって形成してもよく、またスクリーン印刷法により予め定めた場所にだけに形成してもよい。また第二の導電層120としては、例えば、5μm厚のCuめっきおよび100nm厚の窒化チタンの積層膜を用いることができる。また基材130としては、例えば0.5mm厚のガラスを用いることができる。ここで、第二の導電層120は、電解めっき工程で給電することができればCuでなくてもよく、また第二の導電層120に凹凸部、例えば基板貫通孔101に対応した凸部を有していてもよい。また、第二の導電層120の各層の厚さや基材130の厚さは、一例に過ぎず、適宜他の厚さとすることができる。
さて、上記接着層としてのエポキシ樹脂を硬化した後、酸素プラズマによりエポキシ樹脂残渣を除去し、基板貫通孔101から第二の導電層120を露出させる。
そして、図2(c)に示すように、第二の導電層120を給電層として、電解Cuめっきにより第二の導電層120より金属めっきを成長させ、貫通配線320を形成する。図3(a)に示すように、貫通配線320の先端の金属めっきが第一の導電層110と電気的に接続すると、この後に、第一の導電層110よりCuめっきが成長し、外部接続端子300、第一の配線層350が形成される。
外部接続端子300、第一の配線層350が成長して支持基板200に接触すると、外部接続端子300、第一の配線層350は支持基板200の下面によって基板厚さ方向への成長ができなくなり、基板100の面内で、平坦で膜厚が均一な外部接続端子300、第一の配線層350を形成する。
第一の配線層350を形成した後、ガラスからなる支持基板200を通して外部から紫外線を照射し、レジストパターン410が溶解しやすくなった後に、有機溶剤および酸素プラズマによってレジストパターン410を除去し、図3(b)に示すように、支持基板200を取り除く。支持基板200を取り除いた後、第一の配線層350の表面をレジストで保護した後に、図3(c)に示すように、第一の導電層110において、不要なパターンの第一の導電層110のCuを硫酸過水(硫酸と過酸化水素水の混合液)で、次いで不要なパターンの第一の導電層110のTiをアンモニア過水(アンモニア水と過酸化水素水の混合液)でそれぞれウェットエッチングにより除去し、予め定めた第一の配線層350と同一のパターンとなるように形成する。なお、第一の配線層350の厚さが第一の導電層110の厚さよりも十分に厚い場合には、第一の配線層350の表面をレジストで保護せずにウェットエッチングを行っても先に第一の導電層110を除去できるので、レジストを形成する工程を省略しても良い。
次に、図4(a)に示すように、基材130であるガラスを、フッ酸を含むエッチング液を用いウェットエッチングによって除去し、次いでアンモニア過水により第二の導電層120の窒化チタンを除去する。その後、第一の配線層350を保護したレジストを有機溶剤及び酸素プラズマによって除去する。
そして、図4(a)〜(c)に示すように、基板100下面に対しても、上記と同様にして、第二の導電層120上へのレジストパターン420の形成、支持基板220の接着、第二の導電層120を給電層とした電解めっき工程等の一連の工程を順次実施することで、基板100の下面に第二の配線層360を形成する。
このようにして、基板100の両面に第一の配線層350と第二の配線層360を形成した多層配線基板10Aが得られる。
上述したようにして、外部接続端子300を兼ねる第一の配線層350及び第二の配線層360をパターン内でも平坦に形成することができ、また基板100内でも第一の配線層350の厚みを均一に形成することができるため、研磨工程を簡略化することができる。
(第二の実施形態)
本発明の実施形態に係る第二の多層配線基板の製造方法では、図5〜図7に示すように、基板100上に第一の絶縁層500を形成する工程と、第一の絶縁層500上に第一の導電層110を形成する工程と、基板100と第一の導電層110に基板貫通孔101を形成する工程と第一の導電層110上に支持基板200を形成する工程と、基板100下面より第二の導電層120を有する基材130を形成する工程と、前記第二の導電層120を給電層とし前記第二の導電層120よりめっき成長させた金属めっきからなる外部接続端子300および第一の配線層350の表面形状が前記支持基板200下面によって平坦化される工程と、を有するように構成されている。
以下、本発明の第二の実施形態を、図5から図7にて詳細に説明する。
まず、図5(a)に示すように、基板100を洗浄後、例えばポリイミド樹脂からなる第一の絶縁層500を形成する。第一の絶縁層500のパターンは、後に形成する外部接続端子300及び第一の配線層350の形状をなすように形成する。そして、基板100を窒素雰囲気中にて加熱処理をし、ポリイミド樹脂からなる第一の絶縁層500を硬化させる。
次に、基板100及び第一の絶縁層500を酸素プラズマで洗浄した後に、DCスパッタ装置内に導入し、予め定めた真空度に達した後に、基板100全面に第一の導電層110を形成する。図5(b)に示すように、第一の導電層110上に予め定めた形状のレジストパターン430を形成する。
図5(c)に示すように、基板100をエッチャー装置に導入し、レジストパターン430面よりボッシュプロセスによって、基板100および第一の導電層110に基板貫通孔101を形成し、さらに基板貫通孔101の側面にシリコン酸化膜からなる基板絶縁層102を形成する。
この後、図5(d)に示すように、レジストパターン430を除去し、酸素プラズマ処理により表面を清浄にする。そして、フォトリソグラフィー法により、第一の絶縁層500の上方にレジストパターン440を形成する。ここでのレジストパターン440の厚みは第一の絶縁層500に比べて十分薄く、支持基板200を固定できる膜厚とする。
図6(a)に示すように、レジストパターン440上に、支持基板貫通孔210を有する、例えばガラス基板からなる支持基板200を載せたのちに、加熱加圧することでレジストパターン440を接着層とし、基板100と支持基板200とを接着させ、固定する。
次いで、基板100裏面にエポキシ樹脂からなる接着層を形成した後に、第二の導電層120を有する基材130を貼り合わせ、窒素雰囲気中で加熱硬化することで、基板100と第二の導電層120とを接着させ、固定する。
そしてエポキシ樹脂からなる接着層を硬化させた後、酸素プラズマによりエポキシ樹脂残渣を除去し、基板貫通孔101から第二の導電層120を露出させる。
この後、第二の導電層120を給電層として、電解Cuめっきにより第二の導電層120より金属めっきを成長させ、貫通配線320を形成する。成長した貫通配線320先端の金属めっきが第一の導電層110と電気的に接続した後に、第一の導電層110よりCuめっきが成長し、外部接続端子300、第一の配線層350が形成される。外部接続端子300、第一の配線層350が成長して支持基板200に突き当たった後、外部接続端子300、第一の配線層350は支持基板下面によって基板厚さ方向への成長ができなくなり、基板100面内で平坦で膜厚が均一な外部接続端子300、第一の配線層350を形成することができる。
第一の配線層350を形成した後、支持基板200から紫外線を照射し、レジストパターン440が溶解しやすくなった後に、図6(b)に示すように、有機溶剤および酸素プラズマによってレジストパターン440を除去し、支持基板200を取り除く。
支持基板200を取り除いた後、第一の配線層350の表面をレジストで保護した後に、図6(c)に示すように、基材130であるガラスを、フッ酸を含むエッチング液を用いウェットエッチングによって除去、次いでアンモニア過水により第二の導電層120の窒化チタン、および硫酸過水により第二の導電層120のCu薄膜をそれぞれ除去する。なお、上記のように第二の導電層120に窒化チタンを含むことにより、基板130をフッ酸を含むエッチング液でウェットエッチングする時の保護膜となりうる。
その後、第一の配線層350を保護したレジストを有機溶剤及び酸素プラズマによって除去する。その後、第一の導電層110で、不要なパターンの第一の導電層110をウェットエッチングにより除去し、予め定めた第一の配線層350のパターンを形成する。
ここで、窒化チタンに限定されることはなく、基板130をフッ酸を含むエッチング液でウェットエッチングするときの保護膜となり、かつ、第二の導電層120で給電層となるCu薄膜と基板100と密着させられればよく、例えば窒化タンタルであってもよい。
基板100下面に対しても、図7に示すように、基板100上面で実施したように第二の絶縁層510を形成、第二の絶縁層510上に第二の導電層140を形成し、レジストパターン450の形成、支持基板220を接着させて、第二の導電層140を給電層とした電解めっき工程等を順次実施することで、基板100下面に第二の配線層360を形成することができる。これにより、基板100両面に第一の配線層350と第二の配線層360を形成した多層配線基板10Bが得られる。
上述したような多層配線基板10Bでは、外部接続端子300を兼ねる第一の配線層350及び第二の配線層360をパターン内でも平坦に形成することができ、第一の実施形態と同様の効果を奏する。
(第三の実施形態)
第三の実施形態に係る多層配線基板の製造方法では、図8〜図10に示すように、ガラスからなる基板100上に第一の絶縁層520を形成する工程と、基板100に基板100下面で径が広がるテーパ形状の基板貫通孔105を形成する工程と、基板貫通孔105が形成された基板100上面から第一の導電層110を形成する工程と、第一の導電層110上に支持基板200を形成する工程と、基板100下面より第二の導電層120を有する基材130を形成する工程とを有し、前記第二の導電層120を給電層とし前記第二の導電層120よりめっき成長させた金属めっきからなる外部接続端子300および第一の配線層350の表面形状が、前記支持基板200下面によって平坦化されるように構成されている。
ここで、本実施形態に係る上記製造方法について、図8から図10を参照しつつ詳細に説明する。
まず、図8(a)に示すように、基板100を洗浄後、ポリイミド樹脂からなる第一の絶縁層520を形成する。第一の絶縁層520のパターンは、後に外部接続端子300及び第一の配線層350の形状をなすように形成する。そして、基板100を窒素雰囲気中にて加熱処理をし、ポリイミド樹脂からなる第一の絶縁層520を硬化させる。
次に、図8(b)に示すように、基板100下面に例えばドライフィルムレジストからなる予め定めた形状のレジストパターン460を形成する。そして、図8(c)に示すように、基板100をサンドブラスト装置に導入し、レジストパターン460面よりサンドブラスト加工法によって、基板100に、基板100下面で径が広がるテーパ形状の基板貫通孔105を形成する。ここで、基板100はガラスからなる絶縁基板であるため、基板貫通孔105側面に基板絶縁層102を形成することはない。基板貫通孔105を形成した後に、レジストパターン460を除去し酸素プラズマ処理により表面を清浄にする。なお、基板貫通孔105を形成する工程は、第一の絶縁像520を形成する工程に先立って実施するものとしても良い。
図8(d)に示すように、基板100裏面にエポキシ樹脂からなる接着層を形成した後に、第二の導電層120を有する基材130を貼り合わせ、窒素雰囲気中で加熱硬化することで、基板100と第二の導電層120とを接着させ、固定する。
エポキシ樹脂を硬化した後、酸素プラズマによりエポキシ樹脂残渣を除去し、基板貫通孔105から第二の導電層120を露出させる。
次に、基板100及び第一の絶縁層520を酸素プラズマで洗浄した後に、DCスパッタ装置内に導入する。そして、図9(a)に示すように、予め定めた真空度に達した後に、基板100上面より、Ti、Cuの順に積層成膜し、第一の導電層110を形成する。基板貫通孔105の形状が、基板100下面で径が広がるテーパ形状であるため、第一の導電層110は基板貫通孔105側面には形成されず、基板100上の第一の導電層110と、第二の導電層120とは電気的に接続はなされていない。
次いで、図9(b)に示すように、第一の絶縁層520の上方にレジストパターン470を形成する。ここでのレジストパターン470の厚みは第一の絶縁層520に比べて十分薄く、支持基板200を固定できる膜厚とする。レジストパターン470上の支持基板貫通孔210を有する支持基板200としてガラス基板を用い、レジストパターン470上に支持基板200を載せたのちに、加熱加圧することでレジストパターン470を接着層とし、基板100と支持基板200とを接着させ、固定する。
支持基板200を固定した後の、第二の導電層120を給電層とするめっき工程での、外部接続端子300および第一の配線層350の製造などを本発明の第二の実施形態と同様に行う(ここでは説明を省略する)。また、図9(c)、及び図10(a)、(b)に示すように、基板100下面の工程も本発明の第二の実施形態と同様とし、基板100両面に第一の配線層350と第二の配線層360を形成した多層配線基板10Cが得られる。
上述したような多層配線基板10Cでは、外部接続端子300を兼ねる第一の配線層350及び第二の配線層360をパターン内でも平坦に形成することができ、第一の実施形態および第二の実施形態と同様の効果を奏する。また基板100にガラス基板を用いているため、基板絶縁層102の形成不良は発生しない。
(第四の実施形態)
本発明の第四の実施形態を、図11から図14にて説明する
まず、図11(a)、(b)に示すように、基板100を洗浄後、エポキシ樹脂からなる第一の絶縁層530を形成する。第一の絶縁層530のパターンは、後に外部接続端子300及び第一の配線層350の形状をなすように形成する。基板100を窒素雰囲気中にて加熱処理をし、エポキシ樹脂からなる第一の絶縁層530を硬化させる。
次に、基板100及び第一の絶縁層530を酸素プラズマで洗浄した後に、DCスパッタ装置内に導入する。予め定めた真空度に達した後に、基板100上面より、Ti、Cuの順に積層成膜し、第一の導電層110を形成する。
そして、図11(c)に示すように、第一の絶縁層530の上方にレジストパターン470を形成する。ここでのレジストパターン470の厚みは第一の絶縁層530に比べて十分薄く、支持基板200を固定できる膜厚とする。レジストパターン470上の支持基板貫通孔210を有する支持基板200としてガラス基板を用い、レジストパターン470上に支持基板200を載せたのちに、加熱加圧することでレジストパターン470を接着層とし、基板100と支持基板200とを接着させ、固定する。
図12(a)に示すように、支持基板200をガラスエッチング用のレジストパターン(図示無し)で保護した後に、基板100を、フッ酸を含むエッチング液に導入し、基板100のガラスをエッチングし、予め定めた厚さ、例えば100μm厚まで薄くする。基板100の薄型化工程はウェットエッチングでなくても機械研磨であってもよい。
次に、図12(b)に示すように基板100下面にドライフィルムレジストからなる予め定めた形状のレジストパターン480を形成する。図12(c)に示すように、基板100をサンドブラスト装置に導入し、レジストパターン480面よりサンドブラスト加工法によって、基板100および第一の導電層110に、基板100下面で径が広がるテーパ形状の基板貫通孔106を形成する。ここで、基板100はガラスからなる絶縁基板であるため、基板貫通孔106側面に基板絶縁103を形成することはない。基板貫通孔106を形成した後に、レジストパターン480を除去し酸素プラズマ処理により表面を清浄にする。
図13(a)に示すように、基板100裏面にエポキシ樹脂からなる接着層を形成した後に、第二の導電層120を有する基材130を貼り合わせ、窒素雰囲気中で加熱硬化することで、基板100と第二の導電層120とを接着させ、固定する。
エポキシ樹脂からなる接着層を硬化させた後、酸素プラズマによりエポキシ樹脂残渣を除去し、基板貫通孔106から第二の導電層120を露出させる。
そして、図13(b)に示すように、第二の導電層120を給電層として、電解Cuめっきにより第二の導電層120より金属めっきを成長させ、貫通配線330を形成する。そして、貫通配線330の先端の金属めっきが第一の導電層110と電気的に接続した後に、第一の導電層110よりCuめっきが成長し、外部接続端子300、第一の配線層350が形成される。
第一の配線層350を形成した後、支持基板200及び第一の配線層350の表面をガラスエッチング用レジストで保護した後に、基材130であるガラスを、フッ酸を含むエッチング液を用いウェットエッチングによって除去、次いでアンモニア過水により第二の導電層120の窒化チタンを、さらに硫酸過水により第二の導電層120のCu薄膜を除去する。
基板100下面に対しても、基板100上面で実施したように第二の絶縁層540を形成、第二の絶縁層540上に第二の導電層120を再度形成し、レジストパターン470の形成、支持基板200を接着させて、第二の導電層120を給電層とした電解めっき工程を実施することでで、基板100下面に第二の配線層360を形成することができる。その後、図14に示すように、支持基板200から紫外線を照射し、レジストパターン470が溶解しやすくなった後に、有機溶剤および酸素プラズマによってレジストパターン470を除去し、支持基板200を取り除く。支持基板200を取り除くことで、基板100両面に第一の配線層350と第二の配線層360を形成した薄型の多層配線基板10Dが得られる。
上述した多層配線基板10Dの製造方法では外部接続端子300を兼ねる第一の配線層350及び第二の配線層360をパターン内で平坦に形成でき、また基板100を薄型化した後に基板貫通孔106を形成することで従来技術より微細ピッチの貫通配線330を有することができる。
(第五の実施形態)
本発明の第五の実施形態を、図15にて説明する
個々の多層配線基板10Eは、基板100表面に半導体素子601、受動素子602を有するガラス基板とし、その製造方法は本発明の第三の実施形態と同一とする。複数の多層配線基板10Eの外部接続端子300同士をはんだからなる導電性接続材700で接続することで、積層化した積層化多層配線基板30を得る。
このような積層化多層配線基板30は、個々の多層配線基板10Eにおいて、基板100内で外部接続端子300の膜厚を均一にし、そして平坦にすることができるため、複数の多層配線基板10を積層する際に外部接続端子300の厚みばらつき及び平坦性に起因する接続不良を抑制できる。
なお、以上の説明は、本発明の実施の形態を説明するものであり、本発明が以上の実施の形態に限定されることはない。
基板100はシリコン基板の例を述べたが、シリコン基板以外の半導体基板やガラス、セラミクスであってもよい。基板100に基板貫通孔101を形成したのちに基板絶縁層102を形成する工程を簡略化する観点からは、基板100はガラス、セラミクスが望ましく、特に基板100表面に半導体素子や受動素子を形成する場合はシリコン基板やガラスが望ましい。
支持基板200は、支持基板貫通孔210のみを有する実施例について述べたが、座繰り部を形成することで第一の配線層350の厚みを制限してもよい。また支持基板200および基材130は基板100とサイズおよび形状を合わせなくてもよい。
接着層はエポキシ樹脂の例を述べたが、ベンゾシクロブテン(BCB)樹脂やポリベンゾオキサゾール(PBO)樹脂、ポリイミド樹脂であってもよく、これらを含有するシート材料であってもよい。
上記第一の実施形態の手法にて、多層配線基板10Aを形成した。
ここで、基板100として0.5mm厚のシリコン基板を用いた。また、形成する第一の導電層110の膜厚はTi:50nm、Cu:300nmとした。
また、第二の導電層120を5μm厚のCuめっきおよび100nm厚の窒化チタンの積層膜とし、基材130として0.5mm厚のガラスを用いた。
このようにして得られた多層配線基板10では外部接続端子300を兼ねる第一の配線層350及び第二の配線層360のパターン内でも平坦に形成することができ、また基板100内でも第一の配線層350の厚みを均一に形成することができた。
上記第二の実施形態の手法にて、多層配線基板10Bを形成した。
ここで、基板100として0.5mm厚のシリコン基板を用いた。また、形成する第一の導電層110の膜厚はTi:50nm、Cu:300nmとした。
また、第二の導電層120を300nm厚のCuおよび100nm厚の窒化チタンの積層膜を、また基材130として0.5mm厚のガラスを用いた。
このようにして得られた多層配線基板10では、外部接続端子300を兼ねる第一の配線層350及び第二の配線層360のパターン内でも外部接続端子300を平坦に形成することができ、第一の実施形態と同様の効果を奏する。
上記第三の実施形態の手法にて、多層配線基板10Cを形成した。
ここで、基板100として0.5mm厚のガラス基板を用いた。
第二の導電層120として、300nm厚のCuおよび100nm厚の窒化チタンの積層膜を、また基材130として0.5mm厚のガラスを用いた。
このようにして得られた多層配線基板10では外部接続端子300を兼ねる第一の配線層350及び第二の配線層360のパターン内でも外部接続端子300を平坦に形成することができた。
上記第四の実施形態の手法にて、多層配線基板10Dを形成した。
ここで、基板100として0.5mm厚のガラス基板を用いた。
第二の導電層120として、300nm厚のCuおよび100nm厚の窒化チタンの積層膜を、また基材130として0.5mm厚のガラスを用いた。
このようにして得られた多層配線基板10の製造方法では外部接続端子300を兼ねる第一の配線層350及び第二の配線層360のパターン内で平坦に形成でき、また基板100を薄型化した後に基板貫通孔106を形成することで従来技術より微細ピッチの貫通配線330を有することができた。
(その他の実施形態)
なお、本発明の多層配線基板の製造方法は、図面を参照して説明した上述の各実施形態に限定されるものではなく、その技術的範囲において様々な変形例が考えられる。
例えば、基板貫通孔を複数の工程で形成して、貫通孔及び貫通配線断面に変曲点を有するようにしても良い。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更することが可能である。
10A〜10E 多層配線基板
30 積層化多層配線基板
100 基板
101、105、106 基板貫通孔
110 第1の導電層
120 第2の導電層
130 基材
140 第2の導電層
200 支持基板
210 支持基板貫通孔
220 支持基板
300 外部接続端子
310 絶縁層
320 貫通配線
330 貫通配線
350 第1の配線層
360 第2の配線層
400、410、420、430、440、450、460、470、480 レジストパターン
500、510、520、530、540 絶縁層
601 半導体素子
602 受動素子
700 導電性接続材


Claims (12)

  1. 基板を貫通する貫通配線を有する多層配線基板の製造方法であって、
    基板貫通孔を有する前記基板の一面側の第一の導電層上に支持基板を設ける工程と、
    前記基板の他面側に第二の導電層を有する基材を設ける工程と、
    前記第二の導電層を給電層としためっきを施すことで、前記第二の導電層よりめっき成長させて、前記基板貫通孔内に金属めっきからなる貫通配線を形成する工程と、を備え、
    前記貫通配線を形成する工程では、めっき成長により形成される前記貫通配線の先端部が、前記支持基板の下面に突き当たることで平坦化され
    前記第一の導電層上に前記支持基板を設けるに際し、前記前記第一の導電層上に接着層を形成し、当該接着層上に前記支持基板を接着することを特徴とする多層配線基板の製造方法。
  2. 前記基板の一面側に第一の導電層を形成するに先立ち、前記基板の一面側に第一の絶縁層を形成し、当該第一の絶縁層上に前記第一の導電層を形成することを特徴とする請求項1に記載の多層配線基板の製造方法。
  3. 前記支持基板は、少なくとも1つ以上の支持基板貫通孔を有し、前記支持基板貫通孔を通してめっきを施すことで、前記第二の導電層よりめっき成長させることを特徴とする請求項1または2に記載の多層配線基板の製造方法。
  4. 前記第二の導電層を前記給電層としためっき工程によって形成される前記貫通配線により、前記第一の導電層と前記第二の導電層が電気的に接続することを特徴とする請求項1からのいずれか1項に記載の多層配線基板の製造方法。
  5. 前記第二の導電層に導電層凸部を有することを特徴とする、請求項1からのいずれか1項に記載の多層配線基板の製造方法。
  6. 前記基板が半導体素子あるいは受動素子のうち少なくとも一方を有することを特徴とする請求項1からのいずれか1項に記載の多層配線基板の製造方法。
  7. 前記第一の導電層を形成した後に、前記基板及び前記第一の導電層の一部を取り除き、前記基板貫通孔を形成することを特徴とする請求項1からのいずれか1項に記載の多層配線基板の製造方法。
  8. 前記基板貫通孔の形成方法は、サンドブラスト法、レーザー加工法、マイクロドリル加工法、ウェットエッチング、反応性イオンエッチングの工程を少なくとも1つを用いることを特徴とする請求項に記載の多層配線基板の製造方法。
  9. 前記基板貫通孔を複数の工程で形成し、貫通孔及び貫通配線断面に変曲点を有することを特徴とする請求項7または8に記載の多層配線基板の製造方法。
  10. 前記基板貫通孔は、前記基板の一面側から他面側に向けて漸次径が広がるテーパ形状とされていることを特徴とする請求項1からのいずれか1項に記載の多層配線基板の製造方法。
  11. 前記基板貫通孔の形成方法は、ブラスト加工法またはシリコン異方性エッチングであることを特徴とする請求項10に記載の多層配線基板の製造方法。
  12. 請求項1から11のいずれか1項に記載の多層配線基板の製造方法により製造された多層配線基板を積層することを特徴とする積層化多層配線基板。
JP2009181079A 2009-08-03 2009-08-03 多層配線基板の製造方法、積層化多層配線基板 Expired - Fee Related JP5413035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009181079A JP5413035B2 (ja) 2009-08-03 2009-08-03 多層配線基板の製造方法、積層化多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009181079A JP5413035B2 (ja) 2009-08-03 2009-08-03 多層配線基板の製造方法、積層化多層配線基板

Publications (2)

Publication Number Publication Date
JP2011035212A JP2011035212A (ja) 2011-02-17
JP5413035B2 true JP5413035B2 (ja) 2014-02-12

Family

ID=43763981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009181079A Expired - Fee Related JP5413035B2 (ja) 2009-08-03 2009-08-03 多層配線基板の製造方法、積層化多層配線基板

Country Status (1)

Country Link
JP (1) JP5413035B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5538951B2 (ja) * 2010-02-25 2014-07-02 東京エレクトロン株式会社 成膜方法、プログラム及びコンピュータ記憶媒体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137498A (ja) * 1986-11-28 1988-06-09 松下電工株式会社 スル−ホ−ルプリント板の製法
JP4212905B2 (ja) * 2003-01-23 2009-01-21 株式会社荏原製作所 めっき方法およびこれに使用するめっき装置
JP4054269B2 (ja) * 2003-03-20 2008-02-27 Tdk株式会社 電子部品の製造方法および電子部品
KR100907841B1 (ko) * 2004-09-24 2009-07-14 이비덴 가부시키가이샤 도금 방법 및 도금 장치
JP2009117438A (ja) * 2007-11-02 2009-05-28 Shinko Electric Ind Co Ltd 配線パターンの形成方法および配線基板の製造方法

Also Published As

Publication number Publication date
JP2011035212A (ja) 2011-02-17

Similar Documents

Publication Publication Date Title
JP4828559B2 (ja) 配線基板の製造方法及び電子装置の製造方法
JP5617846B2 (ja) 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
JP4716819B2 (ja) インターポーザの製造方法
JP5451719B2 (ja) 配線基板及び半導体パッケージ
JP4202641B2 (ja) 回路基板及びその製造方法
WO2011089936A1 (ja) 機能素子内蔵基板及び配線基板
WO2019235617A1 (ja) ガラスデバイスの製造方法、及びガラスデバイス
TWI578417B (zh) 將一高密度多層薄膜轉移及電接合至一電路化及有彈性的有機基板之方法及其相關裝置
JP2014154800A (ja) 配線基板及びその製造方法
JP6029958B2 (ja) 配線基板の製造方法
JP2009231752A (ja) 配線基板の製造方法
TW200929477A (en) Interposer and method for manufacturing interposer
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP6151724B2 (ja) 実装構造体の製造方法
JP2006339354A (ja) 半導体ic及びその製造方法、並びに、半導体ic内蔵モジュール及びその製造方法
JP2015207580A (ja) 配線基板およびその製造方法
JP2023081264A (ja) 多層配線基板の製造方法
JP2019102733A (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP4447881B2 (ja) インターポーザの製造方法
US9254993B2 (en) Method for connecting a precious metal surface to a polymer
JP6092555B2 (ja) 配線基板の製造方法
JP5413035B2 (ja) 多層配線基板の製造方法、積層化多層配線基板
JP2008288607A (ja) 電子部品実装構造の製造方法
JP2007311492A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131028

LAPS Cancellation because of no payment of annual fees