JP5407799B2 - Focus detection device - Google Patents

Description

本発明は、一眼レフ型カメラなどの撮影装置に搭載される焦点検出装置に関する。   The present invention relates to a focus detection apparatus mounted on a photographing apparatus such as a single-lens reflex camera.

一眼レフ型カメラでは、自動焦点調節（ＡＦ）機構として位相差方式の焦点検出装置が搭載されている。焦点検出装置の被写体像が投影されるエリアには、ラインセンサをそれぞれ並列させた複数のラインセンサ群が２つ１組となって２次元的に配置されている。各ラインセンサは、複数のフォトダイオードを並列させた配置構成であり、各フォトダイオードに生じる信号電荷は画素信号として読み出される。   A single-lens reflex camera is equipped with a phase difference type focus detection device as an automatic focus adjustment (AF) mechanism. In the area where the subject image of the focus detection device is projected, a plurality of line sensor groups each having line sensors arranged in parallel are two-dimensionally arranged in pairs. Each line sensor has a configuration in which a plurality of photodiodes are arranged in parallel, and a signal charge generated in each photodiode is read out as a pixel signal.

通常、ラインセンサは電荷蓄積型センサであり、ラインセンサの傍に配置されるモニタセンサによって電荷蓄積時間（積分時間）が調整される（例えば、特許文献１、２参照）。フォトダイオードなどの光電変換素子を備えたモニタセンサは、モニタ対象となっているフォトダイオードの光強度（光量）をリアルタイムで検出する。   Usually, the line sensor is a charge accumulation type sensor, and the charge accumulation time (integration time) is adjusted by a monitor sensor arranged beside the line sensor (see, for example, Patent Documents 1 and 2). A monitor sensor including a photoelectric conversion element such as a photodiode detects the light intensity (light quantity) of the photodiode to be monitored in real time.

モニタセンサから出力されるモニタ信号は、ＡＧＣ回路などにおいて閾値と比較される。そして、モニタ信号が閾値を超えると、対応するラインセンサの電荷蓄積（積分）を終了させる。これにより、適正な出力範囲でラインセンサのフォトダイオードから画素信号が出力される。   The monitor signal output from the monitor sensor is compared with a threshold value in an AGC circuit or the like. When the monitor signal exceeds the threshold value, the charge accumulation (integration) of the corresponding line sensor is terminated. Thereby, a pixel signal is output from the photodiode of the line sensor within an appropriate output range.

ラインセンサの各フォトダイオードの受ける光量は被写体の明るさ分布によって異なるため、ラインセンサの電荷蓄積時間はそれぞれ独立して制御される。そのため、先に電荷蓄積の終了したラインセンサでは、一時的にキャパシタ等のメモリ部に蓄積電荷が格納される。すべてのラインセンサの電荷蓄積が終了すると、一連の画素信号が被写体像の画像信号として出力される。この画像信号に基づいてデフォーカス量を求める演算処理が行われる。   Since the amount of light received by each photodiode of the line sensor varies depending on the brightness distribution of the subject, the charge accumulation time of the line sensor is controlled independently. For this reason, in the line sensor that has completed the charge accumulation, the accumulated charge is temporarily stored in a memory unit such as a capacitor. When the charge accumulation of all the line sensors is completed, a series of pixel signals is output as an image signal of the subject image. An arithmetic process for obtaining the defocus amount is performed based on the image signal.

被写体輝度が低く、所定時間過ぎてもモニタ信号が閾値を超えない場合、電荷蓄積を強制的に終了させ、画素信号にゲインをかけることによってラインセンサの出力レベルを一定レベルに保つ（特許文献３参照）。そこでは、最大許容できる電荷蓄積時間（最大積分時間）までに電荷蓄積席が終了しない場合、閾値を段階的に下げながら、電荷蓄積終了時点でのモニタ信号と閾値とを比較する。   If the luminance of the subject is low and the monitor signal does not exceed the threshold even after a predetermined time, the charge sensor is forcibly terminated and the pixel signal is gained to maintain the output level of the line sensor at a constant level (Patent Document 3). reference). In this case, when the charge accumulation seat does not end by the maximum allowable charge accumulation time (maximum integration time), the monitor signal at the end of charge accumulation is compared with the threshold while the threshold is lowered stepwise.

積分終了時点でのモニタ信号レベルに相当する閾値が決定されると、その閾値に合わせてゲイン値を設定し、ラインセンサから読み出す画素信号を増幅処理する。例えば、最大積分時間経過時のモニタ信号の出力レベルが、設定閾値の１／４〜１／２の範囲に相当する出力レベルである場合、対応するラインセンサの画素信号が２倍ゲインされる。   When a threshold value corresponding to the monitor signal level at the end of integration is determined, a gain value is set according to the threshold value, and the pixel signal read from the line sensor is amplified. For example, when the output level of the monitor signal when the maximum integration time has elapsed is an output level corresponding to a range of 1/4 to 1/2 of the set threshold, the pixel signal of the corresponding line sensor is doubled.

特開昭６３−２３８７７１号公報JP-A 63-238771 特開２００４−２７２２３８号公報JP 2004-272238 A 特開２００６−１４５７９２号公報JP 2006-145792 A

各モニタセンサの出力特性、暗電流特性などは個々のモニタセンサで異なり、また、設定される閾値の電圧レベルが低いと、閾値の信号レベルが安定しない。そのため、被写体輝度が低く、モニタセンサから出力されるモニタ信号の出力レベルが低い場合、モニタ信号と閾値との比較を精度よく行うことが難しい。   The output characteristics, dark current characteristics and the like of each monitor sensor are different for each monitor sensor, and if the threshold voltage level to be set is low, the threshold signal level is not stable. Therefore, when the subject brightness is low and the output level of the monitor signal output from the monitor sensor is low, it is difficult to accurately compare the monitor signal and the threshold value.

しかしながら、すべてのモニタセンサに対して同一の閾値を設定するため、モニタ信号と閾値とを比較するＡＧＣ回路などにおいて、細かな信号レベル調整（補正）を行える回路構成になっておらず、適正なゲインによって画素信号を安定出力させることができない。   However, since the same threshold value is set for all monitor sensors, the AGC circuit that compares the monitor signal and the threshold value does not have a circuit configuration that can perform fine signal level adjustment (correction), The pixel signal cannot be stably output due to the gain.

したがって、モニタセンサを使用する焦点検出装置においては、被写体輝度が低くても、各モニタセンサのモニタ信号と閾値とを正確に検知、比較することが必要とされる。   Therefore, in the focus detection device using the monitor sensor, it is necessary to accurately detect and compare the monitor signal and the threshold value of each monitor sensor even if the subject brightness is low.

本発明の焦点検出装置は、焦点検出装置は一眼レフ型カメラなどの撮影装置に適用可能であって、被写体像の投影領域に並ぶ複数のラインセンサと、前記複数のラインセンサの側にそれぞれ配置され、それぞれ対応するラインセンサの受光量をモニタリングする複数のモニタセンサと、それぞれ対応するモニタセンサから出力されるモニタ信号の信号レベルと閾値とを比較し、モニタ信号が閾値を超えると、対応するラインセンサの電荷蓄積を終了させるための信号を出力する複数の電荷蓄積終了検出部とを備える。   The focus detection apparatus of the present invention is applicable to a photographing apparatus such as a single-lens reflex camera, and the focus detection apparatus is disposed on each of a plurality of line sensors arranged in a projection area of a subject image and the plurality of line sensors. A plurality of monitor sensors that monitor the amount of light received by each corresponding line sensor are compared with the signal level of the monitor signal output from each corresponding monitor sensor and a threshold value. A plurality of charge accumulation end detection units that output a signal for terminating the charge accumulation of the line sensor.

電荷蓄積終了検出部は、例えば比較器を有するＡＧＣ回路などによって構成される。また、ラインセンサ全体をカバーするモニタセンサを配置させる場合、パターンの輝度変化を細かく検出するため、それぞれ光電変換素子と画素信号読み出し回路を有し、対応するラインセンサの所定領域をモニタリングする複数の微小センサ部によって各モニタセンサを構成してもよい。   The charge accumulation end detection unit is configured by an AGC circuit having a comparator, for example. In addition, when a monitor sensor that covers the entire line sensor is arranged, in order to detect a change in luminance of the pattern in detail, each has a photoelectric conversion element and a pixel signal readout circuit, and a plurality of lines that monitor a predetermined area of the corresponding line sensor. You may comprise each monitor sensor by a micro sensor part.

本発明では、モニタセンサの数に合わせて設けられる複数の電荷蓄積終了検出部各々が、閾値を格納するメモリ（キャパシタなど）と、モニタ信号と前記メモリに格納された閾値とを比較する比較器とを備える。電荷蓄積終了検出部内部で閾値が電圧値として保持されるため、レベルの安定した閾値とモニタ信号とが常に比較される。また、オフセット、補正処理などを回路特性に合わせて確実に行うことが可能であり、閾値とモニタ信号の正確な比較に基づいた電荷蓄積時間調整が行われる。   In the present invention, each of a plurality of charge accumulation end detection units provided in accordance with the number of monitor sensors compares a memory (a capacitor or the like) storing a threshold value with a monitor signal and a threshold value stored in the memory. With. Since the threshold value is held as a voltage value inside the charge accumulation end detection unit, the threshold value with a stable level is always compared with the monitor signal. In addition, offset, correction processing, and the like can be reliably performed in accordance with circuit characteristics, and charge accumulation time adjustment based on an accurate comparison between a threshold value and a monitor signal is performed.

さらに、各モニタセンサのモニタ信号に対して別々の閾値が設定可能であるため、測距ゾーンごとに異なる閾値設定など、電荷蓄積時間調整をラインセンサ毎、あるいはラインセンサの所定領域毎に制御することが可能であり、様々な被写体輝度パターンに対しても電荷蓄積終了タイミングが精度よく検出される。   Furthermore, since different thresholds can be set for the monitor signals of each monitor sensor, charge accumulation time adjustment is controlled for each line sensor or for each predetermined area of the line sensor, such as setting a different threshold for each distance measurement zone Therefore, the charge accumulation end timing can be accurately detected even for various subject luminance patterns.

画素信号のゲイン出力を一定にするためには、電荷蓄積開始から所定時間（ここでは、モニタレベル検知時間という）に到達すると、その時のモニタ信号の出力レベルに基づき、電荷蓄積を許容する時間の到達前に各ラインセンサの電荷蓄積終了を実現させる閾値（以下、適正閾値という）を設定するのが望ましい。この場合、ラインセンサ電荷蓄積の間制御回路などからのコマンドに従ってモニタ信号と閾値との比較を一度停止し、前記メモリに新たな閾値を格納（書き換え）可能なように構成するのがよい。   In order to make the gain output of the pixel signal constant, when a predetermined time (herein referred to as monitor level detection time) is reached from the start of charge accumulation, the time for which charge accumulation is allowed is based on the output level of the monitor signal at that time. It is desirable to set a threshold value (hereinafter referred to as an appropriate threshold value) that realizes the end of charge accumulation of each line sensor before arrival. In this case, it is preferable that the comparison between the monitor signal and the threshold value is stopped once in accordance with a command from the control circuit or the like during the line sensor charge accumulation, and a new threshold value can be stored (rewritten) in the memory.

例えば、電荷蓄積終了検出部にトランジスタゲートなどによって構成する回路切替手段を設け、前記メモリに格納された閾値が前記比較器に入力される状態と、閾値を前記メモリに格納可能な状態とを切り替える。電荷蓄積開始から所定時間経過後に回路の切替を行うことが可能となり、新たな閾値をメモリに格納する間、比較器の出力が停止される。   For example, a circuit switching unit configured by a transistor gate or the like is provided in the charge accumulation end detection unit, and switches between a state in which the threshold stored in the memory is input to the comparator and a state in which the threshold can be stored in the memory. . The circuit can be switched after a predetermined time has elapsed from the start of charge accumulation, and the output of the comparator is stopped while a new threshold value is stored in the memory.

迅速な閾値設定を簡易な回路構成によって実現するため、電荷蓄積終了検出部に閾値設定部を設けるのが好ましく、段階的に値の異なる一連の閾値の中から閾値を選択的に設定するのがよい。前記閾値設定部によって設定された閾値が前記メモリに格納され、比較器に入力される。   In order to realize quick threshold setting with a simple circuit configuration, it is preferable to provide a threshold value setting unit in the charge accumulation end detection unit, and it is preferable to selectively set the threshold value from a series of threshold values having different values step by step. Good. The threshold value set by the threshold value setting unit is stored in the memory and input to the comparator.

閾値電圧設定部を、段階的に値の異なる一連の抵抗値を閾値として選択的に出力可能なタップによって構成すると、タップ設定の閾値と実際に比較器に入力される閾値との間にずれが生じ、特に、閾値が小さくて信号レベルが低い場合にずれが顕著になる。そのため、電荷蓄積終了検出部に閾値オフセット調整部を設け、前記タップから出力される閾値と前記メモリに格納される閾値との間のオフセットを補正するのがよい。   When the threshold voltage setting unit is configured with taps that can be selectively output with a series of resistance values having different values in stages as a threshold, there is a difference between the threshold of the tap setting and the threshold that is actually input to the comparator. In particular, the shift becomes significant when the threshold is small and the signal level is low. For this reason, it is preferable to provide a threshold value offset adjustment unit in the charge accumulation end detection unit to correct an offset between the threshold value output from the tap and the threshold value stored in the memory.

複数のモニタセンサの黒レベルをそれぞれ検知する複数のＯＢ（Optical Black）モニタセンサを設けた場合、対応するＯＢモニタセンサから出力されるＯＢモニタ信号と、対応するモニタセンサから出力されるモニタ信号との間にオフセットが生じる。そのため、各電荷蓄積終了検出部のメモリが、差分を保持可能であるのが望ましい。例えば、タップなどのスイッチによって構成され、電荷蓄積開始前に差分値を比較器からの出力反転によって判断させるモニタオフセット調整部を設けるのがよい。   When a plurality of OB (Optical Black) monitor sensors for detecting the black levels of a plurality of monitor sensors are provided, an OB monitor signal output from the corresponding OB monitor sensor, a monitor signal output from the corresponding monitor sensor, and An offset occurs between the two. Therefore, it is desirable that the memory of each charge accumulation end detection unit can hold the difference. For example, it is preferable to provide a monitor offset adjusting unit that is configured by a switch such as a tap and that determines a difference value by inversion of the output from the comparator before the start of charge accumulation.

このように本発明によれば、被写体の明るさに関係なく、焦点検出用画像信号の出力を安定させることができる。   Thus, according to the present invention, the output of the focus detection image signal can be stabilized regardless of the brightness of the subject.

第１の実施形態であるデジタルカメラの模式的内部構成図である。It is a typical internal block diagram of the digital camera which is 1st Embodiment. 焦点検出部の基板配置を示した図である。It is the figure which showed the board | substrate arrangement | positioning of a focus detection part. 焦点検出部のブロック図である。It is a block diagram of a focus detection part. ラインセンサ、モニタセンサ、ＡＧＣ回路の接続関係を示した図である。It is the figure which showed the connection relation of a line sensor, a monitor sensor, and an AGC circuit. ラインセンサ用画素信号読み出し回路の電気回路図である。It is an electric circuit diagram of a pixel signal readout circuit for line sensors. 図５の画素信号読み出し回路の模式的な断面図である。FIG. 6 is a schematic cross-sectional view of the pixel signal readout circuit of FIG. 5. モニタセンサの電気回路図である。It is an electric circuit diagram of a monitor sensor. 電荷蓄積期間中のモニタ信号と閾値との関係を示した図である。It is the figure which showed the relationship between the monitor signal in a charge accumulation period, and a threshold value. モニタセンサから出力されるモニタ信号の出力レベルと、ゲイン調整される画素信号の出力レベルとの関係を示した図である。It is the figure which showed the relationship between the output level of the monitor signal output from a monitor sensor, and the output level of the pixel signal by which gain adjustment is carried out. ＡＧＣ検出部の内部構成を概略的に示した回路図である。It is the circuit diagram which showed schematically the internal structure of the AGC detection part. ＡＣＧ検出部の電気回路図である。It is an electrical circuit diagram of an ACG detection part. ＡＧＣ検出部の動作を示したタイミングチャートである。It is a timing chart which showed operation of an AGC detection part. 設定される閾値電圧と実際に出力される閾値電圧との非線形関係を示した図である。It is the figure which showed the nonlinear relationship between the threshold voltage set and the threshold voltage actually output. システムコントロール回路によって実行されるモニタ信号オフセット調整処理を示したフローチャートである。It is the flowchart which showed the monitor signal offset adjustment process performed by a system control circuit. システムコントロール回路によって実行される焦点検出時の電荷蓄積時間制御処理を示したフローチャートである。It is the flowchart which showed the electric charge accumulation time control processing at the time of focus detection performed by a system control circuit. ラインセンサ群に規定される測距ゾーンを示した図である。It is the figure which showed the ranging zone prescribed | regulated to a line sensor group. 列回路の電気回路図である。It is an electric circuit diagram of a column circuit. 画素信号読み出し動作のタイミングチャートである。It is a timing chart of pixel signal read-out operation. 第２の実施形態における電荷蓄積期間中のモニタ信号と閾値電圧との関係を示した図である。It is the figure which showed the relationship between the monitor signal and threshold voltage in the electric charge accumulation period in 2nd Embodiment. 第２の実施形態におけるモニタ信号とゲイン調整される画素信号の出力レベルとの関係を示した図である。It is the figure which showed the relationship between the monitor signal in 2nd Embodiment, and the output level of the pixel signal by which gain adjustment is carried out. 第２の実施形態における電荷蓄積時間制御処理を示したフローチャートである。6 is a flowchart illustrating a charge accumulation time control process in the second embodiment.

以下、図面を参照しながら本実施形態について説明する。   Hereinafter, the present embodiment will be described with reference to the drawings.

図１は、第１の実施形態であるデジタルカメラの模式的内部構成図である。   FIG. 1 is a schematic internal configuration diagram of the digital camera according to the first embodiment.

一眼レフ型デジタルカメラ１０は、本体１２と、本体１２に着脱自在な交換レンズ１４とを備え、本体１２内部には、ペンタゴナルダハプリズム（以下、ペンタプリズムという）１６、クイックリターンミラー１８、フォーカルプレーンシャッタ２０、ＣＣＤなどの撮像素子２２が設けられている。   The single-lens reflex digital camera 10 includes a main body 12 and an interchangeable lens 14 that can be attached to and detached from the main body 12. Inside the main body 12, a pentagonal roof prism (hereinafter referred to as a pentaprism) 16, a quick return mirror 18, a focal plane. An image sensor 22 such as a shutter 20 and a CCD is provided.

ＲＯＭ３６、ＲＡＭ３７、ＣＰＵ３８を含むシステムコントロール回路３０は、カメラ１０の撮影動作を制御し、周辺制御回路３２、表示部３３、ＡＦモジュール２４、測光ＩＣ２３、ＥＥＰＲＯＭ３９等に制御信号を出力する。周辺制御回路３２は、フォーカルプレーンシャッタ２０、絞り（図示せず）、撮像素子２２など露光機構を制御し、また、レンズメモリ１３からレンズ情報を取得する。   A system control circuit 30 including a ROM 36, a RAM 37, and a CPU 38 controls the photographing operation of the camera 10, and outputs control signals to the peripheral control circuit 32, the display unit 33, the AF module 24, the photometric IC 23, the EEPROM 39, and the like. The peripheral control circuit 32 controls the exposure mechanism such as the focal plane shutter 20, the diaphragm (not shown), the image sensor 22, and acquires lens information from the lens memory 13.

電源ボタン（図示せず）の操作によってカメラ１０がＯＮ状態になると、撮影可能な撮影モードに設定される。撮影光学系１５を通った光は、クイックリターンミラー１８によってペンタプリズム１６の方向へ導かれ、被写体像がピント板１７に形成される。ユーザーは、ファインダ窓（図示せず）を通して被写体像を視認する。撮影のためレリーズボタン（図示せず）が半押しされると、ペンタプリズム１６の傍に配置される測光ＩＣ２３が、ＴＴＬ測光方式に従い、被写体の明るさを検出する。また、クイックリターンミラー１８の下方に配置されるＡＦモジュール２４が、位相差方式に従って合焦状態を検出する。   When the camera 10 is turned on by operating a power button (not shown), the photographing mode is set. The light passing through the photographic optical system 15 is guided toward the pentaprism 16 by the quick return mirror 18, and a subject image is formed on the focus plate 17. The user visually recognizes the subject image through a finder window (not shown). When a release button (not shown) is half-pressed for photographing, the photometry IC 23 arranged near the pentaprism 16 detects the brightness of the subject according to the TTL photometry method. The AF module 24 disposed below the quick return mirror 18 detects the in-focus state according to the phase difference method.

撮影光学系１５を通った光の一部は、クイックリターンミラー１８を透過し、サブミラー１９によってＡＦモジュール２４に導かれる。ＡＦモジュール２４は、コンデンサーレンズ２６、セパレータレンズ２７、視野マスク２９、焦点検出部４０を備え、撮像面（撮像素子２２の受光面）と等価な位置（共役面）に配置された視野マスク２９によって分割された被写体像は、セパレータレンズ２７によって焦点検出部４０に再結像される。焦点検出部４０は、対になって投影された被写体像の画像信号を出力する。   A part of the light passing through the photographing optical system 15 passes through the quick return mirror 18 and is guided to the AF module 24 by the sub mirror 19. The AF module 24 includes a condenser lens 26, a separator lens 27, a field mask 29, and a focus detection unit 40. The AF module 24 includes a field mask 29 disposed at a position (conjugate surface) equivalent to the imaging surface (light receiving surface of the image sensor 22). The divided subject image is re-imaged on the focus detection unit 40 by the separator lens 27. The focus detection unit 40 outputs an image signal of a subject image projected as a pair.

システムコントロール回路３０は、ＡＦモジュール２４から送られてくる画像信号に基づき、デフォーカス量および焦点調節を行う。すなわち、ＡＦモジュール２４によって検出されるデフォーカス量およびピントずれの方向に従い、ＡＦモータドライバ３４へ制御信号を出力する。ＡＦモータ３５は、ＡＦモータドライバ３４からの駆動信号に基づき、撮影光学系１５内のフォーカシングレンズをシフトさせる。合焦状態に達するまで一連の焦点検出、レンズ駆動が行われる。   The system control circuit 30 performs defocus amount and focus adjustment based on the image signal sent from the AF module 24. That is, a control signal is output to the AF motor driver 34 according to the defocus amount detected by the AF module 24 and the direction of the focus shift. The AF motor 35 shifts the focusing lens in the photographing optical system 15 based on the drive signal from the AF motor driver 34. A series of focus detection and lens driving are performed until the in-focus state is reached.

レリーズ半押し状態において焦点調整が行われ、被写体の明るさが検出されると、システムコントロール回路３０は、露出値、すなわちシャッタースピードおよび絞り値を演算、決定する。そしてレリーズボタンが全押しされると、一連の記録動作処理が実行される。すなわち、クイックリターンミラー１８、絞り、およびシャッタ２０の動作によって被写体像が撮像素子２２に形成され、１フレーム分の画像信号が撮像素子２２から信号処理回路２５へ出力される。信号処理回路２５ではデジタル画像データが生成され、画像データがＥＥＰＲＯＭ３９へ格納される。   When focus adjustment is performed in the release half-pressed state and the brightness of the subject is detected, the system control circuit 30 calculates and determines an exposure value, that is, a shutter speed and an aperture value. When the release button is fully pressed, a series of recording operation processing is executed. That is, the subject image is formed on the image sensor 22 by the operations of the quick return mirror 18, the diaphragm, and the shutter 20, and an image signal for one frame is output from the image sensor 22 to the signal processing circuit 25. In the signal processing circuit 25, digital image data is generated, and the image data is stored in the EEPROM 39.

図２は、焦点検出部の基板配置を示した図である。   FIG. 2 is a diagram illustrating a substrate arrangement of the focus detection unit.

焦点検出部４０は、ＣＭＯＳ型ラインセンサを複数配設させた一体型基板によって構成される。焦点検出部４０の表面には、被写体像の縦方向に沿った基板上下方向にラインセンサ群ＥＡ１、ＥＡ２が設置され、被写体像の横方向に沿った基板左右方向にラインセンサ群ＥＢ１、ＥＢ２が設置されている。ラインセンサ群ＥＡ１、ＥＡ２、およびＥＢＡ１、ＥＢ２はそれぞれ基板中心部を挟んで互いに対向する。   The focus detection unit 40 is configured by an integrated substrate on which a plurality of CMOS type line sensors are arranged. On the surface of the focus detection unit 40, line sensor groups EA1 and EA2 are installed in the vertical direction of the substrate along the vertical direction of the subject image, and the line sensor groups EB1 and EB2 are set in the horizontal direction of the substrate along the horizontal direction of the subject image. is set up. The line sensor groups EA1, EA2, and EBA1, EB2 face each other across the center of the substrate.

視野マスク２９、コンデンサーレンズ２６、セパレータレンズ２７を含む結像光学系は、瞳分割によって２組の被写体像対を形成し、ラインセンサ群ＥＡ１、ＥＡ２の配置された投影領域、およびラインセンサ群ＥＢ１、ＥＢ２の配置された投影領域に対し、一対の被写体像をそれぞれ結像させる。   The imaging optical system including the field mask 29, the condenser lens 26, and the separator lens 27 forms two sets of subject image pairs by pupil division, the projection area where the line sensor groups EA1 and EA2 are arranged, and the line sensor group EB1. A pair of subject images are formed on the projection area where EB2 is arranged.

各ラインセンサ群は、所定間隔で左右もしくは上下方向に並ぶ複数のラインセンサによって構成され、ラインセンサ群ＥＡ１、ＥＡ２のラインセンサは左右方向に沿って並列し、ラインセンサ群ＥＢ１、ＥＢ２のラインセンサは上下方向に沿って並列している。各ラインセンサは、複数のフォトダイオード、画素信号読み出し回路（ともにここでは図示せず）を備える。   Each line sensor group is composed of a plurality of line sensors arranged in the left-right or up-down direction at predetermined intervals, and the line sensors in the line sensor groups EA1, EA2 are arranged in parallel in the left-right direction, and the line sensors in the line sensor groups EB1, EB2 Are in parallel along the vertical direction. Each line sensor includes a plurality of photodiodes and a pixel signal readout circuit (both not shown here).

ラインセンサ群ＥＡ１は、９つのラインセンサＬＳＡ１〜ＬＳＡ９によって構成されており、基準ラインセンサとして機能する。一方、ラインセンサ群ＥＡ２を構成するラインセンサＬＳＡ１１〜ＬＳＡ１９は、参照ラインセンサとして機能する。同様に、ラインセンサ群ＥＢ１を構成するラインセンサＬＳＢ１〜ＬＳＢ５は基準センサ、ラインセンサ群ＥＢ２を構成するラインセンサＬＳＢ６〜ＬＳＢ１０は参照ラインセンサとして機能する。   The line sensor group EA1 includes nine line sensors LSA1 to LSA9, and functions as a reference line sensor. On the other hand, the line sensors LSA11 to LSA19 constituting the line sensor group EA2 function as reference line sensors. Similarly, the line sensors LSB1 to LSB5 constituting the line sensor group EB1 function as reference sensors, and the line sensors LSB6 to LSB10 constituting the line sensor group EB2 function as reference line sensors.

ラインセンサ群ＥＡ１のＬＳＡ１〜ＬＳＡ９、ラインセンサ群ＥＢ１のラインセンサＬＳＢ１〜ＬＳＢ５の側には、電荷転送用の垂直シフトレジスタＶＳＲ１〜ＶＳＲ９、ＶＳＳ１〜ＶＳＳ５が設置されており、ラインセンサ群ＥＡ２、ＥＢ２の各ラインセンサに対しても、垂直シフトレジスタＶＳＲ１１〜ＶＳＲ１９、ＶＳＳ６〜ＶＳＳ１０が同様に配置されている。   Vertical shift registers VSR1 to VSR9 and VSS1 to VSS5 for charge transfer are installed on the side of the line sensors LSA1 to LSA9 of the line sensor group EA1 and the line sensors LSB1 to LSB5 of the line sensor group EB1, and the line sensor groups EA2 and EB2 The vertical shift registers VSR11 to VSR19 and VSS6 to VSS10 are similarly arranged for the respective line sensors.

ラインセンサ群ＥＡ１、ＥＢ１には、一連のモニタセンサＬＭＡ１〜ＬＭＡ９、ＬＭＢ１〜ＬＭＢ５がそれぞれ対応するラインセンサの側に配置されている。モニタセンサＬＭＡ１〜ＬＭＡ９、ＬＭＢ１〜ＬＭＢ５は、複数の微小センサをラインセンサに沿って並列させた構成であり、対応するラインセンサの領域を複数のエリアに分割してモニタリングする。   In the line sensor groups EA1 and EB1, a series of monitor sensors LMA1 to LMA9 and LMB1 to LMB5 are arranged on the corresponding line sensor side. Each of the monitor sensors LMA1 to LMA9 and LMB1 to LMB5 has a configuration in which a plurality of minute sensors are arranged in parallel along the line sensor, and the corresponding line sensor region is divided into a plurality of areas for monitoring.

モニタセンサＬＭＡ１〜ＬＭＡ９は、それぞれラインセンサＬＳＡ１〜ＬＳＡ９の側面に沿ってライン状に配置され、対応するラインセンサの受ける光量（光強度）と同じ光量を受け、光量に応じた信号をモニタ信号として出力する。モニタセンサＬＭＢ１〜ＬＭＢ５も、ラインセンサＬＳＢ１〜ＬＳＢ５の受光量をモニタリングするためモニタ信号を出力する。   The monitor sensors LMA1 to LMA9 are arranged in a line along the side surfaces of the line sensors LSA1 to LSA9, respectively, receive the same light amount (light intensity) received by the corresponding line sensor, and a signal corresponding to the light amount is used as a monitor signal. Output. Monitor sensors LMB1 to LMB5 also output monitor signals to monitor the amount of light received by line sensors LSB1 to LSB5.

また、ラインセンサ群ＥＡ１、ＥＢ１の各モニタセンサの傍には、暗電流成分を検知するＯＢ（Optical Black）モニタセンサＯＢＡ１〜ＯＢＡ９、ＯＢＢ１〜ＯＢＢ５が配置されており、検出される暗電流成分に基づいてモニタセンサから出力されるモニタ信号が補正される。   Further, OB (Optical Black) monitor sensors OBA1 to OBA9 and OBB1 to OBB5 for detecting dark current components are arranged beside each monitor sensor of the line sensor groups EA1 and EB1, and the detected dark current components are Based on this, the monitor signal output from the monitor sensor is corrected.

ＡＧＣ回路４２は、各モニタセンサから逐次出力されるモニタ信号値を閾値と比較し、オートゲインコントロールによってラインセンサの積分時間を制御する。閾値は、焦点検出に必要な光量が対象となるラインセンサに入射しているか否かを判断する指標値であり、ラインセンサのオーバフローを防ぐように設定されている。   The AGC circuit 42 compares the monitor signal value sequentially output from each monitor sensor with a threshold value, and controls the integration time of the line sensor by auto gain control. The threshold value is an index value for determining whether or not the amount of light necessary for focus detection is incident on the target line sensor, and is set to prevent the line sensor from overflowing.

モニタ信号値が閾値を超えると、積分終了を示すモニタ信号が論理回路４４に送られる。論理回路４４は、対応するラインセンサ、すなわちモニタリング対象となっているラインセンサの電荷蓄積（積分）を終了させるための制御信号を出力する。ラインセンサに制御信号が送信されると、電荷蓄積が終了するとともに、一時的に電荷がラインセンサ内で格納される。   When the monitor signal value exceeds the threshold value, a monitor signal indicating completion of integration is sent to the logic circuit 44. The logic circuit 44 outputs a control signal for terminating the charge accumulation (integration) of the corresponding line sensor, that is, the line sensor to be monitored. When the control signal is transmitted to the line sensor, the charge accumulation ends and the charge is temporarily stored in the line sensor.

ラインセンサの電荷蓄積時間は、ライセンサのモニタリング対象エリア毎に独立制御されており、被写体の光強度分布に応じて各ラインセンサの電荷蓄積時間が調整される。すべてのラインセンサの電荷蓄積が終了すると、各ラインセンサの垂直シフトレジスタ、および電荷転送機能をもつ列回路４５、４６の水平シフトレジスタによって画素信号が順番に読み出されていく。これにより、各ラインセンサの画素信号読み出し回路（ここでは図示せず）において蓄積電荷が電圧変換、増幅処理され、画素信号が出力される。   The charge accumulation time of the line sensor is independently controlled for each monitoring target area of the licensor, and the charge accumulation time of each line sensor is adjusted according to the light intensity distribution of the subject. When the charge accumulation of all the line sensors is completed, the pixel signals are sequentially read out by the vertical shift register of each line sensor and the horizontal shift registers of the column circuits 45 and 46 having a charge transfer function. As a result, the accumulated charge is subjected to voltage conversion and amplification processing in a pixel signal readout circuit (not shown here) of each line sensor, and a pixel signal is output.

各ラインセンサから読み出された一連の画素信号は、列回路４５、４６においてノイズ除去処理、増幅処理される。そして、一連の画素信号は、被写体像の画像信号としてシステムコントロール回路３０へ送られる。システムコントロール回路３０では、対になっているラインセンサ群の画像信号に基づいて位相差が検出され、デフォーカス量が求められる。   A series of pixel signals read from each line sensor is subjected to noise removal processing and amplification processing in the column circuits 45 and 46. The series of pixel signals is sent to the system control circuit 30 as an image signal of the subject image. In the system control circuit 30, the phase difference is detected based on the image signal of the pair of line sensors, and the defocus amount is obtained.

図３は、焦点検出部のブロック図である。図４は、ラインセンサ、モニタセンサ、ＡＧＣ回路の接続関係を示した図である。図３、図４を用いて、ラインセンサの電荷蓄積時間（積分時間）の制御について説明する。   FIG. 3 is a block diagram of the focus detection unit. FIG. 4 is a diagram illustrating a connection relationship between the line sensor, the monitor sensor, and the AGC circuit. The control of the charge accumulation time (integration time) of the line sensor will be described with reference to FIGS.

なお、図３では、垂直方向に沿って延びるラインセンサ対ＬＳＡ５、ＬＳＡ１５、水平方向に沿って延びるラインセンサ対ＬＳＢ３、ＬＳＢ８と、それに応じたモニタセンサＬＭＡ５およびＬＭＢ３のみを図示し、それ以外のラインセンサ、モニタセンサは省略している。また、図４では、ラインセンサの電荷蓄積終了タイミングをわかりやすく説明のため、図２に示す実際の配置とは異なる配置でラインセンサ、モニタセンサを図示している。   In FIG. 3, only the line sensor pairs LSA5 and LSA15 extending along the vertical direction, the line sensor pairs LSB3 and LSB8 extending along the horizontal direction, and the monitor sensors LMA5 and LMB3 corresponding thereto are shown, and the other lines Sensors and monitor sensors are omitted. Further, in FIG. 4, the line sensor and the monitor sensor are illustrated in an arrangement different from the actual arrangement illustrated in FIG. 2 for easy understanding of the charge accumulation end timing of the line sensor.

ラインセンサＬＳＡ５は、ラインセンサ用画素信号読み出し回路ＰＳＡ５を挟んで向かい合うフォトダイオード対を上下方向に沿って並べた構成であり、ラインセンサ用画素信号読み出し回路によって各フォトダイオードから電荷が読み出される。他のラインセンサＬＳＡ１５、ＬＳＢ３、ＬＳＢ８も同様に画素信号読み出し回路ＰＳＡ１５、ＰＳＢ３、ＰＳＢ８を挟んで向かい合うフォトダイオード対を並列させた構成になっている。   The line sensor LSA5 has a configuration in which photodiode pairs facing each other across the line sensor pixel signal readout circuit PSA5 are arranged in the vertical direction, and charges are read from each photodiode by the line sensor pixel signal readout circuit. Similarly, the other line sensors LSA15, LSB3, and LSB8 have a configuration in which a pair of photodiodes facing each other across the pixel signal readout circuits PSA15, PSB3, and PSB8 are arranged in parallel.

ラインセンサＬＳＡ５の傍に配置されたモニタセンサＬＭＡ５は、フォトダイオードを有する微小センサを垂直方向に沿って複数個並べた構成であり、モニタセンサ用画素信号読み出し回路（ここでは図示せず）によって蓄積電荷が読み出される。ラインセンサＬＳＢ３の傍に配置されたモニタセンサＬＳＢ３も同様の構成になっている。   The monitor sensor LMA5 arranged beside the line sensor LSA5 has a configuration in which a plurality of minute sensors having photodiodes are arranged in the vertical direction, and is accumulated by a monitor sensor pixel signal readout circuit (not shown here). The charge is read out. The monitor sensor LSB3 arranged beside the line sensor LSB3 has the same configuration.

ＡＧＣ回路４２_ＨＳは、モニタセンサＬＭＢ３から出力されるモニタ信号の電圧レベルが閾値を超えるか否かを検知し、閾値に達すると電荷蓄積（積分）終了を知らせるモニタ信号を論理回路４４に出力する。モニタリング対象となっているラインセンサＬＳＢ３の電荷蓄積時間（積分時間）は、ＡＧＣ回路４２_ＨＳによって調整される。ＡＧＣ回路４２_ＨＳの閾値は、ラインセンサＬＳＢ３のダイナミックレンジを考慮した値に設定されており、論理回路４４からのＶＭＳ信号によって設定される。モニタセンサＬＭＡ５をモニタリングするＡＧＣ回路４２_Ｖ５も同様の構成である。 The AGC circuit 42 _HS detects whether or not the voltage level of the monitor signal output from the monitor sensor LMB3 exceeds a threshold value, and outputs a monitor signal notifying the end of charge accumulation (integration) to the logic circuit 44 when the threshold value is reached. . The charge accumulation time (integration time) of the line sensor LSB3 to be monitored is adjusted by the AGC circuit _42HS . The threshold value of the AGC circuit 42 _HS is set to a value that takes into consideration the dynamic range of the line sensor LSB 3, and is set by the VMS signal from the logic circuit 44. The AGC circuit 42 _V5 that monitors the monitor sensor LMA5 has the same configuration.

図４では、１つのラインセンサＬＳＢ３を図示している。対向位置にあるモニタセンサＬＭＢ３は、それぞれフォトダイオードを有する複数の微小センサから構成されており、ここでは、便宜上３つの微小センサＭ１〜Ｍ３、Ｍ４〜Ｍ６、Ｍ７〜Ｍ９から構成されるものとする。   In FIG. 4, one line sensor LSB3 is illustrated. The monitor sensor LMB3 at the opposite position is composed of a plurality of minute sensors each having a photodiode, and here, for convenience, it is assumed to be composed of three minute sensors M1 to M3, M4 to M6, and M7 to M9. .

上述したように、ラインセンサＬＳＢ３は、多数のフォトダイオード対を配列させた構成であり、モニタセンサＬＭＢ３の微小センサＭ１〜Ｍ９は、それぞれ割り当てられた所定数のフォトダイオードの領域についてモニタリングを行っている。   As described above, the line sensor LSB3 has a configuration in which a large number of photodiode pairs are arranged, and the micro sensors M1 to M9 of the monitor sensor LMB3 perform monitoring on a region of a predetermined number of assigned photodiodes. Yes.

ここでは、３つの測距ゾーンＳＺ１〜ＳＺ３がラインセンサＬＳＢ３に対して規定されており、ＡＧＣ回路４２_ＨＳは、モニタセンサＭ１〜Ｍ３、Ｍ４〜Ｍ６、Ｍ７〜Ｍ９とそれぞれ接続されるモニタセンサ群４２Ｈ_３１、４２Ｈ_３２、４２Ｈ_３３から構成されており、測距ゾーンＳＺ１〜ＳＺ３の積分時間をそれぞれ調整する。モニタセンサ群４２Ｈ_３１、４２Ｈ_３２、４２Ｈ_３３は、微小センサＭ１〜Ｍ３、Ｍ４〜Ｍ６、Ｍ７〜Ｍ９からの出力信号をそれぞれ検知するため、測距ゾーンＳＺ１〜ＳＺ３に合わせて３つのモニタセンサ検出部ＡＧＣ１〜ＡＧＣ３、ＡＧＣ４〜ＡＧＣ６、ＡＧＣ７〜ＡＧＣ９をそれぞれ備えている。 Here, three distance measuring zones SZ1 to SZ3 are defined for the line sensor LSB3, and the AGC circuit 42 _HS is a group of monitor sensors connected to the monitor sensors M1 to M3, M4 to M6, and M7 to M9, respectively. 42H ₃₁ , 42H ₃₂ , and 42H ₃₃ , which adjust the integration times of the distance measurement zones SZ1 to SZ3, respectively. The monitor sensor groups 42H ₃₁ , 42H ₃₂ , and 42H ₃₃ detect the output signals from the micro sensors M1 to M3, M4 to M6, and M7 to M9, respectively, so that three monitor sensor detections are performed in accordance with the ranging zones SZ1 to SZ3. The units AGC1 to AGC3, AGC4 to AGC6, and AGC7 to AGC9 are provided.

ラインセンサＬＳＢ３の測距ゾーンＳＺ１を例に挙げると、瞳分割による一対の被写体像が焦点検出部４０に投影されると、ラインセンサＬＳＡ１の測距ゾーンＳＺ１およびモニタセンサＭ１〜Ｍ３に電荷が蓄積される。３つの微小センサＭ１〜Ｍ３に入力される光量は、被写体の明るさ分布によってそれぞれ異なるため、モニタセンサ検出部ＡＧＣ１〜ＡＧＣ３が積分終了を知らせるモニタ信号を出力するタイミングは異なる。   Taking the distance measuring zone SZ1 of the line sensor LSB3 as an example, when a pair of subject images by pupil division is projected onto the focus detection unit 40, charges are accumulated in the distance measuring zone SZ1 of the line sensor LSA1 and the monitor sensors M1 to M3. Is done. The amounts of light input to the three microsensors M1 to M3 differ depending on the brightness distribution of the subject, and therefore the timings at which the monitor sensor detection units AGC1 to AGC3 output monitor signals that notify the end of integration are different.

例えば、モニタセンサＭ１〜Ｍ３の微小センサＭ１に強い光が入射する一方で微小センサＭ２、Ｍ３に入射する光が弱い場合、検出部ＡＧＣ１に入力するモニタ信号の電圧値が検出部ＡＧ２、ＡＧ３よりも先に閾値を超え、電荷蓄積終了を知らせるモニタ信号を論理回路４４へ出力する。   For example, when strong light is incident on the micro sensors M1 of the monitor sensors M1 to M3, but the light incident on the micro sensors M2 and M3 is weak, the voltage value of the monitor signal input to the detection unit AGC1 is detected by the detection units AG2 and AG3. First, the monitor signal that exceeds the threshold and notifies the end of charge accumulation is output to the logic circuit 44.

論理回路４４は、検出部ＡＧＣ１から終了信号を受けると、ラインセンサＬＳＢ３の測距ゾーンの電荷蓄積を終了させる。ラインセンサＬＳＢ３の測距ゾーンＳＺ１の各フォトダイオードに蓄積された電荷は、電荷蓄積容量（ここでは図示せず）に一時的に格納される。検出部ＡＧＣ２、あるいは検出部ＡＧＣ３が最も早く積分終了のモニタ信号を出力した場合も、ラインセンサＬＳＢ３の測距ゾーンＳＺ１の電荷蓄積が同様に終了する。   When the logic circuit 44 receives the end signal from the detection unit AGC1, the logic circuit 44 ends the charge accumulation in the distance measuring zone of the line sensor LSB3. The charges accumulated in each photodiode in the distance measuring zone SZ1 of the line sensor LSB3 are temporarily stored in a charge accumulation capacitor (not shown here). Even when the detection unit AGC2 or the detection unit AGC3 outputs the monitor signal for completion of integration earliest, the charge accumulation in the distance measuring zone SZ1 of the line sensor LSB3 is similarly ended.

このようなラインセンサの電荷蓄積が、ラインセンサＬＳＢ３の測距ゾーンＳＺ２、ＳＺ３についても、同じように行われる。すなわち、微小センサＭ４〜Ｍ６、Ｍ７〜Ｍ９のいずれかにおいて閾値を超えるモニタ信号が出力されると、ラインセンサＬＳＢ３の測距ゾーンＳＺ２、ＳＺ３の電荷蓄積をその時点で終了する。   Such charge accumulation of the line sensor is performed in the same manner for the distance measuring zones SZ2 and SZ3 of the line sensor LSB3. That is, when a monitor signal exceeding the threshold is output in any of the micro sensors M4 to M6 and M7 to M9, the charge accumulation in the distance measuring zones SZ2 and SZ3 of the line sensor LSB3 is terminated at that time.

すべてのラインセンサの電荷蓄積が終了すると（あるいはその前に所定時間が経過すると）、各ラインセンサから画素信号が出力される。上下方向にあるラインセンサ群ＥＡ１、ＥＡ２（図２参照）から出力される画素信号は、列回路４６に転送される（図２、３参照）。一方、左右方向にあるラインセンサ群ＥＢ１、ＥＢ２から出力される画素信号は、列回路４５へ転送される。   When charge accumulation of all the line sensors is completed (or a predetermined time elapses before that), a pixel signal is output from each line sensor. Pixel signals output from the line sensor groups EA1 and EA2 (see FIG. 2) in the vertical direction are transferred to the column circuit 46 (see FIGS. 2 and 3). On the other hand, pixel signals output from the line sensor groups EB1 and EB2 in the left-right direction are transferred to the column circuit 45.

列回路４５、４６においては、出力された画素信号に対してノイズ除去、増幅処理が画素信号に対して行われる。これにより、ラインセンサ群ＥＡ１、ＥＡ２に対する一対の被写体像に応じた画像信号は、オフセット回路６４においてオフセットされた後、出力切替回路６６を通じてシステムコントロール回路３０へ出力される。一方、ラインセンサ群ＥＢ１、ＥＢ２に対する一対の被写体像に応じた画像信号は、オフセット回路６２においてオフセットされた後、出力切替回路６８を通じてシステムコントロール回路３０へ出力される。   In the column circuits 45 and 46, noise removal and amplification processing are performed on the pixel signals that are output. As a result, the image signals corresponding to the pair of subject images for the line sensor groups EA 1 and EA 2 are offset by the offset circuit 64 and then output to the system control circuit 30 through the output switching circuit 66. On the other hand, the image signals corresponding to the pair of subject images for the line sensor groups EB 1 and EB 2 are offset by the offset circuit 62 and then output to the system control circuit 30 through the output switching circuit 68.

システムコントロール回路３０は、論理回路４４の動作を制御するとともに、各ＡＧＣ回路からのモニタ信号を選択的に検知する。モニタ出力選択回路５６では、システムコントロール回路３０により指定されたモニタ信号が出力され、出力切替回路６８からシステムコントロール回路３０に送られる。また、ＯＢモニタ出力選択回路５２から選択的に出力されるＯＢモニタ信号は、出力切替回路６６を介してシステムコントロール回路３０に送られる。なお、ＯＢモニタ信号、モニタ信号は、レベルシフト回路５３、５５によってそれぞれ出力信号の基準電位がシフトされる。   The system control circuit 30 controls the operation of the logic circuit 44 and selectively detects the monitor signal from each AGC circuit. In the monitor output selection circuit 56, the monitor signal designated by the system control circuit 30 is output and sent from the output switching circuit 68 to the system control circuit 30. The OB monitor signal selectively output from the OB monitor output selection circuit 52 is sent to the system control circuit 30 via the output switching circuit 66. Note that the reference potentials of the output signals of the OB monitor signal and the monitor signal are shifted by the level shift circuits 53 and 55, respectively.

論理回路４４は、ラインセンサの電荷蓄積を終了させるとき、選択回路５８を通じて電荷蓄積終了を知らせる信号をシステムコントロール回路３０に出力する。また、すべてのラインセンサの電荷蓄積が終了すると、選択回路６０を通じて電荷蓄積終了を知らせる信号をシステムコントロール回路３０へ送る。システムコントロール回路３０は、これらのモニタ信号、終了信号に基づいて、各ラインセンサの積分時間、ＡＧＣ回路のゲインを制御する。   When the charge accumulation of the line sensor is finished, the logic circuit 44 outputs a signal notifying the end of charge accumulation to the system control circuit 30 through the selection circuit 58. When charge accumulation of all line sensors is completed, a signal notifying completion of charge accumulation is sent to the system control circuit 30 through the selection circuit 60. The system control circuit 30 controls the integration time of each line sensor and the gain of the AGC circuit based on these monitor signals and end signals.

図５は、ラインセンサ用画素信号読み出し回路の電気回路図である。図６は、図５の画素信号読み出し回路の模式的な断面図である。図７は、モニタセンサの電気回路図である。   FIG. 5 is an electric circuit diagram of the line sensor pixel signal readout circuit. FIG. 6 is a schematic cross-sectional view of the pixel signal readout circuit of FIG. FIG. 7 is an electric circuit diagram of the monitor sensor.

図５には、ラインセンサＬＳＢ３における一組のフォトダイオード対１２０Ａｊ、１２０Ｂｊおよびそれに接続されるラインセンサ用画素信号読み出し回路１３０ｊに関する回路構成を示している。フォトダイオード対１２０Ａｊ、１２０Ｂｊは、ともにラインセンサ用画素信号読み出し回路１３０ｊと接続されている。   FIG. 5 shows a circuit configuration relating to a pair of photodiodes 120Aj and 120Bj in the line sensor LSB3 and a line sensor pixel signal readout circuit 130j connected thereto. The photodiode pairs 120Aj and 120Bj are both connected to the line sensor pixel signal readout circuit 130j.

ラインセンサ用画素信号読み出し回路１３０ｊは、不要電荷の掃き出しをスイッチ制御するアンチブルーミングゲート（ＡＢＧ）１２１Ａ、１２１Ｂ、一時的に電荷を格納する電荷蓄積容量（ＭＥＭ）１２４Ａ、１２４Ｂ、フォトダイオード対１２０Ａｊ、１２０Ｂｊに蓄積された電荷を電荷蓄積容量１２４Ａ、１２４Ｂに転送する転送ゲート（ＴＧ）１２２Ａ、１２２Ｂを備える。   The pixel signal readout circuit 130j for the line sensor includes anti-blooming gates (ABG) 121A and 121B for controlling the sweeping of unnecessary charges, charge storage capacitors (MEM) 124A and 124B for temporarily storing charges, a photodiode pair 120Aj, Transfer gates (TG) 122A and 122B are provided for transferring the charges accumulated in 120Bj to the charge storage capacitors 124A and 124B.

さらに、ラインセンサ用画素信号読み出し回路１３０ｊは、ＦＤＡ（Floating Diffusion Amplifier）に基づく電荷検出機構を備え、電荷注入されるフローティングディフュージョン（ＦＤ）１２５、電荷蓄積容量１２４Ａ、１２４Ｂの蓄積電荷を転送するフローティングディフュージョンゲート（ＦＤＧ）１２３Ａ、１２３Ｂ、リセットゲート（ＲＧ）２６、ソースフォロアアンプ１２７、および選択ゲート１２８を備える。   Furthermore, the line sensor pixel signal readout circuit 130j includes a charge detection mechanism based on an FDA (Floating Diffusion Amplifier), and a floating diffusion (FD) 125 into which charges are injected and a floating charge that transfers the accumulated charges in the charge accumulation capacitors 124A and 124B. Diffusion gates (FDG) 123A and 123B, a reset gate (RG) 26, a source follower amplifier 127, and a selection gate 128 are provided.

図６には、フォトダイオード１２０Ａｊ付近の焦点検出部４０の基板断面が図示されている。ｎ−ｓｕｂ基板の上にｐ型層（ｐ−ｗｅｌｌ）を形成し、その上にｐｎ接合のフォトダイオード１２０Ａｊが構成される。また、フォトダイオード１２０Ａｊの表面にｐ^＋層を形成することにより、埋め込み型フォトダイオードが構成される。電荷蓄積容量１２４Ａも同様のＭＯＳ型ダイオードの構成になっている。 FIG. 6 shows a substrate cross section of the focus detection unit 40 in the vicinity of the photodiode 120Aj. A p-type layer (p-well) is formed on an n-sub substrate, and a pn junction photodiode 120Aj is formed thereon. Further, a buried photodiode is formed by forming a p ⁺ layer on the surface of the photodiode 120Aj. The charge storage capacitor 124A has a similar MOS diode configuration.

なお、フォトダイオード１２０Ａｊの上方には開口部（図示せず）が設けられており、開口部を除く部分を遮光膜で覆うことによってフォトダイオード１２０Ａｊ以外の光入射が防止されている。   An opening (not shown) is provided above the photodiode 120Aj, and light other than the photodiode 120Aj is prevented from entering by covering a portion excluding the opening with a light shielding film.

アンチブルーミングゲート（ＡＢＧ）１２１Ａ、転送ゲート（ＴＧ）１２２Ａ、フローティングディフュージョンゲート（ＦＤＧ）１２３Ａ、リセットゲート（ＲＧ）１２４Ａは、それぞれ表面に電荷転送電極（ゲート電極）を配設したトランジスタによって構成されており、それぞれ電荷読み出しタイミングに合わせてパルス信号が入力される。   The anti-blooming gate (ABG) 121A, the transfer gate (TG) 122A, the floating diffusion gate (FDG) 123A, and the reset gate (RG) 124A are each configured by a transistor having a charge transfer electrode (gate electrode) disposed on the surface. Each pulse signal is input in accordance with the charge read timing.

転送ゲート（ＴＧ）１２２Ａ、フローティングディフュージョンゲート（ＦＤＧ）１２３Ａの開閉により、電荷蓄積容量１２４Ａ、およびｎ^＋層から成るフローティングディフュージョン（ＦＤ）１２５にそれぞれ電荷が転送される。また、アンチブルーミングゲート（ＡＢＧ）１２１Ａの開閉により、フォトダイオード１２０Ａｊの不要電荷が、ｎ^＋層１２９を介してドレインとなる電源ＶＤＤＡに掃き出される。 By opening / closing the transfer gate (TG) 122A and the floating diffusion gate (FDG) 123A, charges are transferred to the charge storage capacitor 124A and the floating diffusion (FD) 125 composed of n ⁺ layers. Further, by opening / closing the anti-blooming gate (ABG) 121A, unnecessary charges of the photodiode 120Aj are swept out to the power supply VDDA serving as a drain through the n ⁺ layer 129.

図７には、フォトダイオード１２０Ａｊをモニタリングする微小センサ１４０ｍを示している。フォトダイオード１４２に接続されるモニタセンサ用画素信号読み出し回路１４４は、アンチブルーミングゲート（ＡＢＧ）１５１、転送ゲート（ＴＧ）１５２、リセットゲート（ＲＧ）１５４、さらには電荷蓄積容量（ＭＥＭ）１５３、ソースフォロアアンプ１５５を備える。   FIG. 7 shows a minute sensor 140m that monitors the photodiode 120Aj. The monitor sensor pixel signal readout circuit 144 connected to the photodiode 142 includes an anti-blooming gate (ABG) 151, a transfer gate (TG) 152, a reset gate (RG) 154, a charge storage capacitor (MEM) 153, and a source. A follower amplifier 155 is provided.

被写体からの光がラインセンサに到達すると、フォトダイオード１２０Ａｊ、１２０Ｂｊの光電変換によって信号電荷（画素信号）が生じ、光量に応じて電荷が蓄積されていく。一方、モニタセンサ１４０ｍの光電変換部１４２に生じる信号電荷は、電荷蓄積１５３を介して図２、３に示したＡＧＣ回路へ随時出力される。   When light from the subject reaches the line sensor, a signal charge (pixel signal) is generated by photoelectric conversion of the photodiodes 120Aj and 120Bj, and the charge is accumulated according to the amount of light. On the other hand, the signal charge generated in the photoelectric conversion unit 142 of the monitor sensor 140m is output to the AGC circuit shown in FIGS.

モニタ信号が閾値を超えると、フォトダイオード１２０Ａｊの電荷蓄積が終了し、蓄積電荷は転送ゲート１２２Ａ、１２２Ｂを通って電荷蓄積容量１２３Ａ、１２３Ｂに一時的に転送される。他のフォトダイオード対の電荷蓄積がすべて終了するまで、蓄積電荷は電荷蓄積容量１２３Ａ、１２３Ｂにそれぞれ保存される。   When the monitor signal exceeds the threshold value, the charge accumulation of the photodiode 120Aj ends, and the accumulated charge is temporarily transferred to the charge storage capacitors 123A and 123B through the transfer gates 122A and 122B. The accumulated charges are stored in the charge accumulation capacitors 123A and 123B, respectively, until the charge accumulation of the other photodiode pairs is completed.

他のラインセンサの電荷蓄積が終了すると、フォトダイオード１２０Ａｊ、１２０Ｂｊにおいて生じ、電荷蓄積容量１２３Ａ、１２３Ｂにそれぞれ格納されていた電荷は、別々に、または混合されてフローティングディフュージョン（ＦＤ）１２５に注入される。そして、ソースフォロアアンプ１２７によって画素信号（電圧信号）が出力される。画素信号が出力されると、リセットゲート１２６の動作によってフローティングディフュージョン１２４がリセットされる。   When the charge accumulation of the other line sensors is completed, the charges generated in the photodiodes 120Aj and 120Bj and respectively stored in the charge storage capacitors 123A and 123B are separately or mixed and injected into the floating diffusion (FD) 125. The Then, a pixel signal (voltage signal) is output by the source follower amplifier 127. When the pixel signal is output, the floating diffusion 124 is reset by the operation of the reset gate 126.

図８は、電荷蓄積期間中のモニタ信号と閾値との関係を示した図である。図９は、モニタセンサから出力されるモニタ信号の出力レベルと、ゲイン調整される画素信号の出力レベルとの関係を示した図である。図８、図９を用いて、ＡＧＣ回路の閾値設定、および画素信号に対するゲイン設定について説明する。   FIG. 8 is a diagram showing the relationship between the monitor signal and the threshold during the charge accumulation period. FIG. 9 is a diagram illustrating the relationship between the output level of the monitor signal output from the monitor sensor and the output level of the pixel signal whose gain is adjusted. The threshold setting of the AGC circuit and the gain setting for the pixel signal will be described with reference to FIGS.

モニタセンサから出力されるモニタ信号の出力レベルは、被写体の輝度によって変化し、被写体が非常に明るいときには出力レベルがＡＧＣ回路の閾値をすぐに超える一方、非常に暗いときには電荷が十分蓄積されず、あらかじめ定められた電荷蓄積許容時間（以下、最大積分時間という）Ｔ_ｌｉｍになっても出力レベルが閾値を超えない。図８には、被写体輝度に応じたモニタ信号の出力レベル（Ａ）〜（Ｆ）を示している。 The output level of the monitor signal output from the monitor sensor changes depending on the luminance of the subject. When the subject is very bright, the output level immediately exceeds the threshold value of the AGC circuit. The output level does not exceed the threshold even when a predetermined charge accumulation allowable time (hereinafter referred to as the maximum integration time) T _lim is reached. FIG. 8 shows monitor signal output levels (A) to (F) in accordance with subject brightness.

（Ａ）のモニタ信号の場合、最大積分時間Ｔ_ｌｉｍの到達前にモニタ信号があらかじめ設定されている閾値ＶＭＳを超え、対応するラインセンサの電荷蓄積が電荷軸積時間ＴＡで終了する。一方、（Ｂ）〜（Ｆ）に示すモニタ信号は、最大積分時間Ｔ_ｌｉｍを超えても閾値ＶＭＳを超えない。これらモニタ信号によってモニタリングされるラインセンサでは、被写体の輝度が低いためにラインセンサから出力される画素信号の出力レベルが非常に小さい。そのため、ラインセンサから読み出された画素信号に対してゲインをかける。 In the case of the monitor signal (A), the monitor signal exceeds a preset threshold value VMS before reaching the maximum integration time T _lim , and the charge accumulation of the corresponding line sensor ends at the charge axis product time TA. On the other hand, the monitor signals shown in (B) to (F) do not exceed the threshold value VMS even if the maximum integration time T _lim is exceeded. In the line sensor monitored by these monitor signals, the output level of the pixel signal output from the line sensor is very small because the luminance of the subject is low. Therefore, a gain is applied to the pixel signal read from the line sensor.

閾値ＶＭＳは、ラインセンサから画素信号を適正に出力できる範囲の限界値を示す。ここで、閾値ＶＭＳに対して１／２、１／４、１／８、１／１６、１／３２倍の閾値（１／２ＶＭＳ、１／４ＶＭＳ、１／８ＶＭＳ、１／１６ＶＭＳ、ＶＭＳ／３２）を段階的に設定可能とし、最大積分時間Ｔ_ｌｉｍにおけるモニタ信号の出力レベルと比較すると、（Ｂ）のモニタ信号は適正出力範囲の１／２〜１の範囲、（Ｃ）のモニタ信号は適正出力範囲の１／４〜１／２の範囲にある。 The threshold value VMS indicates a limit value of a range in which a pixel signal can be properly output from the line sensor. Here, the thresholds (1/2 VMS, 1/4 VMS, 1/8 VMS, 1/16 VMS, VMS / 32) are 1/2, 1/4, 1/8, 1/16, 1/32 times the threshold VMS. ) _Can be set stepwise, and the monitor signal of (B) is in the range of 1/2 to 1 of the appropriate output range, and the monitor signal of (C) is compared with the output level of the monitor signal at the maximum integration time _Tlim . It is in the range of 1/4 to 1/2 of the proper output range.

（Ｂ）のモニタ信号の場合、ＶＭＳの代わりにＶＭＳ／２を閾値として設定し、ラインセンサの画素信号のゲインを２倍に設定すれば、最大積分時間Ｔ_ｌｉｍの前に電荷蓄積が終了するとともに、画素信号の出力レベルが適正なレベルになる。また、（Ｃ）のモニタ信号の場合、ＶＭＳ／４を閾値として設定し、ラインセンサの画素信号のゲインを４倍に設定すれば、最大積分時間前に電荷蓄積が終了するとともに画素信号の出力レベルが適正レベルになる。同様に、（Ｄ）、（Ｅ）、（Ｆ）のモニタ信号の場合、ＶＭＳ／８、ＶＭＳ／１６、ＶＭＳ／３２を閾値として設定し、８、１６、３２倍のゲインを掛けることによって、画素信号の出力レベルが適正になる。 In the case of the monitor signal of (B), if VMS / 2 is set as a threshold instead of VMS and the gain of the pixel signal of the line sensor is set to double, the charge accumulation ends before the maximum integration time _Tlim. At the same time, the output level of the pixel signal becomes an appropriate level. In the case of the monitor signal (C), if VMS / 4 is set as a threshold and the gain of the pixel signal of the line sensor is set to 4 times, the charge accumulation is completed before the maximum integration time and the pixel signal is output. The level becomes an appropriate level. Similarly, in the case of the monitor signals (D), (E), and (F), VMS / 8, VMS / 16, and VMS / 32 are set as threshold values and multiplied by a gain of 8, 16, and 32, The output level of the pixel signal becomes appropriate.

本実施形態では、最大積分時間Ｔ_ｌｉｍの到達前に電荷蓄積を終了させ、画素信号に対して適切なゲインを掛けるため、電荷蓄積を開始してから最大積分時間Ｔ_ｌｉｍに到達する以前の所定時間Ｔｓ（以下、レベル検知時間という）に達すると、その時点でのモニタ信号の出力レベルを調べ、モニタ信号の出力レベルが適正範囲のどのレベルであるか、そして、どの閾値を設定すれば最大積分時間Ｔ_ｌｉｍの内に電荷蓄積が終了するか判断する。ここでは、最大積分時間Ｔ_ｌｉｍの半分の時間をレベル検知積分時間Ｔｓとしている。 In the present embodiment, charge accumulation is terminated before the maximum integration time T _lim is reached, and an appropriate gain is applied to the pixel signal. _Therefore , a predetermined gain before the maximum integration time T _lim is reached after the charge accumulation is started. When time Ts (hereinafter referred to as level detection time) is reached, the output level of the monitor signal at that time is examined, which level of the monitor signal output level is within an appropriate range, and which threshold value is set to the maximum It is determined whether the charge accumulation is completed within the integration time T _lim . Here, the half of the maximum integration time T _lim is set as the level detection integration time Ts.

６つの閾値ＶＭＳ〜ＶＭＳ／３２の中から１つの閾値が設定されると、画素信号はその設定された閾値に合わせてゲイン処理される。例えば、モニタ信号の出力レベルが（Ｃ）の場合、ＡＧＣ回路のＶＭＳ／４が閾値として設定される。そして、ラインセンサから読み出される画素信号に対して４倍のゲインが掛けられる。一方、モニタ信号の出力レベルが（Ａ）の場合、ＶＭＳがそのまま閾値として設定され、画素信号がそのまま出力される。   When one threshold is set from among the six thresholds VMS to VMS / 32, the pixel signal is subjected to gain processing in accordance with the set threshold. For example, when the output level of the monitor signal is (C), VMS / 4 of the AGC circuit is set as the threshold value. Then, a gain of 4 times is applied to the pixel signal read from the line sensor. On the other hand, when the output level of the monitor signal is (A), VMS is set as a threshold value as it is, and the pixel signal is output as it is.

図９には、被写体の輝度レベルを横軸で示し、一連の閾値、ゲインに対する積分時間、画素信号の出力レベルを縦軸に示している。レベル検知時間Ｔｓ経過時に閾値を設定し直すため、被写体が暗くてモニタ信号の出力レベルが非常に小さくても、レベル検知時間Ｔｓ〜最大積分時間Ｔ_ｌｉｍの間でラインセンサの電荷蓄積が終了する。 In FIG. 9, the luminance level of the subject is shown on the horizontal axis, and a series of threshold values, integration time with respect to gain, and the output level of the pixel signal are shown on the vertical axis. Since the threshold is reset when the level detection time Ts elapses, the charge accumulation of the line sensor is completed between the level detection time Ts and the maximum integration time T _lim even if the subject is dark and the output level of the monitor signal is very small. .

モニタ信号の出力レベルが閾値を超えるタイミングは出力レベルに応じて異なるため、蓄積電荷量も出力レベルによって異なる。その結果、蓄積電荷に応じた画素信号とゲインと掛け合わせた画素信号の出力レベルは、被写体の明るさに依らずほぼ一定Ｖｏの値に維持される。   Since the timing at which the output level of the monitor signal exceeds the threshold value varies depending on the output level, the accumulated charge amount also varies depending on the output level. As a result, the output level of the pixel signal corresponding to the accumulated charge and the pixel signal multiplied by the gain is maintained at a substantially constant value Vo regardless of the brightness of the subject.

なお、図４で説明したように、同じラインセンサで他のＡＧＣ検出部が先に電荷蓄積終了タイミングになると、その時点で電荷蓄積が終了する。この場合、その時点でのモニタ信号の出力レベルを閾値ＶＭＳ、１／２ＶＭＳ、・・・・と順に比較し、出力レベルに相当する閾値を決定し、その閾値に応じてゲインを決定する。   As described with reference to FIG. 4, when the other AGC detectors at the same line sensor come to the charge accumulation end timing first, the charge accumulation ends at that point. In this case, the output level of the monitor signal at that time is sequentially compared with the threshold values VMS, 1/2 VMS,..., The threshold value corresponding to the output level is determined, and the gain is determined according to the threshold value.

図１０は、ＡＧＣ検出部の内部構成を概略的に示した回路図である。図１１は、ＡＣＧ検出部の電気回路図である。ここでは、図３に示したＡＧＣ回路４２_Ｖ５に設けられた１つのＡＧＣ検出部の内部構成を説明する。 FIG. 10 is a circuit diagram schematically showing the internal configuration of the AGC detection unit. FIG. 11 is an electric circuit diagram of the ACG detection unit. Here, the internal configuration of one AGC detection unit provided in the AGC circuit 42 _V5 shown in FIG. 3 will be described.

ＡＧＣ検出部２００は、コンパレータ（比較器）２０２、引き算器２０４、メモリ容量２０６を備える。引き算器２０４は、対応するＯＢモニタセンサから出力されるＯＢモニタ信号ＯＢＭと、閾値信号ＶＭＳとの差分“ＶＭＳ−ＯＢＭ”を出力する（ただし、閾値信号（電圧）と最初に設定される閾値電圧値については、ともに“ＶＭＳ”と以下表記する）。これにより、閾値電圧の基準レベルが黒レベルに合わせてオフセット調整される。コンパレータ２０２は、基準レベルをオフセット調整させた閾値ＶＭＳ’（＝ＶＭＳ−ＯＢＭ）と、接続されている微小センサから送られてくるモニタ信号ＭＯＮとを比較する。   The AGC detection unit 200 includes a comparator (comparator) 202, a subtractor 204, and a memory capacity 206. The subtractor 204 outputs a difference “VMS−OBM” between the OB monitor signal OBM output from the corresponding OB monitor sensor and the threshold signal VMS (however, the threshold signal (voltage) and the threshold voltage initially set) Both values are expressed as “VMS” below). Thereby, the reference level of the threshold voltage is offset adjusted in accordance with the black level. The comparator 202 compares the threshold value VMS ′ (= VMS−OBM) in which the reference level is offset-adjusted with the monitor signal MON sent from the connected micro sensor.

上述したように、ラインセンサの電荷蓄積開始直後は、モニタ信号ＭＯＮの出力レベルが閾値ＶＭＳ’より小さく、コンパレータ２０２はＨｉｇｈレベルの信号を出力する。そして時間経過とともにモニタ信号ＭＯＮの出力レベルが閾値ＶＭＳ’を超えると、コンパレータ２０２は反転信号を論理回路４４、システムコントロール回路３０へ出力する。メモリ容量２０６は、閾値ＶＭＳを保持するキャパシタであり、閾値ＶＭＳは必要に応じて書き換え可能である。   As described above, immediately after the charge accumulation of the line sensor is started, the output level of the monitor signal MON is smaller than the threshold value VMS ′, and the comparator 202 outputs a high level signal. When the output level of the monitor signal MON exceeds the threshold value VMS ′ with time, the comparator 202 outputs an inverted signal to the logic circuit 44 and the system control circuit 30. The memory capacity 206 is a capacitor that holds a threshold value VMS, and the threshold value VMS can be rewritten as necessary.

図１１では、ＡＧＣ検出部２００の内部構成をより詳細に示している。ＡＧＣ検出部２００は、閾値電圧設定部２０８、モニタ信号オフセット調整部２１０、閾値電圧オフセット調整部２１２を備え、さらに、コンパレータ２０２、メモリ容量２０６へ送る信号を切り替えるトランジスタゲート（Φａ１、Φａ２）２１２、２１４、およびモニタ信号入力を切り替えるトランジスタゲート（ΦＭＯＮ）２１６を備える。   FIG. 11 shows the internal configuration of the AGC detection unit 200 in more detail. The AGC detection unit 200 includes a threshold voltage setting unit 208, a monitor signal offset adjustment unit 210, and a threshold voltage offset adjustment unit 212, and further includes transistor gates (Φa1, Φa2) 212 for switching signals to be sent to the comparator 202 and the memory capacitor 206. 214 and a transistor gate (ΦMON) 216 for switching the monitor signal input.

閾値電圧設定部２０８は、閾値電圧を選択的に出力するタップ（スイッチ群）によって構成されており、閾値電圧設定部２０８を制御することで、いずれか一つの閾値電圧が選択的に設定される。ここでは、ＶＭＳ／６４、ＶＭＳ／３２、ＶＭＳ／１６、ＶＭＳ／８、ＶＭＳ／４、ＶＭＳ／２、ＶＭＳ、および０Ｖに相当するＶＳＭ０の閾値電圧が設定可能である。   The threshold voltage setting unit 208 is configured by taps (switch groups) that selectively output the threshold voltage, and any one threshold voltage is selectively set by controlling the threshold voltage setting unit 208. . Here, the threshold voltage of VSM0 corresponding to VMS / 64, VMS / 32, VMS / 16, VMS / 8, VMS / 4, VMS / 2, VMS, and 0V can be set.

モニタ信号オフセット調整部２１０は、微小センサとＯＢモニタセンサとのオフセットを調整するためのタップであり、焦点検出が行われる前にモニタ信号オフセット調整部２１０を使ったモニタ信号オフセット調整が行われる。閾値電圧オフセット調整部２１２は、閾値電圧の非線形性を補正するためのタップである。   The monitor signal offset adjustment unit 210 is a tap for adjusting the offset between the minute sensor and the OB monitor sensor, and the monitor signal offset adjustment using the monitor signal offset adjustment unit 210 is performed before focus detection is performed. The threshold voltage offset adjustment unit 212 is a tap for correcting the nonlinearity of the threshold voltage.

まず、モニタ信号のオフセット調整について説明する。焦点検出前において、ゲート（Φａ１）２１２、ゲート（ΦＭＯＮ）２１６をＯＮ状態、ゲート（Φａ１）２１４をＯＦＦ状態に設定するとともに、閾値電圧設定部２０８では、閾値電圧ＶＭＳ０（＝０Ｖ）となる０Ａ番のスイッチを接続する。そして、モニタ信号オフセット調整部２１０の０番から３１番までの各スイッチを順番に接続させていく。   First, the offset adjustment of the monitor signal will be described. Before focus detection, the gate (Φa1) 212 and the gate (ΦMON) 216 are set to the ON state and the gate (Φa1) 214 is set to the OFF state, and the threshold voltage setting unit 208 sets the threshold voltage VMS0 (= 0V) to 0A. No. switch is connected. Then, the switches from No. 0 to No. 31 of the monitor signal offset adjustment unit 210 are connected in order.

微小センサの信号出力位置とＯＢモニタセンサの信号出力位置は異なるため、その出力信号（電圧）の基準レベルは必ずしも一致せず、バラツキが生じる。このバラツキをなくして基準レベルを一致させるためのオフセット調整が行われる。   Since the signal output position of the minute sensor is different from the signal output position of the OB monitor sensor, the reference level of the output signal (voltage) does not always match and variation occurs. Offset adjustment is performed to eliminate the variation and to match the reference level.

０Ａ番のスイッチが接続されると、ゲート（Φａ１）２１２がＯＦＦ状態、ゲート（Φａ２）２１４がＯＮ状態に切り替えられる。これにより、ＯＢモニタ信号とオフセットメモリ調整部２１０から送られてくる０番に応じた電圧ＶＯＦとを加算した信号と、モニタセンサからのモニタ信号がコンパレータ２０２に入力される。   When the 0A switch is connected, the gate (Φa1) 212 is switched to the OFF state and the gate (Φa2) 214 is switched to the ON state. As a result, a signal obtained by adding the OB monitor signal and the voltage VOF corresponding to the number 0 sent from the offset memory adjustment unit 210 and the monitor signal from the monitor sensor are input to the comparator 202.

コンパレータ２０２の出力信号が反転するまで、ゲート（Φａ１）２１２、ゲート（Φａ２）２１４を切り替えながらモニタ信号オフセット調整部２１０の各スイッチを順番に切り替えていく。コンパレータ２０２の出力信号が反転したとき、そのオフセット電圧ＶＯＦがメモリ容量２０６に保持される。このオフセット調整を、焦点検出前に各モニタセンサに対してそれぞれ実行する。   The switches of the monitor signal offset adjustment unit 210 are sequentially switched while switching the gate (Φa1) 212 and the gate (Φa2) 214 until the output signal of the comparator 202 is inverted. When the output signal of the comparator 202 is inverted, the offset voltage VOF is held in the memory capacitor 206. This offset adjustment is performed for each monitor sensor before focus detection.

図１２は、ＡＧＣ検出部の動作を示したタイミングチャートである。   FIG. 12 is a timing chart showing the operation of the AGC detection unit.

焦点検出が実行開始されると、閾値電圧設定部２０８において閾値電圧ＶＭＳの信号を出力する７Ａ番のスイッチを接続させて、閾値信号ＶＭＳを引算器２０６へ入力させる。そして、ゲート（Φａ１）２１２をＯＦＦ状態、ゲート（Φａ２）２１４をＯＮ状態、ゲート（ＭＯＮ）２１６をＯＮ状態にすることによって、モニタ信号ＭＯＮの出力レベルと、ＯＢモニタ信号を差し引いた閾値電圧ＶＭＳ’（＝ＶＭＳ−ＯＢＭ）とをコンパレータ２０２において比較する。   When the focus detection is started, the threshold voltage setting unit 208 is connected to a 7A switch that outputs a signal of the threshold voltage VMS, and the threshold signal VMS is input to the subtractor 206. Then, the gate (Φa1) 212 is turned off, the gate (Φa2) 214 is turned on, and the gate (MON) 216 is turned on, so that the output level of the monitor signal MON and the threshold voltage VMS obtained by subtracting the OB monitor signal are subtracted. '(= VMS-OBM) is compared in the comparator 202.

上述したように、レベル検知期間Ｔｓに達すると、モニタ信号の出力レベルと閾値電圧とを比較するように回路が切り替えられる。ゲート（Φａ１）２１２をＯＮ状態、ゲート（Φａ２）２１４をＯＦＦ状態にし、また、ゲート（ＭＯＮ）２１６をＯＦＦ状態にすることにより、コンパレータ２０２ではモニタ信号と閾値との比較が一端停止される。   As described above, when the level detection period Ts is reached, the circuit is switched so as to compare the output level of the monitor signal with the threshold voltage. When the gate (Φa1) 212 is turned on, the gate (Φa2) 214 is turned off, and the gate (MON) 216 is turned off, the comparator 202 stops the comparison between the monitor signal and the threshold value.

この期間（リフレッシュ期間）、新たに設定する閾値電圧がメモリ容量２０６に格納可能であり、閾値電圧設定部２０８では、閾値電圧がＶＭＳからＶＭＳ／２に切り替えられる。そして、コンパレータ２０２では、（ＶＭＳ／２−ＯＢＭ）とモニタ信号ＭＯＮとがコンパレータ２０２において比較される。ただし、モニタ信号とＯＢモニタ信号のオフセット電圧ＶＯＦはメモリ容量２０６に保持され続けている。   During this period (refresh period), a newly set threshold voltage can be stored in the memory capacity 206. In the threshold voltage setting unit 208, the threshold voltage is switched from VMS to VMS / 2. The comparator 202 compares (VMS / 2-OBM) with the monitor signal MON. However, the offset voltage VOF of the monitor signal and the OB monitor signal continues to be held in the memory capacity 206.

コンパレータ２０２から反転信号が出力されるまで、閾値電圧がＶＭＳ／２〜ＶＭＳ／６４へ順に切り替えられる。コンパレータ２０２から反転信号が出力されると、そのとき設定されていた閾値電圧が新たな閾値電圧として設定される。   The threshold voltage is sequentially switched from VMS / 2 to VMS / 64 until an inverted signal is output from the comparator 202. When an inverted signal is output from the comparator 202, the threshold voltage set at that time is set as a new threshold voltage.

そして、再びゲート（Φａ１）２１２をＯＦＦ状態、ゲート（Φａ２）２１４をＯＮ状態に切り替える。コンパレータ２０２では、新たに設定された閾値電圧とＯＢモニタ信号との差分（ＶＭＳ−ＯＢＭ）がモニタ信号ＭＯＮと比較される。そして、コンパレータ２０２から反転信号が出力されると、電荷蓄積を終了する。   Then, the gate (Φa1) 212 is switched to the OFF state and the gate (Φa2) 214 is switched to the ON state again. In the comparator 202, the difference (VMS−OBM) between the newly set threshold voltage and the OB monitor signal is compared with the monitor signal MON. Then, when the inverted signal is output from the comparator 202, the charge accumulation ends.

図１３は、設定される閾値電圧と実際に出力される閾値電圧との非線形関係を示した図である。図１３に示すように、閾値電圧が低く設定されると、引算器２０４に入力する電圧がずれて線形性を維持できない。これは、タップ回路の特性に起因する。そのため、図１１に示す閾値電圧オフセット調整部２１２によって、補正分に応じた電圧をコンパレータ２０２に入力させる。   FIG. 13 is a diagram showing a non-linear relationship between the set threshold voltage and the actually output threshold voltage. As shown in FIG. 13, when the threshold voltage is set low, the voltage input to the subtractor 204 is shifted and linearity cannot be maintained. This is due to the characteristics of the tap circuit. Therefore, the threshold voltage offset adjusting unit 212 shown in FIG.

閾値電圧オフセット調整部２１２では、０Ｂ〜７Ｂのスイッチを切り替えることによって出力電圧が切り替わる。閾値電圧のオフセット値は、あらかじめ実験により定められており、閾値電圧設定部２８において閾値電圧が設定されると、その閾値電圧に応じたオフセット電圧を出力するスイッチが接続される。   The threshold voltage offset adjustment unit 212 switches the output voltage by switching the switches 0B to 7B. The offset value of the threshold voltage is determined in advance by experiments. When the threshold voltage is set in the threshold voltage setting unit 28, a switch that outputs an offset voltage corresponding to the threshold voltage is connected.

図１４は、システムコントロール回路３０によって実行されるモニタ信号オフセット調整処理を示したフローチャートである。   FIG. 14 is a flowchart showing the monitor signal offset adjustment process executed by the system control circuit 30.

上述したように、閾値電圧ＶＭＳ０＝０Ｖを設定し、モニタ信号オフセット調整部２１０のスイッチを順番に接続させ、モニタ信号とＯＢモニタ信号の出力信号レベルを比較する（Ｓ１０１〜Ｓ１０５）。そして、コンパレータ２０２が反転信号を出力すると、そのときのスイッチ接続によって出力される電圧をオフセット電圧ＶＯＦとして設定する（Ｓ１０６〜Ｓ１０８）。   As described above, the threshold voltage VMS0 = 0V is set, the switches of the monitor signal offset adjustment unit 210 are connected in order, and the output signal levels of the monitor signal and the OB monitor signal are compared (S101 to S105). When the comparator 202 outputs an inverted signal, the voltage output by the switch connection at that time is set as the offset voltage VOF (S106 to S108).

図１５は、システムコントロール回路によって実行される焦点検出時の電荷蓄積時間制御処理を示したフローチャートである。   FIG. 15 is a flowchart showing a charge accumulation time control process at the time of focus detection executed by the system control circuit.

閾値電圧ＶＭＳが設定された状態で電荷蓄積が開始される。レベル検知時間Ｔｓに到達するまでにモニタ信号の出力レベルが閾値電圧ＶＭＳを超えていない場合、信号の比較を一度停止し、閾値電圧とそのレベル検知時間Ｔｓでのモニタ信号の出力レベルＶｍｏｎとが比較される（Ｓ２０１〜Ｓ２０８）。なお、後述するように、同じ測距ゾーンのＡＧＣ検出部については、同じ閾値電圧信号ＶＭＳが設定される。   Charge accumulation is started with the threshold voltage VMS set. If the output level of the monitor signal does not exceed the threshold voltage VMS before reaching the level detection time Ts, the signal comparison is stopped once, and the threshold voltage and the output level Vmon of the monitor signal at the level detection time Ts are Compared (S201 to S208). As will be described later, the same threshold voltage signal VMS is set for the AGC detection units in the same distance measurement zone.

出力レベルＶｍｏｎが閾値電圧より大きいとき、その閾値電圧を新たに設定するとともに、その閾値電圧に応じたゲインを設定する。そして、再びモニタ信号の出力レベルをモニタリングする（Ｓ２０８〜Ｓ２１４）。モニタ信号の出力レベルが閾値電圧を超えると、ラインセンサの電荷蓄積（積分）を終了させる（Ｓ２１５〜Ｓ２１７）。そして、画素信号を読み出すとき、設定したゲインによって画素信号を増幅処理する（Ｓ２１８）。後述するように、画素信号のゲイン設定は測距ゾーンごとに切り替えて行われる。   When the output level Vmon is greater than the threshold voltage, the threshold voltage is newly set and a gain corresponding to the threshold voltage is set. Then, the output level of the monitor signal is monitored again (S208 to S214). When the output level of the monitor signal exceeds the threshold voltage, the charge accumulation (integration) of the line sensor is terminated (S215 to S217). Then, when reading out the pixel signal, the pixel signal is amplified by the set gain (S218). As will be described later, the gain setting of the pixel signal is switched for each distance measurement zone.

図１６は、ラインセンサ群に規定される測距ゾーンを示した図である。図１７は、列回路（図２参照）の電気回路図である。図１８は、画素信号読み出し動作のタイミングチャートである。図１６〜図１８を用いて、全画素信号を読み出すときのゲイン設定について説明する。   FIG. 16 is a diagram showing distance measurement zones defined in the line sensor group. FIG. 17 is an electric circuit diagram of the column circuit (see FIG. 2). FIG. 18 is a timing chart of the pixel signal readout operation. The gain setting when reading out all pixel signals will be described with reference to FIGS.

図１６には、ラインセンサ群ＥＡ１（図２参照）を構成するラインセンサＬＳＡ１〜ＬＳＡ９に対して規定される測距ゾーンＤＡが示されている。測距ゾーンＤＡは、モニタセンサの各微小センサがモニタリングするエリア領域に相当し、各ラインセンサを横断するように測距ゾーンＤＡがラインセンサ配列方向に沿って定められる。   FIG. 16 shows a distance measuring zone DA defined for the line sensors LSA1 to LSA9 constituting the line sensor group EA1 (see FIG. 2). The distance measurement zone DA corresponds to an area area monitored by each minute sensor of the monitor sensor, and the distance measurement zone DA is determined along the line sensor arrangement direction so as to cross each line sensor.

ラインセンサ群ＥＡ１の画素信号を読み出すとき、ライセンサ配列方向（左右方向）を主走査方向として順番に画素信号を読み出す。上述したように、各ラインセンサはフォトダイオード対を上下方向に並べた構成になっており、フォトダイオード対をラインセンサ上部から下部に向けて順番にライン走査し、画素信号を読み出す。ラインセンサ群ＥＡ１の場合、ＬＳＡ１〜ＬＳＡ９までの１ライン分のフォトダイオード対から画素信号が順に読み出される。ラインセンサ群ＥＡ２も同様に画素信号が読み出される。   When reading out the pixel signals of the line sensor group EA1, the pixel signals are read out in turn with the licensor arrangement direction (left-right direction) as the main scanning direction. As described above, each line sensor has a configuration in which photodiode pairs are arranged in the vertical direction, and the pixel pairs are sequentially scanned from the top to the bottom of the line sensor to read out pixel signals. In the case of the line sensor group EA1, pixel signals are sequentially read from the photodiode pairs for one line from LSA1 to LSA9. Similarly, the pixel signal is read out from the line sensor group EA2.

一方、ラインセンサＬＳＢ１〜ＬＳＡＢ５から構成されるラインセンサ群ＥＢ１については、上下方向を主走査方向として画素信号が読み出される。主走査ライン上にあるフォトダイオード対の画素信号がラインセンサＬＳＢ１からＬＳＢ５に向けて順次読み出され、１ライン分の画素信号が読み出されると次のラインに走査が移る。ラインセンサ群ＥＢ１に規定される測距ゾーンＤＢは、微小センサのモニタリング対象エリアに合わせて規定される。ラインセンサ群ＥＢ２も同様の画素信号読み出しが行われる。   On the other hand, for the line sensor group EB1 including the line sensors LSB1 to LSAB5, pixel signals are read with the vertical direction as the main scanning direction. The pixel signals of the photodiode pair on the main scanning line are sequentially read out from the line sensors LSB1 to LSB5, and when the pixel signal for one line is read out, the scanning is moved to the next line. The ranging zone DB defined in the line sensor group EB1 is defined in accordance with the monitoring target area of the minute sensor. The line sensor group EB2 also performs similar pixel signal readout.

本実施形態では、測距ゾーンＤＡ、ＤＢごとに所定の閾値電圧が設定されている。すなわち、各ラインセンサの同じ測距ゾーンにある微小センサには、同じ閾値電圧が設定される。画素信号の読み出しゲインに関しても同様であり、測距ゾーンＤＡそれぞれの閾値電圧に応じたゲイン値が定められる。このような閾値電圧に従い、画素信号を読み出す走査についても、次の測距ゾーンへ走査が移る度にゲインを設定変更する。   In the present embodiment, a predetermined threshold voltage is set for each of the distance measurement zones DA and DB. That is, the same threshold voltage is set for the minute sensors in the same distance measurement zone of each line sensor. The same applies to the readout gain of the pixel signal, and a gain value corresponding to the threshold voltage of each distance measurement zone DA is determined. In accordance with such a threshold voltage, the gain setting is changed every time the scanning shifts to the next distance measurement zone for scanning for reading out pixel signals.

図１７には、図５に示すフォトダイオード対１２０Ａｊ、１２０Ｂｊの画素信号読み出し回路１３０ｊと、列回路４６（図２、３参照）の一部回路を図示している。列回路４６は、クランプスイッチ（ＣＬ）３０４、容量Ｃｃ１のキャパシタ３０５、容量Ｃｃ２の可変キャパシタ３０６、増幅器（ＡＭＰｃ）３０８を備えたゲイン設定部３０２を有し、システムコントロール回路３０からの制御信号に基づいて可変キャパシタ３０６の容量が変化する。   FIG. 17 illustrates a pixel signal readout circuit 130j of the photodiode pair 120Aj and 120Bj illustrated in FIG. 5 and a partial circuit of the column circuit 46 (see FIGS. 2 and 3). The column circuit 46 includes a gain setting unit 302 including a clamp switch (CL) 304, a capacitor 305 having a capacitance Cc1, a variable capacitor 306 having a capacitance Cc2, and an amplifier (AMPc) 308. The column circuit 46 receives a control signal from the system control circuit 30. Based on this, the capacitance of the variable capacitor 306 changes.

フォトダイオード１２０Ａｊ、１２０Ｂｊから読み出される画素信号のゲインは、キャパシタ３０５、可変キャパシタ３０６の容量比“Ｃｃ１／Ｃｃ２”によって定められる。ここでは、１、２、４、８、１６、３２倍のいずれかのゲインが可変キャパシタ３０６によって設定される。定められたゲイン値に従い、画素信号は増幅器３０８においてゲイン処理される。   The gain of the pixel signal read from the photodiodes 120Aj and 120Bj is determined by the capacitance ratio “Cc1 / Cc2” of the capacitor 305 and the variable capacitor 306. Here, any one of 1, 2, 4, 8, 16, and 32 times gain is set by the variable capacitor 306. The pixel signal is gain processed in the amplifier 308 in accordance with the determined gain value.

スイッチ（ΦＲ）３１２の切り替えによってリセット信号がキャパシタ３１８に保持される一方、スイッチ（ΦＳ）３１０の切り替えによって読み出された画素信号がキャパシタ３０６に保持される。そして、スイッチ（ΦＴ）３１４によって画素信号とリセット信号の差分が差動アンプ３２０に入力し、スイッチ（ΦＲＤｎ）３２１を通って画素信号が外部に出力される。差動アンプ３２０には、出力オフセット調整部３２２が接続されており、黒レベルに応じて画素信号がオフセット調整される。   The reset signal is held in the capacitor 318 by switching the switch (ΦR) 312, while the pixel signal read out by switching the switch (ΦS) 310 is held in the capacitor 306. Then, the difference between the pixel signal and the reset signal is input to the differential amplifier 320 by the switch (ΦT) 314, and the pixel signal is output to the outside through the switch (ΦRDn) 321. An output offset adjustment unit 322 is connected to the differential amplifier 320, and the pixel signal is offset adjusted according to the black level.

図１８には、列回路４６の各スイッチの切り替えタイミングが示されている。映像期間ＪＬでは、所定ライン上のフォトダイオード対の画素信号を読み出している。ここでは、各ラインセンサの一方の側のフォトダイオードから画素信号をまとめて先に読み出し、他方の側のフォトダイオードの画素信号を後から読み出す。転送期間ＪＬでは、シフトレジスタによって画素信号が画素信号読み出し回路から列回路４６へ転送される。   FIG. 18 shows the switching timing of each switch of the column circuit 46. In the video period JL, the pixel signal of the photodiode pair on the predetermined line is read out. Here, the pixel signals are collectively read first from the photodiodes on one side of each line sensor, and the pixel signals of the photodiodes on the other side are read later. In the transfer period JL, the pixel signal is transferred from the pixel signal readout circuit to the column circuit 46 by the shift register.

ゲイン設定部３０２の可変キャパシタ３０６は、転送期間ＪＫの間に容量変更されるように構成されている。具体的には、走査中に測距ゾーンが切り替わる転送期間Ｑにゲインがシステムコントロール回路３０、論理回路４０によって変更される。転送期間Ｑを過ぎると次の測距ゾーンの走査が始まり、新たに設定されたゲイン値によって画素信号が増幅処理される。   The variable capacitor 306 of the gain setting unit 302 is configured to change its capacity during the transfer period JK. Specifically, the gain is changed by the system control circuit 30 and the logic circuit 40 during the transfer period Q in which the distance measurement zone is switched during scanning. After the transfer period Q, scanning of the next ranging zone starts, and the pixel signal is amplified by the newly set gain value.

このように本実施形態によれば、複数のラインセンサＬＳＡ１〜ＬＳＡ９、ＬＳＡ１１〜ＬＳＡ１９、ＬＳＡＢ１〜ＬＳＡＢ５、ＬＳＡＢ６〜ＬＳＡＢ１０と複数のモニタセンサＬＭＡ１〜ＬＭＡ９、ＬＭＢ１〜ＬＭＢ５を配置したＡＦモジュール２４の焦点検出部４０において、各モニタセンサが、測距ゾーンＤＡ、ＤＢによって規定されるラインセンサの所定領域をそれぞれモニタリングする複数の微小センサから構成される。そして、各微小センサにＡＧＣ検出部が接続され、焦点検出のとき、微小センサからのモニタ信号と閾値ＶＭＳとがＡＧＣ検出部において比較される（図３、４参照）。   As described above, according to the present embodiment, the focus detection of the AF module 24 in which the plurality of line sensors LSA1 to LSA9, LSA11 to LSA19, LSAB1 to LSAB5, LSAB6 to LSAB10 and the plurality of monitor sensors LMA1 to LMA9, LMB1 to LMB5 are arranged. In the unit 40, each monitor sensor is composed of a plurality of minute sensors that respectively monitor a predetermined area of the line sensor defined by the distance measurement zones DA and DB. Then, an AGC detector is connected to each microsensor, and the monitor signal from the microsensor and the threshold value VMS are compared in the AGC detector at the time of focus detection (see FIGS. 3 and 4).

電荷蓄積開始からレベル検知時間Ｔｓが経過すると、一度モニタ信号と閾値との比較を停止し、その時点でのモニタ信号の出力レベルを閾値ＶＭＳ〜ＶＭＳ／３２まで順に比較する。そして出力レベルに該当する閾値を新たに設定し、設定し直した閾値電圧とモニタ信号とをＡＧＣ検出部において比較する。モニタ信号が閾値を超えると、ＡＧＣ検出部は電荷蓄積を終了させる反転信号を出力し、対応するラインセンサの電荷蓄積が終了する。   When the level detection time Ts elapses from the start of charge accumulation, the comparison between the monitor signal and the threshold value is once stopped, and the output level of the monitor signal at that time is sequentially compared from the threshold value VMS to VMS / 32. Then, a threshold value corresponding to the output level is newly set, and the reset threshold voltage is compared with the monitor signal in the AGC detection unit. When the monitor signal exceeds the threshold value, the AGC detection unit outputs an inversion signal for terminating the charge accumulation, and the charge accumulation of the corresponding line sensor is terminated.

閾値電圧は、微小センサごと、すなわち測距ゾーンごとに設定され、ラインセンサから読み出される画素信号に対するゲインも、測距ゾーン毎に定められる。画素信号をラインセンサから読み出すとき、ラインセンサ配列方向を主走査方向としてライン走査し、測距ゾーンが次の測距ゾーンへ移るときにゲインを変更する。   The threshold voltage is set for each minute sensor, that is, for each distance measurement zone, and the gain for the pixel signal read from the line sensor is also determined for each distance measurement zone. When the pixel signal is read from the line sensor, line scanning is performed with the line sensor arrangement direction as the main scanning direction, and the gain is changed when the ranging zone moves to the next ranging zone.

電荷蓄積途中で閾値を再設定するため、最大積分時間の到達前に電荷蓄積終了を迎えることが可能となり、また、電荷蓄積時間がモニタ信号の出力レベルに相当するため、従来のように一定積分時間後にゲインをかけたときに生じるような画素信号出力レベルのバラツキがなく、被写体の輝度レベルが低くても安定したゲイン出力レベルを維持した画素信号を抽出することが可能となって、精度よく焦点検出することができる。   Since the threshold is reset during charge accumulation, it is possible to reach the end of charge accumulation before the maximum integration time is reached, and since the charge accumulation time corresponds to the output level of the monitor signal, constant integration as in the past There is no variation in the pixel signal output level that occurs when gain is applied after time, and it is possible to extract a pixel signal that maintains a stable gain output level even when the luminance level of the subject is low. Focus detection can be performed.

また、タップで構成される閾値電圧設定部２０８によって段階的に閾値を変えながらモニタ信号の出力レベルを判断するため、電荷蓄積中でも迅速にモニタ信号出力レベルを判別することが可能となる。   Further, since the output level of the monitor signal is determined while changing the threshold stepwise by the threshold voltage setting unit 208 configured by taps, the monitor signal output level can be quickly determined even during charge accumulation.

さらに、閾値電圧設定、ゲイン設定が測距ゾーンごとに行われるため、様々な被写体の輝度パターンに対しても迅速にラインセンサの電荷蓄積時間を早めに調整することが可能となり、焦点検出までの時間を短縮させることができる。   Furthermore, since threshold voltage setting and gain setting are performed for each distance measurement zone, it is possible to quickly adjust the charge accumulation time of the line sensor even for the luminance patterns of various subjects. Time can be shortened.

なお、レベル検知時間Ｔｓは任意の時間に設定可能である。また、閾値電圧もＶＭＳの１／２^ｎに限定されず、段階的に大きい閾値から順番にモニタ信号と比較させるようにすればよい。 The level detection time Ts can be set to an arbitrary time. Further, the threshold voltage is not limited to ½ ⁿ of VMS, and may be compared with the monitor signal in order from a larger threshold value step by step.

一方、本実施形態では、各ＡＧＣ検出部にメモリ容量が設けられ、閾値電圧が保持される。レベル検知時間Ｔｓに到達すると、保持されていた閾値電圧がリフレッシュされ、新たな閾値電圧が保持される。   On the other hand, in this embodiment, a memory capacity is provided in each AGC detection unit, and a threshold voltage is held. When the level detection time Ts is reached, the held threshold voltage is refreshed, and a new threshold voltage is held.

ＡＧＣ検出部ごとに閾値電圧を保持するメモリを設けることで、各ＡＧＣ検出部で閾値を独自に設定可能であり、閾値電圧レベルが非常に低くてもモニタ信号との比較を正確に行い、広いダイナミックレンジで画素信号出力を安定化させることができる。特に、電荷蓄積中に閾値を再保持するため、キャパシタの容量を抑えることができる。また、測距ゾーン毎の閾値電圧設定を容易に設定可能としている。   By providing a memory for holding the threshold voltage for each AGC detection unit, each AGC detection unit can set a threshold independently, and even if the threshold voltage level is very low, the comparison with the monitor signal can be performed accurately and wide The pixel signal output can be stabilized in the dynamic range. In particular, since the threshold value is held again during charge accumulation, the capacitance of the capacitor can be suppressed. In addition, the threshold voltage setting for each distance measurement zone can be easily set.

モニタ信号とＯＢモニタ信号とのオフセット電圧がモニタ信号オフセット調整部２１０において調整され、メモリ容量２０６に保持される。これにより、あらたなメモリを用意することなく閾値電圧とモニタ信号が適正に比較される。   The offset voltage between the monitor signal and the OB monitor signal is adjusted by the monitor signal offset adjustment unit 210 and held in the memory capacity 206. Thus, the threshold voltage and the monitor signal are properly compared without preparing a new memory.

また、閾値電圧設定部２０８のタップ回路構成に起因する設定閾値と実際の出力閾値電圧との非線形性に対し、閾値電圧オフセット調整部２１２において補正される。これにより、低い閾値電圧の場合でも正確な出力電圧となってモニタ信号と比較される。   Further, the threshold voltage offset adjustment unit 212 corrects the nonlinearity between the set threshold value and the actual output threshold voltage resulting from the tap circuit configuration of the threshold voltage setting unit 208. Thereby, even in the case of a low threshold voltage, an accurate output voltage is obtained and compared with the monitor signal.

次に、図１９〜図２１を用いて、第２の実施形態であるデジタルカメラについて説明する。第２の実施形態では、２回に渡ってモニタ信号の出力レベルを検出し、閾値を２回設定する。それ以外の構成については、第１の実施形態と実質的に同じである。   Next, the digital camera which is 2nd Embodiment is demonstrated using FIGS. 19-21. In the second embodiment, the output level of the monitor signal is detected twice and the threshold is set twice. About another structure, it is substantially the same as 1st Embodiment.

図１９は、第２の実施形態における電荷蓄積期間中のモニタ信号と閾値電圧との関係を示した図である。図２０は、第２の実施形態におけるモニタ信号とゲイン調整される画素信号の出力レベルとの関係を示した図である。   FIG. 19 is a diagram showing the relationship between the monitor signal and the threshold voltage during the charge accumulation period in the second embodiment. FIG. 20 is a diagram showing the relationship between the monitor signal and the output level of the pixel signal whose gain is adjusted in the second embodiment.

第２の実施形態では、２つのレベル検知時間Ｔｍ、Ｔｓが設定されており、それぞれ最大積分時間Ｔ_ｌｉｍの１／４、１／２に相当する。電荷蓄積開始から第１のレベル検知時間Ｔｍが経過すると、３つの閾値ＶＭＳ／２、ＶＭＳ／４、ＶＭＳ／８とモニタ信号とが比較される。 In the second embodiment, two level detection times Tm and Ts are set, which correspond to ¼ and ½ of the maximum integration time T _lim , respectively. When the first level detection time Tm elapses from the start of charge accumulation, the three threshold values VMS / 2, VMS / 4, and VMS / 8 are compared with the monitor signal.

（Ａ）のモニタ信号の場合、第２のレベル検知時間Ｔｓ（＝Ｔ_ｌｉｍ／２）が経過する前に出力レベルが閾値ＶＭＳ／２を超える。そのため、閾値ＶＭＳ／／２を新たな閾値として設定することによって、レベル検知時間Ｔｓが経過する前にラインセンサの電荷蓄積を終了させルことが可能であり、この場合、画素信号読み出しのとき２倍のゲインをかければよい。（Ｂ）のモニタ信号の場合、レベル検知時間Ｔｓが経過する前に出力レベルが閾値ＶＭＳ／４を超えることから、閾値ＶＭＳ／４が新たな閾値として設定される。 In the case of the monitor signal (A), the output level exceeds the threshold value VMS / 2 before the second level detection time Ts (= T _lim / 2) elapses. Therefore, by setting the threshold value VMS // 2 as a new threshold value, it is possible to terminate the charge accumulation of the line sensor before the level detection time Ts elapses. Just double the gain. In the case of the monitor signal (B), since the output level exceeds the threshold value VMS / 4 before the level detection time Ts elapses, the threshold value VMS / 4 is set as a new threshold value.

一方、（Ｃ）〜（Ｆ）のモニタ信号の場合、出力レベルが閾値ＶＭＳ／８以下であることしか明らかになっておらず、どの閾値を再設定すればレベル検知時間Ｔｓ前に電荷蓄積を終了させることができるかこの時点で判断できない。そのため、２回目のレベル検知時間Ｔｓが経過するときに残りの閾値とモニタ信号とを比較する。   On the other hand, in the case of the monitor signals (C) to (F), it is only clear that the output level is equal to or lower than the threshold value VMS / 8, and if any threshold value is reset, charge accumulation is performed before the level detection time Ts. It cannot be determined at this point whether it can be terminated. Therefore, the remaining threshold value is compared with the monitor signal when the second level detection time Ts elapses.

レベル検知時間Ｔｓでは、第１の実施形態と同様、モニタ信号とすべての閾値とを比較し、出力レベルに応じて新たな閾値電圧が設定される。これにより、最大積分時間Ｔ_ｌｉｍまでにモニタ信号が閾値電圧に到達し、対応するラインセンサの電荷蓄積が終了する。図２０に示すように、画素信号の出力レベルは、どの被写体の明るさに対しても安定する。なお、なお、レベル検知時間としてＴｓ＝Ｔ_ｌｉｍ／４に設定してもよい。 In the level detection time Ts, as in the first embodiment, the monitor signal is compared with all threshold values, and a new threshold voltage is set according to the output level. As a result, the monitor signal reaches the threshold voltage by the maximum integration time T _lim and the charge accumulation of the corresponding line sensor ends. As shown in FIG. 20, the output level of the pixel signal is stable with respect to the brightness of any subject. It should be noted that the level detection time may be set to Ts = T _lim / 4.

図２１は、第２の実施形態における電荷蓄積時間制御処理を示したフローチャートである。   FIG. 21 is a flowchart showing charge accumulation time control processing in the second embodiment.

電荷蓄積開始後に第１のレベル検知積分時間Ｔｍが経過すると、モニタ信号と閾値電圧との比較を停止し、その時点でのモニタ信号出力レベルＶｍｏｎと３つの閾値電圧ＶＭＳ／２、ＶＭＳ／４、ＶＭＳ／８とが比較される。モニタ信号出力レベルがＶＭＳ／８より上であれば、ラインセンサの電荷蓄積終了を実現させる閾値電圧に設定され、それに合わせてゲインが設定される（Ｓ３０１〜Ｓ３１３）。   When the first level detection integration time Tm elapses after the charge accumulation starts, the comparison between the monitor signal and the threshold voltage is stopped, and the monitor signal output level Vmon at that time and the three threshold voltages VMS / 2, VMS / 4, VMS / 8 is compared. If the monitor signal output level is higher than VMS / 8, the threshold voltage is set to realize the end of charge accumulation of the line sensor, and the gain is set accordingly (S301 to S313).

一方、モニタ信号出力レベルＶｍｏｎが閾値電圧ＶＭＳ／８以下の場合、閾値電圧ＶＭＳ／８を設定し、モニタ信号出力レベルＶｍｏｎと閾値電圧ＶＳＭ／８との比較が開始される（Ｓ３１０〜Ｓ３１２）。そして、レベル検知時間Ｔｓに到達すると、モニタ信号出力レベルＶｏｍと閾値電圧ＶＭＳ／２〜Ｖｍｓ／３２とが比較される（Ｓ３１６〜Ｓ３２１）そして、電荷蓄積を終了させる閾値電圧が設定される（Ｓ３２２〜Ｓ３２５）。すべてのラインセンサの電荷蓄積が終了すると、設定されたゲインで画素信号が読み出される（Ｓ３２６〜Ｓ３２９）。   On the other hand, when the monitor signal output level Vmon is equal to or lower than the threshold voltage VMS / 8, the threshold voltage VMS / 8 is set, and the comparison between the monitor signal output level Vmon and the threshold voltage VSM / 8 is started (S310 to S312). When the level detection time Ts is reached, the monitor signal output level Vom and the threshold voltages VMS / 2 to Vms / 32 are compared (S316 to S321), and the threshold voltage for terminating the charge accumulation is set (S322). ~ S325). When the charge accumulation of all the line sensors is completed, the pixel signal is read with the set gain (S326 to S329).

このように第２の実施形態では、最大積分時間到達前に２回のレベル検知時間を設定し、閾値再設定を２回行う。これにより、比較的モニタ信号出力レベルが大きい場合、ラインセンサの電荷蓄積時間をさらに早めることが可能となり、モニタ信号出力レベルの低い残りのモニタセンサ、微小センサに対してのみ電荷蓄積時間調整をするだけで済む。なお、最大積分時間までのレベル検知回数は２回に限定されず、さらなる回数を設定してもよい。   As described above, in the second embodiment, the level detection time is set twice before reaching the maximum integration time, and the threshold is reset twice. As a result, when the monitor signal output level is relatively high, the charge accumulation time of the line sensor can be further advanced, and the charge accumulation time is adjusted only for the remaining monitor sensors and minute sensors with low monitor signal output levels. Just do it. Note that the number of level detections up to the maximum integration time is not limited to two, and a further number may be set.

第１、第２の実施形態では、ラインセンサを測距ゾーンに従って領域分割し、測距ゾーンに合わせて複数の微小センサを配置させたモニタセンサを構成しているが、閾値を電荷蓄積中に再設定する制御処理だけを考慮すれば、測距ゾーンごとにモニタセンサを分けず、 各ＡＧＣ回路にメモリを設けず、同じ閾値を設定してもよい。   In the first and second embodiments, the line sensor is divided into regions according to the distance measurement zone, and a monitor sensor is configured in which a plurality of minute sensors are arranged in accordance with the distance measurement zone. If only the control process to be reset is taken into consideration, the same threshold value may be set without dividing the monitor sensor for each distance measurement zone, without providing a memory in each AGC circuit.

また、各ＡＧＣ検出部にメモリ容量を設ける構成だけを考慮すれば、閾値再設定の制御処理を行わず、従来のように最大積分時間経過後の閾値とモニタ信号との比較を行う構成にしてもよい。   If only the configuration in which each AGC detection unit is provided with a memory capacity is considered, the threshold value reset control process is not performed, and the threshold value after the maximum integration time has elapsed and the monitor signal are compared as in the past. Also good.

測距については、多点測距、あるいは画面中心部のみ測距するように構成してもよく、ラインセンサ数、ラインセンサ群の数、および、ラインセンサの配列方向は任意である。また、一眼レフ型カメラ以外のカメラに適用してもよく、携帯電話などカメラ機能を備えた撮影装置に適用してもよい。   The distance measurement may be configured to measure multiple points or only the center of the screen, and the number of line sensors, the number of line sensor groups, and the arrangement direction of the line sensors are arbitrary. Further, the present invention may be applied to a camera other than a single-lens reflex camera, or may be applied to a photographing apparatus having a camera function such as a mobile phone.

１０ 一眼レフ型デジタルカメラ
２４ ＡＦモジュール（焦点検出装置）
３０ システムコントロール回路（電荷蓄積時間制御手段）
４０ 焦点検出部（画像信号出力手段）
４２ ＡＧＣ回路（電荷蓄積終了検出部、電荷蓄積時間制御手段）
４４ 論理回路（電荷蓄積時間制御手段）
１２０Ａｊ、１２０Ｂｊ フォトダイオード（光電変換素子）
１３０ｊ ラインセンサ用画素信号読み出し回路
１４０ｍ 微小センサ（モニタセンサ）
２００ ＡＧＣ検出部（電荷蓄積終了検出部）
２０２ コンパレータ（比較器）
２０４ 引算器
２０６ メモリ容量（メモリ）
２０８ 閾値電圧設定部
２１０ モニタ信号オフセット調整部
２１２ 閾値電圧オフセット調整部
３０２ ゲイン設定部
ＬＳＡ１〜ＬＳＡ９ ラインセンサ
ＬＭＡ１〜ＬＡＭ９ モニタセンサ
Ｍ１〜Ｍ３ 微小センサ
ＡＧＣ１〜ＡＧＣ９ ＡＧＣ検出部
ＶＭＳ 閾値（閾値電圧、適正閾値）
Ｖｍｏｎ モニタ信号出力レベル
ＶＯＦ オフセット閾値電圧
Ｔｍ レベル検知時間
Ｔ_ｌｉｍ 最大積分時間（電荷蓄積許容時間）
ＰＳＡ５ ラインセンサ用画素信号読み出し回路 10 SLR digital camera 24 AF module (focus detection device)
30 System control circuit (charge storage time control means)
40 Focus detection unit (image signal output means)
42 AGC circuit (charge accumulation end detection unit, charge accumulation time control means)
44 logic circuit (charge storage time control means)
120Aj, 120Bj Photodiode (photoelectric conversion element)
130j Pixel signal readout circuit for line sensor 140m Micro sensor (monitor sensor)
200 AGC detector (charge accumulation end detector)
202 Comparator
204 Subtractor 206 Memory capacity (memory)
DESCRIPTION OF SYMBOLS 208 Threshold voltage setting part 210 Monitor signal offset adjustment part 212 Threshold voltage offset adjustment part 302 Gain setting part LSA1-LSA9 Line sensor LMA1-LAM9 Monitor sensor M1-M3 Micro sensor AGC1-AGC9 AGC detection part VMS threshold value (threshold voltage, appropriate threshold value) )
Vmon monitor signal output level VOF offset threshold voltage Tm level detection time T _lim maximum integration time (charge accumulation allowable time)
Pixel signal readout circuit for PSA5 line sensor

Claims (9)

被写体像の投影領域に並ぶ複数のラインセンサと、
前記複数のラインセンサの側にそれぞれ配置され、それぞれ対応するラインセンサの受光量をモニタリングする複数のモニタセンサと、
それぞれ対応するモニタセンサから出力されるモニタ信号の信号レベルと閾値とを比較し、モニタ信号が閾値を超えると、対応するラインセンサの電荷蓄積を終了させるための信号を出力する複数の電荷蓄積終了検出部と、
各ラインセンサから画素信号を読み出し、増幅処理して出力する画像信号出力手段とを備え、
各電荷蓄積終了検出部が、閾値を格納するメモリと、モニタ信号と前記メモリに格納された閾値とを比較する比較器とを有し、
前記電荷蓄積終了検出部が、モニタレベル検知時間に到達すると、モニタ信号の信号レベルと閾値との比較を停止し、
停止期間中に、前記メモリに格納されていた閾値を新たな閾値に書き換え可能であることを特徴とする焦点検出装置。 A plurality of line sensors arranged in the projection area of the subject image;
A plurality of monitor sensors arranged on the side of the plurality of line sensors, respectively, for monitoring the amount of light received by the corresponding line sensors;
Comparing the signal level of the monitor signal output from the corresponding monitor sensor with the threshold value, and when the monitor signal exceeds the threshold value, outputs a signal for terminating the charge accumulation of the corresponding line sensor. A detection unit;
Image signal output means for reading out the pixel signal from each line sensor, amplifying it, and outputting it,
Each charge accumulation end detection section, possess a memory for storing a threshold, and a comparator for comparing the stored monitor signal and to said memory threshold,
When the charge accumulation end detection unit reaches the monitor level detection time, the comparison between the signal level of the monitor signal and the threshold is stopped,
The focus detection apparatus , wherein the threshold value stored in the memory can be rewritten to a new threshold value during the stop period . 電荷蓄積を許容する時間の到達前に各ラインセンサの電荷蓄積終了を実現させる適正閾値が、新たに前記メモリに格納されることを特徴とする請求項１に記載の焦点検出装置。 The focus detection apparatus according to claim 1 , wherein an appropriate threshold value for realizing the end of charge accumulation of each line sensor is reached in the memory before the time for allowing charge accumulation is reached . 前記電荷蓄積終了検出部が、前記メモリに格納された閾値が前記比較器に入力される状態と、新たな閾値を前記メモリに格納可能な状態とを切り替える回路切替手段を有することを特徴とする請求項１乃至２のいずれかに記載の焦点検出装置。   The charge accumulation end detection unit includes circuit switching means for switching between a state in which a threshold value stored in the memory is input to the comparator and a state in which a new threshold value can be stored in the memory. The focus detection apparatus according to claim 1. 前記電荷蓄積終了検出部が、段階的に値の異なる一連の閾値の中から閾値を選択的に設定する閾値設定部をさらに有し、
前記閾値設定部によって設定された閾値が前記メモリに格納されることを特徴とする請求項１乃至３のいずれかに記載の焦点検出装置。 The charge accumulation end detection unit further includes a threshold setting unit that selectively sets a threshold from a series of thresholds having different values in stages,
The focus detection apparatus according to claim 1, wherein a threshold set by the threshold setting unit is stored in the memory. 前記閾値電圧設定部が、段階的に値の異なる一連の抵抗値を閾値として選択的に出力可能なタップを有し、
前記電荷蓄積終了検出部が、前記タップから出力される閾値と前記メモリに格納される閾値との間のオフセットを補正する閾値オフセット調整部を有することを特徴とする請求項１乃至３のいずれかに記載の焦点検出装置。 The threshold voltage setting unit has a tap capable of selectively outputting a series of resistance values having different values in stages as a threshold,
The charge accumulation end detection unit includes a threshold offset adjustment unit that corrects an offset between a threshold output from the tap and a threshold stored in the memory. The focus detection apparatus described in 1. 前記複数のモニタセンサの黒レベルをそれぞれ検知する複数のＯＢ（Optical Black）モニタセンサをさらに有し、
各電荷蓄積終了検出部のメモリが、対応するＯＢモニタセンサから出力されるＯＢモニタ信号と、対応するモニタセンサから出力されるモニタ信号との差分を保持可能であることを特徴とする請求項１乃至５のいずれかに記載の焦点検出装置。 A plurality of OB (Optical Black) monitor sensors that respectively detect black levels of the plurality of monitor sensors;
2. The memory of each charge accumulation end detection unit can hold a difference between an OB monitor signal output from a corresponding OB monitor sensor and a monitor signal output from a corresponding monitor sensor. 6. The focus detection apparatus according to any one of 5 to 5. 前記複数のモニタセンサ各々が、それぞれ光電変換素子と画素信号読み出し回路を有し、対応するラインセンサの所定領域をモニタリングする複数の微小センサ部を有することを特徴とする請求項１乃至６のいずれかに記載の焦点検出装置。   7. Each of the plurality of monitor sensors has a photoelectric conversion element and a pixel signal readout circuit, respectively, and has a plurality of minute sensor units for monitoring a predetermined area of the corresponding line sensor. A focus detection apparatus according to claim 1. 前記メモリが、キャパシタを有することを特徴とする請求項１乃至７のいずれかに記載の焦点検出装置。   The focus detection apparatus according to claim 1, wherein the memory includes a capacitor. 請求項１に記載された焦点検出装置を備えた撮影装置。
An imaging device comprising the focus detection device according to claim 1.

Images