JP5407220B2

JP5407220B2 - 半導体装置

Info

Publication number: JP5407220B2
Application number: JP2008217024A
Authority: JP
Inventors: 祥夫杉
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2008-08-26
Filing date: 2008-08-26
Publication date: 2014-02-05
Anticipated expiration: 2028-08-26
Also published as: JP2010056154A

Description

この発明は、大電力用の縦型半導体装置に関するものであり、特に、半導体基板の一部に超接合層を有する半導体装置に関する。

従来、パワーエレクトロニクス分野における電源機器の小型化や高性能化のため、電力用半導体装置では、高耐圧化や大電流化とともに、低損失化、高破壊耐量化、高速化が求められている。このために、半導体装置の基板構造としては、超接合型基板が提案されており、表面構造としては、縦型ＭＯＳパワーデバイス構造が提案されている。

超接合型基板とは、第１導電型の半導体基板と、第２導電型の半導体層と、の間に、半導体基板と垂直な方向に第１導電型と第２導電型の半導体領域が交互に繰り返し接合された超接合層を有したものである（例えば、下記特許文献１、下記特許文献２参照。）。この超接合型基板は、超接合層を形成することによって、第１導電型と第２導電型の半導体領域の濃度がそれぞれ高い場合でも、オフ時に超接合層全体に空間電荷領域を広げることができる。したがって、特に高耐圧の半導体装置において、単一の導電型を有する半導体基板を用いるよりも、オン抵抗を小さくすることができる。

なお、本明細書において、ｎまたはｐを冠した半導体は、それぞれ電子、正孔が多数キャリアであることを意味する。また、ｎ⁺やｎ^-などのように、ｎやｐに付す「⁺」または「^-」は、それぞれそれらが付されていない半導体の不純物濃度よりも比較的高濃度または比較的低濃度であることを表す。

このような縦型ＭＯＳデバイスの一例について説明する。図７１は、第１従来例の超接合型ＭＯＳデバイスの構成について示す断面図である。図７２は、図７１に示す超接合型ＭＯＳデバイスの超接合層について示す平面図である。図７３は、図７１に示す超接合型ＭＯＳデバイスに耐圧がかかったときの、超接合層に生じる等電位線分布を示す平面図である。図７３に示す等電位線分布は、半導体基板の幅方向の断面図および奥行き方向の断面図の２次元シミュレーションによって得られた等電位線分布の、大まかな分布である（以下、他図の等電位線分布の記載されている図においても同じ）。図７１に示すように、ｎ⁺ドレイン領域である抵抗率の低いｎ⁺基板１の第１主面に、ｎ型ドリフト領域（第１導電型半導体領域）２およびｐ型仕切領域（第２導電型半導体領域）３からなる並列ｐｎ層（超接合層）が設けられている。その接合面は、ｎ⁺基板１の第１主面に垂直である。並列ｐｎ層の表面には、半導体装置がオン状態のときに電流が流れる活性領域１８と、接合表面の電界強度を緩和するための非活性領域１７（高耐圧接合終端構造ともいう）が活性領域１８の外側に設けられている。また、ｎ型ドリフト領域２の幅Ｗ_n1とｐ型仕切領域３の幅Ｗ_p1は等しく（Ｗ_n1＝Ｗ_p1）、ｎ型ドリフト領域２の不純物濃度とｐ型仕切領域３の不純物濃度は等しい。このように、ｎ型ドリフト領域２と、ｐ型仕切領域３とが交互に配置された並列ｐｎ層と、ｎ⁺基板１と、からなる並列ｐｎ構造の半導体基板（超接合型基板）が形成されている。

並列ｐｎ構造の半導体基板の第１主面には、プレーナ型のＭＯＳ構造が形成されている。活性領域１８において、ｐ型仕切領域３の表面層には、ｐベース領域９が設けられている。そして、ｐベース領域９は、ｎ型ドリフト領域２とｐ型仕切領域３との接合部分において、ｎ型ドリフト領域２に張り出している。ｐベース領域９には、２つのｎ⁺ソース領域１１が互いに離れて設けられている。また、ｐベース領域９には、それぞれのｎ⁺ソース領域１１と接するように、ｐ⁺コンタクト領域１０が設けられている。ｐ⁺コンタクト領域１０は、それぞれのｎ⁺ソース領域１１の下側の一部を占めている。

また、ｎ型ドリフト領域２と、ｐベース領域９の、ｎ型ドリフト領域２とｎ⁺ソース領域１１とに挟まれた領域上に、ゲート絶縁膜１３を介してゲート電極４が設けられている。ｎ型ドリフト領域２の表面の、ｐベース領域９以外の部分は、ゲート絶縁膜１３と接している。ソース電極１５は、ゲート絶縁膜１３から絶縁されており、ｐ⁺コンタクト領域１０と、ｎ⁺ソース領域１１とに接している。したがって、ソース電極１５は、ｐ型仕切領域３と電気的に接続されている。

非活性領域１７において、活性領域１８との境界近傍および基板終端部を除く、並列ｐｎ構造の半導体基板の第１主面には、層間絶縁膜１２が形成されている。ここで、基板終端部とは、並列ｐｎ構造の半導体基板の第１主面の、非活性領域１７が形成されている側の端部（以下、Ｘ基板終端部とする）をいう。層間絶縁膜１２は、ソース電極１５と接している。基板終端部の、ｐ型仕切領域３の表面層には、ｎ⁺ストッパー領域５が設けられている。ｎ⁺ストッパー領域５の表面には、ストッパー電極６が形成されている。このストッパー電極６は、層間絶縁膜１２の表面の一部にまで伸び、層間絶縁膜１２を覆うように形成されている。ドレイン電極１６は、並列ｐｎ構造の半導体基板の第２主面、すなわちｎ⁺基板１の第２主面の表面に形成されている。

非活性領域１７と活性領域１８との境界近傍において、ｐ型仕切領域３の表面層には、ｐ型半導体領域７が設けられている。そして、ｐ型半導体領域７は、ｎ型ドリフト領域２とｐ型仕切領域３との接合部分において、ｎ型ドリフト領域２に張り出している。ｐ型半導体領域７には、ｐ⁺高濃度半導体領域８が設けられている。ｐ⁺高濃度半導体領域８は、ソース電極１５と接している。また、層間絶縁膜１２の表面には、フィールドプレート電極１４が形成されている。このフィールドプレート電極１４は、非活性領域１７から活性領域１８にかけて形成され、ソース電極１５の表面の一部を覆い、ソース電極１５と同電位に短絡されている。

また、図７２に示すように、並列ｐｎ構造の半導体基板の平面構造は、ｎ型ドリフト領域２とｐ型仕切領域３とが、その接合面を、並列ｐｎ構造の半導体基板の奥行き方向Ｙ（以下、Ｙ奥行き方向とする）に平行に、ストライプ状に設けられている。Ｙ奥行き方向において、活性領域１８を囲むように、非活性領域１７が設けられている。また、半導体基板の幅方向Ｘ（以下、Ｘ幅方向とする）における活性領域１８の最外周（以下、Ｘソース最外周とする）は、Ｙ奥行き方向に平行な直線形状となっている。一方、Ｙ奥行き方向における活性領域１８の最外周（以下、Ｙソース最外周とする）は、Ｘ幅方向に平行な直線形状となっている。そして、このＸソース最外周とＹソース最外周とを、半径Ｒ_X1（＝Ｒ_Y1）および中心角９０度の曲率を有する円弧（以下、Ｒソース最外周とする）でつないで、円弧形状のコーナー部を有する活性領域１８を形成している。

このような並列ｐｎ構造の縦型ＭＯＳデバイスは、活性領域１８のみに目を向けた場合、ｎ型ドリフト領域２の不純物濃度とｐ型仕切領域３の不純物濃度とのチャージバランスが取れているときに、その半導体基板の持つ最大の耐圧を得ることができる。しかしながら、半導体基板全体で見た場合は、ｎ型ドリフト領域２の不純物濃度とｐ型仕切領域３の不純物濃度とのチャージバランスが崩れてしまう。半導体基板に耐圧電圧がかかったとき、図７３に示すように、Ｙソース最外周近傍の非活性領域１７（以下、第１の領域Ａとする）において、半導体基板の表面に集中する電界の等電位線の間隔は広くなる（以下、疎な等電位線分布とする）。一方、Ｘソース最外周近傍の非活性領域１７（以下、第２の領域Ｂとする）において、半導体基板の表面に集中する電界の等電位線の間隔は狭くなる（以下、密な等電位線分布とする）。その理由は、半導体基板に並列ｐｎ層が形成されていることで、非活性領域１７において、半導体基板の表面付近の空乏層がＹ奥行き方向の基板終端部（以下、Ｙ基盤終端部とする）に向かって広がるからである。そのため、Ｒソース最外周近傍における非活性領域１７の領域（以下、第３の領域Ｃとする）では、第１の領域Ａに近づくほど疎な等電位線分布になり、第２の領域Ｂに近づくほど密な等電位線分布となる。これにより、非活性領域１７における半導体基板の耐圧が、活性領域１８における半導体基板の耐圧よりも低下してしまう。つまり、非活性領域１７の耐圧が全体の耐圧を決める要因となってしまうため、半導体基板全体の耐圧は低くなってしまう。このとき、非活性領域耐圧ＢＶ_eの活性領域耐圧ＢＶに対する比η≡ＢＶ_e／ＢＶとしたとき、第１従来例の半導体装置では、η＝０．８３〜０．８５程度になる。

このような問題を解決する方法として、次のような方法が提案されている。図７４は、第２従来例の超接合型ＭＯＳデバイスの構成について示す平面図である。第２従来例の超接合型ＭＯＳデバイスでは、図７４に示すように、第１従来例の超接合型ＭＯＳデバイスの構成において、非活性領域１７のｎ型ドリフト領域２の不純物濃度を、活性領域１８のｎ型ドリフト領域２の不純物濃度よりも低くしている。非活性領域１７のｐ型仕切領域３の不純物濃度も同様に、活性領域１８のｐ型仕切領域３の不純物濃度よりも低くしている（例えば、下記特許文献３参照。）。特許文献３の技術により、非活性領域１７では、活性領域１８の最外周近傍に限らず、活性領域１８の最外周からＸ幅方向およびＹ奥行き方向に向かって、さらに半導体基板の第１主面から第２主面方向に向かって空乏層が広がる。そのため、電界を緩和するためのガードリングやフィールドプレート電極１４を設けなくても、非活性領域１７における半導体基板の耐圧を、活性領域１８における半導体基板の耐圧よりも高くすることができる。

しかしながら、上述した特許文献３では、半導体基板の作製に、エピタキシャル層を幾重にも積み増してエピタキシャル成長層を形成する多段エピタキシャル方式が用いられており、製造工程と製造コストが増大してしまう。そのため、半導体基板にトレンチを形成し、そのトレンチをエピタキシャル層で埋め込む方式（以下、トレンチ埋め込み方式とする）を採用することが好ましい。トレンチ埋め込み方式を採用する場合、ｎ型ドリフト領域２およびｐ型仕切領域３に、部分的に不純物濃度の低い領域を形成するためには、すでに形成された並列ｐｎ層に、再度、不純物濃度の異なる並列ｐｎ層を形成しなおす必要があり、製造工程が複雑になり、製造が困難である。

そこで、特許文献３の技術では、次のような方法も提案されている。図７５は、第３従来例の超接合型ＭＯＳデバイスの構成について示す断面図である。図７６は、図７５に示す超接合型ＭＯＳデバイスの超接合層について示す平面図である。図７７は、図７５に示す超接合型ＭＯＳデバイスに耐圧がかかったときの、超接合層に生じる等電位線分布を示す平面図である。第３従来例の超接合型ＭＯＳデバイスでは、図７５に示すように、第１従来例の超接合型ＭＯＳデバイスの構成において、非活性領域１７のｎ型ドリフト領域２の幅Ｗ_n2を、活性領域１８のｎ型ドリフト領域２の幅Ｗ_n1よりも狭くしている（Ｗ_n2＜Ｗ_n1）。また、非活性領域１７のｐ型仕切領域３の幅Ｗ_p2も同様に、活性領域１８のｐ型仕切領域３の幅Ｗ_p1よりも狭くしている（Ｗ_p2＜Ｗ_p1）。このとき、非活性領域１７（以下、第１の非活性領域１７ｂとする）の、ｎ型ドリフト領域２およびｐ型仕切領域３のそれぞれの幅（以下、並列ｐｎ層の各幅とする）は等しい（Ｗ_n2＝Ｗ_p2）。また、図７６に示すように、活性領域１８が形成されている並列ｐｎ層上の、非活性領域１７（以下、第２の非活性領域１７ａとする）の並列ｐｎ層の各幅は、活性領域１８と同様である。

第３従来例に示す技術により、第２従来例と同様に非活性領域１７において空乏層が広がる。そのため、図７３において密な等電位線分布となっていた第２の領域Ｂにおいて、図７７に示すように、疎な等電位線分布とすることができる。これにより、第１従来例の問題が解消される。さらに、半導体基板を１回のトレンチ埋め込み方式で作製できるため、第２従来例の問題も解消される。しかしながら、上述した技術では、図７７に示すように、第３の領域Ｃにおいて、Ｒソース最外周に近づくほど、半導体基板の表面に電界が集中しやすく、密な等電位線分布となってしまう。

このような問題を解決する方法として、次のような方法が提案されている。図７８は、第４従来例の超接合型ＭＯＳデバイスの構成について示す断面図である。図７９は、図７８に示す超接合型ＭＯＳデバイスの超接合層について示す平面図である。第４従来例の超接合型ＭＯＳデバイスでは、図７８および図７９に示すように、第３従来例の超接合型ＭＯＳデバイスの構成において、第１の非活性領域１７ｂのｐ型仕切領域３の幅Ｗ_p2を、活性領域１８のｐ型仕切領域３の幅Ｗ_p1よりも広くしている（Ｗ_p2＞Ｗ_p1）。そして、第１の非活性領域１７ｂにおいて、ｐ型仕切領域３の総不純物濃度を、ｎ型ドリフト領域２の総不純物濃度よりも大きくしている（例えば、下記特許文献４参照。）。これにより、図７７において、Ｒソース最外周に近づくほど密な等電位線分布となっていた第３の領域Ｃの電界を緩和できるため、第３従来例の問題が解消される。

また、半導体基板の表面に集中する電界を緩和するための別の方法として、ｐ型ベース層と、このｐ型ベース層の表面に選択的に形成されたｎ型ソース層と、ｐ型活性層の表面にｐ型ベース層とは離れて選択的に形成されたｎ型ドレイン層と、ｎ型ソース層とｐ型活性層とで挟まれた領域のｐ型ベース層上にゲート絶縁膜を介して形成されたゲート電極とを備え、ｐ型ベース層とｎ型ドレイン層とで挟まれた領域のｐ型活性層の表面に、ｐ型ベース層からｎ型ドレイン層に向かってｎ型半導体層とｐ型半導体層とが形成されるとともに、これらの半導体層は交互に繰り返して配列され、かつｎ型ドレイン層側のｎ型半導体層はｐ型半導体層よりドーズ量が多い電力用半導体装置が提案されている（例えば、下記特許文献５参照。）。

また、別の方法として、次のような方法が提案されている。半導体基板の表面にＰベース層が選択的に形成され、ソース領域のＰベース層の表面にパワーＭＯＳＦＥＴのソースとしてのＮ⁺ソース層及びＰ⁺コンタクト層が選択的に形成されている。半導体基板の表面にＰベース層と離間して概略平行にＮ⁺コンタクト層が形成されている。Ｐベース層とＮ⁺コンタクト層との間には、これらを結ぶ方向に耐圧を保持するストライプ状のＮリサーフ層、Ｐリサーフ層、Ｎリサーフ層、及びＮ^-リサーフ層が形成され、マルチリサーフ構造を構成している。Ｎリサーフ層とＰリサーフ層は、Ｐベース層とＮ⁺コンタクト層とを結ぶ方向と概略垂直方向に交互に繰り返し形成されている（例えば、下記特許文献６参照。）。

また、活性領域における耐圧よりも、非活性領域における耐圧をさらに向上させる方法として、次のような方法が提案されている。素子領域と終端部とに分けられ、素子領域の素子中央領域と終端部との間には、高抵抗半導体層に隣接する第１の半導体ピラー領域及び第２の半導体ピラー領域の深さが、終端部に向かうにしたがって段階的に浅くなる境界領域が設けられたスーパージャンクション構造部があり、境界領域は、制御電極よりも終端部側に位置している。終端部における、半導体層（ｎ⁺ドレイン層）上には、高抵抗半導体層が設けられ、その表面上にはフィールド絶縁膜が設けられている。そのフィールド絶縁膜上にソース電極が接して設けられることで、フィールドプレート効果により終端部での耐圧低下を抑制できる（例えば、下記特許文献７参照。）。

また、別の方法として、次のような方法が提案されている。ｎ型低抵抗基板の上にｎ型半導体をエピタキシャル成長させ、そのｎ型半導体にトレンチを形成する。ｐ型半導体をエピタキシャル成長させて、トレンチをｐ型半導体で埋める。ｎ型半導体よりなるｎ型領域およびｐ型半導体よりなるｐ型領域の表面を研磨して平坦にした後、非活性領域となる領域のｐ型領域にボロンを選択的にイオン注入する。非酸化性雰囲気で熱処理して、注入されたボロンを活性化させる。熱酸化を行って、フィールド酸化膜を形成する。ＭＯＳＦＥＴの表面側の素子構造、ソース電極およびチャネルストッパ電極を形成し、基板の裏面にドレイン電極を形成する。ソース電極は、活性領域から非活性領域側へ伸び、フィールドプレート電極として非活性領域のフィールド酸化膜の一部を覆っている（例えば、下記特許文献８参照。）。

さらに、別の方法として、次のような方法が提案されている。第１導電型の半導体層と、前記半導体層の主面上に設けられた第１導電型の第１の半導体ピラー領域と、前記第１の半導体ピラー領域に隣接して、前記半導体層の前記主面上に設けられた第２導電型の第２の半導体ピラー領域と、前記半導体層の前記主面の反対側に設けられた第１の主電極と、前記第２の半導体ピラー領域の上に設けられた第２導電型の第１の半導体領域と、前記第１の半導体領域の表面に選択的に設けられた第１導電型の第２の半導体領域と、前記第１の半導体領域及び前記第２の半導体領域の上に設けられた第２の主電極と、前記第１の半導体ピラー領域、前記第１の半導体領域及び前記第２の半導体領域の上に設けられた第１の絶縁膜と、前記第１の絶縁膜の上に設けられた制御電極と、前記制御電極の上に設けられた第２の絶縁膜と、前記制御電極が設けられる素子部に対して隣接した終端部において、前記半導体層の前記主面側に設けられた第３の絶縁膜と、を備え、前記第２の絶縁膜の厚さが、前記第３の絶縁膜の厚さの１／３以下である（例えば、下記特許文献９参照。）。

特開平９−２６６３１１号公報特開２００４−１１９６１１号公報特開２００１−２９８１９０号公報特開２００５−２６０１９９号公報特開２０００−２８６４１７号公報特開２００６−３０２９６１号公報特開２００７−３３５８４４号公報特開２００６−２１０８６１号公報特開２００７−２０７７８４号公報

しかしながら、上述した特許文献４の技術では、非活性領域１７の並列ｐｎ層の各幅を、Ｙ奥行き方向にわたって変化させていない。そのため、非活性領域１７の、ｎ型ドリフト領域２の総不純物濃度とｐ型仕切領域３の総不純物濃度のチャージバランスを極端に変えた場合、空乏層がＸ基板終端部に向かってＸ幅方向と平行に広がりすぎ、ストッパー領域５に達してしまう。これにより、半導体基板全体の耐圧が低下してしまう。

また、上述した特許文献７および特許文献８の技術では、フィールドプレート電極１４の下の並列ｐｎ層に高濃度領域を形成して、半導体基板全体の耐圧を向上させている。そのため、並列ｐｎ層にフォトリソグラフィー工程や熱拡散処理工程などの追加工程を行っており、半導体基板作製のための製造工程が増えてしまう。

この発明は、上述した従来技術による問題点を解消するため、製造工程および製造コストの増大を抑え、高耐圧および低損失な、並列ｐｎ構造の半導体基板を用いた半導体装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、高不純物濃度の半導体基板と、前記半導体基板の表面に設けられた、第１導電型半導体領域と第２導電型半導体領域とを交互に配置した並列ｐｎ層と、前記第２導電型半導体領域の表面層に設けられた第２導電型のベース領域と、前記ベース領域の表面層に設けられた第１導電型のソース領域と、前記並列ｐｎ層の表面にゲート絶縁膜を介して設けられたゲート電極と、前記ソース領域および前記ベース領域に電気的に接続し、かつ、前記ゲート電極と離れて設けられたソース電極と、を備え、かつ前記並列ｐｎ層が、オン状態のときに電流が流れる活性領域、および前記活性領域の周囲の非活性領域の両方に配置された半導体装置において、前記並列ｐｎ層は、前記半導体基板の第１主面において、前記第１導電型半導体領域と前記第２導電型半導体領域とがストライプ形状となるように形成され、前記非活性領域には、第１の非活性領域と第２の非活性領域とが存在し、前記活性領域の少なくとも一部を、前記第２の非活性領域で囲み、前記第１の非活性領域では、前記第１導電型半導体領域の総不純物量と前記第２導電型半導体領域の総不純物量がほぼ等しく、前記第２の非活性領域では、前記並列ｐｎ層の少なくとも一部で、前記第２導電型半導体領域の幅が、前記半導体基板の奥行き方向に平行に前記活性領域との境界から離れるに従い徐々に広くなり、前記第１導電型半導体領域の総不純物量よりも前記第２導電型半導体領域の総不純物量の方が多いことを特徴とする。

また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、前記活性領域と前記第２の非活性領域の境界における前記第１導電型半導体領域の幅Ｗ_n11、前記活性領域と前記第２の非活性領域の境界における前記第２導電型半導体領域の幅Ｗ_p11、前記半導体基板の奥行き方向に平行に、前記活性領域の最外周から前記第２の非活性領域の方向に距離Ｌ_Y1の位置における前記第１導電型半導体領域の幅Ｗ_n12、および前記半導体基板の奥行き方向に平行に、前記活性領域の最外周から前記第２の非活性領域の方向に距離Ｌ_Y1の位置における前記第２導電型半導体領域の幅Ｗ_p12は、Ｗ_n11＞Ｗ_n12、かつ、Ｗ_p11＜Ｗ_p12、かつ、Ｗ_n11＋Ｗ_p11＝Ｗ_n12＋Ｗ_p12、かつ、ｔａｎ^-1（（Ｗ_n11−Ｗ_n12）／（２・Ｌ_Y1））≦２度、かつ、ｔａｎ^-1（（Ｗ_p12−Ｗ_p11）／（２・Ｌ_Y1））≦２度を満たすことを特徴とする。

また、請求項３の発明にかかる半導体装置は、請求項２に記載の発明において、１．０５≦Ｗ_p12／Ｗ_n12≦２．０をさらに満たすことを特徴とする。

また、請求項４の発明にかかる半導体装置は、請求項２に記載の発明において、１．０５≦Ｗ_p12／Ｗ_n12≦１．３をさらに満たすことを特徴とする。

また、請求項５の発明にかかる半導体装置は、請求項２に記載の発明において、１．０５≦Ｗ_p12／Ｗ_n12≦１．２をさらに満たすことを特徴とする。

また、請求項６の発明にかかる半導体装置は、請求項１〜５のいずれか一つに記載の発明において、前記活性領域の最外周が、前記半導体基板の幅方向にほぼ平行な第１の直線部と、前記半導体基板の奥行き方向にほぼ平行な第２の直線部と、前記第１の直線部と前記第２の直線部とをつなぐ弧状部で形成されていることを特徴とする。

また、請求項７の発明にかかる半導体装置は、請求項６に記載の発明において、前記弧状部が、円周の一部であることを特徴とする。

また、請求項８の発明にかかる半導体装置は、請求項６に記載の発明において、前記弧状部が、楕円の周の一部であることを特徴とする。

また、請求項９の発明にかかる半導体装置は、請求項６に記載の発明において、前記弧状部は、第１の曲線部と第２の曲線部とに分かれており、前記第１の曲線部と前記第２の曲線部とのそれぞれの端部をつなぐ第３の直線部をさらに有することを特徴とする。

また、請求項１０の発明にかかる半導体装置は、請求項１〜９のいずれか一つに記載の発明において、前記非活性領域の前記並列ｐｎ層の表面に、前記ゲート絶縁膜よりも厚さのある絶縁膜と、前記非活性領域の前記並列ｐｎ層の表面に、前記絶縁膜を介して設けられたフィールドプレート電極と、をさらに有することを特徴とする。

また、請求項１１の発明にかかる半導体装置は、請求項１０に記載の発明において、前記半導体基板の幅方向の、前記フィールドプレート電極の最外周は、前記第２の非活性領域内、または、前記半導体基板の幅方向の、前記第２の非活性領域の内周上もしくは最外周上のいずれかの位置にあることを特徴とする。

また、請求項１２の発明にかかる半導体装置は、請求項１０または１１に記載の発明において、前記半導体基板の奥行き方向の、前記フィールドプレート電極の最外周は、前記第２の非活性領域内、または、前記半導体基板の奥行き方向の、前記第２の非活性領域の内周上もしくは最外周上のいずれかの位置にあることを特徴とする。

また、請求項１３の発明にかかる半導体装置は、請求項１０〜１２のいずれか一つに記載の発明において、前記絶縁膜の厚さは、ほぼ均一であることを特徴とする。

また、請求項１４の発明にかかる半導体装置は、請求項１０〜１２のいずれか一つに記載の発明において、前記絶縁膜の、前記フィールドプレート電極と接している面が、前記絶縁膜の端部に向かって徐々に薄くなることを特徴とする。

また、請求項１５の発明にかかる半導体装置は、請求項１０〜１２のいずれか一つに記載の発明において、前記絶縁膜の、前記フィールドプレート電極と接している面が２段以上の段差を有し、前記絶縁膜の端部に向かって薄くなることを特徴とする。

また、請求項１６の発明にかかる半導体装置は、請求項１０〜１５のいずれか一つに記載の発明において、前記フィールドプレート電極は、前記ソース電極と同電位であることを特徴とする。

また、請求項１７の発明にかかる半導体装置は、請求項１０〜１５のいずれか一つに記載の発明において、前記フィールドプレート電極は、前記ゲート電極と同電位であることを特徴とする。

また、請求項１８の発明にかかる半導体装置は、請求項１０〜１５のいずれか一つに記載の発明において、前記フィールドプレート電極は、フローティング電位であることを特徴とする。

また、請求項１９の発明にかかる半導体装置は、請求項１〜１８のいずれか一つに記載の発明において、前記活性領域を前記第２の非活性領域で完全に囲み、前記半導体基板の奥行き方向の前記第２の非活性領域を、前記第１の非活性領域で囲むことを特徴とする。

また、請求項２０の発明にかかる半導体装置は、請求項６〜９のいずれか一つに記載の発明において、前記半導体基板の幅方向の前記活性領域と、前記活性領域の前記弧状部の少なくとも一部とを、前記第２の非活性領域で囲み、前記第２の非活性領域と、前記第２の非活性領域に囲まれていない前記活性領域とを、前記第１の非活性領域で完全に囲むことを特徴とする。

また、請求項２１の発明にかかる半導体装置は、請求項１〜１８のいずれか一つに記載の発明において、前記活性領域を前記第２の非活性領域で完全に囲み、前記第２の非活性領域を、前記第１の非活性領域で完全に囲むことを特徴とする。

また、請求項２２の発明にかかる半導体装置は、請求項６〜９のいずれか一つに記載の発明において、前記非活性領域には、さらに第３の非活性領域が存在し、前記第３の非活性領域では、前記第１導電型半導体領域の総不純物量と前記第２導電型半導体領域の総不純物量がほぼ等しく、前記半導体基板の幅方向の前記活性領域と、前記活性領域の前記弧状部の少なくとも一部とを、前記第３の非活性領域で囲み、前記第３の非活性領域を、前記第２の非活性領域で完全に囲むことを特徴とする。

また、請求項２３の発明にかかる半導体装置は、請求項２２に記載の発明において、前記活性領域を、前記第３の非活性領域で完全に囲むことを特徴とする。

また、請求項２４の発明にかかる半導体装置は、請求項２２または２３に記載の発明において、前記第２の非活性領域の外側に、前記半導体基板の幅方向の端部に沿って、前記第１の非活性領域を形成することを特徴とする。

また、請求項２５の発明にかかる半導体装置は、請求項２２または２３に記載の発明において、前記第２の非活性領域は、前記第１の非活性領域で完全に囲まれていることを特徴とする。また、請求項２６の発明にかかる半導体装置は、請求項１〜２５のいずれか一つに記載の発明において、前記活性領域より続く前記半導体基板の奥行き方向の前記第２の非活性領域において、すべての前記第２導電型半導体領域の幅が前記活性領域との境界から離れるに従い徐々に広くなっていることを特徴とする。

上述した各請求項の発明によれば、第２の非活性領域において、第１導電型半導体領域および第２導電型半導体領域の各幅を変化させることで、第１導電型半導体領域の総不純物濃度よりも第２導電型半導体領域の総不純物濃度を高くすることができる。そのため、従来の半導体基板に比べて、半導体基板の表面付近の空乏層を広げることができ、活性領域の最外周近傍における半導体基板の表面への電界集中を緩和することができる。これにより、非活性領域における半導体基板の耐圧を向上させることができ、活性領域の耐圧よりも非活性領域の耐圧を高くすることができる。

本発明にかかる半導体装置およびその製造方法によれば、製造工程および製造コストの増大を抑え、高耐圧および低損失な、並列ｐｎ構造の半導体基板を用いた半導体装置が得られるという効果を奏する。

以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、以下、実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態１）
図１は、実施の形態１にかかる半導体装置について示す平面図である。実施の形態１にかかる半導体装置は、並列ｐｎ構造の半導体基板を用いて作製されている。並列ｐｎ構造の半導体基板は、ｎ⁺ドレイン領域である抵抗率の低いｎ⁺基板の第１主面の表面に、ｎ型ドリフト領域（第１導電型半導体領域）２およびｐ型仕切領域（第２導電型半導体領域）３からなる並列ｐｎ層が設けられている。並列ｐｎ層の表面には、図７０に示すように、縦型ＭＯＳ構造が形成されている。なお、実施の形態１では、フィールドプレート電極（図７０におけるフィールドプレート電極１４）は、活性領域１８の最外周に設けられている。

また、図１に示すように、並列ｐｎ層の、ｎ型ドリフト領域２とｐ型仕切領域３とを、ｎ型ドリフト領域２とｐ型仕切領域３との境界線が、半導体基板の奥行き方向Ｙ（Ｙ奥行き方向）に平行になるように設けられている。半導体基板の第１主面には、活性領域１８が設けられている。活性領域１８は、Ｘ幅方向における活性領域１８の最外周（Ｘソース最外周）のＹ奥行き方向に平行な直線と、Ｙ奥行き方向における活性領域１８の最外周（Ｙソース最外周）のＸ幅方向に平行な直線と、Ｘソース最外周の直線とＹソース最外周の直線とを、Ｘ幅方向に平行な半径（以下、第１のＸ距離とする）Ｒ_X1と中心角９０度からなる円弧（Ｒソース最外周）でつないだ形状を有している。Ｒソース最外周のＹ奥行き方向の半径（以下、第１のＹ距離とする）Ｒ_Y1は、第１のＸ距離Ｒ_X1と等しい（Ｒ_X1＝Ｒ_Y1）。半導体基板の第１主面の、活性領域１８の外側には、非活性領域（高耐圧接合終端構造）が設けられている。

非活性領域には、第１の非活性領域１７ｂと第２の非活性領域１７ａとが設けられている。第２の非活性領域１７ａは、活性領域１８を囲むように形成される。そして、第２の非活性領域１７ａの外側に、Ｘ基板最端部に沿って第１の非活性領域１７ｂが設けられている。第２の非活性領域１７ａと第１の非活性領域１７ｂとは、Ｘソース最外周から距離（以下、第２のＸ距離とする）Ｒ_X2の位置で、Ｙ奥行き方向と平行な直線で分けられている。ここで、第１の非活性領域１７ｂは、ｎ型ドリフト領域２の総不純物濃度とｐ型仕切領域３の総不純物濃度とが等しいチャージバランス領域である。一方、第２の非活性領域１７ａは、ｎ型ドリフト領域２の総不純物濃度に比べてｐ型仕切領域３の総不純物濃度が高いチャージアンバランス領域である。

活性領域１８において、ｎ型ドリフト領域２の幅（以下、第１のｎ幅とする）Ｗ_n11とｐ型仕切領域３の幅（以下、第１のｐ幅とする）Ｗ_p11は等しい（Ｗ_n11＝Ｗ_p11）。活性領域１８が設けられている並列ｐｎ層上の第２の非活性領域１７ａ（以下、第１のチャージアンバランス領域Ｓ_a1とする）において、Ｙソース最外周（以下、第１の幅変化点とする）から、Ｙ奥行き方向と平行にＹ基板終端部に向かってある点（以下、第２の幅変化点とする）までの距離（以下、第１のＹ間隔とする）Ｌ_Y1の間の、並列ｐｎ層の各幅は、Ｙ基板終端部に向かうにつれて徐々に変化している。第２の幅変化点でのｎ型ドリフト領域２の幅（以下、第２のｎ幅とする）Ｗ_n12は、第１のｎ幅Ｗ_n11よりも狭くなっている（Ｗ_n12＜Ｗ_n11）。反対に、第２の幅変化点でのｐ型仕切領域３の幅（以下、第２のｐ幅とする）Ｗ_p12は、広くなっている（Ｗ_p12＞Ｗ_p11）。そして、第２の幅変化点からＹ基板終端部までの並列ｐｎ層の各幅は変化せず、Ｙ基板終端部での並列ｐｎ層の各幅は、それぞれ第２のｎ幅Ｗ_n12および第２のｐ幅Ｗ_p12である。このとき、並列ｐｎ層の各幅は、次の（１）式を満たす値となっている。

Ｗ_n11＋Ｗ_p11＝Ｗ_n12＋Ｗ_p12 ・・・（１）

第２の非活性領域１７ａの、第１のチャージアンバランス領域Ｓ_a1以外の領域（以下、第２のチャージアンバランス領域Ｓ_a2とする）において、活性領域１８に隣接するｎ型ドリフト領域２の幅（以下、第４のｎ幅とする）Ｗ_n14と、第１のチャージアンバランス領域Ｓ_a1に隣接するｎ型ドリフト領域２の幅（以下、第５のｎ幅とする）Ｗ_n15と、それ以外のｎ型ドリフト領域２の幅（以下、第３のｎ幅とする）Ｗ_n13と、ｐ型仕切領域３の幅（以下、第３のｐ幅とする）Ｗ_p13は、次の（２）式および（３）式を同時に満たす値となっている。

Ｗ_n15＜Ｗ_n14＜Ｗ_p13 ・・・（２）

Ｗ_n13＜Ｗ_p13 ・・・（３）

また、第１の非活性領域１７ｂにおいて、ｎ型ドリフト領域２の幅（以下、第６のｎ幅とする）Ｗ_n16と、ｐ型仕切領域３の幅（以下、第６のｐ幅とする）Ｗ_p16とは等しい（Ｗ_n16＝Ｗ_p16）。

第１のＹ間隔Ｌ_Y1は、次の（４）式および（５）式を満たす値にするのが好ましい。

ｔａｎ^-1（（Ｗ_n11−Ｗ_n12）／（２・Ｌ_Y1））≦２度・・・（４）

ｔａｎ^-1（（Ｗ_p12−Ｗ_p11）／（２・Ｌ_Y1））≦２度・・・（５）

その理由は、半導体基板に形成したトレンチの幅の変化が大きい場合、トレンチの側面が（１００）面から大きくずれてしまい、埋め込み性が悪くなってしまうからである。ここで、（１００）面は、半導体基板の表面、トレンチの側面および底面の面方位である。Ｙ奥行き方向にトレンチの幅を広げた場合、トレンチ幅が広がっている部分の側壁は、（１００）面からの傾きαだけ（１α０）面（０＜α＜１）にずれる。傾きαは、次の（６）式を満たす値である。

α＝（Ｗ_p12−Ｗ_p11）／（２・Ｌ_Y1）・・・（６）

この傾きαには上限がある。第１のＹ間隔Ｌ_Y1が（４）式および（５）式を満たす値にない場合、傾きαが大きくなり、（１００）面から大きくずれてしまうことになる。

第１の非活性領域１７ｂ（以下、第１のチャージバランス領域Ｓ_b1とする）において、次の（７）式または（８）式のいずれか一つの式を満たす値にするのが好ましい。このとき、半導体基板の表面での電界集中を回避するためには、式（８）を満たす値にするほうがより好ましい。

Ｗ_n16＝Ｗ_p16＝Ｗ_n11＝Ｗ_p11 ・・・（７）

Ｗ_n16＝Ｗ_p16＜Ｗ_n11＝Ｗ_p11 ・・・（８）

第２の非活性領域１７ａにおいて、（１）式および次の（９）式〜（１２）式を満たす値にするのが好ましい。

Ｗ_n14＝Ｗ_n15＋（Ｗ_p12−Ｗ_p11）／２・・・（９）

１．０５≦Ｗ_p12／Ｗ_n12≦１．２・・・（１０）

１．０５≦Ｗ_p13／Ｗ_n13≦１．３・・・（１１）

１．０５≦Ｗ_p13／Ｗ_n15≦１．３・・・（１２）

その理由は、（１０）式〜（１２）式の値が下限値よりも小さい場合、第１の非活性領域１７ｂとの差が小さくなり、第２の非活性領域１７ａにおいて、ｐ型仕切領域３の相対的な総不純物濃度を高めたこと（以下、ｐリッチとする）による効果が薄れてしまうからである。一方、（１０）式〜（１２）式の値が上限値よりも大きい場合、第１のチャージアンバランス領域Ｓ_a1における半導体基板の耐圧が、第２のｎ幅Ｗ_n12および第２のｐ幅Ｗ_p12に左右されてしまうからである。また、第２のチャージアンバランス領域Ｓ_a2と第１のチャージバランス領域Ｓ_b1との境界において、半導体基板の表面に電界が集中し、密な等電位線分布となってしまうからである。

また、Ｒソース最外周において、次の（１３）式を満たす値にするのが好ましい。

０．０５≦Ｒ_X2／Ｒ_X1≦１・・・（１３）

その理由は、（１３）式の値が下限値よりも小さい場合、第２のチャージアンバランス領域Ｓ_a2におけるｐリッチな領域が狭くなりすぎて、半導体基板の表面に集中する電界を緩和する効果が薄れてしまうからである。一方、（１３）式の値が上限値よりも大きい場合、非活性領域１７において、空乏層が広がりすぎて基板終端部に到達してしまう恐れがあるからである。これを回避するには、活性領域１８において、Ｘ幅方向における半導体基板の幅およびＹ奥行き方向における半導体基板の幅を１．５・Ｒ_X1以上にする必要がある。

第１の幅変化点をＹ基板最端部側にずらして、第１のチャージアンバランス領域Ｓ_a1内から並列ｐｎ層の各幅を変化させてもよい。このとき、第１の幅変化点をＹ奥行き方向にずらす距離（以下、幅変化点移動距離とする）Ｌ_Y11と、半導体基板に形成するトレンチの深さＤ_tとは、次の（１４）式を満たす値にするのが好ましい。

０≦Ｌ_Y11≦Ｄ_t ・・・（１４）

その理由は、幅変化点移動距離Ｌ_Y11がゼロよりも小さい場合、第１の幅変化点が活性領域１８内に形成されてしまうからである。一方、幅変化点移動距離Ｌ_Y11がＤ_tよりも大きい場合、第１のチャージアンバランス領域Ｓ_a1において、第２の幅変化点がＲソース最外周に対して離れすぎてしまうため、半導体基板の表面に集中する電界を緩和する効果が薄れてしまうからである。

つぎに、実施の形態１にかかる半導体装置の等電位線分布について説明する。図２は、実施の形態１にかかる半導体装置に耐圧がかかったときの、超接合層に生じる等電位線分布を示す平面図である。図２に示すように、Ｘソース最外周近傍の非活性領域１７（第２の領域Ｂ）では、従来の半導体基板における第２の領域Ｂの等電位線分布（図７３参照）に比べて疎な等電位線分布となっている。そのため、Ｒソース最外周近傍における非活性領域１７の領域（第３の領域Ｃ）においても、従来の半導体基板における第３の領域Ｃの等電位線分布（図７３参照）に比べて緩やかな曲線をもつ等電位線分布となっている。つまり、第２の領域Ｂおよび第３の領域Ｃにおいて、電界集中が緩和されるため、非活性領域１７における半導体基板の耐圧が向上していることがわかる。

つぎに、実施の形態１にかかる半導体装置の特性について説明する。図３は、実施の形態１にかかる半導体装置の非活性領域耐圧と活性領域耐圧との関係を示す特性図である。図３に示すように、Ｗ_p12／Ｗ_n12＝１．１〜１．２、Ｗ_p13／Ｗ_n13＝１．１〜１．２、およびＷ_p13／Ｗ_n15＝１．１〜１．２のときに、非活性領域耐圧ＢＶ_eの活性領域耐圧ＢＶに対する比η（η≡ＢＶ_e／ＢＶ：以下、対耐圧比とする）が、最大値またはほぼ最大値まで回復することがわかる。このときの対耐圧比ηは、η＝１．０５程度である。

以上、説明したように、実施の形態１によれば、第２の非活性領域１７ａにおいて、並列ｐｎ層の各幅を変化させることで、ｎ型ドリフト領域２の総不純物濃度よりもｐ型仕切領域３の総不純物濃度を高くすることができる。そのため、第２の領域Ｂおよび第３の領域Ｃにおいて、従来の半導体基板に比べて、半導体基板の表面付近の空乏層を広げることができ、ソース最外周近傍における半導体基板の表面への電界集中を緩和することができる。これにより、非活性領域１７における半導体基板の耐圧を向上させることができ、活性領域１８の耐圧よりも非活性領域１７の耐圧を高くすることができる。

（実施の形態２）
つぎに、実施の形態２にかかる半導体装置について説明する。図４は、実施の形態２にかかる半導体装置について示す平面図である。図４に示すように、実施の形態２にかかる半導体装置の平面構造では、実施の形態１における第１のチャージアンバランス領域Ｓ_a1の一部に、チャージバランス領域である第１の非活性領域１７ｂ（以下、第２のチャージバランス領域Ｓ_b2とする）を設けている。第１のチャージアンバランス領域Ｓ_a1と第２のチャージバランス領域Ｓ_b2との境界は、Ｒソース最外周の円弧上の、Ｒソース最外周の中心からＸ幅方向に平行な点（以下、第１の位置とする）Ｐ１としたときに、Ｒソース最外周の円弧上の、第１の位置Ｐ１からＹ奥行き方向に角度（以下、境界角度とする）θだけ移動した位置にある点（以下、第２の位置とする）Ｐ２の位置から、Ｙ基板最端部までＹ奥行き方向と平行な直線である。第２のチャージバランス領域Ｓ_b2において、並列ｐｎ層の各幅は、活性領域１８と同様である。それ以外の構造は、実施の形態１と同様である。

第２の非活性領域１７ａにおいて、実施の形態１と同様に、（１）式、（９）式、（１１）式および（１２）式を満たし、かつ次の（１５）式および（１６）式を満たす値にするのが好ましい。

１．０５≦Ｗ_p12／Ｗ_n12≦１．３・・・（１５）

３０度≦θ≦９０度・・・（１６）

（１）式、（９）式、（１１）式、（１２）式および（１５）式を満たすのが好ましい理由は、実施の形態１と同様である。また、θの値が３０度よりも小さい場合、Ｒソース最外周の円弧の中心からＹ奥行き方向に平行な、Ｒソース最外周の円弧上の点（以下、第３の位置とする）Ｐ３としたときに、第２の位置Ｐ２と第３の位置Ｐ３とが離れすぎてしまい、半導体基板の表面に集中する電界を緩和する効果が薄れてしまうからである。

それ以外のそれぞれの幅および距離における好適な条件は、実施の形態１と同様である。

つぎに、実施の形態２にかかる半導体装置の等電位線分布について説明する。図５は、実施の形態２にかかる半導体装置に耐圧がかかったときの、超接合層に生じる等電位線分布を示す平面図である。実施の形態２では、図５に示すように、第１の領域Ａと第３の領域Ｃとの間の領域（以下、第４の領域とする）Ｄにおいて、第１の領域Ａよりもさらに疎な等電位線分布となる。そのため、第４の領域Ｄと隣接する第１の領域Ａおよび第３の領域Ｃにおいても、実施の形態１の等電位線分布（図２参照）に比べて緩やかな曲線をもつ等電位線分布となる。これにより、実施の形態１よりも電界集中が緩和されていることがわかる。

つぎに、一例として、実施の形態２にかかる半導体装置の、境界角度θ＝４５度のときの特性について説明する。図６は、実施の形態２にかかる半導体装置の非活性領域耐圧と活性領域耐圧との関係を示す特性図である。図６に示すように、実施の形態１と同様に、Ｗ_p12／Ｗ_n12＝１．１〜１．２、Ｗ_p13／Ｗ_n13＝１．１〜１．２、およびＷ_p13／Ｗ_n15＝１．１〜１．２のときに、対耐圧比ηが最大値またはほぼ最大値まで回復することがわかる。このときの対耐圧比ηは、η＝１．１５程度である。

以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果が得られる。また、第２のチャージバランス領域Ｓ_b2を設けたことで、実施の形態１よりもＲソース最外周において、半導体基板の表面付近の空乏層を広げることができ、ソース最外周の近傍における半導体基板の表面への電界集中を緩和することができる。これにより、実施の形態１よりもさらに、非活性領域１７における半導体基板の耐圧を向上させることができる。

（実施の形態３）
つぎに、実施の形態３にかかる半導体装置について説明する。図７は、実施の形態３にかかる半導体装置について示す平面図である。図７に示すように、実施の形態３にかかる半導体装置の平面構造では、実施の形態１における第１のチャージアンバランス領域Ｓ_a1のＹ基板周端部側に、第１の非活性領域１７ｂ（以下、第３のチャージバランス領域Ｓ_b3とする）が設けられている。また、実施の形態１における第２のチャージアンバランス領域Ｓ_a2のＹ基板周端部側にも、第１の非活性領域１７ｂ（以下、第４のチャージバランス領域Ｓ_b4とする）が設けられている。つまり、Ｘ基板周端部側およびＹ基板周端部側に、第１の非活性領域１７ｂが第２の非活性領域１７ａを囲むように形成される。

第１のチャージアンバランス領域Ｓ_a1と第３のチャージバランス領域Ｓ_b3との境界は、Ｙソース最外周から距離（以下、第２のＹ距離とする）Ｒ_Y2の位置にある。第３のチャージバランス領域Ｓ_b3において、並列ｐｎ層の各幅は、活性領域１８と同様である。

第１のチャージアンバランス領域Ｓ_a1において、第１の幅変化点および第１の幅変化点における並列ｐｎ層の各幅は、実施の形態１と同様である。また、第１のチャージアンバランス領域Ｓ_a1と第３のチャージバランス領域Ｓ_b3との境界（以下、第３の幅変化点とする）から、Ｙ奥行き方向と平行に活性領域１８に向かって距離（以下、第２のＹ間隔とする）Ｌ_Y2の点（以下、第４の幅変化点とする）の間の、並列ｐｎ層の各幅を、Ｙ基板終端部に向かうにつれて徐々に変化させている。第３の幅変化点における並列ｐｎ層の各幅は、第３のチャージバランス領域Ｓ_b3と同様である。第４の幅変化点における並列ｐｎ層の各幅は、それぞれ第２のｎ幅Ｗ_n12および第２のｐ幅Ｗ_p12である。

また、第２のチャージアンバランス領域Ｓ_a2における並列ｐｎ層の各幅は、第１のチャージアンバランス領域Ｓ_a1の並列ｐｎ層の各幅によって変わってくる。そのため、第４のチャージバランス領域Ｓ_b4のｎ型ドリフト領域２の幅（以下、第７のｎ幅とする）Ｗ_n17は、第２のチャージアンバランス領域Ｓ_a2のｎ型ドリフト領域２の幅に対応した幅となる。第４のチャージバランス領域Ｓ_b4のｐ型仕切領域３の幅（以下、第７のｐ幅とする）Ｗ_p17も同様である。

それ以外の構造は、実施の形態１と同様である。

第２のＹ間隔Ｌ_Y2は、次の（１７）式を満たす値にするのが好ましい。

ｔａｎ^-1（（Ｗ_p12−Ｗ_p11）／（２・Ｌ_Y2））≦２度・・・（１７）

その理由は、実施の形態１と同様である。

第１の非活性領域１７ｂにおいて、実施の形態１と同様に（７）式または（８）式のいずれか一つの式を満たす値にするのが好ましい。その理由は、実施の形態１と同様である。また、次の（１８）式を満たす値にするのが好ましい。

Ｗ_n16＝Ｗ_p16≦Ｗ_n17＝Ｗ_p17≦Ｗ_n11＝Ｗ_p11 ・・・（１８）

その理由は、活性領域１８の最外周から離れるにつれて、並列ｐｎ層の各幅を狭くすると、非活性領域１７の耐圧が向上するからである。

第２の非活性領域１７ａにおいて、実施の形態１と同様に（１）式および（９）式を満たし、かつ次の（１９）式〜（２１）式を満たす値にするのが好ましい。

１．０５≦Ｗ_p12／Ｗ_n12≦２．０・・・（１９）

１．０５≦Ｗ_p13／Ｗ_n13≦２．０・・・（２０）

１．０５≦Ｗ_p13／Ｗ_n15≦２．０・・・（２１）

その理由は、実施の形態１と同様である。

また、Ｒソース最外周において、実施の形態１と同様に、（１３）式を満たし、かつ次の（２２）式を満たす値にするのが好ましい。

０．０５≦Ｒ_Y2／Ｒ_X1≦１・・・（２２）

その理由は、実施の形態１と同様である。

さらに、Ｒソース最外周において、次の（２３）式を満たす値にするのが好ましい。

｛Ｗ_p12・（Ｗ_p13＋Ｗ_n13）｝／｛Ｗ_p13・（Ｗ_p12＋Ｗ_n12）｝≦Ｒ_Y2／Ｒ_X1≦１・・・（２３）

その理由は、第２のＹ距離Ｒ_Y2の第１のＸ距離Ｒ_X1に対する比（Ｒ_Y2／Ｒ_X1）が左辺の値よりも小さい場合、第３の領域Ｃにおいて空乏層が広がりにくく、密な等電位線分布となってしまうからである。一方、第２のＹ距離Ｒ_Y2の第１のＸ距離Ｒ_X1に対する比（Ｒ_Y2／Ｒ_X1）が右辺の値よりも大きい場合、第３の領域Ｃにおいて空乏層が広がりすぎて、基板終端部に到達してしまう恐れがあるからである。これを回避するための手段は、実施の形態１と同様である。

つぎに、実施の形態３にかかる半導体装置の等電位線分布について説明する。図８は、実施の形態３にかかる半導体装置に耐圧がかかったときの、超接合層に生じる等電位線分布を示す平面図である。実施の形態３では、図８に示すように、第１の領域Ａおよび第２の領域Ｂにおいて、疎な等電位線分布となることがわかる。そのため、ソース最外周において、全体的に電界集中が緩和されていることがわかる。

つぎに、実施の形態３にかかる半導体装置の特性について説明する。図９は、実施の形態３にかかる半導体装置の非活性領域耐圧と活性領域耐圧との関係を示す特性図である。図９に示すように、Ｗ_p12／Ｗ_n12＝１．１〜１．５、Ｗ_p13／Ｗ_n13＝１．２〜１．５、およびＷ_p13／Ｗ_n15＝１．２〜１．５のときに、対耐圧比ηが最大値またはほぼ最大値まで回復することがわかる。このときの対耐圧比ηは、η＝１．１程度である。

以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果が得られる。また、第２の非活性領域１７ａが、ガードリングと同様の効果を発揮する。そのため、実施の形態１および実施の形態２よりも、ソース最外周の近傍における半導体基板の表面への電界集中を緩和することができる。また、ガードリング形成のための追加工程を必要とせず、製造工程および製造コストを減少させることができる。また、第１のチャージバランス領域Ｓ_b1および第４のチャージバランス領域Ｓ_b4を形成することにより、第２の非活性領域１７ａを、実施の形態１および実施の形態２よりもｐリッチにしたとしても非活性領域１７の高耐圧を維持できるため、半導体基板の設計の自由度が広がる。

（実施の形態４）
つぎに、実施の形態４にかかる半導体装置について説明する。図１０は、実施の形態４にかかる半導体装置について示す平面図である。図１０に示すように、実施の形態４にかかる半導体装置の平面構造では、実施の形態３における第１のチャージアンバランス領域Ｓ_a1の一部を、第３のチャージバランス領域Ｓ_b3としている。第３のチャージバランス領域Ｓ_b3は、Ｙソース最外周と、第２の位置Ｐ２と第３の位置Ｐ３をつなぐＲソース最外周と接するように設けられている。このとき、第３のチャージバランス領域Ｓ_b3は、活性領域１８に接するとともに、第２の非活性領域１７ａに回り込むように形成されている。それ以外の構造は、実施の形態１と同様である。

第１のＹ間隔Ｌ_Y1は、実施の形態１と同様に（５）式を満たす値にするのが好ましい。第２のＹ間隔Ｌ_Y2は、実施の形態３と同様に（１７）式を満たす値にするのが好ましい。第１の非活性領域１７ｂにおいて、実施の形態１と同様に（７）式または（８）式のいずれか一つの式を満たす値にするのが好ましい。第２の非活性領域１７ａにおいて、実施の形態１と同様に（１）式および（９）式を満たし、かつ実施の形態２と同様に（１６）式を満たし、かつ実施の形態３と同様に（１９）式〜（２１）式を満たす値にするのが好ましい。Ｒソース最外周において、実施の形態１と同様に（１３）式を満たし、かつ実施の形態３と同様に（２２）式および（２３）式を満たす値にするのが好ましい。幅変化点移動距離Ｌ_Y11は、実施の形態１と同様に（１４）式を満たす値にするのが好ましい。その理由は、実施の形態１〜実施の形態３と同様である。

つぎに、実施の形態４にかかる半導体装置の等電位線分布について説明する。図１１は、実施の形態４にかかる半導体装置に耐圧がかかったときの、超接合層に生じる等電位線分布を示す平面図である。実施の形態４では、図１１に示すように、第１の領域Ｃにおいて、実施の形態３（図８参照）と同様に、疎な等電位線分布となることがわかる。また、第４の領域Ｄの等電位線分布が、第１の領域Ａに比べて疎な等電位線分布となることがわかる。そのため、実施の形態３に比べて、全体的に電界集中が緩和されていることがわかる。

つぎに、実施の形態４にかかる半導体装置の特性について説明する。図１２は、実施の形態４にかかる半導体装置の非活性領域耐圧と活性領域耐圧との関係を示す特性図である。図１２に示すように、実施の形態３と同様に、Ｗ_p12／Ｗ_n12＝１．１〜１．５、Ｗ_p13／Ｗ_n13＝１．２〜１．５、およびＷ_p13／Ｗ_n15＝１．２〜１．５のときに、対耐圧比ηが最大値またはほぼ最大値まで回復することがわかる。このときの対耐圧比ηが、η＝１．２程度である。

以上、説明したように、実施の形態４によれば、実施の形態３と同様の効果が得られる。また、第３のチャージバランス領域Ｓ_b3を、実施の形態３に比べて広く形成していることで、第４の領域Ｄの等電位線分布を、第１の領域Ａに比べて疎な等電位線分布とすることができる。そのため、実施の形態３よりもさらに、全体的に電界集中を緩和させることができる。

つぎに、実施の形態１における半導体装置の変形例について説明する。図１３は、実施の形態１にかかる半導体装置の変形例の平面構造について示す平面図である。図１３に示すように、実施の形態１における第１のチャージアンバランス領域Ｓ_a1に、実施の形態２のように第２のチャージバランス領域Ｓ_b2を形成してもよい。このとき、第１のチャージアンバランス領域Ｓ_a1と第２のチャージバランス領域Ｓ_b2の境界は、Ｙソース最外周上（直線範囲１８ａ）の途中に存在してもよい。このような半導体装置によれば、実施の形態１と同様の効果が得られる。

つぎに、実施の形態３における半導体装置の変形例について説明する。図１４は、実施の形態３にかかる半導体装置の変形例の平面構造について示す平面図である。図１４に示すように、実施の形態３における第１のチャージアンバランス領域Ｓ_a1に、実施の形態４のように第３のチャージバランス領域Ｓ_b3を形成してもよい。このとき、第１のチャージアンバランス領域Ｓ_a1と第３のチャージバランス領域Ｓ_b3の境界は、Ｙソース最外周の途中に存在してもよい。このような半導体装置によれば、実施の形態３と同様の効果が得られる。

つぎに、実施の形態１〜実施の形態４における半導体装置の変形例について説明する。図１５〜図４６は、実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４における半導体装置において、第１の非活性領域１７ｂおよび第２の非活性領域１７ａを、さらに複数形成してもよい。図１５に示すように、実施の形態１の第１の非活性領域１７ｂに第２の非活性領域１７ａを形成してもよい。また、形成された第２の非活性領域１７ａと、この第２の非活性領域１７ａに隣接する第１の非活性領域１７ｂとを、第１の非活性領域１７ｂおよび第２の非活性領域１７ａを交互に繰り返し形成してなるストライプ状の並列層Ｈとしてもよい。このとき、基板終端部は、第１の非活性領域１７ｂおよび第２の非活性領域１７ａのどちらでもかまわない。また、図１６に示すように、図１５に示す半導体装置の活性領域１８側の第２の非活性領域１７ａに、第１の非活性領域１７ｂを形成してもよい。

また、図１７に示すように、実施の形態１の第１の非活性領域１７ｂと第２の非活性領域１７ａと形成領域を反転し、さらに第１の非活性領域１７ｂに、活性領域１８を囲むように矩形状の第２の非活性領域１７ａを形成してもよい。また、図１８に示すように、図１７に示す半導体装置の、活性領域１８と接していない第２の非活性領域１７ａに、第１の非活性領域１７ｂを形成してもよい。このとき、図１５に示す半導体装置と同様に並列層Ｈとしてもよい。また、図１９に示すように、図１７に示す半導体装置の第１の非活性領域１７ｂに、さらに第２の非活性領域１７ａを形成してもよい。このとき、図１５に示す半導体装置と同様に並列層Ｈとしてもよい。また、図２０に示すように、図１８および図１９に示す半導体装置を合わせた構造としてもよい。

また、図２１に示すように、図１７に示す半導体装置の、活性領域１８に接する第２の非活性領域１７ａの領域を狭くしてもよい。また、図２２に示すように、図２１に示す半導体装置の活性領域１８と接していない第２の非活性領域１７ａに、第１の非活性領域１７ｂを形成してもよい。このとき、図１５に示す半導体装置と同様に並列層Ｈとしてもよい。また、図２３に示すように、図２１に示す半導体装置の、第１の非活性領域１７ｂのＹ基板最端部に、活性領域１８に接する第２の非活性領域１７ａと離して、非活性領域１７ａと同程度の幅をもつ第２の非活性領域１７ａを形成してもよい。このとき、図１５に示す半導体装置と同様に並列層Ｈとしてもよい。また、図２４に示すように、図２２および図２３に示す半導体装置を合わせた構造としてもよい。

また、図２５に示すように、図１７に示す半導体装置の第１の非活性領域１７ｂを囲むように、第２の非活性領域１７ａの領域を形成してもよい。また、図２６に示すように、実施の形態３の第１の非活性領域１７ｂに、第２の非活性領域１７ａを形成してもよい。また、図２７に示すように、図２６に示す半導体装置の、Ｘ基板終端部に形成された第２の非活性領域１７ａに、第１の非活性領域１７ｂを形成してもよい。このとき、図１５に示す半導体装置と同様に並列層Ｈとしてもよい。また、図２８に示すように、図２６に示す半導体装置の第１の非活性領域１７ｂに、第２の非活性領域１７ａの領域を形成してもよい。このとき、図１５に示す半導体装置と同様に並列層Ｈとしてもよい。また、図２９に示すように、図２７および図２８に示す半導体装置を合わせた構造としてもよい。

また、図３０に示すように、実施の形態４の第１の非活性領域１７ｂに、第２の非活性領域１７ａを形成してもよい。また、図３１に示すように、図３０に示す半導体装置の、Ｘ基板終端部に形成された第２の非活性領域１７ａに、第１の非活性領域１７ｂを形成してもよい。このとき、図１５に示す半導体装置と同様に並列層Ｈとしてもよい。また、図３２に示すように、図３０に示す半導体装置の、第１の非活性領域１７ｂのＹ基板最端部に、活性領域１８に接する第２の非活性領域１７ａと離して、非活性領域１７ａと同程度の幅をもつ第２の非活性領域１７ａを形成してもよい。このとき、図１５に示す半導体装置と同様に並列層Ｈとしてもよい。また、図３３に示すように、図３１および図３２に示す半導体装置を合わせた構造としてもよい。また、図３４に示すように、図１９に示す半導体装置の、活性領域１８に接する第２の非活性領域１７ａの領域を狭くしてもよい。このとき、活性領域１８に隣接する第１の非活性領域１７ｂと、Ｙ基板終端部に形成されている第２の非活性領域１７ａとを、第１の非活性領域１７ｂおよび第２の非活性領域１７ａを交互に繰り返し形成してなるストライプ状の並列層Ｈとしてもよい。このとき、Ｙ基板終端部は、第１の非活性領域１７ｂおよび第２の非活性領域１７ａのどちらでもかまわない。

また、図３５に示すように、図３４に示す半導体装置の、Ｘ基板終端部に形成されている第２の非活性領域１７ａに、第１の非活性領域１７ｂを形成してもよい。このとき、図１５に示す半導体装置と同様に並列層Ｈとしてもよい。また、図３６に示すように、図１９に示す半導体装置の、Ｙ基板終端部に形成されている第２の非活性領域１７ａの領域を狭くしてもよい。また、図３７に示すように、図３６に示す半導体装置の、Ｘ基板終端部に形成された第２の非活性領域１７ａに、第１の非活性領域１７ｂを形成してもよい。このとき、図１５に示す半導体装置と同様に並列層Ｈとしてもよい。また、図３８に示すように、図３２に示す半導体装置の、Ｙ基板終端部に形成された第２の非活性領域１７ａの領域を広げてもよい。また、図３９に示すように、図３８に示す半導体装置の、Ｘ基板終端部に形成された第２の非活性領域１７ａに、第１の非活性領域１７ｂを形成してもよい。このとき、図１５に示す半導体装置と同様に並列層Ｈとしてもよい。

また、図４０に示すように、図２８に示す半導体装置の、Ｙ基板終端部に形成されている第２の非活性領域１７ａの領域を狭くしてもよい。また、図４１に示すように、図２９に示す半導体装置の、Ｙ基板終端部に形成されている第２の非活性領域１７ａの領域を狭くしてもよい。また、図４２に示すように、図２５に示す半導体装置の、基板終端部に形成されている第２の非活性領域１７ａのＹ基盤終端部の領域を狭くしてもよい。また、図４３に示すように、図２５に示す半導体装置の、活性領域１８に接して形成されている第２の非活性領域１７ａの領域を狭くしてもよい。このとき、図３４に示す半導体装置と同様に並列層Ｈとしてもよい。そして、並列層Ｈは、活性領域１８に接しない範囲で形成される。

また、図４４に示すように、図２５に示す半導体装置の、基板終端部に形成されている第２の非活性領域１７ａのＹ基盤終端部の領域、および活性領域１８に接して形成されている第２の非活性領域１７ａの領域を狭くしてもよい。また、図４５に示すように、Ｒソース最外周を第１のＸ距離Ｒ_X1より第２のＹ距離Ｒ_Y1を小さく（Ｒ_X1＞Ｒ_Y1）して、楕円形状としてもよい。また、図４６に示すように、活性領域１８の外周部を直線（直線範囲１８ａ）および円弧（円弧範囲１８ｂ）を少なくとも１つずつ含む形状であってもよい。ただし、電界集中を避けるためには折れ線形状は避け、１階微分可能な滑らかな形状であるほうがよい。以上、図１５〜図４６に示す半導体装置によれば、実施の形態１〜実施の形態４のいずれか一つまたは複数の実施の形態と同様の効果が得られる。

（実施の形態５）
つぎに、実施の形態５にかかる半導体装置について説明する。図４７は、実施の形態５にかかる半導体装置について示す平面図である。また、図４８は、図４７の切断線ＸＡ−ＸＡ'の断面構造について示す断面図である。図４７に示すように、実施の形態５にかかる半導体装置の平面構造では、実施の形態１における活性領域１８の最外周（ソース最外周）に設けられたフィールドプレート電極１４の、Ｘソース最外周およびＲソース最外周のフィールドプレート電極１４の形状が、第２の非活性領域１７ａに張り出した形状となっている。つまり、図４８に示すように、フィールドプレート電極１４は、層間絶縁膜１２の表面まで張り出して形成されている。このとき、フィールドプレート電極１４の、Ｘソース最外周からＸ幅方向に張り出した部分の長さ（以下、第１のＸ間隔とする）Ｌ_X1は、フィールドプレート電極１４のＸ幅方向の最外周が第２の非活性領域１７ａの最外周より内側となるような長さとなっている。また、層間絶縁膜１２の厚さは、ゲート絶縁膜１３よりも厚く、層間絶縁膜１２全体で例えばほぼ均一である。それ以外の構造は、実施の形態１と同様である。

第１のＸ間隔Ｌ_X1は、次の（２４）式を満たす値にするのが好ましい。

０．２≦Ｌ_X1／Ｒ_X2≦１・・・（２４）

（２４）式について、図４９〜図５２を参照しながら説明する。図４９および図５１は、フィールドプレート電極が形成された半導体装置の一例について示す平面図である。また、図５０は、図４９にかかる半導体装置に耐圧がかかったときの、超接合層に生じる等電位線分布を示す断面図である。また、図５２は、図５１にかかる半導体装置に耐圧がかかったときの、超接合層に生じる等電位線分布を示す断面図である。図４９に示す半導体装置は、フィールドプレート電極１４を活性領域１８の最外周に設けている（Ｌ_X1＝０）。また、図５１に示す半導体装置は、Ｘソース最外周およびＲソース最外周近傍のフィールドプレート電極１４の最外周を、第１の非活性領域１７ｂまで張り出して形成している。第１のＸ間隔Ｌ_X1が（２４）式を満たすときに好適である理由は、（２４）式の値が０．２よりも小さい場合、図５０に示すように、活性領域１８よりも外側から、半導体基板の第１主面の上（以下、第５の領域とする）Ｅに抜ける等電位線が、密な等電位線分布となってしまうからである。一方、（２４）式の値が１よりも大きい場合、図５２に示すように、活性領域１８よりも外側の、フィールドプレート電極１４の最外周の近傍から、半導体基板の第１主面の上（以下、第６の領域とする）Ｆに抜ける等電位線が、密な等電位線分布となってしまうからである。また、半導体基板の第１主面の、第１の非活性領域１７ｂと第２の非活性領域１７ａの境界近傍で、電界が集中し、耐圧が低下してしまうからである。

つぎに、実施の形態５にかかる半導体装置の等電位線分布について説明する。図５３は、実施の形態５にかかる半導体装置に耐圧がかかったときの、超接合層に生じる等電位線分布を示す平面図である。また、図５４は、実施の形態５にかかる半導体装置に耐圧がかかったときの、超接合層に生じる等電位線分布を示す断面図である。図５３に示すように、実施の形態１（図２参照）と同様に、疎な等電位線分布になっていることがわかる。さらに、図５４に示すように、第５の領域Ｅおよび第６の領域Ｆにおいて、疎な等電位線分布になっていることがわかる。

つぎに、実施の形態５にかかる半導体装置のＬ_X1／Ｒ_X2＝０．５・Ｒ_X2のときの特性について説明する。図５５は、実施の形態５にかかる半導体装置の非活性領域耐圧と活性領域耐圧との関係を示す特性図である。図５５に示すように、Ｗ_p12／Ｗ_n12＝１．１〜１．２、Ｗ_p13／Ｗ_n13＝１．１〜１．２、およびＷ_p13／Ｗ_n15＝１．１〜１．２のときに、対耐圧比ηが、最大値またはほぼ最大値まで回復することがわかる。このときの対耐圧比ηは、η＝１．１０程度である。

図５６は、実施の形態５にかかる半導体装置の変形例の平面構造について示す平面図である。また、図５７は、図５６の切断線ＸＢ−ＸＢ'の断面構造について示す断面図である。図５６および図５７に示すように、Ｘソース最外周およびＲソース最外周近傍のフィールドプレート電極１４の最外周を、第１の非活性領域１７ｂと第２の非活性領域１７ａの境界まで張り出して形成してもよい（Ｌ_X1＝１）。

以上、説明したように、実施の形態５によれば、実施の形態１と同様の効果が得られる。また、フィールドプレート電極１４をＸソース最外周およびＲソース最外周から張り出して第２の非活性領域１７ａの上にまで伸ばして形成するため、第５の領域Ｅに抜ける等電位線の間隔を広げることができる。また、第２の非活性領域１７ａの上までに伸ばしたフィールドプレート電極１４の最外周が、第１の非活性領域１７ａの外側まで張り出さないように形成することで、第６の領域Ｆに抜ける等電位線の間隔を広げることができる。これにより、実施の形態１よりもさらに、非活性領域１７の耐圧を向上させることができる。

（実施の形態６）
つぎに、実施の形態６にかかる半導体装置について説明する。図５８は、実施の形態６にかかる半導体装置について示す平面図である。図５８に示すように、実施の形態６にかかる半導体装置の平面構造では、実施の形態５におけるフィールドプレート電極１４のＹ奥行き方向の最外周が、Ｙ奥行き方向のソース最外周から第２の非活性領域１７ａの表面に張り出して形成されている。それ以外の構造は、実施の形態５と同様である。

このとき、フィールドプレート電極１４の、Ｙソース最外周からＹ奥行き方向に張り出した部分の長さ（以下、第３のＹ間隔とする）Ｌ_Y3は、次の（２５）式を満たす値にするのが好ましい。

Ｌ_Y3≦Ｌ_X1 ・・・（２５）

その理由は、半導体基板表面の等電位線分布はＹ奥行き方向よりもＸ幅方向に密になりやすく、第３のＹ間隔Ｌ_Y3がＬ_X1の値よりも大きい場合、Ｒソース最外周近傍の、フィールドプレート電極１４のコーナー部の湾曲が大きくなり、Ｒソース最外周において電界が集中してしまうからである。

以上、説明したように、実施の形態６によれば、実施の形態５と同様の効果が得られる。

（実施の形態７）
つぎに、実施の形態７にかかる半導体装置について説明する。図５９は、実施の形態７にかかる半導体装置について示す断面図である。図５９に示すように、実施の形態７にかかる半導体装置では、実施の形態５における層間絶縁膜１２が、フィールドプレート電極１４のＸ幅方向の最終端から活性領域１８にかけて徐々に薄い形状となっている。つまり、層間絶縁膜１２の表面に張り出しているフィールドプレート電極１４の底面の形状が、活性領域１８側がＸ終端部側よりも厚くなっている。このとき、フィールドプレート電極１４と層間絶縁膜１２との境界は直線状となっている。それ以外の構造は、実施の形態５と同様である。

つぎに、実施の形態７にかかる半導体装置の等電位線分布について説明する。図６０は、実施の形態７にかかる半導体装置に耐圧がかかったときの、超接合層に生じる等電位線分布を示す断面図である。図６０に示すように、フィールドプレート電極１４のＸ幅方向の最外周の下（以下、第７の領域とする）Ｇにおいて、実施の形態５（図５４の第６の領域近傍）と比べて、疎な等電位線分布になっていることがわかる。実施の形態７にかかる技術を採用した場合、同じ構成の半導体装置において、非活性領域１７の耐圧が５〜１０％程度改善する。

図６１は、実施の形態７にかかる半導体装置の変形例の平面構造について示す断面図である。図６１に示すように、フィールドプレート電極１４と層間絶縁膜１２との境界線を、２段またはそれ以上の段差を有する形状としてもよい。

以上、説明したように、実施の形態７によれば、実施の形態５と同様の効果が得られる。また、実施の形態５よりもさらに、非活性領域１７の耐圧を向上させることができる。

（実施の形態８）
つぎに、実施の形態８にかかる半導体装置について説明する。図６２は、実施の形態８にかかる半導体装置について示す平面図である。また、図６３は、図６２の切断線ＸＣ−ＸＣ'の断面構造について示す断面図である。図６２および図６３に示すように、実施の形態８にかかる半導体装置の平面構造では、実施の形態５におけるフィールドプレート電極１４とソース電極１５とを分離して設けた構造となっている。それ以外の構造は、実施の形態５と同様である。

つぎに、実施の形態８にかかる半導体装置の等電位線分布について説明する。図６４は、実施の形態８にかかる半導体装置に耐圧がかかったときの、超接合層に生じる等電位線分布を示す断面図である。図６４に示すように、第７の領域Ｇにおいて、実施の形態５と比べて、疎な等電位線分布になっていることがわかる。実施の形態８にかかる技術を採用した場合、実施の形態５と比べて、非活性領域１７の耐圧が５％程度改善する。

また、フィールドプレート電極１４を、ソース電極１５またはゲート電極４のどちらか一つに電気的に接続して、同電位にしてもよい。

図６５は、実施の形態８にかかる半導体装置の変形例の平面構造について示す平面図である。図６５に示すように、実施の形態８の技術に実施の形態６の技術を追加して、フィールドプレート電極１４の、Ｙ奥行き方向に張り出したフィールドプレート電極１４とソース電極１５も分離して、ソース電極１５の最外周を囲むようにフィールドプレート電極１４を設けてもよい。

以上、説明したように、実施の形態８によれば、実施の形態５と同様の効果が得られる。また、フィールドプレート電極１４を電気的に絶縁されるように層間絶縁膜１２の表面に設けた場合は、実施の形態５よりもさらに、非活性領域１７の耐圧を向上させることができる。

（実施の形態９）
つぎに、実施の形態９にかかる半導体装置について説明する。図６６は、実施の形態９にかかる半導体装置について示す平面図である。また、図６７は、図６６の切断線ＸＤ−ＸＤ'の断面構造について示す断面図である。図６６および図６７に示すように、実施の形態９にかかる半導体装置の平面構造では、実施の形態５における活性領域１８と第２の非活性領域１７ａとの間に、活性領域１８を囲むように第３の非活性領域１７ｃを設けている。それ以外の構造は、実施の形態５と同様である。

第１のＸ間隔Ｌ_X1は、第３の非活性領域１７ｃのＸ幅方向の幅（以下、第２のＸ間隔とする）Ｌ_X2に対して、次の（２６）式を満たす値にするのが好ましい。

Ｌ_X2≦Ｌ_X1≦Ｒ_X2 ・・・（２６）

その理由は、第１のＸ間隔Ｌ_X1がＬ_X2の値よりも小さい場合、第７の領域Ｇにおいて、半導体基板表面に電界が集中しやすくなるからである。一方、第１のＸ間隔Ｌ_X1がＲ_X2の値よりも大きい場合、半導体基板の第１主面の、第１の非活性領域１７ｂと第２の非活性領域１７ａの境界近傍で、電界が集中し、耐圧が低下してしまうからである。

また、第１のＸ間隔Ｌ_X1は、第３の非活性領域１７ｃのＹ奥行き方向の幅（以下、第４のＹ間隔とする）Ｌ_Y4に対して、次の（２７）式の等号を満たす値、（２７）式の不等号を満たし、かつ（２９）式およびＬ_Y4＝０を満たす値、（２８）式を満たす値、または、（２８）式および（２９）式を満たす値にするのが好ましい。

Ｌ_Y4≦Ｌ_Y3 ・・・（２７）

Ｌ_Y4＞Ｌ_Y3 ・・・（２８）

Ｌ_Y3＝０・・・（２９）

図６８は、実施の形態９にかかる半導体装置の変形例の平面構造について示す平面図である。（２７）式の等号を満たす場合、図６６に示すように、第３の非活性領域１７ｃの最外周にフィールドプレート電極１４が設けられた構造となっている。また、（２７）式の不等号を満たし、かつ（２９）式およびＬ_Y4＝０を満たす場合、図６８に示すように、第３の非活性領域１７ｃが、Ｘソース最外周およびＲソース最外周を囲み、フィールドプレート電極１４が、第３の非活性領域１７ｃの最外周およびＹソース最外周を囲むように設けられた構造となっている。このような半導体装置によれば、実施の形態５と同様の効果が得られる。

図６９および図７０は、実施の形態９にかかる半導体装置の変形例の平面構造について示す平面図である。図６９に示すように、フィールドプレート電極１４のＹ奥行き方向の最外周が、第３の非活性領域１７ｃの内部に位置する構造としてもよい。この例は、（２８）式を満たす場合の例である。また、図７０に示すように、図６８に示す半導体装置における第３の非活性領域１７ｃが、活性領域１８の最外周を囲むように形成された構造としてもよい。この例は、（２８）式および（２９）式を満たす場合の例である。また、層間絶縁膜１２の表面に、電気的に絶縁されるようにフィールドプレート電極１４を複数設けてもよい。また、実施の形態３と同様に、第２の非活性領域１７ａを囲むように、第１の非活性領域１７ｂを形成してもよい。

以上、説明したように、実施の形態９によれば、実施の形態５と同様の効果が得られる。

なお、実施の形態５〜実施の形態９に示す半導体装置は、ゲート電極４の配置によらず、非活性領域１７の耐圧を向上させることができる。例えば、並列ｐｎ層の上にストライプ状に配置されたゲート電極４の長手方向が、半導体基板のＹ奥行き方向と平行でも、垂直でもよい。また、ゲート電極４が、列ｐｎ層の上に格子状に配置されていてもよい。また、フィールドプレート電極１４は、フローティング電位でもよい。

なお、上述の半導体装置の説明においては、ｎ⁺ドレイン領域である抵抗率の低いｎ⁺基板の第１主面側の表面に、並列ｐｎ層を形成した、ＭＯＳＦＥＴについて示したが、抵抗率の低いｐ⁺基板の第１主面側の表面に、並列ｐｎ層を形成した、ＩＧＢＴ等の構造にも適用可能である。

なお、上述の半導体装置の説明においては第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。

以上のように、本発明にかかる半導体装置は、大電力用半導体素子の製造に有用であり、特に、並列ｐｎ構造の半導体基板を有し、高耐圧化とオン抵抗の特性の改善を両立させることのできる半導体装置に適している。

実施の形態１にかかる半導体装置について示す平面図である。実施の形態１にかかる半導体装置の超接合層に生じる等電位線分布を示す平面図である。実施の形態１にかかる半導体装置の非活性領域耐圧と活性領域耐圧との関係を示す特性図である。実施の形態２にかかる半導体装置について示す平面図である。実施の形態２にかかる半導体装置の超接合層に生じる等電位線分布を示す平面図である。実施の形態２にかかる半導体装置の非活性領域耐圧と活性領域耐圧との関係を示す特性図である。実施の形態３にかかる半導体装置について示す平面図である。実施の形態３にかかる半導体装置の超接合層に生じる等電位線分布を示す平面図である。実施の形態３にかかる半導体装置の非活性領域耐圧と活性領域耐圧との関係を示す特性図である。実施の形態４にかかる半導体装置について示す平面図である。実施の形態４にかかる半導体装置の超接合層に生じる等電位線分布を示す平面図である。実施の形態４にかかる半導体装置の非活性領域耐圧と活性領域耐圧との関係を示す特性図である。実施の形態１にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態３にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態１〜実施の形態４にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態５にかかる半導体装置について示す平面図である。図４７の切断線ＸＡ−ＸＡ'の断面構造について示す断面図である。フィールドプレート電極が形成された半導体装置の一例について示す平面図である。図４９にかかる半導体装置の超接合層に生じる等電位線分布を示す断面図である。フィールドプレート電極が形成された半導体装置の一例について示す平面図である。図５１にかかる半導体装置の超接合層に生じる等電位線分布を示す断面図である。実施の形態５にかかる半導体装置の超接合層に生じる等電位線分布を示す平面図である。実施の形態５にかかる半導体装置の超接合層に生じる等電位線分布を示す断面図である。実施の形態５にかかる半導体装置の非活性領域耐圧と活性領域耐圧との関係を示す特性図である。実施の形態５にかかる半導体装置の変形例の平面構造について示す平面図である。図５６の切断線ＸＢ−ＸＢ'の断面構造について示す断面図である。実施の形態６にかかる半導体装置について示す平面図である。実施の形態７にかかる半導体装置について示す断面図である。実施の形態７にかかる半導体装置の超接合層に生じる等電位線分布を示す断面図である。実施の形態７にかかる半導体装置の変形例の平面構造について示す断面図である。実施の形態８にかかる半導体装置について示す平面図である。図６２の切断線ＸＣ−ＸＣ'の断面構造について示す断面図である。実施の形態８にかかる半導体装置の超接合層に生じる等電位線分布を示す断面図である。実施の形態８にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態９にかかる半導体装置について示す平面図である。図６６の切断線ＸＤ−ＸＤ'の断面構造について示す断面図である。実施の形態９にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態９にかかる半導体装置の変形例の平面構造について示す平面図である。実施の形態９にかかる半導体装置の変形例の平面構造について示す平面図である。第１従来例にかかる半導体装置について示す断面図である。第１従来例にかかる半導体装置について示す平面図である。第１従来例にかかる半導体装置の超接合層に生じる等電位線分布を示す平面図である。第２従来例にかかる半導体装置について示す平面図である。第３従来例にかかる半導体装置について示す断面図である。第３従来例にかかる半導体装置について示す平面図である。第３従来例にかかる半導体装置の超接合層に生じる等電位線分布を示す平面図である。第４従来例にかかる半導体装置について示す断面図である。第４従来例にかかる半導体装置について示す平面図である。

符号の説明

２ｎ型ドリフト領域（第１導電型半導体領域）
３ｐ型仕切領域（第２導電型半導体領域）
１７ａ非活性領域（第２）
１７ｂ非活性領域（第１）
１８活性領域
Ｓ_a1 チャージアンバランス領域（第１）
Ｓ_a2 チャージアンバランス領域（第２）
Ｓ_b1 チャージバランス領域（第１）
Ｗ_n11 ｎ型ドリフト領域の幅（第１）
Ｗ_n12 ｎ型ドリフト領域の幅（第２）
Ｗ_n13 ｎ型ドリフト領域の幅（第３）
Ｗ_n14 ｎ型ドリフト領域の幅（第４）
Ｗ_n15 ｎ型ドリフト領域の幅（第５）
Ｗ_n16 ｎ型ドリフト領域の幅（第６）
Ｗ_p11 ｐ型仕切領域の幅（第１）
Ｗ_p12 ｐ型仕切領域の幅（第２）
Ｗ_p13 ｐ型仕切領域の幅（第３）
Ｗ_p16 ｐ型仕切領域の幅（第６）
Ｒ_X1 活性領域のコーナー部のＸ幅方向半径
Ｒ_X2 活性領域の最端部からのＸ幅方向の距離
Ｒ_Y1 活性領域のコーナー部のＹ奥行き方向半径
Ｌ_Y1 活性領域の最端部からのＹ奥行き方向の距離

Claims

高不純物濃度の半導体基板と、前記半導体基板の表面に設けられた、第１導電型半導体領域と第２導電型半導体領域とを交互に配置した並列ｐｎ層と、前記第２導電型半導体領域の表面層に設けられた第２導電型のベース領域と、前記ベース領域の表面層に設けられた第１導電型のソース領域と、前記並列ｐｎ層の表面にゲート絶縁膜を介して設けられたゲート電極と、前記ソース領域および前記ベース領域に電気的に接続し、かつ、前記ゲート電極と離れて設けられたソース電極と、を備え、かつ前記並列ｐｎ層が、オン状態のときに電流が流れる活性領域、および前記活性領域の周囲の非活性領域の両方に配置された半導体装置において、
前記並列ｐｎ層は、前記半導体基板の第１主面において、前記第１導電型半導体領域と前記第２導電型半導体領域とがストライプ形状となるように形成され、
前記非活性領域には、第１の非活性領域と第２の非活性領域とが存在し、
前記活性領域の少なくとも一部を、前記第２の非活性領域で囲み、
前記第１の非活性領域では、前記第１導電型半導体領域の総不純物量と前記第２導電型半導体領域の総不純物量がほぼ等しく、
前記第２の非活性領域では、前記並列ｐｎ層の少なくとも一部で、前記第２導電型半導体領域の幅が、前記半導体基板の奥行き方向に平行に前記活性領域との境界から離れるに従い徐々に広くなり、前記第１導電型半導体領域の総不純物量よりも前記第２導電型半導体領域の総不純物量の方が多いことを特徴とする半導体装置。
前記活性領域と前記第２の非活性領域の境界における前記第１導電型半導体領域の幅Ｗ_n11、前記活性領域と前記第２の非活性領域の境界における前記第２導電型半導体領域の幅Ｗ_p11、前記半導体基板の奥行き方向に平行に、前記活性領域の最外周から前記第２の非活性領域の方向に距離Ｌ_Y1の位置における前記第１導電型半導体領域の幅Ｗ_n12、および前記半導体基板の奥行き方向に平行に、前記活性領域の最外周から前記第２の非活性領域の方向に距離Ｌ_Y1の位置における前記第２導電型半導体領域の幅Ｗ_p12は、
Ｗ_n11＞Ｗ_n12
かつ、
Ｗ_p11＜Ｗ_p12
かつ、
Ｗ_n11＋Ｗ_p11＝Ｗ_n12＋Ｗ_p12
かつ、
ｔａｎ^-1（（Ｗ_n11−Ｗ_n12）／（２・Ｌ_Y1））≦２度
かつ、
ｔａｎ^-1（（Ｗ_p12−Ｗ_p11）／（２・Ｌ_Y1））≦２度
を満たすことを特徴とする請求項１に記載の半導体装置。
１．０５≦Ｗ_p12／Ｗ_n12≦２．０
をさらに満たすことを特徴とする請求項２に記載の半導体装置。
１．０５≦Ｗ_p12／Ｗ_n12≦１．３
をさらに満たすことを特徴とする請求項２に記載の半導体装置。
１．０５≦Ｗ_p12／Ｗ_n12≦１．２
をさらに満たすことを特徴とする請求項２に記載の半導体装置。
前記活性領域の最外周が、前記半導体基板の幅方向にほぼ平行な第１の直線部と、前記半導体基板の奥行き方向にほぼ平行な第２の直線部と、前記第１の直線部と前記第２の直線部とをつなぐ弧状部で形成されていることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
前記弧状部が、円周の一部であることを特徴とする請求項６に記載の半導体装置。
前記弧状部が、楕円の周の一部であることを特徴とする請求項６に記載の半導体装置。
前記弧状部は、第１の曲線部と第２の曲線部とに分かれており、前記第１の曲線部と前記第２の曲線部とのそれぞれの端部をつなぐ第３の直線部をさらに有することを特徴とする請求項６に記載の半導体装置。
前記非活性領域の前記並列ｐｎ層の表面に、前記ゲート絶縁膜よりも厚さのある絶縁膜と、
前記非活性領域の前記並列ｐｎ層の表面に、前記絶縁膜を介して設けられたフィールドプレート電極と、
をさらに有することを特徴とする請求項１〜９のいずれか一つに記載の半導体装置。
前記半導体基板の幅方向の、前記フィールドプレート電極の最外周は、前記第２の非活性領域内、または、前記半導体基板の幅方向の、前記第２の非活性領域の内周上もしくは最外周上のいずれかの位置にあることを特徴とする請求項１０に記載の半導体装置。
前記半導体基板の奥行き方向の、前記フィールドプレート電極の最外周は、前記第２の非活性領域内、または、前記半導体基板の奥行き方向の、前記第２の非活性領域の内周上もしくは最外周上のいずれかの位置にあることを特徴とする請求項１０または１１に記載の半導体装置。
前記絶縁膜の厚さは、ほぼ均一であることを特徴とする請求項１０〜１２のいずれか一つに記載の半導体装置。
前記絶縁膜の、前記フィールドプレート電極と接している面が、前記絶縁膜の端部に向かって徐々に薄くなることを特徴とする請求項１０〜１２のいずれか一つに記載の半導体装置。
前記絶縁膜の、前記フィールドプレート電極と接している面が２段以上の段差を有し、前記絶縁膜の端部に向かって薄くなることを特徴とする請求項１０〜１２のいずれか一つに記載の半導体装置。
前記フィールドプレート電極は、前記ソース電極と同電位であることを特徴とする請求項１０〜１５のいずれか一つに記載の半導体装置。
前記フィールドプレート電極は、前記ゲート電極と同電位であることを特徴とする請求項１０〜１５のいずれか一つに記載の半導体装置。
前記フィールドプレート電極は、フローティング電位であることを特徴とする請求項１０〜１５のいずれか一つに記載の半導体装置。
前記活性領域を前記第２の非活性領域で完全に囲み、
前記半導体基板の奥行き方向の前記第２の非活性領域を、前記第１の非活性領域で囲むことを特徴とする請求項１〜１８のいずれか一つに記載の半導体装置。
前記半導体基板の幅方向の前記活性領域と、前記活性領域の前記弧状部の少なくとも一部とを、前記第２の非活性領域で囲み、
前記第２の非活性領域と、前記第２の非活性領域に囲まれていない前記活性領域とを、前記第１の非活性領域で完全に囲むことを特徴とする請求項６〜９のいずれか一つに記載の半導体装置。
前記活性領域を前記第２の非活性領域で完全に囲み、
前記第２の非活性領域を、前記第１の非活性領域で完全に囲むことを特徴とする請求項１〜１８のいずれか一つに記載の半導体装置。
前記非活性領域には、さらに第３の非活性領域が存在し、
前記第３の非活性領域では、前記第１導電型半導体領域の総不純物量と前記第２導電型半導体領域の総不純物量がほぼ等しく、
前記半導体基板の幅方向の前記活性領域と、前記活性領域の前記弧状部の少なくとも一部とを、前記第３の非活性領域で囲み、
前記第３の非活性領域を、前記第２の非活性領域で完全に囲むことを特徴とする請求項６〜９のいずれか一つに記載の半導体装置。
前記活性領域を、前記第３の非活性領域で完全に囲むことを特徴とする請求項２２に記載の半導体装置。
前記第２の非活性領域の外側に、前記半導体基板の幅方向の端部に沿って、前記第１の非活性領域を形成することを特徴とする請求項２２または２３に記載の半導体装置。
前記第２の非活性領域は、前記第１の非活性領域で完全に囲まれていることを特徴とする請求項２２または２３に記載の半導体装置。
前記活性領域より続く前記半導体基板の奥行き方向の前記第２の非活性領域において、すべての前記第２導電型半導体領域の幅が前記活性領域との境界から離れるに従い徐々に広くなっていることを特徴とする請求項１〜２５のいずれか一つに記載の半導体装置。