JP5402368B2

JP5402368B2 - 差動増幅装置

Info

Publication number: JP5402368B2
Application number: JP2009182817A
Authority: JP
Inventors: 弘幸佐藤; 修小林
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2009-08-05
Filing date: 2009-08-05
Publication date: 2014-01-29
Anticipated expiration: 2029-08-05
Also published as: JP2011035845A

Description

本発明は、差動信号を受けて動作する差動増幅装置に関する。

差動信号を受けて動作する差動増幅装置が様々な分野で利用されている。差動増幅装置は差動対となる２つの電圧信号を入力とし、一方の入力電圧に対する他方の入力電圧の電位差の変化に応じて出力電流の電流値を変化させる。

差動増幅器から出力される電流値を増幅するため、差動増幅器の出力には駆動回路が接続される。駆動回路の電流受信部には、受信した電流の位相をずらすようにコンデンサが挿入されている。コンデンサは回路の発振動作を防止するため一定値以上の容量値を有する。出力電流の論理レベルが切り替わるための応答速度は、コンデンサを充電するための出力電流の電流値が大きいほど速くなり、コンデンサの容量値が大きいほど遅くなる。

一方、回路の発振防止のためにコンデンサの容量値はある一定値以上にする必要がある。したがって回路の発振動作を防止しながら応答速度を早くするには、差動増幅装置から出力される出力電流の電流値を大きくしなければならない。

差動増幅装置を差動アンプで構成した場合、差動アンプの出力電流値はテール電流源と呼ばれる電流源の電流供給能力によって決まる。電流源は常に一定の電流を流し続けようとするため、差動増幅装置に入力される差動信号の電位差の大小に関わらず、差動増幅装置は電力を消費する。よって回路の発振動作を防止しながら応答速度が早くなるように電流源の電流供給能力を大きくすると、差動増幅装置の消費電力は入力される差動信号の電位差の大小に関わらず大きくなる。以下の特許文献には差動増幅装置に関する技術が開示されている。

特開平０６−２２１７１号公報特願２０００−１９６４２０号公報

本発明の一実施例では、入力差動信号の電位差に応じて電流供給能力を最適化する差動増幅装置を提供することを目的とする。

上記課題を解決するため、差動増幅器は、差動信号を増幅する差動アンプと、該差動信号間の電位差が設定値以上となった場合に、該差動信号間の電位差に応じた電圧値を有する調整信号を出力する調整部と、該差動アンプに電流を供給し、該調整信号の電圧値に応じた電流供給能力を有する電流源とを有し、
該調整部は、第一電流供給能力を有する第一電流源と該差動信号の一方をゲートに受ける第一トランジスタとが直列接続されて形成される第一電流経路と、第二電流供給能力を有する第二電流源と該差動信号の他方をゲートに受ける第二トランジスタとが直列接続されて形成される第二電流経路と、該第一電流源が供給する電流と該第一トランジスタを通過する電流の差分電流と、該第二電流源が供給する電流と該第二トランジスタを通過する電流の差分電流とが流れ込む合流点と接続する第三電流源を有し、該第一電流供給能力または該第二電流供給能力と該第三電流源の電流供給能力とで設定される該合流点の電圧を有する該調整信号を出力する入力電圧の電位差に応じた電流駆動能力を有する差動アンプと、該入力電圧の電位差に応じた電圧振幅を有する調整信号を出力する調整部と、該差動アンプの電流駆動能力を該調整信号に応じて調整する電流源とを有する。

実施形態によれば、入力差動信号の電位差に応じて電流供給能力を最適化する差動増幅装置を提供することができる。

差動増幅装置の回路図である。調整部の回路図である。調整部の電圧電流特性図である。調整部の他の回路図である。可変電流源の回路図である。

以下、本実施の形態について説明する。なお、各実施形態における構成の組み合わせも本発明の実施形態に含まれる。

図１は本実施の形態に係る差動増幅装置１０の回路図である。差動増幅装置１０はＰＭＯＳトランジスタ１１、１２と、ＮＭＯＳトランジスタ１３、１４と、テール電流源であるＮＭＯＳトランジスタ１５と、ＮＭＯＳトランジスタ１５のドレイン電流供給能力を調整する調整部１６を有する。ＮＭＯＳトランジスタ１５はゲート電圧により電流供給能力を調整する電流源として機能する。

ＰＭＯＳトランジスタ１１、１２はカレントミラー回路を構成する。カレントミラー回路は互いのトランジスタに流れるドレイン電流を同一にする回路である。ＰＭＯＳトランジスタ１１のゲート電極とドレイン電極はＰＭＯＳトランジスタ１２のゲート電極と共通になっている。このため、ＰＭＯＳトランジスタ１１、１２のドレイン電流値は同一となる。

ＮＭＯＳトランジスタ１３、１４は外部から入力される入力電圧１、２の電圧値に応じてドレイン電流値を変化させる。入力電圧１、２は差動対の関係にあり、一方の電圧値が高くなると、他方の電圧値はそれに応じて低くなる。ＮＭＯＳトランジスタ１３、１４に流れる電流の合計値の最大値はＮＭＯＳトランジスタ１５のドレイン電流値に等しくなる。

例えばＮＭＯＳトランジスタ１３がオン状態であり、ＮＭＯＳトランジスタ１４がオフ状態であるとする。ＰＭＯＳトランジスタ１２のドレイン電流は出力電流１７として駆動回路２０へ流れ込む。一方ＰＭＯＳトランジスタ１１のドレイン電流はＮＭＯＳトランジスタ１３を流れＮＭＯＳトランジスタ１５に流れ込む。前述の通りＰＭＯＳトランジスタ１１とＰＭＯＳトランジスタ１２のドレイン電流値は等しい。このため、ＰＭＯＳトランジスタ１１に流れる電流値がＮＭＯＳトランジスタ１５のドレイン電流供給能力により制限されると、ＰＭＯＳトランジスタ１２のドレイン電流に等しい出力電流１７も同様にＮＭＯＳトランジスタ１５の供給能力により制限される。

調整部１６は入力電圧１、２を入力とし、調整電圧３を出力する。調整部１６は入力電圧１、２の電位差に応じた電圧値を有する調整電圧３を出力する。調整部１６は入力電圧１、２の電位差が既定の設定値以上となった場合に調整電圧３の電圧値を高くする。調整電圧３はＮＭＯＳトランジスタ１５のゲート入力となる。ＮＭＯＳトランジスタ１５は調整電圧３の電圧値が高いほど供給可能なドレイン電流値が大きくなる。以上の構成により、差動増幅装置１０は入力電圧１、２の電位差が大きいほど、大きな電流値を有する出力電流を出力することが出来る。

駆動回路２０は差動増幅装置１０から出力される電流の利得を調整する回路である。駆動回路２０はＰＭＯＳトランジスタ２１と、コンデンサ２２と、抵抗２３と、電流源２４を有する。

駆動回路２０に出力電流１７が入力されるとコンデンサ２２の充電が開始される。コンデンサ２２が充電されるとＰＭＯＳトランジスタ２１のゲート電圧が高くなりドレイン電流が流れる。電流源２４はＰＭＯＳトランジスタ２１のドレイン電流の最大電流量を決定する。

コンデンサ２２の容量値が出力電流１７の電流値に対して大きい場合、コンデンサ２２の充電時間が長くなる。出力電流１７の振幅変化の周期がコンデンサ２２の充電時間に対して無視できないほど短い場合、コンデンサ２２が十分に充電される前に出力電流１７のレベル反転が起こる。このため、出力電流１７のレベルが十分変化できなくなり、誤ったレベル判定の原因となる。

出力電流１７にコンデンサ２２を高速に充電する電流値が求められる場合、入力電圧１と入力電圧２との電位差は一定値以上になっている。調整部１６は入力電圧１、２の電位差が一定値以上になったことを検知し、電位差に応じた電圧値を有する調整電圧３を出力する。調整電圧３はＮＭＯＳトランジスタ１５のゲートに供給される。

ＮＭＯＳトランジスタ１５のゲート電圧である調整電圧３の電圧値が大きいほど、ＮＭＯＳトランジスタ１５のドレイン電流供給能力は大きくなる。ＮＭＯＳトランジスタ１５のドレイン電流供給能力が大きくなると、ＰＭＯＳトランジスタ１１のドレイン電流も大きくなる。この結果、ＰＭＯＳトランジスタ１１、１２のカレントミラー効果により、出力電流１７の電流値も大きくなる。

以上、入力電圧１、２の電位差が小さいときにはＮＭＯＳトランジスタ１５の供給能力を小さく抑えることにより差動増幅装置１０の消費電力を小さくし、入力電圧１、２の電位差が大きいときにはＮＭＯＳトランジスタ１５の供給能力を大きくして駆動回路２０のキャパシタ２２を高速に充電できるようにする。よって差動増幅装置１０は、入力差動信号の電位差に応じて電流供給能力を最適化することができる。

図２は調整部１６の回路図の一実施例である。調整部１６はＮＭＯＳトランジスタ３２、３３、３４、３５、４０と、ＰＭＯＳトランジスタ３６、３７と、電流源３０、３１、３９とを有する。

電流源３０の一方は電源ＶＤＤに接続されている。電流源３０の他方はＮＭＯＳトランジスタ３２のドレインにノードＶ４で接続されている。ＮＭＯＳトランジスタ３２のソースはノードＶ３に接続されている。ＮＭＯＳトランジスタ３３のドレインは電源ＶＤＤに接続され、ソースはノードＶ３に接続されている。ＮＭＯＳトランジスタ３２、３２のゲートには入力電圧１が入力される。

電流源３１の一方は電源ＶＤＤに接続されている。電流源３１の他方はＮＭＯＳトランジスタ３５のドレインにノードＶ１で接続されている。ＮＭＯＳトランジスタ３５のソースはノードＶ３に接続されている。ＮＭＯＳトランジスタ３４のドレインは電源ＶＤＤに接続され、ソースはノードＶ３に接続されている。ＮＭＯＳトランジスタ３４、３５のゲートには入力電圧２が入力される。

ＰＭＯＳトランジスタ３６のソースはＮＭＯＳトランジスタ３２のドレインにノードＶ４で接続され、ドレインはノードＶ２に接続されている。ＰＭＯＳトランジスタ３７のソースはＮＭＯＳトランジスタ３５のドレインにノードＶ１で接続され、ドレインはノードＶ２に接続されている。ＰＭＯＳトランジスタ３６、３７のゲートには電圧源３８により一定電圧ＶＢＰが印加されている。本実施例では電圧源３８を調整部１６の構成要素としたが、調整部１６の外部に配置しても良い。ＰＭＯＳトランジスタ３６、３７のドレイン電流供給能力は電流源３９の電流供給能力である電流値Ｉ３よりも十分大きくなるようにする。

電流源３９の一方はノードＶ２に接続され、他方はＧＮＤに接続されている。例えば電流源３９はＮＭＯＳトランジスタを用いて実装される。ＮＭＯＳトランジスタ４０のドレインはノードＶ３に接続され、ソースはＧＮＤに接続されている。ＮＭＯＳトランジスタ４０のゲートはノードＶ２に接続されている。

電圧ＶＢＰの設定範囲について以下に説明する。ＰＭＯＳトランジスタ３６の飽和領域動作に必要なドレイン・ソース間電圧をＶ３６Ｄ、ＮＭＯＳトランジスタ３９の飽和領域動作に必要なドレイン・ソース間電圧をＶ３９Ｄ、ＰＭＯＳトランジスタ３６のゲート・オンに必要なゲート・ソース間電圧をＶ３６Ｇ、ＰＭＯＳトランジスタである電流源３０の飽和領域動作に必要なドレイン・ソース間電圧をＶ３０Ｄとする。

電圧ＶＢＰが低すぎると、電流源３９が飽和領域で動作できなくなり定電流源として機能しなくなる。よって電流源３０、３９、ＰＭＯＳトランジスタ３６が飽和領域で動作するように設定可能なＶＢＰの最小値はＶＢＰ＝Ｖ３６Ｄ＋Ｖ３９Ｄ―Ｖ３６Ｇとなる。

一方、電圧ＶＢＰが高すぎると、電流源３０が飽和領域で動作できなくなり定電流源として機能しなくなる。よって電流源３０、３９、ＰＭＯＳトランジスタ３６が飽和領域で動作するように設定可能なＶＢＰの最大値はＶＢＰ＝ＶＤＤ−（Ｖ３０Ｄ＋Ｖ３６Ｇ）となる。ここで飽和領域とはトランジスタのドレイン・ソース間電圧を大きくしても、ドレイン電流がほぼ一定値になる領域である。

電流源３０、３１、３９が供給可能な電流値がそれぞれＩ１、Ｉ２、Ｉ３となるようにそれぞれの電流源の電流供給能力を設定する。電流値Ｉ１およびＩ２は、電流値Ｉ３よりも大きくなるようにする。入力電圧１の電圧値が上昇し閾値以上になるとＮＭＯＳトランジスタ３２、３３がオン状態になり、電流源３０から供給される電流Ｉ１はＮＭＯＳトランジスタ３２を介してＮＭＯＳトランジスタ４０に流れ込む。これに対しＰＭＯＳトランジスタ３６に流れ込む電流Ｉ１ａは徐々に小さくなる。また入力電圧２が入力電圧１の電圧値に対応して閾値以下になるとＮＭＯＳトランジスタ３４、３５はオフ状態となり、電流源３１から供給される電流Ｉ２のうちＰＭＯＳトランジスタ３７に流れ込む電流Ｉ２ａは徐々に大きくなる。ただし、Ｉ１ａ＝０またはＩ２ａ＝Ｉ３になるまでは電流源３９に流れ込む電流量の総量は変化しないため、ノードＶ２の電圧値は変化しない。

さらに入力電圧２の電圧値が下がると、電流Ｉ２はＰＭＯＳトランジスタ３７を通り、すべて電流源３９に流れ込もうとするため、電流Ｉ２ａの電流値はほぼＩ３となる。一方電流源３９に流れ込む電流量は電流源３９の電流供給能力に制限されるため、電流源３９のドレインであるノードＶ２に電荷が蓄積される。この結果、ノードＶ２の電位が高くなる。

ノードＶ２の電位が高くなったとき、ノードＶ１の電位はノードＶ４の電位よりも高くなっている。ノードＶ１とノードＶ２の電位はほぼ等しい。このときＰＭＯＳトランジスタ３６のゲート・ソース間には逆バイアスの電圧が印加されるため、ノードＶ２に蓄積された電荷がノードＶ４へ流出することによるノードＶ２の電位の低下を防ぐことが出来る。

電流源３９を実現するＮＭＯＳトランジスタは飽和領域で動作しているので、電流源３９のドレインであるノードＶ２の電圧値が高くなっても一定のドレイン電流を流す。このため電流源３１から流れ込む電流Ｉ２ａはＩ３に等しい状態を維持できる。

ノードＶ２はＮＭＯＳトランジスタ４０のゲート端子と共通なので、ノードＶ２の電圧値が高くなると、ＮＭＯＳトランジスタ４０が供給可能なドレイン電流値は大きくなる。

図３は調整部１６の入力電圧１の電圧値に対する電流Ｉ１ａ、Ｉ２ａの電流値およびノードＶ２の電圧値の関係を示す特性図である。図３のＡは入力電圧１の変化に対する電流Ｉ１ａ、Ｉ２ａの電流値の変化を示す。図３のＢは入力電圧１の変化に対するノードＶ２の電圧値の変化を示す。なお、本実施例において電流源３０、３１、３９の電流値はＩ１＝Ｉ２＝３０μＡ、Ｉ３＝２０μＡである。

図３のＡにおいて、実線は入力電圧１に対する電流Ｉ１ａの電流値の変化を示し、破線は入力電圧１に対する電流Ｉ２ａの電流値の変化を示す。図３のＡにおいて、入力電圧１の上昇によりＰＭＯＳトランジスタ３６へ流れる電流Ｉ１ａが徐々に０になっている。また、入力電圧１が高くなるに従い、ＰＭＯＳトランジスタ３７へ流れ込む電流Ｉ２ａは徐々に大きくなる。この結果、電流源３９に電流を供給する経路はＰＭＯＳトランジスタ３７だけになる。

図３のＢにおいて、実線は入力電圧１に対するノードＶ２の電圧値の変化を示す。前述の通り、入力電圧１の上昇とともにノードＶ２の電圧値が上昇している。また、前述のＩ１ａが０になる入力電圧１において、ノードＶ２の電圧値が上昇し始めている。

再び図２の説明に戻る。以下に、高くなったノードＶ２の電圧値が下がらない理由を説明する。仮にＮＭＯＳトランジスタ３３が無いとすると、ＮＭＯＳトランジスタ３２がオンしている場合において、ＮＭＯＳトランジスタ４０に電流を供給するのは電流源３０のみとなる。つまりＮＭＯＳトランジスタ３３が無いとＮＭＯＳトランジスタ４０の電流供給能力が高くなっても電流源３０からの電流しか流れ込まないため、ＮＭＯＳトランジスタ３３のドレインノードＶ３の電圧値が低くなる。ノードＶ３の電圧値が低くなると、ＮＭＯＳトランジスタ３５のソース電圧が低くなり、ＮＭＯＳトランジスタ３５のゲート・ソース間電圧が高くなる。この結果ＮＭＯＳトランジスタ３５はオフ状態を維持できなくなり、電流源３９に対してノードＶ２を維持するための電流値Ｉ３が電流源３１から流れ込まなくなる。この結果ノードＶ２の電圧値が低くなる。よって、ノードＶ２の電圧値は一度高くなるが、しばらくすると元の値に戻る。

そこで、ノードＶ２の電圧値が元の値に戻るのを防ぐため、ＮＭＯＳトランジスタ３３、３４を設ける。ＮＭＯＳトランジスタ３２、３３がオンしている場合、ノードＶ２の電圧値が高くなると、ＮＭＯＳトランジスタ４０の電流供給能力が大きくなった分の電流量を補うようにＮＭＯＳトランジスタ３３を介してＮＭＯＳトランジスタ４０へ電流が供給される。この結果、ＮＭＯＳトランジスタ４０の電流供給能力が大きくなった場合のノードＶ３の電圧低下を防止することが出来る。

ノードＶ２の電圧値は調整電圧３として調整部１６から出力される。以上の動作により、調整部１６は入力電圧１、２の電位差に応じた調整電圧３を出力することが出来る。

図４は調整部１６の他の実施例における回路図である。図４の調整部１６ａは、図２の調整部１６における電流源３０、３１を電流値の変更が可能な可変電流源６０、６１に置き換えたものである。調整部１６ａにおいて、可変電流源６０および可変電流源６１の電流供給能力と電流源３９の電流供給能力との大小関係に応じて調整電圧３の電圧値を高くするタイミングである設定値が調整される。図４の調整部１６ａについて、図２の調整部１６と同一部品には同一番号を付与し、その説明を省略する。

制御部６２は調整部１６ａの外部から入力される制御信号６６の論理値に応じて可変電流源６０、６１の電流Ｉ１、Ｉ２と電流源３９の電流Ｉ３との大小関係を調整する。制御部６２はそれぞれの可変電流源６０、６１に送信する信号６３、６４により可変電流源６０、６１の電流供給量を制御する。

前述の通りノードＶ２の電圧値の上昇は、電流源３９のドレインであるノードＶ２に電荷が蓄積されることにより生じる。電荷の蓄積はＮＭＯＳトランジスタ３５がオフとなり、可変電流源６１の電流Ｉ２がＰＭＯＳトランジスタ３７に多く流れ込むことにより発生する。電流源３９に流れ込む電流量が、電流源３９の電流供給能力である電流値Ｉ３を超えると、ノードＶ２に電荷が蓄積され、ノードＶ２の電位が高くなる。よって電流源３０、３１の電流供給能力である電流値Ｉ１、Ｉ２を電流源３９の電流供給能力である電流値Ｉ３よりもさらに大きくすることにより、調整部１６はより低い値を設定値としてノードＶ２の電圧上昇を発生させることが出来る。

図５は可変電流源６０の回路図の一実施例である。可変電流源６０は電圧源７０、ＰＭＯＳトランジスタ７１、７２、７３、７４、ＮＯＴ回路７５を有する。可変電流源６１も同様の構成を有するため、ここでは説明を省略する。

信号６３の論理レベルが‘０’のとき、ＰＭＯＳトランジスタ７３がオフし、ＰＭＯＳトランジスタ７２がオンする。これによりＰＭＯＳトランジスタ７４がオフするので、ノード７６、７７から回路に供給される電流源の電流供給量はＰＭＯＳトランジスタ７１の特性と電圧源７０の電圧値によって決まる。

信号６３の論理レベルが‘１’になると、ＰＭＯＳトランジスタ７３がオンし、ＰＭＯＳトランジスタ７２がオフする。これによりＰＭＯＳトランジスタ７４のゲート電圧が上昇し、ＰＭＯＳトランジスタ７４がオン状態となる。ＰＭＯＳトランジスタ７１とＰＭＯＳトランジスタ７４は並列接続されているので、ＰＭＯＳトランジスタ７１により供給される電流にＰＭＯＳトランジスタ７４により供給される電流が加算される。

以上の通り可変電流源６０は信号６３の論理レベルによってノード７６、７７から供給される電流供給量を変化させることが出来る。

１０差動増幅装置
１６、１６ａ調整部
２０負荷回路
６２制御部
６０、６１可変電流源

Claims

差動信号を増幅する差動アンプと、
該差動信号間の電位差が設定値以上となった場合に、該差動信号間の電位差に応じた電圧値を有する調整信号を出力する調整部と、
該差動アンプに電流を供給し、該調整信号の電圧値に応じた電流供給能力を有する電流源とを有し、
該調整部は、
第一電流供給能力を有する第一電流源と該差動信号の一方をゲートに受ける第一トランジスタとが直列接続されて形成される第一電流経路と、
第二電流供給能力を有する第二電流源と該差動信号の他方をゲートに受ける第二トランジスタとが直列接続されて形成される第二電流経路と、
該第一電流源が供給する電流と該第一トランジスタを通過する電流の差分電流と、該第二電流源が供給する電流と該第二トランジスタを通過する電流の差分電流とが流れ込む合流点と接続する第三電流源を有し、
該第一電流供給能力または該第二電流供給能力と該第三電流源の電流供給能力とで設定される該合流点の電圧を有する該調整信号を出力することを特徴とする差動増幅装置。
該調整部において、該第一電流源および該第二電流源の電流供給能力と該第三電流源の電流供給能力に応じて該設定値が調整されることを特徴とする、請求項１に記載の差動増幅装置。