JP5401199B2

JP5401199B2 - 線形的誘電特性を示す誘電体薄膜組成物

Info

Publication number: JP5401199B2
Application number: JP2009180554A
Authority: JP
Inventors: チェ・ジウォン; チェ・ウォンクック; ユン・ソクジン
Original assignee: コリア・インスティテュート・オブ・サイエンス・アンド・テクノロジー
Priority date: 2008-08-08
Filing date: 2009-08-03
Publication date: 2014-01-29
Anticipated expiration: 2029-08-03
Also published as: US8030237B2; JP2010045350A; KR100997379B1; KR20100018990A; ATE535918T1; EP2151831B1; EP2151831A2; US20100035749A1; EP2151831A3

Description

本発明は、（Ｂａ、Ｓｒ）ＴｉＯ_３（以下、「ＢＳＴＯ」という）誘電体薄膜に錫酸化物（ＳｎＯ_２）が連続組成拡散法により添加された、一般式Ｂａ_{（１−ｘ）}Ｓｒ_ｘＴｉ_{（１−ｙ）}Ｓｎ_ｙＯ_３（式中、モル分率ｘは０．０６≦ｘ≦０．８２の範囲であり、モル分率ｙは０．０５≦ｙ≦０．２８の範囲である）（以下、「ＢＳＴＳＯ」という）で表される線形的誘電特性を有する誘電体薄膜組成物に関する。

シリコンを基板にした集積回路が高密度化されるに連れて、ＤＲＡＭ（dynamic random access memory）の場合、キャパシタ（capacitor）薄膜であるＳｉＯ_２層の有効厚さが次第に減少して電子トンネリング（electron tunneling）などで漏洩電流が発生する等、電気的特性が低下する問題が深刻化している。このような問題を解決するために、シリコンにトレンチ（trench）を形成して有効表面積を増加させ、集積度を向上させる方法が用いられているが、この方法は最終製品の形状を複雑化するので限界に直面している。他の方法として、誘電膜の誘電定数を増加させる方法があり、誘電定数が大きければ薄膜の有効厚さをそれだけ厚くすることができるので、現在この方法に関して多くの研究が進められている。

特に、ＳｉＯ_２（ε_ｒ≒４）に取って代わることができる高い誘電定数を有する誘電膜素材を開発するために、非晶質Ｓｉ−Ｏ−Ｎ（εｒ≒６）、非晶質または結晶質Ｔａ_２Ｏ_５（ε_ｒ≒２３）、Ｚｒ−Ｓｎ−Ｔｉ−Ｏ（ε_ｒ≒５０）等の中程度の誘電定数を有する素材に加えて、高い誘電定数を有する（Ｂａ、Ｓｒ）ＴｉＯ_３（ＢＳＴＯ、ε_ｒ≒２００）に関する研究が活発に行われている。ＢＳＴＯは、高い誘電定数、低い温度係数、シリコン素子との優れた適合性（compatibility）などによってＧ−ｂｉｔスケールの次世代メモリ誘電膜として有望視されているが、シリコン素子を扱う分野ではＢＳＴＯを代替誘電膜として用いることを避けようとしている。その理由はＢＳＴＯが非線形的な誘電特性（non-linear electric property、△Ｃ／Ｃ_０）を示し、高い誘電損失を示すからである。非線形的な誘電特性、即ちチューナビリティー（tunability）はチューナブルフィルタのようなチューナブル素子には好ましい特性であるが、ＤＲＡＭ素子の動作には非常に深刻な影響を及ぼす。また、ＢＳＴＯがＤＲＡＭ素子として用いられるためには、誘電損失が０．００５以下にならなければならないが、現在ＢＳＴＯ薄膜の誘電損失は０．０２を示し、薄膜のテクスチャリング（texturing）、誘電体と電極の界面調節、ストレス、表面や微細構造の調節、組成の変化などを通じて０．０１まで誘電損失を減少させたという報告があるが、これをさらに半分程度に下げなければならないという難題に直面している。

ＤＲＡＭのような半導体を基板とするメモリ集積回路は、電荷が充電されるキャパシタ層が必要であり、このようなキャパシタ層に電荷が充電された状態と充電されていない状態を用いて記憶素子として活用されている。このようなキャパシタ層のキャパシタンス値は、面積と誘電定数に比例し、厚さに反比例する。従って、半導体素子が高集積化されることによって同じ誘電定数を有する誘電体を用いる場合、キャパシタ層の面積が減少するようになり、同一のキャパシタンスを得るためには誘電体薄膜の厚さを減少させなければならない。現在は半導体素子の集積度が向上することによって誘電体薄膜（主にＳｉＯ_２）の厚さを減少させる方法が主に用いられているが、今後の次世代Ｇ−ｂｉｔスケールのメモリではこのような方法は限界があり、大きな漏洩電流が発生するという非常に難しい問題に直面している。

そこで、本発明者らは前記のような従来技術の問題を解決するために鋭意研究努力した結果、ＢＳＴＯ誘電体薄膜にＳｎＯ_２を連続組成拡散法により添加すると、印加される電界によるキャパシタンスの変化がほとんどなく、電子トンネリングを防止するのに十分な厚さにおいても、要求されるキャパシタンス値を満たすことができる高誘電率の誘電定数を有し、誘電損失が非常に低く、既存の誘電体素材であるＳｉＯ_２のように常誘電特性を示す線形的な誘電体薄膜組成物を提供できることを確認して本発明を完成した。

従って、本発明の目的は、高誘電率の誘電定数を有する反面、誘電損失とチューナビリティーが非常に低いものの、常誘電特性を示す線形的な誘電体薄膜組成物を提供する。

前記の課題を解決するために、本発明は（Ｂａ、Ｓｒ）ＴｉＯ_３（ＢＳＴＯ）誘電体薄膜に錫酸化物（ＳｎＯ_２）を連続組成拡散法により添加することにより、一般式Ｂａ_{（１−ｘ）}Ｓｒ_ｘＴｉ_{（１−ｙ）}Ｓｎ_ｙＯ_３（式中、モル分率ｘは０．０６≦ｘ≦０．８２の範囲であり、モル分率ｙは０．０５≦ｙ≦０．２８の範囲である）（ＢＳＴＳＯ）で表される線形的誘電特性を有する誘電体薄膜組成物を提供する。

本発明による誘電体薄膜組成物は、ＢＳＴＯにＳｎＯ_２を添加して高い誘電定数を維持しながら非常に低い誘電損失及びチューナビリティーを示し、線形的な誘電特性を示すので、次世代Ｇ−ｂｉｔスケールのＤＲＡＭキャパシタ、ＴＦＴの誘電膜のような機能性誘電薄膜として用いることができ、素子の集積度を大きく向上させることができる。

本発明による連続組成拡散法によって、（Ｂａ、Ｓｒ）ＴｉＯ_３（ＢＳＴＯ）に錫酸化物（ＳｎＯ_２）が添加されたＢａ_{（１−ｘ）}Ｓｒ_ｘＴｉ_{（１−ｙ）}Ｓｎ_ｙＯ_３（ＢＳＴＳＯ）薄膜の誘電損失特性を示した図である（Ａ：ＢＳＴＯ薄膜、Ｂ：ＢＳＴＳＯ薄膜）。本発明による連続組成拡散法によって、（Ｂａ、Ｓｒ）ＴｉＯ_３（ＢＳＴＯ）に錫酸化物（ＳｎＯ_２）が添加されたＢａ_{（１−ｘ）}Ｓｒ_ｘＴｉ_{（１−ｙ）}Ｓｎ_ｙＯ_３（ＢＳＴＳＯ）薄膜のチューナビリティー特性を示した図である（Ａ：ＢＳＴＯ薄膜、Ｂ：ＢＳＴＳＯ薄膜）。本発明による連続組成拡散法によって、（Ｂａ、Ｓｒ）ＴｉＯ_３（ＢＳＴＯ）に錫酸化物（ＳｎＯ_２）が添加されたＢａ_{（１−ｘ）}Ｓｒ_ｘＴｉ_{（１−ｙ）}Ｓｎ_ｙＯ_３（ＢＳＴＳＯ）薄膜の誘電定数特性を示した図である（Ａ：ＢＳＴＯ薄膜、Ｂ：ＢＳＴＳＯ薄膜）。

本発明は、（Ｂａ、Ｓｒ）ＴｉＯ_３（ＢＳＴＯ）誘電体薄膜に錫酸化物（ＳｎＯ_２）を連続組成拡散法によって添加し、高い誘電定数を維持しながら低い誘電損失及びチューナビリティーを示す、ＢＳＴＯの非線形的誘電特性が線形的に転換されたことを特徴とする、一般式Ｂａ_{（１−ｘ）}Ｓｒ_ｘＴｉ_{（１−ｙ）}Ｓｎ_ｙＯ_３で表され、ここでモル分率ｘの範囲は０．０６≦ｘ≦０．８２であり、モル分率ｙの範囲は０．０５≦ｙ≦０．２８であるＢＳＴＳＯ誘電体薄膜組成物に関するものである。

本発明の目的は、組成の変化を通じてＢＳＴＯが有する非線形的誘電特性を線形的誘電特性に変化させ、即ち、チューナビリティーの減少を誘導して非線形的特性による誘電損失を減少させることによって、ＢＳＴＯをＤＲＡＭキャパシタ薄膜として用いるための誘電体薄膜組成物を開発することである。このために本発明では、連続組成拡散法によりＢＳＴＯにＳｎＯ_２を添加して、イオン半径が大きいＳｎ^＋４（０．０６９ｎｍ）がイオン半径が相対的に小さなＴｉ^＋４（０．０６１）を置換してペロブスカイト格子（perovskite lattice）を拡張させることによって、Ｔｉ^＋４とＴｉ^＋３との間の電子ホッピング（electron hopping）による伝導が抑制され、誘電損失を減少させる原理を用いている。

このような原理に基づく本発明によるＢＳＴＳＯ誘電体薄膜組成物の特性は、ＢＳＴＯとＳｎＯ_２の組成比に従って変化する。例えば、本発明の好ましい実施形態によれば、ＢａＴｉＯ_３、ＳｒＴｉＯ_３及びＳｎＯ_２を連続組成拡散法により４００℃で２０分間蒸着した後、６５０℃で３０分間の後熱処理してＢＳＴＳＯ薄膜を製作する時、ＳｎＯ_２のモル分率が５モル％から２８モル％まで増加するに伴って、誘電損失は０．００７〜０．０３１に減少し、チューナビリティーは急激に減少して０の値を有し、誘電定数は２００〜２３０程度を維持することが確認される。

従って、ＢＳＴＯ薄膜にＳｎＯ_２を添加してイオン置換によるペロブスカイト格子構造の拡大を通じて、非線形的誘電特性を線形的誘電特性へ切り替えるためには、ＳｎＯ_２の添加量がモル分率で５〜２８モル％、望ましくは１５〜１８モル％であることが要求される。ＳｎＯ_２の添加量が５モル％未満であると、誘電損失と非線形的特性が増加する問題が発生することがあり、ＳｎＯ_２の添加量が２８モル％を超えると、誘電率が減少する問題が発生することがある。

本発明における用語“連続組成拡散法”とは、探索しようとする組成物を、９０゜垂直対向する独立したガン（gun）を用いて同時にスパッタリングすることにより、一つの基板上の位置に応じて連続的に異なる組成を有する薄膜を蒸着して、優れた特性を有する化合物の組成を短時間内に探索できる方法を意味する。

このように、連続組成拡散法によってＢＳＴＯ薄膜にＳｎＯ_２を添加して、ＢＳＴＯ薄膜の非線形的誘電特性を線形的に変化させた本発明によるＢＳＴＳＯ誘電体薄膜組成物は、印加される電界によるキャパシタンスの変化がほとんどなく、電子トンネリングを防止するのに十分な厚さであっても、要求されるキャパシタンス値を示すことができる高誘電率の誘電定数を維持しながら、誘電損失が非常に低く、既存の誘電体素材であるＳｉＯ_２のような常誘電特性を示すことを特徴とする。

従って、本発明によるＢＳＴＳＯ誘電体薄膜組成物は、次世代Ｇ−ｂｉｔスケールのＤＲＡＭキャパシタ、ＴＦＴの誘電膜のような機能性誘電薄膜として用いられて素子の集積度を大きく向上させることができる。

以下、実施例を通じて本発明をより詳細に説明することにする。これら実施例は、単に本発明をより具体的に説明するためのものであって、本発明の要旨、本発明の範囲がこれらの実施例によって制限されないということは当業界で通常の知識を有する者に自明なことである。

＜実施例＞
ＳｎＯ_２が添加されたＢＳＴＯ薄膜の誘電特性を効果的に評価するために、下記の通り連続組成拡散法を用いて一つの基板上に全組成を連続的に蒸着させながら２，５００個の電極を用いて２，５００種類の組成を評価し、高い誘電定数を維持する反面、低い誘電損失とチューナビリティーを示す誘電体組成を開発した。

まずＢＳＴＯにＳｎＯ_２が添加されたＢＳＴＳＯ薄膜を、スパッタガンが９０゜で配列されたオフ−アクシス（off-axis）反応性スパッタリング法により、白金膜がコーティングされた３インチシリコンウエハに蒸着した。具体的には、基板の中央に誘電定数が高いＢａ成分を豊富に蒸着するために、ＢａＴｉＯ_３、ＳｒＴｉＯ_３及びＳｎＯ_２ガンをそれぞれ１００Ｗ、１００Ｗ及び２０Ｗのパワーでスパッタリングした。蒸着時のガスの圧力は、（Ａｒ＋Ｏ_２）が３０ｍＴｏｒｒにして４００℃で２０分間蒸着し、蒸着後６５０℃で３０分間の後熱処理した。各組成の誘電特性を測定するために、厚さ１３０ｎｍ、面積が３．１４×１０^−４ｃｍ^２である白金電極をｅ−ビーム蒸発（evaporation）蒸着法を用いて蒸着させ、ＭＩＭ（metal-insulator-metal）構造を有するようにした。

蒸着されたそれぞれのＢＳＴＳＯ薄膜の誘電特性は、自動プローブステーション（automated probe station）を用いてキャパシタンス（capacitance）と誘電体の損失特性を示す損失タンジェント（loss tangent、 tan δ）を１００ＫＨｚの周波数で測定し、チューナビリティーはＣ（０）−Ｃ（２５０ＫＶ／ｃｍ）／Ｃ（０）によって測定及び計算した。この時、履歴特性の如何を観察するために、負の電圧から正の電圧へ測定した後、再び負の電圧に消去（sweep）して測定した。

図１は、本発明による連続組成拡散法によってＢＳＴＯ薄膜にＳｎＯ_２が添加されたＢＳＴＳＯ薄膜の誘電損失特性をＢＳＴＯ薄膜と比較したものであって、本発明によるＢＳＴＳＯ薄膜はＳｎＯ_２の添加によって誘電損失が低くなることを確認した。具体的には、ＢＳＴＯ薄膜（Ａ）の誘電損失は全組成にわたって０．０２３〜０．０４１の値を有するが、ＢＳＴＳＯ薄膜（Ｂ）の誘電損失は全組成にわたって０．００７〜０．０３１の値を有する。図１〜３において円で表示された部分はいずれも同一の位置を示すが、高い誘電定数を有しながら同時に低い誘電損失と低いチューナビリティーを有する部分を示す。ＢＳＴＯ薄膜（Ａ）の円で表示された部分の誘電損失は０．０２７〜０．０２８を示すが、ＢＳＴＳＯ薄膜（Ｂ）の円で表示された部分の誘電損失は０．０１３〜０．０１４と非常に低い値を示した。

ＢＳＴＳＯ薄膜の誘電損失である０．０１３の値自体は非常に低い値であるが、既に述べたＤＲＡＭキャパシタとして用いるための基準である０．００５には達し得ない水準である。しかし、ＢＳＴＯ薄膜自体の誘電損失が、薄膜のテクスチャリング（texturing）、界面、ストレス、表面粗さなどを調節する場合、０．０２〜０．０１に減少するという報告を考慮すれば、本発明によるＢＳＴＳＯ薄膜の蒸着条件を適切に調節する場合、０．００５に近接する値を有するものと期待される。

図２は、本発明による連続組成拡散法によりＢＳＴＯ薄膜にＳｎＯ_２が添加されたＢＳＴＳＯ薄膜のチューナビリティー値をＢＳＴＯ薄膜と比較したものであって、本発明によるＢＳＴＳＯ薄膜がＳｎＯ_２の添加によってチューナビリティーが低くなり、線形的な誘電特性を示すことを確認した。ＢＳＴＯ薄膜（Ａ）のチューナビリティーは全組成にわたって８〜５０の値を有するが、ＢＳＴＳＯ薄膜（Ｂ）のチューナビリティーはＳｎＯ_２の添加量が５モル％から２８モル％に増加するに伴って急激に減少して０の値を有する。ＢＳＴＯ薄膜（Ａ）の円で表示された部分のチューナビリティーは３０〜３５を示すが、ＢＳＴＳＯ薄膜（Ｂ）の円で表示された部分のチューナビリティーは３〜４と非常に低い値を有し、線形的な誘電特性を示すことが分かる。

図３は、本発明による連続組成拡散法によってＢＳＴＯ薄膜にＳｎＯ_２が添加されたＢＳＴＳＯ薄膜の誘電定数値をＢＳＴＯ薄膜と比較したものであって、本発明によるＢＳＴＳＯ薄膜がＳｎＯ_２の添加によって誘電定数が多少低くなるが、比較的大きい値を有することを確認した。ＢＳＴＯ薄膜（Ａ）の誘電定数は全組成にわたって１５７〜７２６の値を有するが、ＢＳＴＳＯ薄膜（Ｂ）の誘電定数はイオン半径が大きいＳｎの添加によって減少した。ＢＳＴＯ薄膜（Ａ）の円で表示された部分の誘電定数は３８０〜４８０を示すが、ＢＳＴＳＯ薄膜（Ｂ）の円で表示された部分の誘電定数は２００〜２３０の値を有し、多少減少したが、２００以上の誘電定数値はＤＲＡＭ素子に応用時、十分に高い値と報告されている。

従って、前記図１〜３に示された誘電定数、誘電損失及びチューナビリティー値を共に考慮して最適化された値は、誘電定数２１２、誘電損失０．０１３及びチューナビリティー３．４（２５０ＫＶ／ｃｍ測定時）を有する組成であり、この領域はＢＳＴＯ薄膜に１６．５モル％のＳｎＯ_２を添加した場合であって、組成式で計算すると、Ｂａ_０．６３Ｓｒ_０．３７Ｔｉ_{０．８３５}Ｓｎ_{０．１６５}Ｏ_３の組成を有する誘電体薄膜組成物が得られる。

下記表１は、前記結果に基づいて、高誘電定数、低誘電損失及び低チューナビリティーを示す線形的誘電特性の代表的なＢＳＴＳＯ誘電体薄膜組成物の組成比を示したものである。

以上のように、本発明の内容の特徴的な部分を詳細に記述したが、当業界の通常の知識を有する者において、このような具体的技術は単に好ましい実施様態であるだけであり、これによって本発明の範囲が制限されるのではない点は明白なことである。従って、本発明の実質的な範囲は添付された請求項とそれらの等価物によって定義されると言える。

Claims

下記組成式で表示される、高い誘電定数を維持しながら低い誘電損失とチューナビリティーを示す線形的な誘電特性を有する誘電体薄膜組成物であり、
Ｂａ_{（１−ｘ）}Ｓｒ_ｘＴｉ_{（１−ｙ）}Ｓｎ_ｙＯ_３
（式中、モル分率ｘは０．３５≦ｘ≦０．３９の範囲であり、モル分率ｙは０．１５≦ｙ≦０．１８の範囲である）
オフアクシス反応性スパッタリング法によりＢａＴｉＯ_３、ＳｒＴｉＯ_３およびＳｎＯ_２を同時にスパッタリングすることによって、(Ｂａ、Ｓｒ)ＴｉＯ_３（ＢＳＴＯ）薄膜に錫酸化物（ＳｎＯ_２）をモル分率で１５〜１８％添加し製造された、位置に応じて連続的に異なる組成を有するものである、誘電体薄膜組成物。