JP5399274B2 - 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置 - Google Patents

薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置 Download PDF

Info

Publication number
JP5399274B2
JP5399274B2 JP2010003341A JP2010003341A JP5399274B2 JP 5399274 B2 JP5399274 B2 JP 5399274B2 JP 2010003341 A JP2010003341 A JP 2010003341A JP 2010003341 A JP2010003341 A JP 2010003341A JP 5399274 B2 JP5399274 B2 JP 5399274B2
Authority
JP
Japan
Prior art keywords
film transistor
thin film
electrode
active layer
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010003341A
Other languages
English (en)
Other versions
JP2010161373A (ja
Inventor
載 興 河
鐘 赫 李
英 宇 宋
千 基 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2010161373A publication Critical patent/JP2010161373A/ja
Application granted granted Critical
Publication of JP5399274B2 publication Critical patent/JP5399274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置に関し、より詳細には、酸素を含む化合物半導体を活性層とする薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置に関する。
一般的に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、チャネル領域、ソース領域及びドレイン領域を提供する活性層と、チャネル領域の上部に形成され、かつ、ゲート絶縁膜により活性層と電気的に絶縁されるゲート電極とからなる。
このような薄膜トランジスタの活性層は、一般的には非晶質シリコンまたはポリシリコンのような半導体物質で形成される。しかしながら、活性層が非晶質シリコンで形成されると、移動度（ｍｏｂｉｌｉｔｙ）が低く、高速で動作する駆動回路の実現が困難であり、ポリシリコンで形成されると、移動度は高いものの、閾値電圧が不均一であるため、補償回路を別途付加しなければならないという問題がある。
また、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ；ＬＴＰＳ）を用いた従来の薄膜トランジスタの製造方法では、レーザ熱処理などのような高価な工程が含まれ、特性の制御が困難であるため、大面積基板への適用が困難になるという問題がある。
これらの問題を解決するため、最近では、化合物半導体を活性層として用いた研究が進められている。
下記特許文献１には、酸化亜鉛（Ｚｉｎｃ Ｏｘｉｄｅ；ＺｎＯ）または酸化亜鉛（ＺｎＯ）を主成分とする化合物半導体で活性層を形成した薄膜トランジスタが開示されている。
酸化亜鉛（ＺｎＯ）を主成分とする化合物半導体は、非晶質形態でかつ安定した材料として評価されている。この化合物半導体を活性層として用いると、別の工程装置を追加購入することなく、従来の工程装置を用いて、３５０℃以下の低温で薄膜トランジスタを製造することができ、イオン注入工程の省略など、様々な長所がある。
しかしながら、化合物半導体を用いると、活性層の上部に薄膜を形成したり、形成された薄膜をエッチングしたりする際、プラズマによる被爆が発生し、イオン衝撃効果（ｂｏｍｂａｒｄｍｅｎｔ ｅｆｆｅｃｔ）や放射効果などによってキャリアが増加し、電気的特性の変化が生じる。化合物半導体の電気的特性の変化によって薄膜トランジスタの閾値電圧が変化するなどの電気的特性の低下が生じる。
韓国公開特許第２００８−０００２０００号公報 特開２００４−２７３６１４号公報
本発明の目的は、活性層の被爆による薄膜トランジスタの電気的特性の低下を防止可能な薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置を提供することにある。
本発明の他の目的は、表示装置の大型化のために大面積基板に適用可能な薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置を提供することにある。
上記の目的を達成するための本発明の一形態に係る薄膜トランジスタは、基板と、基板上に形成されたゲート電極と、ゲート絶縁膜によりゲート電極と絶縁され、ゲート電極を覆うようにゲート絶縁膜上に形成された、酸素を含む化合物半導体からなる活性層と、活性層の上部に形成された保護層と、活性層と接触するソース電極及びドレイン電極と、を備え、保護層が、チタン酸化物（ＴｉＯｘ）を含む。
上記の目的を達成するための本発明の他の形態に係る薄膜トランジスタの製造方法は、基板上にゲート電極を形成するステップと、ゲート電極を含む上部にゲート絶縁膜を形成するステップと、ゲート絶縁膜上に、酸素を含む化合物半導体で活性層を形成するステップと、活性層上にチタン酸化物を含む保護層を形成するステップと、活性層と接触するソース電極及びドレイン電極を形成するステップと、を含む。
また、上記の目的を達成するための本発明のさらに他の形態に係る薄膜トランジスタを備える平板表示装置は、複数の第１導電線及び第２導電線により複数の画素が画定され、各画素に供給される信号を制御する薄膜トランジスタと、薄膜トランジスタに接続された第１電極とが形成された第１基板と、第２電極が形成された第２基板と、第１電極と前記第２電極との間の密封された空間に注入された液晶層と、を備え、薄膜トランジスタは、第１基板上に形成されたゲート電極と、ゲート絶縁膜によりゲート電極と絶縁され、酸素を含む化合物半導体からなる活性層と、活性層の上部に形成された保護層と、活性層と接触するソース電極及びドレイン電極と、を備え、保護層が、チタン酸化物（ＴｉＯｘ）を含む。
さらに、上記の目的を達成するための本発明のさらなる形態に係る薄膜トランジスタを備える平板表示装置は、第１電極、有機薄膜層、及び第２電極からなる有機電界発光素子と、有機電界発光素子の動作を制御する薄膜トランジスタとが形成された第１基板と、第１基板に対向するように配置された第２基板と、を備え、前記薄膜トランジスタは、第１基板上に形成されたゲート電極と、ゲート絶縁膜によりゲート電極と絶縁され、ゲート電極を覆うようにゲート絶縁膜上に形成された、酸素を含む化合物半導体からなる活性層と、活性層の上部に形成された保護層と、活性層と接触するソース電極及びドレイン電極と、を備え、保護層が、チタン酸化物（ＴｉＯｘ）を含む。
本発明の薄膜トランジスタは、酸素を含む化合物半導体からなる活性層を備え、活性層の上部に、チタン酸化物を含む保護層が形成される。保護層は、チャネル領域の汚染や被爆を防止するため、活性層の被爆による薄膜トランジスタの電気的特性の低下が防止される。また、基板内での閾値電圧の改善が可能であり、ソース及びドレイン電極を形成する過程でエッチング停止層として使用可能であるため、製造工程が容易になる。さらに、チタン酸化物を含む保護層は、金属ターゲットを用いた直流反応性スパッタリング法により形成できるため、大面積基板にも適用可能になることから、表示装置の大型化が容易になる。
本発明の実施形態に係る薄膜トランジスタを説明するための断面図である。 本発明の実施形態に係る薄膜トランジスタを説明するための断面図である。 本発明に係る薄膜トランジスタの製造方法を説明するための断面図である。 本発明に係る薄膜トランジスタの製造方法を説明するための断面図である。 本発明に係る薄膜トランジスタの製造方法を説明するための断面図である。 本発明に係る薄膜トランジスタの製造方法を説明するための断面図である。 保護層を形成する前と保護層を形成した後に測定した薄膜トランジスタの電気的特性グラフである。 保護層を形成する前と保護層を形成した後に測定した薄膜トランジスタの電気的特性グラフである。 保護層を形成する前と保護層を形成した後に測定した薄膜トランジスタの電気的特性グラフである。 本発明に係る薄膜トランジスタを備える平板表示装置の一実施形態を説明するための平面図である。 本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明するための平面図及び断面図である。 本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明するための平面図及び断面図である。 図５Ａの有機電界発光素子を説明するための断面図である。
以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。
活性層がポリシリコンからなる薄膜トランジスタでは、一般的に、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）、またはアルミニウム酸化物（Ａｌ２Ｏ３）で保護層を形成する。しかし、活性層が酸素を含む化合物半導体からなる薄膜トランジスタの場合、保護層を、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）、またはアルミニウム酸化物（Ａｌ２Ｏ３）で形成すると、深刻な電気的特性の低下を生じる。この電気的特性の低下は、蒸着過程でプラズマによって発生する活性層の被爆によるものと推定される。プラズマによる被爆が発生すると、酸素の欠陥によって活性層のキャリア濃度が増加し、この過剰キャリアによってオフ電流（ｏｆｆ ｃｕｒｒｅｎｔ）が増加し、Ｓファクタ（Ｓ−ｆａｃｔｏｒ）の特性が低下する。
そこで、本発明は、活性層の被爆による薄膜トランジスタの電気的特性の低下を防止し、また、表示装置の大型化のために大面積基板に適用可能な薄膜トランジスタ及びその製造方法を提供する。
図１Ａ及び図１Ｂは、本発明の実施形態に係る薄膜トランジスタを説明するための断面図である。
図１Ａに示すように、基板１０上にバッファ層１１が形成され、バッファ層１１上にゲート電極１２が形成される。ゲート電極１２を含めたバッファ層１１の上部には、ゲート絶縁膜１３が形成され、ゲート絶縁膜１３上には、化合物半導体からなる活性層１４が形成される。活性層１４は、チャネル領域１４ａ、ソース領域１４ｂ及びドレイン領域１４ｃを提供し、チャネル領域１４ａがゲート電極１２と重なるように配置される。また、チャネル領域１４ａの活性層１４の上部には、保護層１５が形成され、ソース領域１４ｂ及びドレイン領域１４ｃの活性層１４には、ソース電極１６ａ及びドレイン電極１６ｂが接触する。
図１Ａには、保護層１５が、チャネル領域１４ａの活性層１４の上部にのみ形成された構造を示している。しかし、図１Ｂのように、保護層１５が、活性層１４を含む全体の上部に形成され、ソース電極１６ａ及びドレイン電極１６ｂが、保護層１５に形成されたコンタクトホールを介してソース領域１４ｂ及びドレイン領域１４ｃの活性層１４と接触することもできる。
上記の実施形態において、活性層１４は、酸素を含む化合物半導体、例えば、酸化亜鉛（ＺｎＯ）で形成され、該化合物半導体には、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びバナジウム（Ｖ）のうち少なくとも１つのイオンがドープされ得る。また、保護層１５は、チタン酸化物（ＴｉＯｘ）またはチタン酸窒化物（ＴｉＯｘＮｙ）で形成される。
以下では、薄膜トランジスタの製造工程に従って本発明をより詳細に説明する。
図２Ａ〜図２Ｄは、本発明に係る薄膜トランジスタの製造方法を説明するための断面図である。
図２Ａに示すように、基板１０上にバッファ層１１を形成した後、バッファ層１１上にゲート電極１２を形成し、ゲート電極１２を含めたバッファ層１１の上部にゲート絶縁膜１３を形成する。基板１０としては、シリコン（Ｓｉ）などの半導体基板、ガラスやプラスチックなどの絶縁基板、または金属基板を使用する。ゲート電極１２は、Ａｌ、Ｃｒ、ＭｏＷなどの金属や導電性ポリマーなどで形成することができ、ゲート絶縁膜１３は、ＳｉＯ２、ＳｉＮＸ、Ｇａ２Ｏ３などの絶縁物で形成することができる。
図２Ｂに示すように、ゲート絶縁膜１３の上部に、化合物半導体で活性層１４を形成する。活性層１４は、チャネル領域１４ａ、ソース領域１４ｂ及びドレイン領域１４ｃを提供し、チャネル領域１４ａがゲート電極１２と重なるように形成される。活性層１４は、酸素を含む化合物半導体、例えば酸化亜鉛（ＺｎＯ）で形成し、該化合物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びバナジウム（Ｖ）のうち少なくとも１つのイオンをドープすることができる。化合物半導体としては、例えば、ＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＺｎＳｎＯ、ＧａＩｎＺｎＯなどが使用可能である。
図２Ｃに示すように、活性層１４を含めたゲート絶縁膜１３の上部に、チタン酸化物（ＴｉＯｘ）を含む保護層１５を形成した後、保護層１５をパターニングして、活性層１４のソース領域１４ｂ及びドレイン領域１４ｃが露出するように、コンタクトホール１５ａを形成する。保護層１５をパターニングする過程において、図１Ａのように、保護層１５をチャネル領域１４ａの活性層１４の上部にのみ残留させることもできる。
チタン酸化物（ＴｉＯｘ）を含む保護層１５は、水分や酸素から活性層１４を保護し、活性層１４の汚染や被爆を防止する。保護層１５として用いられるチタン酸化物（ＴｉＯｘ）（ｘ＝０．３〜３．０）及びチタン酸窒化物（ＴｉＯｘＮｙ）（ｘ＝０．３〜３．０、ｙ＝０．３〜５．０）は、金属ターゲットを用いた直流反応性スパッタリング（ＤＣ ｒｅａｃｔｉｖｅ ｓｐｕｔｔｅｒｉｎｇ）法により蒸着できる。このため、大面積基板にも適用可能になることから、表示装置の大型化が容易になる。例えば、チタン（Ｔｉ）ターゲットを用いた直流反応性スパッタリング法により酸素（Ｏ）及び窒素（Ｎ）の量を調節しながら、チタン酸化物（ＴｉＯｘ）またはチタン酸窒化物（ＴｉＯｘＮｙ）を大面積基板に蒸着することができる。
参考として、酸化物や窒化物のような無機物は、一般的に、高周波スパッタリング（ＲＦ ｓｐｕｔｔｅｒｉｎｇ）法または化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）法により蒸着する。しかし、高周波スパッタリング法では、蒸着速度（ｄｅｐｏｓｉｔｉｏｎ ｒａｔｅ）が低く、大面積基板への蒸着が困難である。また、化学気相蒸着（ＣＶＤ）法では、蒸着過程で酸素が拡散するため、化合物半導体層の電気的特性を劣化させる。これに対し、直流反応性スパッタリング法では、大面積基板に薄膜を安定して蒸着することができる。しかし、ガリウム（Ｇａ）やアルミニウム（Ａｌ）などは、溶融点が低いか、あるいはアーク放電が発生するため、適切な金属ターゲットを選択しなければならない。チタン（Ｔｉ）は、直流反応性スパッタリング法により第４世代（７３０ｍｍ×９２０ｍｍ）以上の大面積基板に安定して蒸着することができる。このため、蒸着過程で酸素（Ｏ）及び窒素（Ｎ）の量（分圧）を適切に調節すると、所望の膜質のチタン酸化物（ＴｉＯｘ）またはチタン酸窒化物（ＴｉＯｘＮｙ）を蒸着することができる。
図２Ｄに示すように、コンタクトホール１５ａが埋め込まれるように、保護層１５上に、Ｍｏ、ＭｏＷ、Ａｌ、ＡｌＮｄ、ＡｌＬｉＬａなどで導電層を形成した後、導電層をパターニングして、コンタクトホール１５ａを介してソース領域１４ｂ及びドレイン領域１４ｃと接触するソース電極１６ａ及びドレイン電極１６ｂを形成する。このとき、保護層１５は、ソース電極１６ａ及びドレイン電極１６ｂを形成するため、導電層をパターニングする過程でエッチング停止層（ｅｔｃｈ ｓｔｏｐ ｌａｙｅｒ）として使用できる。このため、エッチング工程が容易になり、エッチング過程でチャネル領域１４ａの活性層１４を保護し、後続の工程で有機物などによる活性層１４の汚染を防止する。
図３Ａ〜図３Ｃは、保護層１５を形成する前後のゲート電圧（Ｇａｔｅ Ｖｏｌｔａｇｅ；Ｖｇ）に対応するドレイン電流（Ｄｒａｉｎ Ｃｕｒｒｅｎｔ；Ｉｄ）の変化を示すグラフである。図３Ａは酸素（Ｏ２）分圧を１５％に調節した場合、図３Ｂは酸素（Ｏ２）分圧を１９％に調節した場合、図３Ｃは窒素（Ｎ２）分圧を１３％に調節した場合をそれぞれ示す。図３Ａ〜図３Ｃにおいて、保護層を形成する前の測定結果を示す線Ａ１、Ａ１１及びＡ２１と、線Ａ２、Ａ１２及びＡ２２は、ソース電極１６ａとドレイン電極１６ｂとの間の電圧Ｖｄｓが０．１Ｖ及び５．１Ｖで測定されており、保護層を形成した後の測定結果を示す線Ｂ１、Ｂ１１及びＢ２１と、線Ｂ２、Ｂ１２及びＢ２２も、ソース電極１６ａとドレイン電極１６ｂとの間の電圧Ｖｄｓが０．１Ｖ及び５．１Ｖで測定されている。
図３Ａ〜図３Ｃから明らかなように、保護層を形成する前と後の閾値電圧Ｖｔｈの変化が非常に小さいため、保護層１５により活性層１４の汚染及び被爆が効果的に防止されていることが分かる。
上記のように構成された本発明の薄膜トランジスタは、平板表示装置に適用可能である。
図４は、本発明に係る薄膜トランジスタを備える平板表示装置の一実施形態を説明するための斜視図である。この図を参照して、画像を表示する表示パネル１００を中心に概略的に説明する。
表示パネル１００は、対向するように配置された２つの基板１１０及び１２０と、２つの基板１１０及び１２０の間に介在する液晶層１３０とからなり、基板１１０にマトリクス状に配列された複数のゲート線１１１及びデータ線１１２により画素領域１１３が画定される。また、ゲート線１１１とデータ線１１２とが交差する部分の基板１１０には、各画素に供給される信号を制御する薄膜トランジスタ１１４と、薄膜トランジスタ１１４に接続された画素電極１１５とが形成される。
薄膜トランジスタ１１４は、図１Ａ及び図１Ｂのような構造を有し、図２Ａ〜図２Ｄを参照して説明した本発明の製造方法に従って製造することができる。
また、基板１２０には、カラーフィルタ１２１と、共通電極１２２とが形成される。そして、基板１１０及び１２０の背面には、偏光板１１６及び１２３がそれぞれ形成され、偏光板１１６の下部には、光源としてバックライト（図示せず）が配置される。
一方、表示パネル１００の画素領域１１３の周辺には、表示パネル１００を駆動させるための駆動部（ＬＣＤ Ｄｒｉｖｅ ＩＣ）（図示せず）が実装される。駆動部は、外部から提供される電気的信号を走査信号及びデータ信号に変換して、ゲート線１１１及びデータ線１１２に供給する。
図５Ａ及び図５Ｂは、本発明に係る薄膜トランジスタを備える平板表示装置の他の実施形態を説明するための平面図及び断面図であって、画像を表示する表示パネル２００を中心に概略的に説明する。
図５Ａに示すように、基板２１０は、画素領域２２０と、画素領域２２０の周辺の非画素領域２３０とに画定される。画素領域２２０の基板２１０には、走査ライン２２４とデータライン２２６との間にマトリクス方式で接続された複数の有機電界発光素子３００が形成される。非画素領域２３０の基板２１０には、画素領域２２０の走査ライン２２４及びデータライン２２６から延びる走査ライン２２４及びデータライン２２６と、有機電界発光素子３００の動作のための電源供給ライン（図示せず）と、パッド２２８を介して外部から提供された信号を処理して、走査ライン２２４及びデータライン２２６に供給する走査駆動部２３４及びデータ駆動部２３６とが形成される。
図６に示すように、有機電界発光素子３００は、アノード電極３１７及びカソード電極３２０と、アノード電極３１７とカソード電極３２０との間に形成された有機薄膜層３１９とからなる。有機薄膜層３１９は、正孔輸送層、有機発光層、及び電子輸送層が積層された構造で形成され、正孔注入層及び電子注入層がさらに備えられていてもよい。また、有機電界発光素子３００の動作を制御するための薄膜トランジスタと、信号を保持させるためのキャパシタとがさらに備えられていてもよい。
薄膜トランジスタは、図１Ａ及び図１Ｂのような構造を有し、図２Ａ〜図２Ｄを参照して説明した本発明の製造方法に従って製造することができる。
以下では、上記のように構成された薄膜トランジスタを備える有機電界発光素子３００を、図５Ａ及び図６を参照してより詳細に説明する。
基板２１０上にバッファ層１１が形成され、画素領域２２０のバッファ層１１上にゲート電極１２が形成される。このとき、画素領域２２０には、ゲート電極１２に接続された走査ライン２２４が形成され、非画素領域２３０には、画素領域２２０の走査ライン２２４から延びる走査ライン２２４と、外部から信号を受信するためのパッド２２８とが形成される。
ゲート電極１２を含む上部には、ゲート絶縁膜１３によりゲート電極１２と電気的に絶縁され、かつ、チャネル領域１４ａ、ソース領域１４ｂ及びドレイン領域１４ｃを提供する活性層１４が形成される。
活性層１４を含む上部には、保護層１５が形成され、保護層１５には、活性層１４のソース領域１４ｂ及びドレイン領域１４ｃが露出するように、コンタクトホールが形成される。また、保護層１５上には、コンタクトホールを介してソース領域１４ｂ及びドレイン領域１４ｃと接触するように、ソース電極１６ａ及びドレイン電極１６ｂが形成される。このとき、画素領域２２０には、ソース電極１６ａ及びドレイン電極１６ｂに接続されたデータライン２２６が形成され、非画素領域２３０には、画素領域２２０のデータライン２２６から延びるデータライン２２６と、外部から信号を受信するためのパッド２２８とが形成される。
ソース電極１６ａ及びドレイン電極１６ｂを含む上部には、平坦化層１７が形成され、平坦化層１７には、ソース電極１６ａまたはドレイン電極１６ｂが露出するように、ビアホールが形成される。また、ビアホールを介してソース電極１６ａまたはドレイン電極１６ｂに接続されたアノード電極３１７が形成される。
アノード電極３１７の一部領域（発光領域）が露出するように、平坦化層１７上に画素画定膜３１８が形成され、露出したアノード電極３１７上に有機薄膜層３１９が形成され、有機薄膜層３１９を含む画素画定膜３１８上にカソード電極３２０が形成される。
図５Ｂに示すように、上記のように有機電界発光素子３００が形成された基板２１０の上部には、画素領域２２０を密封させるための封止基板４００が配置され、密封材４１０により封止基板４００が基板２１０に貼り合わされ、これにより、表示パネル２００が完成する。
１０、１１０、１２０、２１０ 基板、
１１ バッファ層、
１２ ゲート電極、
１３ ゲート絶縁膜、
１４（１４ａ、１４ｂ、１４ｃ） 活性層（チャネル領域、ソース領域、ドレイン領域）、
１５ 保護層、
１６ａ、１６ｂ ソース電極、ドレイン電極、
１００、２００ 表示パネル、
１３０ 液晶層、
２２０ 画素領域、
２３０ 非画素領域、
３００ 有機電界発光素子、
４００ 封止基板、
４１０ 密封材。

Claims (21)

  1. 基板と、
    前記基板上に形成されたゲート電極と、
    ゲート絶縁膜により前記ゲート電極と絶縁され、前記ゲート電極を覆うように前記ゲート絶縁膜上に形成された、酸素を含む化合物半導体からなる活性層と、
    前記活性層の上部に形成された保護層と、
    前記活性層と接触するソース電極及びドレイン電極と、を備え、
    前記保護層は、チタン酸窒化物（ＴｉＯｘＮｙ）からなり、直流反応性スパッタリング法で形成されたことを特徴とする薄膜トランジスタ。
  2. 前記保護層が、前記活性層の上部に形成され、前記ソース電極及び前記ドレイン電極が、前記保護層に形成されたコンタクトホールを介して前記活性層と接触することを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記化合物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１または２に記載の薄膜トランジスタ。
  4. 前記化合物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びバナジウム（Ｖ）のうち少なくとも１つのイオンがドープされることを特徴とする請求項１〜３のいずれか一項に記載の薄膜トランジスタ。
  5. 前記基板と前記ゲート電極との間に形成されたバッファ層をさらに備えることを特徴とする請求項１〜４のいずれか一項に記載の薄膜トランジスタ。
  6. 基板上にゲート電極を形成するステップと、
    前記ゲート電極の上部にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜上に、酸素を含む化合物半導体で活性層を形成するステップと、
    前記活性層上に直流反応性スパッタリング法でチタン酸窒化物（ＴｉＯｘＮｙ）からなる保護層を形成するステップと、
    前記活性層と接触するソース電極及びドレイン電極を形成するステップと、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  7. 前記保護層を形成するステップは、
    前記活性層の上部に前記保護層を形成するステップと、
    前記保護層にコンタクトホールを形成するステップと、
    を含むことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
  8. 前記ソース電極及び前記ドレイン電極を形成するステップは、
    前記コンタクトホールが埋め込まれるように、前記保護層上に導電層を形成するステップと、
    前記導電層をパターニングして、前記コンタクトホールを介して前記活性層と接触する前記ソース電極及び前記ドレイン電極を形成するステップと、
    を含むことを特徴とする請求項６または７に記載の薄膜トランジスタの製造方法。
  9. 前記化合物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項６〜８のいずれか一項に記載の薄膜トランジスタの製造方法。
  10. 前記化合物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びバナジウム（Ｖ）のうち少なくとも１つのイオンがドープされることを特徴とする請求項６〜９のいずれか一項に記載の薄膜トランジスタの製造方法。
  11. 前記保護層を、直流反応性スパッタリング法により形成することを特徴とする請求項６〜１０のいずれか一項に記載の薄膜トランジスタの製造方法。
  12. 前記ソース電極及び前記ドレイン電極を形成するステップにおいて、前記保護層をエッチング停止層として使用することを特徴とする請求項６〜１１のいずれか一項に記載の薄膜トランジスタの製造方法。
  13. 前記基板上にバッファ層を形成するステップをさらに含むことを特徴とする請求項６〜１２のいずれか一項に記載の薄膜トランジスタの製造方法。
  14. 複数の第１導電線及び第２導電線により複数の画素が画定され、各画素に供給される信号を制御する薄膜トランジスタと、薄膜トランジスタに接続された第１電極とが形成された第１基板と、
    第２電極が形成された第２基板と、
    前記第１電極と前記第２電極との間の密封された空間に注入された液晶層と、を備え、
    前記薄膜トランジスタは、
    前記第１基板上に形成されたゲート電極と、
    ゲート絶縁膜により前記ゲート電極と絶縁され、前記ゲート電極を覆うように前記ゲート絶縁膜上に形成された、酸素を含む化合物半導体からなる活性層と、
    前記活性層の上部に形成された保護層と、
    前記活性層と接触するソース電極及びドレイン電極と、を備え、
    前記保護層は、チタン酸窒化物（ＴｉＯｘＮｙ）からなり、直流反応性スパッタリング法で形成されたことを特徴とする平板表示装置。
  15. 前記保護層が、前記活性層の上部に形成され、前記ソース電極及び前記ドレイン電極が、前記保護層に形成されたコンタクトホールを介して前記活性層と接触することを特徴とする請求項１４に記載の平板表示装置。
  16. 前記化合物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１４または１５に記載の平板表示装置。
  17. 前記化合物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びバナジウム（Ｖ）のうち少なくとも１つのイオンがドープされることを特徴とする請求項１４〜１６のいずれか一項に記載の平板表示装置。
  18. 第１電極、有機薄膜層、及び第２電極からなる有機電界発光素子と、前記有機電界発光素子の動作を制御する薄膜トランジスタとが形成された第１基板と、
    前記第１基板に対向するように配置された第２基板と、を備え、
    前記薄膜トランジスタは、
    前記第１基板上に形成されたゲート電極と、
    ゲート絶縁膜により前記ゲート電極と絶縁され、前記ゲート電極を覆うように前記ゲート絶縁膜上に形成された、酸素を含む化合物半導体からなる活性層と、
    前記活性層の上部に形成された保護層と、
    前記活性層と接触するソース電極及びドレイン電極と、を備え、
    前記保護層は、チタン酸窒化物（ＴｉＯｘＮｙ）からなり、直流反応性スパッタリング法で形成されたことを特徴とする平板表示装置。
  19. 前記保護層が、前記活性層の上部に形成され、前記ソース電極及び前記ドレイン電極が、前記保護層に形成されたコンタクトホールを介して前記活性層と接触することを特徴とする請求項１８に記載の平板表示装置。
  20. 前記化合物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１８または１９に記載の平板表示装置。
  21. 前記化合物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びバナジウム（Ｖ）のうち少なくとも１つのイオンがドープされることを特徴とする請求項１８〜２０のいずれか一項に記載の平板表示装置。
JP2010003341A 2009-01-12 2010-01-08 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置 Active JP5399274B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090002240A KR101064402B1 (ko) 2009-01-12 2009-01-12 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR10-2009-0002240 2009-01-12

Publications (2)

Publication Number Publication Date
JP2010161373A JP2010161373A (ja) 2010-07-22
JP5399274B2 true JP5399274B2 (ja) 2014-01-29

Family

ID=42318411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010003341A Active JP5399274B2 (ja) 2009-01-12 2010-01-08 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置

Country Status (4)

Country Link
US (1) US20100176388A1 (ja)
JP (1) JP5399274B2 (ja)
KR (1) KR101064402B1 (ja)
CN (1) CN101794819B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530896B2 (en) 2014-03-17 2016-12-27 Japan Display Inc. Display device using an oxide semiconductor

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013522A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101101109B1 (ko) 2010-06-01 2012-01-03 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
JP2012028481A (ja) * 2010-07-22 2012-02-09 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9093541B2 (en) 2011-03-01 2015-07-28 Sharp Kabushiki Kaisha Thin film transistor and display device
JP5490314B2 (ja) * 2011-04-18 2014-05-14 シャープ株式会社 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
KR101893992B1 (ko) * 2011-12-15 2018-08-31 삼성코닝어드밴스드글라스 유한회사 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
CN102651401B (zh) * 2011-12-31 2015-03-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN103247532B (zh) * 2012-02-14 2016-07-06 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
KR101963226B1 (ko) * 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN102683422B (zh) * 2012-03-21 2016-03-23 京东方科技集团股份有限公司 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
CN103579354B (zh) * 2012-07-25 2017-09-29 群康科技(深圳)有限公司 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
TWI470810B (zh) 2012-09-21 2015-01-21 E Ink Holdings Inc 薄膜電晶體、陣列基板及顯示裝置
TWI583000B (zh) * 2012-11-21 2017-05-11 Sharp Kk Semiconductor device and display device
KR101454190B1 (ko) * 2012-12-07 2014-11-03 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR20140125181A (ko) * 2013-04-18 2014-10-28 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
JP6260992B2 (ja) * 2014-01-31 2018-01-17 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
JP6218923B2 (ja) * 2014-03-11 2017-10-25 シャープ株式会社 半導体装置およびその製造方法
CN105914150A (zh) 2016-04-29 2016-08-31 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板、显示装置
CN109346412B (zh) * 2018-09-30 2022-05-06 南京京东方显示技术有限公司 一种薄膜晶体管的制造方法及薄膜晶体管
CN114709173A (zh) * 2022-03-30 2022-07-05 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465961B1 (en) * 1990-07-09 1995-08-09 Sony Corporation Semiconductor device on a dielectric isolated substrate
JP3182833B2 (ja) * 1992-01-14 2001-07-03 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR100204071B1 (ko) * 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
JPH10209156A (ja) * 1997-01-21 1998-08-07 Sony Corp 半導体装置及びその形成方法
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JPH11102867A (ja) * 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
EP1042793A1 (de) * 1997-12-16 2000-10-11 Infineon Technologies AG Barriereschicht für kupfermetallisierung
JP2915397B1 (ja) * 1998-05-01 1999-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション バックチャネル効果を防止する薄膜トランジスタおよびその製造方法
US6833194B1 (en) * 1998-05-12 2004-12-21 Ppg Industries Ohio, Inc. Protective layers for sputter coated article
US6479837B1 (en) * 1998-07-06 2002-11-12 Matsushita Electric Industrial Co., Ltd. Thin film transistor and liquid crystal display unit
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US6740392B1 (en) * 2003-04-15 2004-05-25 Micron Technology, Inc. Surface barriers for copper and silver interconnects produced by a damascene process
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100560792B1 (ko) * 2004-03-23 2006-03-13 삼성에스디아이 주식회사 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
KR100584715B1 (ko) * 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
JP2005322464A (ja) * 2004-05-07 2005-11-17 Canon Inc 有機ｅｌ素子
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
TWI334852B (en) * 2004-12-28 2010-12-21 Dainippon Printing Co Ltd Black resin composition for display device, and display device member
KR100637204B1 (ko) * 2005-01-15 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
JP5238132B2 (ja) * 2005-02-03 2013-07-17 株式会社半導体エネルギー研究所 半導体装置、モジュール、および電子機器
US20070007621A1 (en) * 2005-03-30 2007-01-11 Yamaha Corporation Fuse breakdown method adapted to semiconductor device
KR20060105188A (ko) * 2005-04-01 2006-10-11 삼성전자주식회사 표시 패널 및 이를 구비한 표시 장치
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100857455B1 (ko) * 2007-04-17 2008-09-08 한국전자통신연구원 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530896B2 (en) 2014-03-17 2016-12-27 Japan Display Inc. Display device using an oxide semiconductor

Also Published As

Publication number Publication date
KR20100082939A (ko) 2010-07-21
CN101794819B (zh) 2014-05-28
CN101794819A (zh) 2010-08-04
KR101064402B1 (ko) 2011-09-14
JP2010161373A (ja) 2010-07-22
US20100176388A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP5399274B2 (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置
JP5474374B2 (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP5542352B2 (ja) 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置
JP5474372B2 (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
US8466465B2 (en) Thin film transistor having an oxide semiconductor bilayer, method of manufacturing the same and flat panel display device having the same
US8288768B2 (en) Thin film transistor, method of manufacturing the same, and flat panel display device having the same
US7994510B2 (en) Thin film transistor, method of manufacturing the same and flat panel display device having the same
US20110079784A1 (en) Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having thin film transistor
KR20090126813A (ko) 산화물 반도체 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130827

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131023

R150 Certificate of patent or registration of utility model

Ref document number: 5399274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250