JP5391106B2 - 画素回路、液晶装置及び電子機器 - Google Patents
画素回路、液晶装置及び電子機器 Download PDFInfo
- Publication number
- JP5391106B2 JP5391106B2 JP2010039782A JP2010039782A JP5391106B2 JP 5391106 B2 JP5391106 B2 JP 5391106B2 JP 2010039782 A JP2010039782 A JP 2010039782A JP 2010039782 A JP2010039782 A JP 2010039782A JP 5391106 B2 JP5391106 B2 JP 5391106B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel
- node
- liquid crystal
- pixel circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、画素回路、画素回路を用いた液晶装置、及び液晶装置用いた電子機器に関す
る。
る。
液晶表示装置に代表される中型・小型ディスプレイは、その可搬性から、多くの携帯型
の電子機器（例えば、携帯電話、デジタルスチルカメラ、デジタルビデオカメラ、デジタ
ル式写真立て、電子ペーパー等）に応用されている。携帯型の電子機器は電池により駆動
されることが多いため、稼働時間確保の観点から、これに用いられるディスプレイには消
費電力の低さが求められる。
の電子機器（例えば、携帯電話、デジタルスチルカメラ、デジタルビデオカメラ、デジタ
ル式写真立て、電子ペーパー等）に応用されている。携帯型の電子機器は電池により駆動
されることが多いため、稼働時間確保の観点から、これに用いられるディスプレイには消
費電力の低さが求められる。
液晶表示装置はマトリクス状に配置された複数の画素を備える。画像の表示は、複数の
画素の各々に表示すべき階調に応じた電圧を書き込み、書き込まれた電圧に応じて液晶の
透過率が制御されることによって行われる。
ディスプレイの消費電力を抑えるには、画素の駆動周波数を低くする方法が考えられる
。しかし、駆動周波数を低くすると、画素への電圧の書込み間隔が長くなる。液晶容量に
蓄積された電荷はリーク電流により時間と共に減少し、画素の電位が低下するので、書込
み間隔が大きくなるとディスプレイの画質が低下してしまう。したがって、駆動周波数を
低くしつつ、ディスプレイの画質も維持するには、リーク電流を抑えて液晶に印加される
電圧を保持する必要がある。
画素の各々に表示すべき階調に応じた電圧を書き込み、書き込まれた電圧に応じて液晶の
透過率が制御されることによって行われる。
ディスプレイの消費電力を抑えるには、画素の駆動周波数を低くする方法が考えられる
。しかし、駆動周波数を低くすると、画素への電圧の書込み間隔が長くなる。液晶容量に
蓄積された電荷はリーク電流により時間と共に減少し、画素の電位が低下するので、書込
み間隔が大きくなるとディスプレイの画質が低下してしまう。したがって、駆動周波数を
低くしつつ、ディスプレイの画質も維持するには、リーク電流を抑えて液晶に印加される
電圧を保持する必要がある。
特許文献１には、リーク電流を抑える画素回路が開示されている。この画素回路は、デ
ータ線と画素電極（液晶）との間に２個のトランジスタが直列に接続されており、２個の
トランジスタの接続点に保持容量が接続される構成となっている。２個のトランジスタの
ゲートは１本の走査線に接続されている。したがって、書込期間において、走査信号が走
査線に供給されると、２個のトランジスタはオン状態となり、保持容量と液晶の画素容量
に同じ電圧が書き込まれる。その後、２個のトランジスタがオフ状態になる。ここで、デ
ータ線に接続されるトランジスタを第１トランジスタ、画素電極（液晶）に接続されるト
ランジスタを第２トランジスタとする。リーク電流の大きさはソース・ドレイン間の電圧
が大きくなると増大するが、保持容量と画素容量に同じ電圧を書き込むので、第２トラン
ジスタのリーク電流を抑制することが可能となる。
ータ線と画素電極（液晶）との間に２個のトランジスタが直列に接続されており、２個の
トランジスタの接続点に保持容量が接続される構成となっている。２個のトランジスタの
ゲートは１本の走査線に接続されている。したがって、書込期間において、走査信号が走
査線に供給されると、２個のトランジスタはオン状態となり、保持容量と液晶の画素容量
に同じ電圧が書き込まれる。その後、２個のトランジスタがオフ状態になる。ここで、デ
ータ線に接続されるトランジスタを第１トランジスタ、画素電極（液晶）に接続されるト
ランジスタを第２トランジスタとする。リーク電流の大きさはソース・ドレイン間の電圧
が大きくなると増大するが、保持容量と画素容量に同じ電圧を書き込むので、第２トラン
ジスタのリーク電流を抑制することが可能となる。
しかしながら、従来の画素回路においては、保持容量が第２トランジスタのリーク電流
を抑制する程度の大きさであればよく、保持容量及び画素容量について特段の適正化がさ
れていないため、画素容量に印加される電圧の変動を適切に抑えることができないという
問題がある。
を抑制する程度の大きさであればよく、保持容量及び画素容量について特段の適正化がさ
れていないため、画素容量に印加される電圧の変動を適切に抑えることができないという
問題がある。
本発明は上述した問題に鑑みてなされたものであり、単位面積当たりの容量を増大させ
る積層構造を設けた補助容量を用いて、補助容量と保持容量の比を変動させてリーク電流
の量を最小にすることにより、液晶素子に印加される電位の変動を最小に抑えることが可
能な画素回路、かかる画素回路を用いた液晶装置、及びかかる液晶装置用いた電子機器を
提供することを解決課題とする。
る積層構造を設けた補助容量を用いて、補助容量と保持容量の比を変動させてリーク電流
の量を最小にすることにより、液晶素子に印加される電位の変動を最小に抑えることが可
能な画素回路、かかる画素回路を用いた液晶装置、及びかかる液晶装置用いた電子機器を
提供することを解決課題とする。
上述した課題を解決するため、本発明にかかる画素回路は、走査線及びデータ線と接続
される画素回路であって、ゲート電極が前記走査線と接続され、ソース電極及びドレイン
電極の一方が前記データ線と接続される第１トランジスタと、ゲート電極が前記走査線と
接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタと接続され、ソー
ス電極及びドレイン電極の一方が第１ノードと接続される第２トランジスタと、前記第１
トランジスタと前記第２トランジスタとが接続されるノードに接続される補助容量と、前
記第１ノードに接続された画素電極と、前記画素電極に対向する対向電極と、前記画素電
極と前記対向電極との間に挟持された液晶と、前記第１ノードに接続された保持容量とを
具備し、前記第１トランジスタ及び前記第２トランジスタをオフ状態にしたとき、前記第
１ノードの電位の変化量が最小となるように、前記補助容量の容量値と前記保持容量の容
量値との比を定めたことを特徴とする。
される画素回路であって、ゲート電極が前記走査線と接続され、ソース電極及びドレイン
電極の一方が前記データ線と接続される第１トランジスタと、ゲート電極が前記走査線と
接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタと接続され、ソー
ス電極及びドレイン電極の一方が第１ノードと接続される第２トランジスタと、前記第１
トランジスタと前記第２トランジスタとが接続されるノードに接続される補助容量と、前
記第１ノードに接続された画素電極と、前記画素電極に対向する対向電極と、前記画素電
極と前記対向電極との間に挟持された液晶と、前記第１ノードに接続された保持容量とを
具備し、前記第１トランジスタ及び前記第２トランジスタをオフ状態にしたとき、前記第
１ノードの電位の変化量が最小となるように、前記補助容量の容量値と前記保持容量の容
量値との比を定めたことを特徴とする。
この発明によれば、補助容量の容量値と保持容量の容量値との比が、第１トランジスタ
及び第２トランジスタをオフ状態にしたとき、第１ノードの電位の変化量が最小となるよ
うに定められる。第１トランジスタ及び第２トランジスタには、オフ状態であってもドレ
イン−ソース間の電圧に応じた大きさのリーク電流が流れる。トランジスタのドレイン−
ソース間に印加される電圧は、これに接続される容量の容量値の大きさによって変動する
。本発明によれば、第１ノードの電位の変化量が最小となるように、第１トランジスタと
第２トランジスタとが接続されるノードに接続される補助容量の容量値と、第２トランジ
スタが接続される第１ノードに接続される保持容量の容量値の比を定めるので、表示する
階調の精度を向上させることができる。
及び第２トランジスタをオフ状態にしたとき、第１ノードの電位の変化量が最小となるよ
うに定められる。第１トランジスタ及び第２トランジスタには、オフ状態であってもドレ
イン−ソース間の電圧に応じた大きさのリーク電流が流れる。トランジスタのドレイン−
ソース間に印加される電圧は、これに接続される容量の容量値の大きさによって変動する
。本発明によれば、第１ノードの電位の変化量が最小となるように、第１トランジスタと
第２トランジスタとが接続されるノードに接続される補助容量の容量値と、第２トランジ
スタが接続される第１ノードに接続される保持容量の容量値の比を定めるので、表示する
階調の精度を向上させることができる。
ここで、前記補助容量の容量値と前記保持容量の容量値との比は、前記補助容量の容量
値の増加に伴い減少する前記第１トランジスタ及び前記第２トランジスタにおけるリーク
電流量と、前記保持容量の容量値の増加に伴い減少する前記画素電極と前記対向電極との
間に生じるリーク電流量との合計のリーク電流量を最小にすることにより、前記第１ノー
ドの電位の変化量を最小とすることが好ましい。この場合には、補助容量の容量値の増加
に伴い減少する第１トランジスタ及び第２トランジスタにおけるリーク電流量と、保持容
量の容量値の増加に伴い減少する画素電極と対向電極との間に生じるリーク電流量とに基
づいて合計のリーク電流量を最小にするので、より効率的に補助容量の容量値と保持容量
の容量値との比を定めることができ、ひいてはより効率的に第１ノードの電位の変化量を
最小にすることが可能となる。
値の増加に伴い減少する前記第１トランジスタ及び前記第２トランジスタにおけるリーク
電流量と、前記保持容量の容量値の増加に伴い減少する前記画素電極と前記対向電極との
間に生じるリーク電流量との合計のリーク電流量を最小にすることにより、前記第１ノー
ドの電位の変化量を最小とすることが好ましい。この場合には、補助容量の容量値の増加
に伴い減少する第１トランジスタ及び第２トランジスタにおけるリーク電流量と、保持容
量の容量値の増加に伴い減少する画素電極と対向電極との間に生じるリーク電流量とに基
づいて合計のリーク電流量を最小にするので、より効率的に補助容量の容量値と保持容量
の容量値との比を定めることができ、ひいてはより効率的に第１ノードの電位の変化量を
最小にすることが可能となる。
また、前記第１トランジスタ及び前記第２トランジスタの替わりに、前記データ線と前
記第１ノードとの間にＮ（Ｎは３以上の整数）個のトランジスタが直列に接続され、前記
Ｎ個のトランジスタのゲート電極は前記走査線に接続され、前記補助容量の替わりに、前
記Ｎ個のトランジスタどうしが接続される複数のノードの各々にＮ−１個の補助容量の一
方の電極が接続され、前記Ｎ−１個の補助容量の各容量値と前記保持容量の容量値との比
は、前記Ｎ個のトランジスタをオフ状態としたとき、前記第１ノードの電位の変化量が最
小となるように、前記補助容量の容量値と前記保持容量の容量値との比を定めたことが好
ましい。この場合には、この場合には、トランジスタを多段に接続するので、第１ノード
に接続されるトランジスタのリーク電流の大きさをより一層低減することが可能となる。
記第１ノードとの間にＮ（Ｎは３以上の整数）個のトランジスタが直列に接続され、前記
Ｎ個のトランジスタのゲート電極は前記走査線に接続され、前記補助容量の替わりに、前
記Ｎ個のトランジスタどうしが接続される複数のノードの各々にＮ−１個の補助容量の一
方の電極が接続され、前記Ｎ−１個の補助容量の各容量値と前記保持容量の容量値との比
は、前記Ｎ個のトランジスタをオフ状態としたとき、前記第１ノードの電位の変化量が最
小となるように、前記補助容量の容量値と前記保持容量の容量値との比を定めたことが好
ましい。この場合には、この場合には、トランジスタを多段に接続するので、第１ノード
に接続されるトランジスタのリーク電流の大きさをより一層低減することが可能となる。
また、前記補助容量は、画素電極に接続された一方の電極と、誘電体を介して前記一方
の電極の上層側及び下層側に配置された他方の電極を備えることが好ましい。この場合に
は、電極の積層構造により補助容量の単位面積当たりの容量値を増大させることができる
ので、より柔軟に補助容量の容量値を変動させることができるので、適切に補助容量の容
量値と保持容量の容量値との比を定めることが可能となる。また、前記液晶はメモリ性液
晶であることが好ましい。この場合には、通常の液晶を用いた場合と比較してより長い期
間にわたり画像を保持することが可能となる。また、前記データ線から画素回路に供給さ
れる信号は、２つのレベルのうちいずれか一方のレベルとなる２値信号であることが好ま
しい。この場合には、データ線を駆動する信号の種類が２値でよいので、２値より多い種
類を取る場合と比べて駆動方法が簡単になり、駆動回路を単純化することが可能となる。
の電極の上層側及び下層側に配置された他方の電極を備えることが好ましい。この場合に
は、電極の積層構造により補助容量の単位面積当たりの容量値を増大させることができる
ので、より柔軟に補助容量の容量値を変動させることができるので、適切に補助容量の容
量値と保持容量の容量値との比を定めることが可能となる。また、前記液晶はメモリ性液
晶であることが好ましい。この場合には、通常の液晶を用いた場合と比較してより長い期
間にわたり画像を保持することが可能となる。また、前記データ線から画素回路に供給さ
れる信号は、２つのレベルのうちいずれか一方のレベルとなる２値信号であることが好ま
しい。この場合には、データ線を駆動する信号の種類が２値でよいので、２値より多い種
類を取る場合と比べて駆動方法が簡単になり、駆動回路を単純化することが可能となる。
次に、本発明に係る液晶装置は、複数の走査線と、複数のデータ線と、前記走査線と前
記データ線との交差に対応して設けられた複数の画素回路と、前記複数の画素回路を駆動
する駆動回路とを備え、前記複数の画素回路の各々は、上述した画素回路であることを特
徴とする。また、本発明に係る電子機器は、上述した液晶装置を備えたことを特徴とする
。
記データ線との交差に対応して設けられた複数の画素回路と、前記複数の画素回路を駆動
する駆動回路とを備え、前記複数の画素回路の各々は、上述した画素回路であることを特
徴とする。また、本発明に係る電子機器は、上述した液晶装置を備えたことを特徴とする
。
＜１．実施形態＞
図１は、本発明の実施形態に係る電気光学装置の概略構成を示すブロック図である。電
気光学装置１は、電気光学パネルＡＡと制御回路７００を備える。電気光学パネルＡＡに
は、表示領域Ａ、走査線駆動回路１００、データ線駆動回路２００が形成される。このう
ち、表示領域Ａには、Ｘ方向と平行にｍ本の走査線１０２が形成される。また、Ｘ方向と
直交するＹ方向と平行にｎ本のデータ線１０３が形成される。そして、走査線１０２とデ
ータ線１０３との各交差に対応して画素回路４００Ａが各々設けられている。
図１は、本発明の実施形態に係る電気光学装置の概略構成を示すブロック図である。電
気光学装置１は、電気光学パネルＡＡと制御回路７００を備える。電気光学パネルＡＡに
は、表示領域Ａ、走査線駆動回路１００、データ線駆動回路２００が形成される。このう
ち、表示領域Ａには、Ｘ方向と平行にｍ本の走査線１０２が形成される。また、Ｘ方向と
直交するＹ方向と平行にｎ本のデータ線１０３が形成される。そして、走査線１０２とデ
ータ線１０３との各交差に対応して画素回路４００Ａが各々設けられている。
走査線駆動回路１００は、複数の走査線１０２を順次選択するための走査信号Ｙ１、Ｙ
２、Ｙ３、…、Ｙｍを生成する。
２、Ｙ３、…、Ｙｍを生成する。
データ線駆動回路２００は、選択された走査線１０２に位置する画素回路４００Ａの各
々に対しデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘｎを供給する。この例において、データ信
号Ｘ１〜Ｘｎは階調輝度を指示する電圧信号として与えられる。
々に対しデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘｎを供給する。この例において、データ信
号Ｘ１〜Ｘｎは階調輝度を指示する電圧信号として与えられる。
制御回路７００は、各種の制御信号を生成してこれらを走査線駆動回路１００及びデー
タ線駆動回路２００へ出力する。また、制御回路７００はガンマ補正等の画像処理を施し
た階調データＤを生成し、データ線駆動回路２００へ出力する。なお、この例では、制御
回路７００を電気光学パネルＡＡの外部に設けたが、これらの構成要素の一部又は全部を
電気光学パネルＡＡに取り込んでもよい。更に、電気光学パネルＡＡに設けられた構成要
素の一部を外部回路として設けてもよい。
タ線駆動回路２００へ出力する。また、制御回路７００はガンマ補正等の画像処理を施し
た階調データＤを生成し、データ線駆動回路２００へ出力する。なお、この例では、制御
回路７００を電気光学パネルＡＡの外部に設けたが、これらの構成要素の一部又は全部を
電気光学パネルＡＡに取り込んでもよい。更に、電気光学パネルＡＡに設けられた構成要
素の一部を外部回路として設けてもよい。
図２は、本発明の実施形態に係る画素回路４００Ａの回路図である。画素回路４００Ａ
は、表示領域Ａのｉ（ｉは１≦ｉ≦ｍを満たす自然数）行目のｊ（ｊは１≦ｊ≦ｎを満た
す自然数）列目に設けられている。画素回路４００Ａには、データ線１０３からデータ信
号Ｘｊが、走査線１０２から走査信号Ｙｉがそれぞれ供給される。画素回路４００Ａは、
２個の薄膜トランジスタ（以下、「ＴＦＴ（Thin Film Transistor）と称する）４０１、
４０２と、補助容量Ｃｓと、保持容量Ｃｈと、液晶素子４１０とを備える。ＴＦＴ４０１
のソース電極はノードｍを介してデータ線１０３に接続される。ＴＦＴ４０１のドレイン
電極はノードｏを介してＴＦＴ４０２のソース電極及び補助容量Ｃｓに接続される。ＴＦ
Ｔ４０２のドレイン電極はノードｐを介して液晶素子４１０及び保持容量Ｃｈに接続され
る。ＴＦＴ４０１及びＴＦＴ４０２のゲート電極は走査線１０２に接続される。
は、表示領域Ａのｉ（ｉは１≦ｉ≦ｍを満たす自然数）行目のｊ（ｊは１≦ｊ≦ｎを満た
す自然数）列目に設けられている。画素回路４００Ａには、データ線１０３からデータ信
号Ｘｊが、走査線１０２から走査信号Ｙｉがそれぞれ供給される。画素回路４００Ａは、
２個の薄膜トランジスタ（以下、「ＴＦＴ（Thin Film Transistor）と称する）４０１、
４０２と、補助容量Ｃｓと、保持容量Ｃｈと、液晶素子４１０とを備える。ＴＦＴ４０１
のソース電極はノードｍを介してデータ線１０３に接続される。ＴＦＴ４０１のドレイン
電極はノードｏを介してＴＦＴ４０２のソース電極及び補助容量Ｃｓに接続される。ＴＦ
Ｔ４０２のドレイン電極はノードｐを介して液晶素子４１０及び保持容量Ｃｈに接続され
る。ＴＦＴ４０１及びＴＦＴ４０２のゲート電極は走査線１０２に接続される。
補助容量Ｃｓの一端はＴＦＴ４０１のドレイン電極及びＴＦＴ４０２のソース電極に接
続される一方、ノードｑを介して図示しない対向電極に接続される。液晶素子４１０は、
画素電極４１１と、対向電極４１２と、それらの間に挟持される液晶Ｃｌｃとによって構
成される。尚、対向電極４１２は他の画素回路４００Ａと共通であり、そこには共通電位
Ｖｃｏｍが供給される。
液晶素子４１０及び保持容量Ｃｈの一端はそれぞれＴＦＴ４０２のドレイン電極に接続
される一方、液晶素子４１０及び保持容量Ｃｈの他端はノードｑを介して図示しない対向
電極にそれぞれ接続される。
液晶Ｃｌｃは、メモリ性液晶であってもよい。メモリ性液晶とは、光を通す状態、ある
いは通さない状態どちらにも安定性がある、双安定性（バイステイブル性）のある液晶で
ある。液晶は分子配列によって「ネマティック液晶」「コレステリック液晶」「スメクテ
ィック液晶」に分類できるが、いずれのタイプでも保持特性の優れたものがある。例えば
、「コレステリック液晶」を用いた製品や、強誘電性液晶（FLC:Ferroelectric Liquid C
rystal）であって、液晶分子が螺旋構造をとるスメクティック液晶の一種を利用した製品
が知られている。液晶Ｃｌｃにメモリ性液晶を用いることで、通常の液晶を用いた場合と
比較してより長い期間にわたり画像を保持することができる。
続される一方、ノードｑを介して図示しない対向電極に接続される。液晶素子４１０は、
画素電極４１１と、対向電極４１２と、それらの間に挟持される液晶Ｃｌｃとによって構
成される。尚、対向電極４１２は他の画素回路４００Ａと共通であり、そこには共通電位
Ｖｃｏｍが供給される。
液晶素子４１０及び保持容量Ｃｈの一端はそれぞれＴＦＴ４０２のドレイン電極に接続
される一方、液晶素子４１０及び保持容量Ｃｈの他端はノードｑを介して図示しない対向
電極にそれぞれ接続される。
液晶Ｃｌｃは、メモリ性液晶であってもよい。メモリ性液晶とは、光を通す状態、ある
いは通さない状態どちらにも安定性がある、双安定性（バイステイブル性）のある液晶で
ある。液晶は分子配列によって「ネマティック液晶」「コレステリック液晶」「スメクテ
ィック液晶」に分類できるが、いずれのタイプでも保持特性の優れたものがある。例えば
、「コレステリック液晶」を用いた製品や、強誘電性液晶（FLC:Ferroelectric Liquid C
rystal）であって、液晶分子が螺旋構造をとるスメクティック液晶の一種を利用した製品
が知られている。液晶Ｃｌｃにメモリ性液晶を用いることで、通常の液晶を用いた場合と
比較してより長い期間にわたり画像を保持することができる。
図３は、本実施形態に用いられるＴＦＴの伝達特性を示すグラフである。Ｘ軸はゲート
−ソース間電圧の値を示し、Ｙ軸はドレイン−ソース間電流の値を示している。グラフ上
の各曲線は、それぞれ異なるドレイン−ソース間電圧における伝達特性を示している。
ゲート−ソース間電圧（Ｖｇｓ）が負の値から正の値に変動して閾値電圧を超えると、
ドレイン−ソース間電流（Ｉｄｓ）が急激に上昇する。また、ドレイン−ソース間電圧（
Ｖｄｓ）が小さい程、ドレイン−ソース間電流（Ｉｄｓ）も小さくなる。但し、ゲート−
ソース間電圧（Ｖｇｓ）が閾値電圧以下で負の値になっても、ドレイン−ソース間電流（
Ｉｄｓ）が流れる。これは、ＴＦＴがオフ状態であっても、実際の回路ではリーク電流が
流れることを意味する。
−ソース間電圧の値を示し、Ｙ軸はドレイン−ソース間電流の値を示している。グラフ上
の各曲線は、それぞれ異なるドレイン−ソース間電圧における伝達特性を示している。
ゲート−ソース間電圧（Ｖｇｓ）が負の値から正の値に変動して閾値電圧を超えると、
ドレイン−ソース間電流（Ｉｄｓ）が急激に上昇する。また、ドレイン−ソース間電圧（
Ｖｄｓ）が小さい程、ドレイン−ソース間電流（Ｉｄｓ）も小さくなる。但し、ゲート−
ソース間電圧（Ｖｇｓ）が閾値電圧以下で負の値になっても、ドレイン−ソース間電流（
Ｉｄｓ）が流れる。これは、ＴＦＴがオフ状態であっても、実際の回路ではリーク電流が
流れることを意味する。
図４は、本実施形態に用いられるＴＦＴのリーク電流の特性を示すグラフである。Ｘ軸
はドレイン−ソース間電圧（Ｖｄｓ）の値を示し、Ｙ軸はリーク電流（Ｉｌｅａｋ）の値
を示している。Ｖｄｓが小さい程、Ｉｌｅａｋも小さくなる。このため、このＴＦＴのリ
ーク電流を抑えるには、ドレイン電極とソース電極の間の電圧を小さくすればよいことが
理解できる。
はドレイン−ソース間電圧（Ｖｄｓ）の値を示し、Ｙ軸はリーク電流（Ｉｌｅａｋ）の値
を示している。Ｖｄｓが小さい程、Ｉｌｅａｋも小さくなる。このため、このＴＦＴのリ
ーク電流を抑えるには、ドレイン電極とソース電極の間の電圧を小さくすればよいことが
理解できる。
図５は、本実施形態に用いられる液晶素子における印加電圧と透過率の関係を示すグラ
フである。Ｘ軸は液晶素子に印加される電圧の値を示し、Ｙ軸は液晶素子の透過率を示し
ている。位相差板が無い場合、印加電圧が低い（０Ｖ〜約１０Ｖ）場合には透過率はほぼ
１００％に維持される。印加電圧の上昇（約１０Ｖ〜１４Ｖ）に伴い一度透過率が上昇し
、さらなる印加電圧の上昇（約１４Ｖ〜）に伴い透過率が低下して透過率０に到る。位相
差板が有る場合、印加電圧が低い（０Ｖ〜約１０Ｖ）場合には透過率はほぼ１００％に維
持される。印加電圧の上昇（約１０Ｖ〜）に伴い透過率が低下して透過率０に到る。いず
れの場合も、液晶素子の透過率を０にするためには印加電圧を上げる必要がある。
フである。Ｘ軸は液晶素子に印加される電圧の値を示し、Ｙ軸は液晶素子の透過率を示し
ている。位相差板が無い場合、印加電圧が低い（０Ｖ〜約１０Ｖ）場合には透過率はほぼ
１００％に維持される。印加電圧の上昇（約１０Ｖ〜１４Ｖ）に伴い一度透過率が上昇し
、さらなる印加電圧の上昇（約１４Ｖ〜）に伴い透過率が低下して透過率０に到る。位相
差板が有る場合、印加電圧が低い（０Ｖ〜約１０Ｖ）場合には透過率はほぼ１００％に維
持される。印加電圧の上昇（約１０Ｖ〜）に伴い透過率が低下して透過率０に到る。いず
れの場合も、液晶素子の透過率を０にするためには印加電圧を上げる必要がある。
図６は、本実施形態に用いられる表示領域Ａに表示される画面の模式図である。状態（
Ａ）では、走査信号Ｙ１が供給される画素の全てが黒を表示し、その他の画素の全てが白
を表示している。状態（Ｂ）では、走査信号Ｙｉが供給される画素の全てが黒を表示し、
その他の画素の全てが白を表示している。黒を表示している画素の透過率は０％であり、
白を表示している画素の透過率は１００％である。この例において、データ信号Ｘｊは、
点灯または消灯を示す２値信号である。各画素の階調表示は、フィールドを分割した複数
のサブフィールド毎に点灯・消灯を制御するサブフィールド駆動によって実行される。
Ａ）では、走査信号Ｙ１が供給される画素の全てが黒を表示し、その他の画素の全てが白
を表示している。状態（Ｂ）では、走査信号Ｙｉが供給される画素の全てが黒を表示し、
その他の画素の全てが白を表示している。黒を表示している画素の透過率は０％であり、
白を表示している画素の透過率は１００％である。この例において、データ信号Ｘｊは、
点灯または消灯を示す２値信号である。各画素の階調表示は、フィールドを分割した複数
のサブフィールド毎に点灯・消灯を制御するサブフィールド駆動によって実行される。
このような画素回路４００Ａにおいて、画素回路４００Ａへの階調に応じた電圧の書き
込みが終了した時刻において、ノードｐ及びノードｏの電圧を３０Ｖ、ノードｍの電圧が
１０Ｖであったとする。この場合、ノードｍとノードｏとの間の電圧が２０Ｖであるため
、ＴＦＴ４０１のドレイン−ソース電圧Ｖｄｓは２０Ｖとなり、リーク電流Ｉleak1が流
れる（図４参照）。
一方、ノードｏとノードｐとの間の電圧は０ＶのためＴＦＴ４０２にはリーク電流Ｉle
ak2が流れない。ノードｏの電圧は徐々にノードｍの電圧に漸近していく。ここで、 ノ
ードｏの電圧の変化量をΔＶとすると、ΔＶ＝Ileak1×ΔT（保持時間）/Csc1で表すこと
ができ、例えば、駆動周波数4Hz、Csc1=200fF の時、約２V となる。したがって、最終的
なノードｏの電圧は約２８Ｖとなる。このようにノードｏとノードｐとの間の電圧を小さ
くして、ＴＦＴ４０２によるリーク電流Ｉleak2を抑制することができる。この結果、駆
動周波数を低くすることができ、低消費電力化が可能となる。
込みが終了した時刻において、ノードｐ及びノードｏの電圧を３０Ｖ、ノードｍの電圧が
１０Ｖであったとする。この場合、ノードｍとノードｏとの間の電圧が２０Ｖであるため
、ＴＦＴ４０１のドレイン−ソース電圧Ｖｄｓは２０Ｖとなり、リーク電流Ｉleak1が流
れる（図４参照）。
一方、ノードｏとノードｐとの間の電圧は０ＶのためＴＦＴ４０２にはリーク電流Ｉle
ak2が流れない。ノードｏの電圧は徐々にノードｍの電圧に漸近していく。ここで、 ノ
ードｏの電圧の変化量をΔＶとすると、ΔＶ＝Ileak1×ΔT（保持時間）/Csc1で表すこと
ができ、例えば、駆動周波数4Hz、Csc1=200fF の時、約２V となる。したがって、最終的
なノードｏの電圧は約２８Ｖとなる。このようにノードｏとノードｐとの間の電圧を小さ
くして、ＴＦＴ４０２によるリーク電流Ｉleak2を抑制することができる。この結果、駆
動周波数を低くすることができ、低消費電力化が可能となる。
次に、図７乃至図９を参照して、本実施形態に用いられる画素回路４００Ａの駆動周波
数、補助容量Ｃｓ及び保持容量Ｃｈの容量値の比、並びにリーク電流の関係について説明
する。
数、補助容量Ｃｓ及び保持容量Ｃｈの容量値の比、並びにリーク電流の関係について説明
する。
図７及び図８は、駆動周波数を変動させた場合のノードｐにおける電位変動ΔＶｐの大
きさを表している。電位変動ΔＶｐの大きさは、ＴＦＴ４０１のソース・ドレイン間及び
ＴＦＴ４０２のソース・ドレイン間で生じるリーク電流による電位変動ΔＶｔ及び液晶素
子４１０の画素電極４１１と対向電極４１２との間に生じるリーク電流による電位変動Δ
Ｖｃの合計である。ΔＶｔ及びΔＶｃは、補助容量Ｃｓ及び保持容量Ｃｈの容量値によっ
ても変動するが、図７及び図８においてはその比が１：１に固定されている。図７の表を
グラフにしたのが図８である。図７及び図８が示す通り、ΔＶｔ及びΔＶｃ並びにそれら
の和であるΔＶｐは、駆動周波数が低下するに従い上昇する。例えば、駆動周波数が１Ｈ
ｚの場合はΔＶｔ＝０．０１、ΔＶｃ＝０．０４、ΔＶｐ＝０．０５であるところ、駆動
周波数が０．２Ｈｚに低下すると、ΔＶｔ＝０．１１、ΔＶｃ＝０．１９、ΔＶｐ＝０．
３０と、それぞれ電位変動が大きくなる。
きさを表している。電位変動ΔＶｐの大きさは、ＴＦＴ４０１のソース・ドレイン間及び
ＴＦＴ４０２のソース・ドレイン間で生じるリーク電流による電位変動ΔＶｔ及び液晶素
子４１０の画素電極４１１と対向電極４１２との間に生じるリーク電流による電位変動Δ
Ｖｃの合計である。ΔＶｔ及びΔＶｃは、補助容量Ｃｓ及び保持容量Ｃｈの容量値によっ
ても変動するが、図７及び図８においてはその比が１：１に固定されている。図７の表を
グラフにしたのが図８である。図７及び図８が示す通り、ΔＶｔ及びΔＶｃ並びにそれら
の和であるΔＶｐは、駆動周波数が低下するに従い上昇する。例えば、駆動周波数が１Ｈ
ｚの場合はΔＶｔ＝０．０１、ΔＶｃ＝０．０４、ΔＶｐ＝０．０５であるところ、駆動
周波数が０．２Ｈｚに低下すると、ΔＶｔ＝０．１１、ΔＶｃ＝０．１９、ΔＶｐ＝０．
３０と、それぞれ電位変動が大きくなる。
図９は、駆動周波数を０．２Ｈｚに固定したときに、補助容量Ｃｓ及び保持容量Ｃｈの
比を変動させた場合のノードｐにおける電位変動ΔＶｐの大きさを表している。補助容量
Ｃｓ及び保持容量Ｃｈの合計値は、補助容量Ｃｓ及び保持容量Ｃｈの比を変化させても一
定である（この合計値を以下Ｓと称する）。図７及び図８と同様、ノードｐにおける電位
変動ΔＶｐの大きさは、ΔＶｔ及びΔＶｃの合計である。
図９に示される通り、補助容量Ｃｓ及び保持容量Ｃｈの比を１：１から１：２に変動さ
せると、すなわち、補助容量Ｃｓの値を小さくし保持容量Ｃｈを値を大きくすると、ＴＦ
Ｔ４０１及びＴＦＴ４０２によるリーク電流による電位変動ΔＶｔは０．１１から０．１
２に上昇する一方、液晶素子４１０によるリーク電流による電位変動ΔＶｃは０．１９か
ら０．１４に低下し、結果としてこれらの合計値であるΔＶｐは０．３０から０．２６へ
と低下する。
比を変動させた場合のノードｐにおける電位変動ΔＶｐの大きさを表している。補助容量
Ｃｓ及び保持容量Ｃｈの合計値は、補助容量Ｃｓ及び保持容量Ｃｈの比を変化させても一
定である（この合計値を以下Ｓと称する）。図７及び図８と同様、ノードｐにおける電位
変動ΔＶｐの大きさは、ΔＶｔ及びΔＶｃの合計である。
図９に示される通り、補助容量Ｃｓ及び保持容量Ｃｈの比を１：１から１：２に変動さ
せると、すなわち、補助容量Ｃｓの値を小さくし保持容量Ｃｈを値を大きくすると、ＴＦ
Ｔ４０１及びＴＦＴ４０２によるリーク電流による電位変動ΔＶｔは０．１１から０．１
２に上昇する一方、液晶素子４１０によるリーク電流による電位変動ΔＶｃは０．１９か
ら０．１４に低下し、結果としてこれらの合計値であるΔＶｐは０．３０から０．２６へ
と低下する。
前述の通り、補助容量Ｃｓ及び保持容量Ｃｈの合計値Ｓは一定であるから、補助容量Ｃ
ｓの容量値を上昇させると保持容量Ｃｈの容量値が低下するし、保持容量Ｃｈの容量値を
上昇させると補助容量Ｃｓの容量値が低下する。すなわち、保持容量Ｃｈの容量値と補助
容量Ｃｓの容量値はトレードオフの関係にある。
また、図９が示す通り、補助容量Ｃｓの容量値を上昇させると、これに接続されるＴＦ
Ｔ４０１及びＴＦＴ４０２によるリーク電流が低減されてΔＶｔが低下し、保持容量Ｃｈ
の容量値を上昇させると、これに接続される液晶素子４１０によるリーク電流が低減され
てΔＶｃが低下する。すなわち、ΔＶｔはＣｓの容量値に相反して変化し、ΔＶｃはＣｈ
の容量値に相反して変化する。ΔＶｔの変化率とΔＶｃの変化率は同じではないから、Ｃ
ｓの容量値とＣｈの容量値との均衡を取ることで、ノードｐにおける電位変動ΔＶｐ（＝
ΔＶｔ＋ΔＶｃ）を最小にすることができる。
ｓの容量値を上昇させると保持容量Ｃｈの容量値が低下するし、保持容量Ｃｈの容量値を
上昇させると補助容量Ｃｓの容量値が低下する。すなわち、保持容量Ｃｈの容量値と補助
容量Ｃｓの容量値はトレードオフの関係にある。
また、図９が示す通り、補助容量Ｃｓの容量値を上昇させると、これに接続されるＴＦ
Ｔ４０１及びＴＦＴ４０２によるリーク電流が低減されてΔＶｔが低下し、保持容量Ｃｈ
の容量値を上昇させると、これに接続される液晶素子４１０によるリーク電流が低減され
てΔＶｃが低下する。すなわち、ΔＶｔはＣｓの容量値に相反して変化し、ΔＶｃはＣｈ
の容量値に相反して変化する。ΔＶｔの変化率とΔＶｃの変化率は同じではないから、Ｃ
ｓの容量値とＣｈの容量値との均衡を取ることで、ノードｐにおける電位変動ΔＶｐ（＝
ΔＶｔ＋ΔＶｃ）を最小にすることができる。
以上の通り、ある一定の駆動周波数において、補助容量Ｃｓ及び保持容量Ｃｈの比を変
動させることで、回路全体としての容量値は一定であるにも拘わらず、リーク電流の発生
による電位変化を制御することができる。すなわち、ある一定の駆動周波数において、補
助容量Ｃｓ及び保持容量Ｃｈの容量値の比を変動させて、ＴＦＴによるリーク電流量と液
晶素子によるリーク電流量の均衡を図ることにより、液晶素子に印加される電位に影響す
る電位変動ΔＶｐを制御でき、例えば、電位変動ΔＶｐを最小に抑えることができる。
動させることで、回路全体としての容量値は一定であるにも拘わらず、リーク電流の発生
による電位変化を制御することができる。すなわち、ある一定の駆動周波数において、補
助容量Ｃｓ及び保持容量Ｃｈの容量値の比を変動させて、ＴＦＴによるリーク電流量と液
晶素子によるリーク電流量の均衡を図ることにより、液晶素子に印加される電位に影響す
る電位変動ΔＶｐを制御でき、例えば、電位変動ΔＶｐを最小に抑えることができる。
次に、本実施形態に用いられる補助容量の構造について説明する。
一般的に、ディスプレイに用いられる画素回路は集積化が必要なため、画素回路に用い
ることのできる面積は限られている。したがって、上述した補助容量Ｃｓ及び保持容量Ｃ
ｈの比を変動させるために、画素回路に含まれる補助容量の面積を大きくして容量値を変
えることは困難である。そのため、補助容量の面積を抑えつつ容量の値を大きくすること
が必要である。
一般的に、ディスプレイに用いられる画素回路は集積化が必要なため、画素回路に用い
ることのできる面積は限られている。したがって、上述した補助容量Ｃｓ及び保持容量Ｃ
ｈの比を変動させるために、画素回路に含まれる補助容量の面積を大きくして容量値を変
えることは困難である。そのため、補助容量の面積を抑えつつ容量の値を大きくすること
が必要である。
図１０は、本実施形態に用いられる補助容量Ｃｓの横断面図である。基板５００上には
、基板５００に近い順に、ソース配線金属層５１０、絶縁体層５２０（誘電体）、ゲート
配線金属層５３０、絶縁体層５４０（誘電体）、ソース配線金属層５５０が積層されてい
る。ソース配線金属層５１０及びソース配線金属層５５０は短絡され、図２のノードｑへ
接続される。ゲート配線金属層５３０は、図２のノードｏへ接続される。
すなわち、通常であれば、補助容量はソース配線金属層、絶縁体層、及びゲート配線金
属層の各１層から構成されるが、本実施形態に用いられる補助容量は、単位面積当たりの
容量を増大させるために、ゲート配線金属層５３０を挟んだ両側に、それぞれ絶縁体層５
２０及び５４０並びにソース配線金属層５１０及び５５０を設けた積層構造としている。
このように構成することで、単位面積当たりの容量を約２倍にすることができる。
、基板５００に近い順に、ソース配線金属層５１０、絶縁体層５２０（誘電体）、ゲート
配線金属層５３０、絶縁体層５４０（誘電体）、ソース配線金属層５５０が積層されてい
る。ソース配線金属層５１０及びソース配線金属層５５０は短絡され、図２のノードｑへ
接続される。ゲート配線金属層５３０は、図２のノードｏへ接続される。
すなわち、通常であれば、補助容量はソース配線金属層、絶縁体層、及びゲート配線金
属層の各１層から構成されるが、本実施形態に用いられる補助容量は、単位面積当たりの
容量を増大させるために、ゲート配線金属層５３０を挟んだ両側に、それぞれ絶縁体層５
２０及び５４０並びにソース配線金属層５１０及び５５０を設けた積層構造としている。
このように構成することで、単位面積当たりの容量を約２倍にすることができる。
このような補助容量を用いることで、画素回路の大きさを増大させることなく、補助容
量の容量値を変動させることができ、保持容量Ｃｈの容量値と補助容量Ｃｓの容量値との
比を変動させることが可能となる。
量の容量値を変動させることができ、保持容量Ｃｈの容量値と補助容量Ｃｓの容量値との
比を変動させることが可能となる。
＜２．変形例＞
上述した実施形態では、２個のＴＦＴを用いた画素回路４００Ａについて説明したが、
本発明はこれに限定されるものではなく、３個以上のＴＦＴを用いた画素回路にも適用可
能である。
図１１は、本発明の実施形態の変形例に係る画素回路４００Ｂの回路図である。画素回
路４００Ｂは、表示領域Ａのｉ（ｉは１≦ｉ≦ｍを満たす自然数）行目のｊ（ｊは１≦ｊ
≦ｎを満たす自然数）列目に設けられている。画素回路４００Ａには、データ線１０３か
らデータ信号Ｘｊが、走査線１０２から走査信号Ｙｉがそれぞれ供給される。画素回路４
００Ａは、３個のＴＦＴ４０１、４０２、４０３と、２個の補助容量Ｃｓ３、Ｃｓ４と、
保持容量Ｃｈと、液晶素子４１０とを備える。ＴＦＴ４０１のソース電極はデータ線１０
３に接続される。ＴＦＴ４０１のドレイン電極はＴＦＴ４０２のソース電極及び補助容量
Ｃｓ３に接続される。ＴＦＴ４０２のドレイン電極はＴＦＴ４０３のソース電極及び補助
容量Ｃｓ４に接続される。ＴＦＴ４０３のドレイン電極は液晶素子４１０及び保持容量Ｃ
ｈに接続される。ＴＦＴ４０１、４０２、及び４０３のゲート電極は走査線１０２に接続
される。
上述した実施形態では、２個のＴＦＴを用いた画素回路４００Ａについて説明したが、
本発明はこれに限定されるものではなく、３個以上のＴＦＴを用いた画素回路にも適用可
能である。
図１１は、本発明の実施形態の変形例に係る画素回路４００Ｂの回路図である。画素回
路４００Ｂは、表示領域Ａのｉ（ｉは１≦ｉ≦ｍを満たす自然数）行目のｊ（ｊは１≦ｊ
≦ｎを満たす自然数）列目に設けられている。画素回路４００Ａには、データ線１０３か
らデータ信号Ｘｊが、走査線１０２から走査信号Ｙｉがそれぞれ供給される。画素回路４
００Ａは、３個のＴＦＴ４０１、４０２、４０３と、２個の補助容量Ｃｓ３、Ｃｓ４と、
保持容量Ｃｈと、液晶素子４１０とを備える。ＴＦＴ４０１のソース電極はデータ線１０
３に接続される。ＴＦＴ４０１のドレイン電極はＴＦＴ４０２のソース電極及び補助容量
Ｃｓ３に接続される。ＴＦＴ４０２のドレイン電極はＴＦＴ４０３のソース電極及び補助
容量Ｃｓ４に接続される。ＴＦＴ４０３のドレイン電極は液晶素子４１０及び保持容量Ｃ
ｈに接続される。ＴＦＴ４０１、４０２、及び４０３のゲート電極は走査線１０２に接続
される。
補助容量Ｃｓ３の一端はＴＦＴ４０１のドレイン電極及びＴＦＴ４０２のソース電極に
接続される一方、その他端は図示しない対向電極に接続される。補助容量Ｃｓ４の一端は
ＴＦＴ４０２のドレイン電極及びＴＦＴ４０３のソース電極に接続される一方、その他端
は図示しない対向電極に接続される。液晶素子４１０及び保持容量Ｃｈの一端はそれぞれ
ＴＦＴ４０３のドレイン電極に接続される一方、液晶素子４１０の対向電極４１２及び保
持容量Ｃｈの他端は図示しない対向電極にそれぞれ接続される。対向電極からは共通電位
Ｖｃｏｍが供給される。
接続される一方、その他端は図示しない対向電極に接続される。補助容量Ｃｓ４の一端は
ＴＦＴ４０２のドレイン電極及びＴＦＴ４０３のソース電極に接続される一方、その他端
は図示しない対向電極に接続される。液晶素子４１０及び保持容量Ｃｈの一端はそれぞれ
ＴＦＴ４０３のドレイン電極に接続される一方、液晶素子４１０の対向電極４１２及び保
持容量Ｃｈの他端は図示しない対向電極にそれぞれ接続される。対向電極からは共通電位
Ｖｃｏｍが供給される。
図１１の３分割の画素回路４００Ｂの動作は、上述した図２の２分割の画素回路４００
Ａの動作に準じる。補助容量が図２の２分割の画素回路４００Ａよりも１つ多いため、リ
ーク電流の発生をより抑えることができる。
Ａの動作に準じる。補助容量が図２の２分割の画素回路４００Ａよりも１つ多いため、リ
ーク電流の発生をより抑えることができる。
図１２は、３型ＶＧＡ（Video Graphics Array）ディスプレイにおける、従来の分割し
ない画素回路、図２に示すような２分割の画素回路、及び図１１に示すような３分割の画
素回路の駆動可能周波数の対比を示す図である。ここで、各画素回路に含まれる合計の容
量値は一定である。
前述の通り、駆動周波数が低くなると、画素回路への電圧の書込み間隔が長くなる。液
晶容量に蓄積された電荷はリーク電流により時間と共に減少し、画素の電位が低下するの
で、書込み間隔が大きくなるとディスプレイの画質が低下してしまう。すなわち、一定の
ディスプレイの画質を保つために必要な駆動周波数は、画素回路にリーク電流が発生しや
すいほど高くなる。分割なしの画素回路においてはリーク電流が発生しやすいため、駆動
可能周波数は３０Ｈｚという高い値である。２分割の画素回路では、分割なしの画素回路
よりもリーク電流が抑えられるため、より低い４Ｈｚで駆動可能である。そして、３分割
の画素回路では、２分割の画素回路よりも更にリーク電流が抑えられるため、更に低い３
Ｈｚで駆動可能である。このようにして、画素回路全体の容量値が一定でも、画素回路の
分割数を増やすことで駆動可能周波数を低く抑えることができ、ひいては消費電力を低減
することが可能である。
ない画素回路、図２に示すような２分割の画素回路、及び図１１に示すような３分割の画
素回路の駆動可能周波数の対比を示す図である。ここで、各画素回路に含まれる合計の容
量値は一定である。
前述の通り、駆動周波数が低くなると、画素回路への電圧の書込み間隔が長くなる。液
晶容量に蓄積された電荷はリーク電流により時間と共に減少し、画素の電位が低下するの
で、書込み間隔が大きくなるとディスプレイの画質が低下してしまう。すなわち、一定の
ディスプレイの画質を保つために必要な駆動周波数は、画素回路にリーク電流が発生しや
すいほど高くなる。分割なしの画素回路においてはリーク電流が発生しやすいため、駆動
可能周波数は３０Ｈｚという高い値である。２分割の画素回路では、分割なしの画素回路
よりもリーク電流が抑えられるため、より低い４Ｈｚで駆動可能である。そして、３分割
の画素回路では、２分割の画素回路よりも更にリーク電流が抑えられるため、更に低い３
Ｈｚで駆動可能である。このようにして、画素回路全体の容量値が一定でも、画素回路の
分割数を増やすことで駆動可能周波数を低く抑えることができ、ひいては消費電力を低減
することが可能である。
＜３．応用例＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器について説明する。
図１３に、電気光学装置１を適用したモバイル型のパーソナルコンピュータの構成を示す
。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１と本体部２
０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が
設けられている。
次に、上述した実施形態に係る電気光学装置１を適用した電子機器について説明する。
図１３に、電気光学装置１を適用したモバイル型のパーソナルコンピュータの構成を示す
。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１と本体部２
０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が
設けられている。
図１４に、電気光学装置１を適用した携帯電話機の構成を示す。携帯電話機３０００は
、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとして
の電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光
学装置１に表示される画面がスクロールされる。
、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとして
の電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光
学装置１に表示される画面がスクロールされる。
図１５に、電気光学装置１を適用した情報携帯端末（ＰＤＡ：Personal Digital Assis
tants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源ス
イッチ４００２、並びに表示ユニットとしての電気光学装置１を備える。電源スイッチ４
００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１に表
示される。
tants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源ス
イッチ４００２、並びに表示ユニットとしての電気光学装置１を備える。電源スイッチ４
００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１に表
示される。
なお、電気光学装置１が適用される電子機器としては、図１３〜１５に示すものの他、
デジタルスチルカメラ、デジタル式写真立て、電子ペーパー、液晶テレビ、ビューファイ
ンダ型、モニタ直視型のビデオテープレコーダ、モニタ直視型のデジタルビデオカメラ、
カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステー
ション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そし
て、これらの各種電子機器の表示部として、前述した電気光学装置１が適用可能である。
デジタルスチルカメラ、デジタル式写真立て、電子ペーパー、液晶テレビ、ビューファイ
ンダ型、モニタ直視型のビデオテープレコーダ、モニタ直視型のデジタルビデオカメラ、
カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステー
ション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そし
て、これらの各種電子機器の表示部として、前述した電気光学装置１が適用可能である。
１…電気光学装置、１００…走査線駆動回路、２００…データ線駆動回路、４００Ａ、
Ｂ、Ｃ…画素回路、７００…制御回路、Ｃｓ、Ｃｓ３、Ｃｓ４…補助容量、Ｘ１〜Ｘｎ…
データ信号、Ｙ１〜Ｙｍ…走査信号。
Ｂ、Ｃ…画素回路、７００…制御回路、Ｃｓ、Ｃｓ３、Ｃｓ４…補助容量、Ｘ１〜Ｘｎ…
データ信号、Ｙ１〜Ｙｍ…走査信号。
Claims (8)
- 走査線及びデータ線と接続される画素回路であって、
ゲート電極が前記走査線と接続され、ソース電極及びドレイン電極の一方が前記データ線と接続される第１トランジスタと、
ゲート電極が前記走査線と接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタと接続され、ソース電極及びドレイン電極の他方が第１ノードと接続される第２トランジスタと、
前記第１トランジスタと前記第２トランジスタとが接続されるノードに接続される補助容量と、
前記第１ノードに接続された画素電極と、
前記画素電極に対向する対向電極と、
前記画素電極と前記対向電極との間に挟持された液晶と、
前記第１ノードに接続された保持容量とを具備し、
前記第１トランジスタ及び前記第２トランジスタをオフ状態にしたとき、前記第１ノードの電位の変化量が最小となるように、前記補助容量の容量値と前記保持容量の容量値との比を定めた、
ことを特徴とする画素回路。 - 前記補助容量の容量値と前記保持容量の容量値との比は、前記補助容量の容量値の増加に伴い減少する前記第１トランジスタ及び前記第２トランジスタにおけるリーク電流量と、前記保持容量の容量値の増加に伴い減少する前記画素電極と前記対向電極との間に生じるリーク電流量との合計のリーク電流量を最小にすることにより、前記第１ノードの電位の変化量を最小とする、ことを特徴とする請求項１に記載の画素回路。
- 走査線及びデータ線と接続される画素回路であって、
ゲート電極が前記走査線と接続され、ソース電極及びドレイン電極の一方が前記データ線と第１ノードとの間に直列に接続されるＮ（Ｎは３以上の整数）個のトランジスタと、
前記Ｎ個のトランジスタどうしが接続される複数のノードの各々に一方の電極が接続されるＮ−１個の補助容量と、
前記第１ノードに接続された画素電極と、
前記画素電極に対向する対向電極と、
前記画素電極と前記対向電極との間に挟持された液晶と、
前記第１ノードに接続された保持容量とを具備し、
前記Ｎ−１個の補助容量の各容量値と前記保持容量の容量値との比は、前記Ｎ個のトランジスタをオフ状態としたとき、前記第１ノードの電位の変化量が最小となるように、前記補助容量の容量値と前記保持容量の容量値との比を定めた、
ことを特徴とする画素回路。 - 前記補助容量は、画素電極に接続された一方の電極と、誘電体を介して前記一方の電極
の上層側及び下層側に配置された他方の電極を備えることを特徴とする請求項１乃至３のうちいずれか１項に記載の画素回路。 - 前記液晶はメモリ性液晶であることを特徴とする請求項１乃至４のうちいずれか１項に記載の画素回路。
- 前記データ線から画素回路に供給される信号は、２つのレベルのうちいずれか一方のレベルとなる２値信号であることを特徴とする請求項１乃至５のうちいずれか１項に記載の画素回路。
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、前記複数の画素回路を駆動する駆動回路とを備え、
前記複数の画素回路の各々は、請求項１乃至６のうちいずれか１項に記載の画素回路であることを特徴とする液晶装置。 - 請求項７に記載の液晶装置を備えたことを特徴とする電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010039782A JP5391106B2 (ja) | 2010-02-25 | 2010-02-25 | 画素回路、液晶装置及び電子機器 |
| US13/028,559 US20110205481A1 (en) | 2010-02-25 | 2011-02-16 | Pixel circuit, liquid-crystal device, and electronic device |
| CN2011100408445A CN102169668A (zh) | 2010-02-25 | 2011-02-18 | 像素电路、液晶装置及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010039782A JP5391106B2 (ja) | 2010-02-25 | 2010-02-25 | 画素回路、液晶装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011175134A JP2011175134A (ja) | 2011-09-08 |
| JP5391106B2 true JP5391106B2 (ja) | 2014-01-15 |
Family
ID=44476229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010039782A Expired - Fee Related JP5391106B2 (ja) | 2010-02-25 | 2010-02-25 | 画素回路、液晶装置及び電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110205481A1 (ja) |
| JP (1) | JP5391106B2 (ja) |
| CN (1) | CN102169668A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8933915B2 (en) * | 2011-10-26 | 2015-01-13 | Htc Corporation | Integrated circuit for display apparatus and method thereof |
| JP6455063B2 (ja) * | 2014-10-15 | 2019-01-23 | セイコーエプソン株式会社 | ドライバー及び電子機器 |
| JP6421537B2 (ja) | 2014-10-15 | 2018-11-14 | セイコーエプソン株式会社 | ドライバー及び電子機器 |
| JP6439393B2 (ja) | 2014-11-07 | 2018-12-19 | セイコーエプソン株式会社 | ドライバー及び電子機器 |
| JP6439419B2 (ja) | 2014-12-05 | 2018-12-19 | セイコーエプソン株式会社 | ドライバー及び電子機器 |
| CN104503173B (zh) * | 2014-12-24 | 2017-06-13 | 深圳市华星光电技术有限公司 | 具有触控功能的显示面板、显示装置及控制方法 |
| CN105070268B (zh) * | 2015-09-23 | 2017-10-24 | 深圳市华星光电技术有限公司 | 降低内嵌式触摸液晶面板的漏电流的方法及设备 |
| CN105652535B (zh) * | 2016-01-21 | 2018-09-11 | 武汉华星光电技术有限公司 | 一种栅极驱动电路及显示面板 |
| TWI607429B (zh) | 2016-02-01 | 2017-12-01 | 矽創電子股份有限公司 | 用於顯示裝置的驅動方法及相關的驅動裝置 |
| CN106526996B (zh) * | 2016-11-29 | 2019-06-28 | 上海中航光电子有限公司 | 阵列基板、显示面板及显示装置 |
| CN106782400A (zh) * | 2017-01-17 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置及其驱动方法 |
| CN107221300A (zh) * | 2017-07-26 | 2017-09-29 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板、显示装置 |
| JP6711375B2 (ja) * | 2018-07-30 | 2020-06-17 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
| JP7416532B2 (ja) * | 2019-10-01 | 2024-01-17 | シャープ株式会社 | 表示制御装置、表示装置、表示制御装置の制御プログラムおよび制御方法 |
| CN110738974B (zh) * | 2019-10-28 | 2022-05-20 | 京东方科技集团股份有限公司 | 液晶像素电路、其驱动方法、显示面板及显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04251818A (ja) * | 1991-01-29 | 1992-09-08 | Toshiba Corp | 液晶表示装置 |
| JPH0588644A (ja) * | 1991-09-27 | 1993-04-09 | Casio Comput Co Ltd | アクテイブマトリクス液晶表示装置 |
| JP3434352B2 (ja) * | 1994-07-28 | 2003-08-04 | シャープ株式会社 | 表示装置 |
| JP3464944B2 (ja) * | 1999-07-02 | 2003-11-10 | シャープ株式会社 | 薄膜トランジスタ基板、その製造方法および液晶表示装置 |
| TWI301915B (ja) * | 2000-03-17 | 2008-10-11 | Seiko Epson Corp | |
| JP2001281621A (ja) * | 2000-03-31 | 2001-10-10 | Minolta Co Ltd | 液晶表示装置およびその駆動方法 |
| JP2003140188A (ja) * | 2001-11-07 | 2003-05-14 | Hitachi Ltd | 液晶表示装置 |
| JP3510876B2 (ja) * | 2002-01-22 | 2004-03-29 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
| JP5366458B2 (ja) * | 2007-07-11 | 2013-12-11 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置及びそれを用いた電子機器 |
-
2010
- 2010-02-25 JP JP2010039782A patent/JP5391106B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-16 US US13/028,559 patent/US20110205481A1/en not_active Abandoned
- 2011-02-18 CN CN2011100408445A patent/CN102169668A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN102169668A (zh) | 2011-08-31 |
| US20110205481A1 (en) | 2011-08-25 |
| JP2011175134A (ja) | 2011-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5391106B2 (ja) | 画素回路、液晶装置及び電子機器 | |
| US8456400B2 (en) | Liquid crystal device and electronic apparatus | |
| KR100889417B1 (ko) | 구동 회로, 액정 장치, 전자기기, 및 액정 장치의 구동방법 | |
| US8730226B2 (en) | Thin-film transistor liquid-crystal display with variable frame frequency | |
| US8487967B2 (en) | Active matrix display devices and electronic devices having the same | |
| KR100755599B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자기기 | |
| US20070146276A1 (en) | Active matrix liquid crystal display and driving method thereof | |
| JP2007058158A (ja) | 電気光学装置、電気光学装置の駆動方法、および電子機器 | |
| US20080316162A1 (en) | Liquid crystal display and driving method thereof | |
| US20070229431A1 (en) | Display panel and method of driving display panel using inversion driving method | |
| US20060125813A1 (en) | Active matrix liquid crystal display with black-inserting circuit | |
| KR101751352B1 (ko) | 표시 패널 구동 방법 및 이를 수행하는 표시 장치 | |
| US9007291B2 (en) | Active level shift driver circuit and liquid crystal display apparatus including the same | |
| US20120062535A1 (en) | Driving method of electro-optical device, electro-optical device, and electronic apparatus | |
| JP5462023B2 (ja) | 電気光学装置及び電気光学装置の駆動方法、並びに電子機器 | |
| US8736591B2 (en) | Display device using pixel memory circuit to reduce flicker with reduced power consumption | |
| JP2008015401A (ja) | 電気光学装置、電気光学装置の駆動方法、および電子機器 | |
| JP2011013420A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP4333189B2 (ja) | 電気光学装置及びその駆動方法、並びに電子機器 | |
| JP2007328085A (ja) | 液晶装置および電子機器 | |
| JP4810910B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP4591258B2 (ja) | 電気光学装置、および電子機器 | |
| JP2010026412A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP2002287684A (ja) | 電気光学装置の駆動方法、電気光学装置、電気光学装置の駆動回路および電子機器 | |
| JP2009162982A (ja) | 電気光学装置、駆動回路、駆動方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130111 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130823 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |