JP5381823B2 - 画素駆動装置、発光装置、電子機器及び発光装置の駆動制御方法 - Google Patents

Description

本発明は、画素駆動装置、発光装置、電子機器及び発光装置の駆動制御方法に関するものである。

有機ＥＬ素子は、電場を加えることによって発光する蛍光性の有機化合物によって形成されたものであり、これを用いた有機発光ダイオード（Organic Light Emitting Diode：以下、有機ＥＬと記す）素子を各画素に有してなる表示パネルを備えた発光装置は次世代ディスプレイデバイスとして注目されている。

有機ＥＬ素子は、有機化合物に注入された電子と正孔との再結合によって生じた励起子によって発光する現象を利用して発光する電流制御型の発光素子（表示素子）である。有機ＥＬ素子は、アノードとカソードとを有し、アノードに供給された電流がカソードへと流れ、供給された電流の電流値に対応する輝度で発光する。

かかる有機ＥＬ素子を用いた発光装置では、画素毎に画素駆動回路が備えられ、画素駆動回路は、有機ＥＬ素子に電流を供給する駆動トランジスタ（ｎチャンネル型のＦＥＴ）と、この駆動トランジスタのゲート−ソース間に接続されたキャパシタと、を備える。

そして、発光装置では、各画素のキャパシタに電圧を書き込み（印加して）、キャパシタは、この電圧を駆動トランジスタのゲート電圧として保持する。

このキャパシタに電圧を書き込む方式としては、電流書込み方式がある。電流書き込み方式は、画素毎の階調データに対応する電流値の階調電流を供給する電流生成回路がアノードライン毎に設けられ、電流生成回路から階調電流を供給して、駆動トランジスタのドレイン−ソース間に電流を流して、キャパシタに電圧を書き込む方式である。

しかし、この電流書き込み方式では、各電流生成回路の特性にバラツキがあり、各電流生成回路において階調データの階調値に対する階調電流の電流値にバラツキがあると、このバラツキが、そのまま、輝度ムラとなり、画像品位を低下させてしまう。

このような問題を解決するため、表示データに対応する階調電流を生成する電流生成回路とアノードラインとをフレーム期間毎に切り替えて接続するようにした発光装置がある（例えば、特許文献１参照）。

説明を簡単にするため、例えば、画素回路を４行×４列として、各列のアノードラインに接続する電流生成回路をＡ１，Ｂ１，・・・，Ａ４，Ｂ４とした場合、このような発光装置では、図２５（ａ），（ｂ）に示すようにフレーム期間毎に電流生成回路Ａ１とＢ１，・・・，Ａ４とＢ４とが切り替わる。

特開２００３−２５５８８０号公報（第５頁、図１）

しかし、このように電流生成回路Ａ１とＢ１，・・・，Ａ４とＢ４とをフレーム期間毎に切り替えても１フレーム単位では、各列の画素に階調電流を供給する電流生成回路は同じである。このために、各電流生成回路の特性にバラツキがある場合には、視覚上、例えば列方向に沿ったいわゆる黒スジ、白スジのような、輝度むらが視認される場合がある。

本発明は、このような従来の問題点に鑑みてなされたもので、階調電流を供給する各電流生成回路の特性にバラツキがあっても、輝度ムラを視認され難くすることが可能な画素駆動装置、発光装置、電子機器及び発光装置の駆動制御方法を提供することを目的とする。

この目的を達成するため、本発明の第１の観点に係る画素駆動装置は、
供給される電流に応じて制御される光学要素を有し、行列配置される複数の画素に、列毎の前記各画素に接続されて設けられた複数のデータラインを介して、駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置であって、
各行に配列された前記各画素を選択期間毎に順次選択する選択回路と、
前記複数のデータラインと同数の複数の接点と、
前記複数の接点の各々に対応して設けられる、各々が前記階調電流を生成する複数の電流生成回路を有する、複数の電流生成回路群と、
前記各接点と、該各接点に対応する前記電流生成回路群の前記複数の電流生成回路の何れかと、の接続を切り替える電流切り替え回路と、
前記各接点と前記各データラインとの接続を切り替えるデータライン切り替え回路と、
を備え、
前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、
前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、
前記複数の電流生成回路群は、第１の電流生成回路群と第２の電流生成回路群とを有し、
前記第１の電流生成回路群及び前記第２の電流生成回路群は、それぞれ、第１の電流生成回路と第２の電流生成回路とを有し、
前記データライン切り替え回路は、前記各フレーム期間において、前記各選択期間における第１の選択期間に、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１の選択期間に続く第２の選択期間に、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続し、
前記電流切り替え回路は、前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第１の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第１の電流生成回路を接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第２の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第２の電流生成回路を接続することを特徴とする。
さらに、第１の観点に係る画素駆動装置において、
基準電流を供給する電流源を有し、
前記各電流生成回路は、前記基準電流が供給され、該基準電流に対応する電圧成分を保持する電圧保持部と、該電圧保持部に保持された電圧成分に基づいて前記階調電流を生成する電流生成部と、を有し、
前記１フレーム期間内に、前記電流源から前記各電流生成回路への前記基準電流の供給を順次切り替えて、前記複数の電流生成回路の各々へ前記基準電流を供給する基準電流切り替え回路を備えていてもよい。

本発明の第２の観点に係る画素駆動装置は、
供給される電流に応じて制御される光学要素を有し、行列配置された複数の画素に、列毎の前記各画素に接続されて設けられた複数のデータラインを介して、駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置であって、
各行に配列された前記各画素を選択期間毎に順次選択する選択回路と、
前記複数のデータラインと同数の複数の接点と、
前記複数の接点の各々に対応して設けられる、前記階調電流を生成する複数の電流生成回路と、
前記階調電流を生成する補助電流生成回路と、
前記補助電流生成回路を前記複数の電流生成回路のうちの１つの特定の電流生成回路と置き換えるとともに、前記各接点と、前記特定の電流生成回路を除く前記複数の電流生成回路及び前記補助電流生成回路と、を接続し、前記特定の電流生成回路を前記複数の電流生成回路の何れかに切り替える電流切り替え回路と、
前記各接点と前記各データラインとの接続を切り替えるデータライン切り替え回路と、
を備え、
前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、
前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、
前記データライン切り替え回路は、前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続し、
前記電流切り替え回路は、前記各フレーム期間において、前記選択期間毎に、前記特定の電流生成回路を、前記複数の電流生成回路における互いに異なる前記電流生成回路に順に切り替えることを特徴とする。
また、第２の観点に係る画素駆動装置において、
基準電流を供給する電流源を有し、
前記各電流生成回路及び前記補助電流生成回路は、前記基準電流が供給され、該基準電流に対応する電圧成分を保持する電圧保持部と、該電圧保持部に保持された電圧成分に基づいて前記階調電流を生成する電流生成部と、を有し、
前記電流切り替え回路は、前記選択回路が前記各行の前記各画素を選択する期間毎に、前記各接点に接続されない１つの前記電流生成回路又は前記補助電流生成回路の何れかの前記電圧保持部へ、前記基準電流を供給するように切り替えてもよい。
また、第２の観点に係る画素駆動装置において、
前記電流切り替え回路は、垂直帰線期間に、前記補助電流生成回路の前記電圧保持部へ、前記基準電流を供給するように切り替えてもよい。

本発明の第３の観点に係る発光装置は、
供給される電流に応じて制御される光学要素を有して行列配置される複数の画素と、列毎の前記各画素に接続されて設けられた複数のデータラインと、を有する発光パネルと、
前記複数のデータラインに駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置と、
を備え、
前記画素駆動装置は、
各行に配列された前記各画素を選択期間毎に順次選択する選択回路と、
前記複数のデータラインと同数の複数の接点と、
前記複数の接点の各々に対応して設けられる、各々が前記階調電流を生成する複数の電流生成回路を有する、複数の電流生成回路群と、
前記各接点と、該各接点に対応する前記電流生成回路群の前記複数の電流生成回路の何れかと、の接続を切り替える電流切り替え回路と、
前記各接点と前記各データラインとの接続を切り替えるデータライン切り替え回路と、
を備え、
前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、
前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、
前記複数の電流生成回路群は、第１の電流生成回路群と第２の電流生成回路群とを有し、
前記第１の電流生成回路群及び前記第２の電流生成回路群は、それぞれ、第１の電流生成回路と第２の電流生成回路とを有し、
前記データライン切り替え回路は、前記各フレーム期間において、前記各選択期間における第１の選択期間に、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１の選択期間に続く第２の選択期間に、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続し、
前記電流切り替え回路は、前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第１の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第１の電流生成回路を接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第２の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第２の電流生成回路を接続することを特徴とする。

本発明の第４の観点に係る発光装置は、
供給される電流に応じて制御される光学要素を有して行列配置される複数の画素と、列毎の前記各画素に接続されて設けられた複数のデータラインと、を有する発光パネルと、
前記複数のデータラインに駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置と、
を備え、
前記画素駆動装置は、
各行に配列された前記各画素を選択期間毎に順次選択する選択回路と、
前記複数のデータラインと同数の複数の接点と、
前記複数の接点の各々に対応して設けられる、前記階調電流を生成する複数の電流生成回路と、
前記階調電流を生成する補助電流生成回路と、
前記補助電流生成回路を前記複数の電流生成回路のうちの１つの特定の電流生成回路と置き換えるとともに、前記各接点と、前記特定の電流生成回路を除く前記複数の電流生成回路及び前記補助電流生成回路と、を接続し、前記特定の電流生成回路を前記複数の電流生成回路の何れかに切り替える電流切り替え回路と、
前記各接点と前記各データラインとの接続を切り替えるデータライン切り替え回路と、
を備え、
前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、
前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、
前記データライン切り替え回路は、前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続し、
前記電流切り替え回路は、前記各フレーム期間において、前記選択期間毎に、前記特定の電流生成回路を、前記複数の電流生成回路における互いに異なる前記電流生成回路に順に切り替えることを特徴とする。
また、第４の観点に係る発光装置において、
前記画素駆動装置は、基準電流を供給する電流源を有し、
前記各電流生成回路は、前記基準電流が供給され、該基準電流に対応する電圧成分を保持する電圧保持部と、該電圧保持部に保持された電圧成分に基づいて前記階調電流を生成する電流生成部と、を有し、
前記電流切り替え回路は、前記選択回路が前記各行の前記各画素を選択する期間毎に、前記各接点に接続されない１つの前記電流生成回路又は前記補助電流生成回路の何れかの前記電圧保持部へ、前記基準電流を供給するように切り替えてもよい。

本発明の第５の観点に係る電子機器は、
第３の観点にかかる発光装置、又は第４の観点にかかる発光装置を備えたことを特徴とする。

本発明の第６の観点に係る発光装置の駆動制御方法は、
供給される電流に応じて制御される光学要素を有して行列配置される複数の画素と、列毎の前記各画素に接続されて設けられた複数のデータラインと、を有する発光パネルを備え、前記複数のデータラインに駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置を有する発光装置の駆動制御方法であって、
前記画素駆動装置は、前記複数のデータラインと同数の複数の接点の各々に対応して設けられる、前記階調電流を生成する複数の電流生成回路を有する複数の電流生成回路群を有し、前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、前記複数の電流生成回路群は、第１の電流生成回路群と第２の電流生成回路群とを有し、前記第１の電流生成回路群及び前記第２の電流生成回路群は、それぞれ、第１の電流生成回路と第２の電流生成回路とを有し、
前記各フレーム期間において、前記発光パネルの各行の前記各画素を選択する各選択期間における第１の選択期間に、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１の選択期間に続く第２の選択期間に、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続するように、前記各接点と前記各データラインとの接続を切り替えるデータライン切り替えステップと、
前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第１の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第１の電流生成回路を接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第２の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第２の電流生成回路を前記第２の電流生成回路を接続するように、前記各接点と前記各電流生成回路との接続を切り替える電流切り替えステップと、
を含むことを特徴とする。

本発明の第７の観点に係る発光装置の駆動制御方法は、
供給される電流に応じて制御される光学要素を有して行列配置される複数の画素と、列毎の前記各画素に接続されて設けられた複数のデータラインと、を有する発光パネルを備え、前記複数のデータラインに駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置を有する発光装置の駆動制御方法であって、
前記画素駆動装置は、前記複数のデータラインと同数の複数の接点の各々に対応して設けられる、前記階調電流を生成する複数の電流生成回路と、前記階調電流を生成する補助電流生成回路と、を有し、前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、
前記各フレーム期間における前記発光パネルの各行の前記各画素を選択する選択期間毎に、前記補助電流生成回路を前記複数の電流生成回路のうちの一つの特定の電流生成回路と置き換えて、前記各接点に、前記特定の電流生成回路を除く前記複数の電流生成回路及び前記補助電流生成回路とを接続し、前記選択期間毎に、前記特定の電流生成回路を、前記複数の電流生成回路における互いに異なる電流生成回路に順に切り替える電流切り替えステップと、
前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続するように、前記各接点と前記各データラインとの接続を切り替えるデータライン切り替えステップと、
を含むことを特徴とする。

本発明によれば、階調電流を供給する各電流生成回路の特性にバラツキがあっても、輝度ムラを視認され難くすることができる。

本発明に係る発光装置が組み込まれる電子機器（デジタルカメラ）を示す図である。 本発明に係る発光装置が組み込まれる電子機器（コンピュータ）を示す図である。 本発明に係る発光装置が組み込まれる電子機器（携帯電話）を示す図である。 本発明の第１実施形態に係る発光装置の構成を示す図である。 図４に示す画素回路の構成の一例を示す回路図である。 本発明の第１実施形態に係わるデータドライバの構成を示す図である。 電流生成回路の構成の一例を示す回路図である。 図６に示す発光装置の動作を示すタイミングチャートである。 図６に示すデータドライバの動作（１）を示す図である。 図６に示すデータドライバの動作（２）を示す図である。 図６に示すデータドライバの動作（３）を示す図である。 図６に示すデータドライバの動作（４）を示す図である。 第１実施形態における、１フレーム目と２フレーム目における画素と電流生成回路との関係を示す図である。 本発明の第２実施形態に係るデータドライバの構成を示す図である。 図１４に示すデータドライバのスイッチ切り替え回路の構成を示す図である。 本発明の第２実施形態に係わる発光装置の動作を示すタイミングチャートである。 図１４に示すデータドライバの動作（１）を示す図である。 図１４に示すデータドライバの動作（２）を示す図である。 図１４に示すデータドライバの動作（３）を示す図である。 図１４に示すデータドライバの動作（４）を示す図である。 図１４に示すデータドライバの動作（５）を示す図である。 図１４に示すデータドライバの動作（６）を示す図である。 第２実施形態における、１フレーム目と２フレーム目における画素と電流生成回路との関係を示す図である。 電流生成回路の構成の他の回路構成の例を示す図である。 従来の発光装置の画素と電流生成回路との関係を示す図である。

以下、本発明の実施形態に係る画素駆動装置、発光装置、発光装置の駆動制御方法を、図面を参照して説明する。
（第１実施形態）
発光装置１０は、図１に示すようなデジタルカメラ、図２に示すようなコンピュータ、図３に示すような携帯電話等の電子機器に組み込まれる。

デジタルカメラ２００は、図１（ａ）及び（ｂ）に示すように、レンズ部２０１と操作部２０２と表示部２０３とファインダー２０４とを備える。この表示部２０３に発光装置１０が用いられる。

図２に示すコンピュータ２１０は、表示部２１１と操作部２１２とを備え、この表示部２１１に発光装置１０が用いられる。

図３に示す携帯電話２２０は、表示部２２１と、操作部２２２と、受話部２２３と送話部２２４とを備え、この表示部２２１に発光装置１０が用いられる。

このような発光装置１０は、図４に示すように、有機ＥＬパネル１１と、表示信号生成回路１２と、システムコントローラ１３と、ゲート（セレクト）ドライバ１４と、アノード（ソース）駆動回路１５と、データドライバ１６と、によって構成される。

有機ＥＬパネル１１は、複数の画素回路１１[i,j]（ｉ＝１〜ｍ、ｊ＝１〜ｎ、ｍ，ｎ；自然数）を備えたものである。
各画素回路１１[i,j]は、それぞれ、画像の１画素に対応する表示画素であり、行列配置される。各画素回路１１[i,j]は、例えば、図５に示すように、有機ＥＬ素子１１１と、トランジスタＴ１，Ｔ２，Ｔ３と、キャパシタＣｓと、を備えて構成される。ここで、トランジスタＴ１，Ｔ２，Ｔ３と、キャパシタＣｓと、は画素駆動回路ＤＣをなす。

有機ＥＬ素子１１１は、有機化合物に注入された電子と正孔との再結合によって生じた励起子によって発光する現象を利用して発光する電流制御型の発光素子（表示素子）であり、供給された電流の電流値に対応する輝度で発光する。

画素駆動回路ＤＣにおけるトランジスタＴ１，Ｔ２，Ｔ３は、ｎチャンネル型のＦＥＴ（Field Effect Transistor；電界効果トランジスタ）によって構成されたＴＦＴ（Thin Film Transistor）である。

トランジスタＴ３は、電流値を制御しつつ、有機ＥＬ素子１１１に電流を供給する駆動トランジスタである。トランジスタＴ３の電流上流端としてのドレインは、アノードラインＬa[j]に接続され、電流下流端としてのソースは有機ＥＬ素子１１１のアノードに接続される。そして、トランジスタＴ３は、制御電圧としてのゲート電圧Ｖgsに対応する電流値の電流を有機ＥＬ素子１１１に供給する。

トランジスタＴ１は、トランジスタＴ３のゲートとドレイン間を接続又は遮断するためのスイッチトランジスタである。

各画素１１[i,j]のトランジスタＴ１のドレイン（端子）は、アノードラインＬa[j]（トランジスタＴ３のドレイン）に接続され、ソースは、トランジスタＴ３の制御端としてのゲートに接続される。

各画素１１[1,1]〜１１[m,1]のトランジスタＴ１のゲート（端子）は、ゲートラインＬg[1]に接続される。同様に、各画素１１[1,2]〜１１[m,2]のトランジスタＴ１のゲートは、ゲートラインＬg[2]に、・・・、各画素１１[1,n]〜１１[m,n]のトランジスタＴ１のゲートは、ゲートラインＬg[n]に、それぞれ、接続される。

画素１１[1,1]の場合、ゲートドライバ１４からゲートラインＬg[1]にＨ（High；ハイ）レベルの信号が出力されると、トランジスタＴ１はオンする。これにより、トランジスタＴ３はドレインとゲートが接続されるため、トランジスタＴ３はダイオード接続状態となる。

ゲートラインＬg[1]にＬ（Low；ロー）レベルの信号が出力されると、トランジスタＴ１は、オフし、トランジスタＴ２もオフする。それとともに、トランジスタＴ１がオフすると、キャパシタＣｓに充電された電荷は保持される。

トランジスタＴ２は、ゲートドライバ１４によって選択されてオン、オフし、有機ＥＬ素子１１１のアノードとデータラインＬd[1]との接続・遮断を行うためのスイッチトランジスタである。

各画素１１[i,j]のトランジスタＴ２のドレインは、有機ＥＬ素子１１１のアノード（電極）に接続される。

各画素１１[1,1]〜１１[m,1]のトランジスタＴ２のゲートは、ゲートラインＬg[1]に接続される。同様に、各画素１１[1,2]〜１１[m,2]のトランジスタＴ２のゲートは、ゲートラインＬg[2]に、・・・各画素１１[1,n]〜１１[m,n]のトランジスタＴ２のゲートは、ゲートラインＬg[n]に接続される。

また、各画素１１[1,1]〜１１[n,1]のトランジスタＴ２の他端としてのソースは、データラインＬd[1]に接続される。同様に、各画素１１[2,1]〜１１[2,n]のトランジスタＴ２のソースは、データラインＬd[2]に、・・・、各画素１１[m,1]〜１１[m,n]のトランジスタＴ２のソースは、データラインＬd[m]に接続される。

画素１１[1,1]の場合、トランジスタＴ２は、ゲートドライバ１４から、ゲートラインＬg[1]にＨレベルの信号が出力されるとオンして有機ＥＬ素子１１１のアノードとデータラインＬd[1]とを接続する。

また、ゲートラインＬg[1]にＬレベルの信号が出力されると、トランジスタＴ２はオフして有機ＥＬ素子１１１のアノードとデータラインＬd[1]とを遮断する。

キャパシタＣｓは、トランジスタＴ３のゲートＶgsを保持する容量成分であり、その一端は、トランジスタＴ１のソースとトランジスタＴ３のゲートとに接続され、他端はトランジスタＴ３のソースと有機ＥＬ素子１１１のアノードとに接続される。

キャパシタＣｓは、アノードラインＬa[j]からトランジスタＴ２のドレインに向けてドレイン電流が流れるとき、トランジスタＴ３はオン状態となり、対応するトランジスタＴ３のゲート電圧Ｖgsで充電され、その電荷が蓄積される。

トランジスタＴ１及びＴ２がオフすると、キャパシタＣｓは、トランジスタＴ３のゲート電圧Ｖgsを保持する。

図４に戻り、表示信号生成回路１２は、例えば、コンポジット映像信号、コンポーネント映像信号のような映像信号Imageが外部から供給され、供給された映像信号Imageから輝度信号のような表示データｄ[1]〜ｄ[m]、同期信号Ｓyncを取得するものである。表示信号生成回路１２は、取得した同期信号Ｓyncをシステムコントローラ１３に供給し、表示データｄ[1]〜ｄ[m]をデータドライバ１６に供給する。ここで、表示データｄ[1]〜ｄ[m]は、有機ＥＬパネル１１の１行の画素１１[1,j] 〜１１[ｍ,j]に対応するものである。

システムコントローラ１３は、供給された同期信号Ｓyncから、スタートパルスＳｐ1、Ｓｐ2、Ｓｐ3クロック信号ＣＫ1、ＣＫ2、ＣＫ3及びその他の制御信号を生成するものである。

スタートパルスＳｐ1、Ｓｐ2，Ｓｐ3及びクロック信号ＣＫ1、ＣＫ2，ＣＫ3は、ゲートドライバ１４、アノード駆動回路１５、データドライバ１６を動作させるためのパルス信号である。

システムコントローラ１３は、生成したスタートパルスＳｐ1、Ｓｐ2，Ｓｐ3、クロック信号ＣＫ1、ＣＫ2，ＣＫ3及びその他の制御信号を、ゲートドライバ１４、アノード駆動回路１５、データドライバ１６に供給する。

また、システムコントローラ１３は、データドライバ１６に電流選択信号ISEL[1]，ISEL[2]，ISEL[3]，ISEL[4]、各種切り替え制御信号Ｃsw11[[1a]，Ｃsw11[[1b]，・・・，Ｃsw11[[ma]，Ｃsw11[[mb]を供給する。

電流選択信号ISEL[1]，ISEL[2]は、各データラインＬd[1]〜Ｌd[m]毎に設けられた電流生成回路６４[1a]又は６４[1b]を選択するための制御信号である。システムコントローラ１３は、ゲートドライバ１４が、ゲート信号Ｓg[1]〜Ｓg[n]を、それぞれ、ゲートラインＬg[1]〜Ｌg[n]出力する毎に、Ｈレベル又はＬレベルに切り替えてデータドライバ１６に供給する。

電流選択信号ISEL[3]，ISEL[4]は、階調電流Ｉdata[1]又はＩdata[2]，・・・，Ｉdata[m-1]又はＩdata[m]を供給するデータラインＬd[1]〜Ｌd[m]を切り替えるための制御信号である。システムコントローラ１３は、すべての画素１１[1,1]〜１１[m,1]，・・・，１１[1,n]〜１１[m,n]の有機ＥＬ素子の発光を制御する１フレーム期間毎に電流選択信号ISEL[3]，ISEL[4]をＨレベル又はＬレベルに切り替えてデータドライバ１６に供給する。

切り替え制御信号Ｃsw11[1a]，Ｃsw11 [1b]，・・・，Ｃsw11[[ma]，Ｃsw11[mb]は、基準電流を供給する電流生成回路６４[1a]，６４[1b]，・・・，６４[ma]，６４[mb]を切り替えるための制御信号である。システムコントローラ１３は、切り替え制御信号Ｃsw11[1a] ，Ｃsw11 [1b]，・・・，Ｃsw11[ma]，Ｃsw11[mb]を、順次、切り替えてデータドライバ１６に供給する。

ゲートドライバ１４は、画素１１[1,1]〜１１[m,1]，・・・，１１[1,n]〜１１[m,n]を行毎に選択するドライバであり、例えば、シフトレジスタによって構成される。

ゲートドライバ１４は、それぞれ、ゲートラインＬg[j]（ｊ＝１〜ｎ）を介して画素１１[i,j]（ｉ＝１〜ｍ）の各トランジスタＴ１，Ｔ２のゲートに接続される。

アノード駆動回路１５は、それぞれ、アノードラインＬa[j]（ｊ＝１〜ｎ）を介して、各画素１１[i,j]（ｉ＝１〜ｍ，ｊ＝１〜ｎ）のトランジスタＴ３のドレインに接続される。そして、アノード駆動回路１５は、Ｌレベル又はＨレベルのアノード信号Ｓaを出力する。

アノード信号ＳaのＨレベルは、各画素１１[i,j]の有機ＥＬ素子１１１を発光状態とするための電圧レベルであり、例えば、＋１５Ｖに設定される。また、Ｌレベルは、ＧＮＤ（０Ｖ）に設定される。

データドライバ１６は、供給された表示データｄ[1]〜ｄ[m]に対応する階調電流Ｉdata[1]〜Ｉdata[m]を生成し、電流書き込み方式に従って画素１１[i,j]（ｉ＝１〜ｍ，ｊ＝１〜ｎ）の各キャパシタＣｓに印加する（書き込む）ドライバである。

第１実施形態に係わるデータドライバ１６は、図６に示すように、シフトレジスタ６１と、データラッチ部６２と、定電流源６３と、電流生成部６４と、基準電流切り替え回路Sw11と、スイッチ回路Sw21[1]〜Sw21[m]を有する電流切り替え回路６５と、データライン切り替え回路Sw22[1]〜Sw22[m/2]と、を備える。

シフトレジスタ６１は、システムコントローラ１３から供給されるクロック信号ＣＫ2に従って、システムコントローラ１３から供給されるスタート信号Ｓｐ２を、順次、シフトして、シフト信号として出力する回路である。

データラッチ部６２は、ラッチ回路（図中、「Ｌａｔｃｈ」と記す。」６２[1a]，６２[1b]，・・・，６２[ma]，６２[mb]を備えたものである。ラッチ回路６２[1a]，・・・，６２[ma]と、ラッチ回路６２[1b]，・・・，６２[mb]とは、シフトレジスタ６１から出力されるシフト信号に応じて、１行の表示データｄ[1] 〜ｄ[m]を、１フレーム期間毎に交互にラッチ（保持）する回路である。ラッチ回路６２[1a]，・・・，６２[ma]とラッチ回路６２[1b]，・・・，６２[mb]の一方が表示データをラッチしている間は、他方のラッチ回路から前フレーム期間にラッチした表示データを出力するように動作する。

尚、本実施形態１においては、１フレーム期間内の行毎、及び１フレーム期間毎に、データドライバ１６内の各電流生成回路64[1a] ，・・・，64[mb]と有機ＥＬパネル１１の各データラインＬｄ[i]との対応関係を切り替えるように構成されているため、データドライバ１６は、供給される表示データｄ[1]〜ｄ[m]を、使用する電流生成回路６４[1a] ，・・・，６４[mb]に対応するように並べ替える。データドライバ１６は、このために、例えばメモリを備え、このメモリに表示データｄ[1]〜ｄ[m]を一時記憶し、使用する電流生成回路６４[1a] ，・・・，６４[mb]に対応する順序でメモリから読み出すことによって、並べ替えを行う。また、表示信号生成回路１２内で表示データｄ[1]〜ｄ[m]の同様の並べ替えを行い、データドライバ１６に供給するように構成されているものであってもよい。

定電流源６３は、電流生成部６４に基準電流Ｉrefを供給するための回路である。

電流生成部６４は、表示データｄ[1]〜ｄ[m]に対応する階調電流Ｉdata[1]〜Ｉdata[m]を生成するための回路であり、１本のデータラインＬd[i]（ｉ＝１〜ｍ）に対して、それぞれ、２つの電流生成回路６４[1a]，６４[1b]，・・・，６４[ma]，[mb]を備える。

表示データｄ[1]〜ｄ[m]が、例えば、４ビットデータとした場合、電流生成回路６４[1a]は、例えば、図７に示すように、トランジスタＴ１１，Ｔ１２[0]〜Ｔ１２[3]，Ｔ１３[0]〜Ｔ１３[3]，キャパシタＣ１１と、を備えて構成される。

トランジスタＴ１１，Ｔ１２[0]〜Ｔ１２[3]，Ｔ１３[0]〜Ｔ１３[3]は、ｎチャンネル型のＦＥＴによって構成されたＴＦＴであり、Ｔ１１，Ｔ１２[0]〜Ｔ１２[3]によってカレントミラー回路が構成される。

トランジスタＴ１１のドレインは、切り替えスイッチSw[1a]を介して定電流源６３の電流下流端に接続され、ソースには、電圧ＶＥＥ（＜０Ｖ）が印加される。トランジスタＴ１１のドレインとゲートとは接続され、キャパシタＣ１１は、トランジスタＴ１１のゲートとソースとの間に接続される。

トランジスタＴ１３[0]〜Ｔ１３[3]は、表示データｄ[1]の各ビットbit[0]〜bit[3]のビット値に基づいてオン、オフするスイッチトランジスタであり、それぞれのゲートには、表示データｄ[1]の各ビットbit[0]〜bit[3]のビット値が供給される。

トランジスタＴ１２[0]〜Ｔ１２[3]の各ドレインは、電流切り替え回路６５のスイッチ回路Sw21[1]の切り替えスイッチSw21[1a]の電流下流端に接続される。

トランジスタＴ１２[0]〜Ｔ１２[3]は、チャンネル長が等しく、チャンネル幅が１：２：４：８に設定されたトランジスタであり、それぞれのドレインは、トランジスタＴ１２[0]〜Ｔ１２[3]のソースに接続され、ソースには、電圧ＶＥＥが印加される。

このように構成された電流生成回路６４[1a]において、Ｈレベルの切り替え制御信号Ｃsw11[1a]が供給されてスイッチSw11[1a]がオンして閉じたときに、定電流源６３からトランジスタＴ１１のドレイン・ソース間に基準電流Ｉrefが供給される。これにより、キャパシタＣ１１に基準電流Ｉrefに対応する電圧成分が保持される。次いで、表示データｄ[1]が供給されると、各トランジスタＴ１３[0]〜Ｔ１３[3]は、表示データｄ[1]の各ビットbit[0]〜bit[3]のビット値に基づいてオン、オフする。

各トランジスタＴ１３[0]〜Ｔ１３[3]がオンしたとき、トランジスタＴ１３[0]〜Ｔ１３[3]のドレイン−ソース間に流れる電流の電流値は、基準電流Ｉrefの電流値に、トランジスタＴ１２[0]〜Ｔ１２[3]のチャネル幅の、トランジスタＴ１１のチャネル幅に対する比率を掛けた値となる。そして、トランジスタＴ１３[0]〜Ｔ１３[3]のドレイン−ソース間に流れる電流の電流値の比は、トランジスタＴ１２[0]〜Ｔ１２[3]のチャンネル幅の比に対応して、１：２：４：８になる。オンしたトランジスタＴ１３[0]〜Ｔ１３[3]のドレイン−ソース間に流れる電流が合成され、合成された電流が階調電流Ｉdata[1]となる。

このようにして、電流生成回路６４[1a]は、表示データｄ[1]に対応する階調電流Ｉdata[1]を生成し、データラインＬd[1]又はＬd[2]と接続されたとき、生成した階調電流Ｉdata[1]を引き込む。電流生成回路６４[1b]，・・・，６４[ma]，[mb]も同様に構成されている。

図６に示す基準電流切り替え回路Sw11は、切り替えスイッチSw11[1a]，Sw11[1b]，・・・，Sw11[ma]，Sw11[mb]を備える。

切り替えスイッチSw11[1a]，Sw11[1b]，・・・，Sw11[ma]，Sw11[mb]は、それぞれ、定電流源６３と、電流生成回路６４[1a]，６４[1b]，・・・，６４[ma]，６４[mb]と、を接続・遮断するスイッチである。

切り替えスイッチSw11[1a]の電流上流端は、定電流源６３の電流下流端に接続される。切り替えスイッチSw11[1b]，・・・，Sw11[ma]，Sw11[mb]も同様に構成されている。

そして、切り替えスイッチSw11[1a]，Sw11[1b]，・・・，Sw11[ma]，Sw11[mb]は、システムコントローラ１３から供給された切り替え制御信号Ｃsw11[1a]，Ｃsw11[1b]，・・・，Ｃsw11[ma]，Ｃsw11[mb]がＨレベルに切り替わる毎に接続を切り替える。

電流切り替え回路６５のスイッチ回路Sw21[1]〜Sw21[m]は、データラインＬd[i]（ｉ＝１〜ｍ）に対する２つの電流生成回路６４[1a]，６４[1b]，・・・，６４[ma]，[mb]を切り替えるためのものであり、切り替えスイッチSw21[1a]，Sw21[1b]，・・・Sw21[ma]，Sw21[mb]からなる。

切り替えスイッチSw21[1a]，Sw21[1b]，・・・Sw21[ma]，Sw21[mb]は、システムコントローラ１３から供給された電流選択信号ISEL[1]，ISEL[2]の信号レベルに従って開閉（オン、オフ）する。切り替えスイッチSw21[1a]，Sw21[1b]の電流上流端は接点Ｎ1[1]に接続され、切り替えスイッチSw21[2a]，Sw21[2b]の電流上流端は接点Ｎ1[2]に接続される。

データライン切り替え回路Sw22[1]〜Sw22[m/2]は、システムコントローラ１３から供給された電流選択信号ISEL[3]，ISEL[4]の信号レベルに従って、データラインＬd[1]又はＬd[2]と電流生成回路６４[1a]又は６４[1b]，・・・，データラインＬd[m-1]又はＬd[m]と電流生成回路６４[ma]又は６４[mb]とを接続、遮断するための回路である。

データライン切り替え回路Sw22[1]は、切り替えスイッチSw22[11]〜Sw22[14]を備える。切り替えスイッチSw22[11]，Sw22[12]の電流上流端はデータラインＬd[1]に接続され、切り替えスイッチSw22[13]，Sw22[14]の電流上流端はデータラインＬd[2]に接続される。

切り替えスイッチSw22[11]，Sw22[14]の電流下流端は、接点Ｎ1[1]に接続される。切り替えスイッチSw22[12]，Sw22[13]の電流下流端は、接点Ｎ1[2]に接続される。
データライン切り替え回路Sw22[2]〜Sw22[m/2]も同様に構成される。

次に実施形態１に係る発光装置１０の動作を説明する。
発光装置１０は、図８に示すタイミングチャートに従って動作する。
時刻ｔ１〜ｔ２は第１フレーム期間Ｔ１である。第１フレーム期間Ｔ１における時刻ｔ１〜ｔ１０は、基準電流を電流生成回路６４[1a]，６４[1b]〜６４[ma]，６４[mb] に順次供給して、各電流生成回路のキャパシタＣ１１に、基準電流Ｉrefに対応する電圧成分を保持させる保持期間Ｔ１rであり、時刻ｔ１０〜ｔ２は、画素回路１１[i,j]（ｉ＝１〜ｍ，ｊ＝１〜ｎ）に第１フレームの階調電流Ｉdata[j]を供給し、表示データｄ[1]〜ｄ[m]に対応する電圧を各キャパシタＣｓに書き込む書き込み期間Ｔ１wである。

時刻ｔ２〜ｔ３は第２フレーム期間Ｔ２である。第２フレーム期間Ｔ２における時刻ｔ２〜ｔ２０は、基準電流を電流生成回路６４[1a]，６４[1b]〜６４[ma]，６４[mb] に順次供給して、各電流生成回路のキャパシタＣ１１に基準電流Ｉrefに対応する電圧成分を保持させる保持期間Ｔ２rであり、時刻ｔ２０〜ｔ３は、画素回路１１[i,j]に、第２フレームの階調電流Ｉdata[j]を供給し、表示データｄ[1]〜ｄ[m]に対応する電圧を各キャパシタＣｓに書き込む書き込み期間Ｔ２wである。

表示信号生成回路１２は、外部から表示信号生成回路１２に映像信号Imageが供給されると、供給された映像信号Imageから表示データｄ[1]〜ｄ[m]、同期信号Ｓyncを取得する。表示信号生成回路１２は、取得した同期信号Ｓyncをシステムコントローラ１３に供給し、表示データｄ[1]〜ｄ[m]をデータドライバ１６に供給する。

システムコントローラ１３は、時刻ｔ１において、Ｈレベルの電流選択信号ISEL[1]、Ｌレベルの電流選択信号ISEL[2]をデータドライバ１６に供給する。

電流選択信号ISEL[1]がＨレベルになると、電流切り替え回路６５のスイッチ回路Sw21[1]〜Sw21[m]の各切り替えスイッチSw21[1a]，Sw21[2a],・・・，Sw21[ma]が閉じ、データライン切り替え回路Sw22[1]と電流生成回路６４[1a]，６４[2a]、・・・、データライン切り替え回路Sw22[m/2]と電流生成回路６４[(m-1)a]，６４[ma]とが接続される。

電流選択信号ISEL[2]がＬレベルになると、電流切り替え回路６５のスイッチ回路Sw21[1]〜Sw21[m]の各切り替えスイッチSw21[1b]，Sw21[2b],・・・，Sw21[mb]が開き、データライン切り替え回路Sw22[1]と電流生成回路６４[1b]，６４[2b]、・・・、データライン切り替え回路Sw22[m/2]と電流生成回路６４[(m-1)b]，６４[mb]との間が遮断される。

また、システムコントローラ１３は、ゲートドライバ１４、アノード駆動回路１５、データドライバ１６に、スタートパルスＳｐ、クロック信号ＣＫを供給する。ゲートドライバ１４、アノード駆動回路１５、データドライバ１６は、スタートパルスＳｐ、クロック信号ＣＬＫが供給されて動作を開始する。

そして、システムコントローラ１３は、時刻ｔ1において、Ｈレベルの切り替え制御信号Ｃsw11[1a]をデータドライバ１６に供給する。これによりSw11[1a]がオンして閉じ、定電流源６３から電流生成回路６４[1a]のトランジスタＴ１１のドレイン・ソース間に基準電流Ｉrefが供給されて、キャパシタＣ１１に基準電流Ｉrefに対応する電圧成分が保持される。次いで、時刻ｔa1において、システムコントローラ１３はＬレベルの切り替え制御信号Ｃsw11[1a]、Ｈレベルの切り替え制御信号Ｃsw11[1b]をデータドライバ１６に供給する。これによりSw11[1a]がオフして開き、Sw11[1b]がオンして閉じ、定電流源６３から電流生成回路６４[1b]のトランジスタＴ１１のドレイン・ソース間に基準電流Ｉrefが供給されて、キャパシタＣ１１に基準電流Ｉrefに対応する電圧成分が保持される。同様に、時刻ｔa2〜ｔ10において、電流生成回路６４[2a]〜６４[mb]の、各々のキャパシタＣ１１に基準電流Ｉrefに対応する電圧成分が保持される。
次に、時刻ｔ１０において、ゲートドライバ１４がＨレベルのゲート信号Ｓg[1]をゲートラインＬg[1]に出力し、第１行の画素回路１１[1,1]〜[m,1]が選択される。

システムコントローラ１３は、Ｈレベルの電流選択信号ISEL[3]、Ｌレベルの電流選択信号ISEL[4]をデータドライバ１６に供給する。

電流選択信号ISEL[3]，ISEL[4]が、それぞれ、Ｈ，Ｌレベルになると、図９（ａ）に示すように、データライン切り替え回路Sw22[1]の切り替えスイッチSw22[11]，Sw22[13]が閉じ、切り替えスイッチSw22[12]，Sw22[14]が開く。

切り替えスイッチSw22[11]が閉じると、データラインＬd[1]と電流生成回路６４[1a]とが、接点Ｎ1[1]を介して接続され、図中、矢印で示すように、階調電流Ｉdata[1]が、画素回路１１[1,1]からデータラインＬd[1]を介して電流生成回路６４[1a]に流れる。

このため、図９（ｂ）に示すように、第１行、第１列の画素回路１１[1,1]のキャパシタＣｓには、電流生成回路６４[1a]が生成した階調電流Ｉdata[1]に対応する電圧が書き込まれる（印加される）。画素回路１１[1,1]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

切り替えスイッチSw22[13]が閉じると、データラインＬd[2]と電流生成回路６４[2a]とが、接点Ｎ1[2]を介して接続され、図中、矢印で示すように、階調電流Ｉdata[2]が、画素回路１１[2,1]からデータラインＬd[2]を介して電流生成回路６４[2a]に流れる。

このため、図９（ｂ）に示すように、第１行、第２列の画素回路１１[2,1]のキャパシタＣｓには、電流生成回路６４[2a]の階調電流Ｉdata[2]に対応する電圧が書き込まれる（印加される）。画素回路１１[2,1]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

同様に、第１行の画素回路１１[3,1]〜１１[m,1]のキャパシタＣｓは、それぞれ、階調電流Ｉdata[3]〜Ｉdata[m]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

次に、図８に示す時刻ｔ１１において、ゲートドライバ１４がＬレベルのゲート信号Ｓg[1]、Ｈレベルのゲート信号Ｓg[2]を、それぞれ、ゲートラインＬg[1]，Ｌg[2]に出力すると、第２行の画素回路１１[1,2]〜[m,2]が選択される。

システムコントローラ１３は、データドライバ１６に供給する電流選択信号ISEL[3]，ISEL[4]の信号レベルを、それぞれ、Ｌ，Ｈレベルに切り替える。

電流選択信号ISEL[3]，ISEL[4]が、それぞれ、Ｌ，Ｈレベルになると、図１０（ａ）に示すように、データライン切り替え回路Sw22[1]の切り替えスイッチSw22[11]，Sw22[13]が開き、切り替えスイッチSw22[12]，Sw22[14]が閉じる。

切り替えスイッチSw22[11]，Sw22[13]が開くと、データラインＬd[1]と電流生成回路６４[1a]、データラインＬd[2]と電流生成回路６４[2a]との間が遮断される。

切り替えスイッチSw22[12]が閉じると、データラインＬd[2]と電流生成回路６４[2a]とが、接点Ｎ1[2]を介して接続され、図中、矢印で示すように、階調電流Ｉdata[2]が、画素回路１１[1,2]からデータラインＬd[1]を介して電流生成回路６４[2a]に流れる。

このため、図１０（ｂ）に示すように、第２行、第１列の画素回路１１[1,2]のキャパシタＣｓには、電流生成回路６４[2a]が生成した階調電流Ｉdata[2]に対応する電圧が書き込まれる（印加される）。画素回路１１[1,2]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

切り替えスイッチSw22[14]が閉じると、データラインＬd[2]と電流生成回路６４[1a]とが、接点Ｎ1[2]を介して接続され、図中、矢印で示すように、階調電流Ｉdata[1]が、画素回路１１[2,2]からデータラインＬd[2]を介して電流生成回路６４[1a]に流れる。

このため、図１０（ｂ）に示すように、第２行、第２列の画素回路１１[2,2]のキャパシタＣｓには、電流生成回路６４[1a]が生成した階調電流Ｉdata[1]に対応する電圧が書き込まれる（印加される）。画素回路１１[2,2]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

同様に、データラインＬd[1]と電流生成回路６４[2a]、データラインＬd[2]と電流生成回路６４[1a]、・・・、データラインＬd[m]と電流生成回路６４[ma]とが接続される。

そして、第２行の画素回路１１[3,2]〜１１[m,2]のキャパシタＣｓは、それぞれ、階調電流Ｉdata[4]，Ｉdata[3]，・・・，Ｉdata[m]，Ｉdata[m-1]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

このようにして、時刻ｔ１０〜ｔ２では、奇数行の画素回路１１[1,2j-1]〜１１[m,2j-1]（ｊ＝１〜ｎ）の各キャパシタＣｓは、階調電流Ｉdata[1]，Ｉdata[2]，・・・，Ｉdata[m-1]，Ｉdata[m]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

また、偶数行の画素回路１１[1,2j]〜１１[m,2j]の各キャパシタＣｓは、階調電流Ｉdata[2]，Ｉdata[1]，・・・，Ｉdata[m]，Ｉdata[m-1]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

時刻ｔ１０〜ｔ１３においてアノード駆動回路１５は、アノードラインＬa[n/2]〜Ｌa[n]に、それぞれ、Ｈレベルのアノード信号Ｓa[n/2]〜[n]を出力する。

アノード信号Ｓa[n/2]〜[n]の信号レベルがＨレベルになると、画素回路１１[1,n/2]〜１１[m,n/2]，・・・，１１[1,n]〜１１[m,n]のトランジスタＴ３のドレイン−ソース、各有機ＥＬ素子１１１のアノード−カソードを経由してＧＮＤに電流が流れる。

各トランジスタＴ３は、各キャパシタＣｓが保持しているゲート電圧Ｖgsで電流値を制御し、各有機ＥＬ素子１１１は、供給された階調電流の電流値に対応する輝度で発光する。

時刻ｔ１０〜ｔ１３において、画素回路１１[1,1]〜１１[m,1]，・・・，１１[1,n/2-1]〜１１[m,n/2-1]の各キャパシタＣｓに電圧が書き込まれると、時刻ｔ１３〜ｔ２において、アノード駆動回路１５は、アノードラインＬa[1]〜Ｌa[n/2-1]に、それぞれ、Ｈレベルのアノード信号Ｓa[1]〜[n/2-1]を出力する。

画素回路１１[1,1]〜１１[m,1]，・・・，１１[1,n/2-1]〜１１[m,n/2-1]の各トランジスタＴ３は、各キャパシタＣｓが保持しているゲート電圧Ｖgsで電流値を制御し、各有機ＥＬ素子１１１は、供給された階調電流の電流値に対応する輝度で発光する。

次に、図８に示す時刻ｔ２になると、システムコントローラ１３は、データドライバ１６に、Ｌレベルの電流選択信号ISEL[1]、Ｈレベルの電流選択信号ISEL[2]を供給する。

電流選択信号ISEL[1]がＬレベルになると、電流切り替え回路６５のスイッチ回路Sw21[1]〜Sw21[m]の各切り替えスイッチSw21[1a]，Sw21[2a],・・・，Sw21[ma]が開き、データライン切り替え回路Sw22[1]と電流生成回路６４[1a]，６４[2a]、・・・、データライン切り替え回路Sw22[m/2]と電流生成回路６４[(m-1)a]，６４[ma]との間が遮断される。

電流選択信号ISEL[2]がＨレベルになると、電流切り替え回路６５のスイッチ回路Sw21[1]〜Sw21[m]の各切り替えスイッチSw21[1b]，Sw21[2b],・・・，Sw21[mb]が閉じ、データライン切り替え回路Sw22[1]と電流生成回路６４[1b]，６４[2b]、・・・、データライン切り替え回路Sw22[m/2]と電流生成回路６４[(m-1)b]，６４[mb]とが接続される。

そして、システムコントローラ１３は、時刻ｔ2において、Ｈレベルの切り替え制御信号Ｃsw11[1a]をデータドライバ１６に供給する。これによりSw11[1a]がオンして閉じ、定電流源６３から電流生成回路６４[1a]のトランジスタＴ１１のドレイン・ソース間に基準電流Ｉrefが供給されて、キャパシタＣ１１に基準電流Ｉrefに対応する電圧成分が保持される。次いで、時刻ｔb1において、システムコントローラ１３はＬレベルの切り替え制御信号Ｃsw11[1a]、Ｈレベルの切り替え制御信号Ｃsw11[1b]をデータドライバ１６に供給する。これによりSw11[1a]がオフして開き、Sw11[1b]がオンして閉じ、定電流源６３から電流生成回路６４[1b]のトランジスタＴ１１のドレイン・ソース間に基準電流Ｉrefが供給されて、キャパシタＣ１１に基準電流Ｉrefに対応する電圧成分が保持される。同様に、時刻ｔb2〜ｔ20において、電流生成回路６４[2a]〜６４[mb]の、各々のキャパシタＣ１１に基準電流Ｉrefに対応する電圧成分が保持される。
次に、時刻ｔ２０において、ゲートドライバ１４がＨレベルのゲート信号Ｓg[1]をゲートラインＬg[1]に出力し、第１行の画素回路１１[1,1]〜[m,1]が選択される。

システムコントローラ１３は、Ｈレベルの電流選択信号ISEL[3]、Ｌレベルの電流選択信号ISEL[4]をデータドライバ１６に供給する。

電流選択信号ISEL[3]，ISEL[4]が、それぞれ、Ｈ，Ｌレベルになると、図１１（ａ）に示すように、データライン切り替え回路Sw22[1]の切り替えスイッチSw22[11]，Sw22[13]が閉じ、切り替えスイッチSw22[12]，Sw22[14]が開く。

切り替えスイッチSw22[11]が閉じると、データラインＬd[1]と電流生成回路６４[1b]とが、接点Ｎ1[1]を介して接続され、図中、矢印で示すように、階調電流Ｉdata[1]が、画素回路１１[1,1]からデータラインＬd[1]を介して電流生成回路６４[1b]に流れる。

このため、図１１（ｂ）に示すように、第１行、第１列の画素回路１１[1,1]のキャパシタＣｓには、電流生成回路６４[1b]が生成した階調電流Ｉdata[1]に対応する電圧が書き込まれる（印加される）。画素回路１１[1,1]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

切り替えスイッチSw22[13]が閉じると、データラインＬd[2]と電流生成回路６４[2b]とが、接点Ｎ1[2]を介して接続され、図中、矢印で示すように、階調電流Ｉdata[2]が、画素回路１１[2,1]からデータラインＬd[2]を介して電流生成回路６４[2b]に流れる。

このため、図１１（ｂ）に示すように、第１行、第１列の画素回路１１[1,1]のキャパシタＣｓは、電流生成回路６４[2b]が生成した階調電流Ｉdata[2]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

同様に、第１行の画素回路１１[3,1]〜１１[m,1]のキャパシタＣｓは、それぞれ、階調電流Ｉdata[3]〜Ｉdata[m]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

図８に示す時刻ｔ２１において、ゲートドライバ１４がＬレベルのゲート信号Ｓg[1]、Ｈレベルのゲート信号Ｓg[2]を、それぞれ、ゲートラインＬg[1]，Ｌg[2]に出力し、第２行の画素回路１１[1,2]〜[m,2]が選択される。

システムコントローラ１３は、データドライバ１６に供給する電流選択信号ISEL[3]，ISEL[4]の信号レベルを、それぞれ、Ｌ，Ｈレベルに切り替える。

電流選択信号ISEL[3]，ISEL[4]が、それぞれ、Ｌ，Ｈレベルになると、図１２（ａ）に示すように、データライン切り替え回路Sw22[1]の切り替えスイッチSw22[11]，Sw22[13]が開き、切り替えスイッチSw22[12]，Sw22[14]が閉じる。

切り替えスイッチSw22[12]が閉じると、データラインＬd[1]と電流生成回路６４[2b]とが、接点Ｎ1[2]を介して接続され、図中、矢印で示すように、階調電流Ｉdata[2]が、画素回路１１[1,2]からデータラインＬd[1]を介して電流生成回路６４[2b]に流れる。

このため、図１２（ｂ）に示すように、第２行、第１列の画素回路１１[1,2]のキャパシタＣｓは、電流生成回路６４[2b]が生成した階調電流Ｉdata[2]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

切り替えスイッチSw22[14]が閉じると、データラインＬd[2]と電流生成回路６４[1b]とが、接点Ｎ1[1]を介して接続され、図中、矢印で示すように、階調電流Ｉdata[1]が、画素回路１１[2,2]からデータラインＬd[2]を介して電流生成回路６４[1b]に流れる。

このため、図１２（ｂ）に示すように、第２行、第２列の画素回路１１[2,2]のキャパシタＣｓは、電流生成回路６４[1b]が生成した階調電流Ｉdata[1]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

同様に、第２行の画素回路１１[3,2]〜１１[m,2]のキャパシタＣｓは、それぞれ、階調電流Ｉdata[4]，Ｉdata[3]，・・・，Ｉdata[m]，Ｉdata[m-1]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

このようにして、時刻ｔ２０〜ｔ３では、奇数行の画素回路１１[1,2j-1]〜１１[m,2j-1]（ｊ＝１〜ｎ）の各キャパシタＣｓは、階調電流Ｉdata[1]，Ｉdata[2]，・・・，Ｉdata[m-1]，Ｉdata[m]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

また、偶数行の画素回路１１[1,2j]〜１１[m,2j]の各キャパシタＣｓは、階調電流Ｉdata[2]，Ｉdata[1]，・・・，Ｉdata[m]，Ｉdata[m-1]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

図１３は、本実施形態において、各画素回路１１[i,j]（ｉ＝１〜４，ｊ＝１〜４）に階調電流Ｉdata[1]〜Ｉdata[4]を書き込む電流生成回路６４[1b]〜６４[4b]の対応関係を示す。図１３（ａ）は１フレーム目の場合を示し、図１３（ｂ）は、２フレーム目の場合を示す。

１フレーム目の場合、図１３（ａ）に示すように、行毎に、例えば、１列目と２列目に対応する電流生成回路６４[1a]，６４[2a]が交互に切り替わり、３列目と４列目に対応する電流生成回路６４[3a]，６４[4a]が交互に切り替わる。また、図１３（ａ），（ｂ）に示すように、１フレーム、２フレーム間では電流生成回路６４[1a]〜６４[4a]が６４[1b]〜６４[4b]に切り替わる。このため、電流生成回路６４[1a]〜６４[4b]の特性が均一でなくても、輝度ムラを視認され難くすることができる。

なお、図８のタイミングチャートでは、各電流生成回路のキャパシタＣ１１に基準電流Ｉrefに対応する電圧成分を保持させる保持期間を毎フレーム期間内に有する構成としたが、キャパシタＣ１１が保持した電荷を複数フレーム期間に亘って保持できる容量値を有している場合には、この保持期間を複数フレーム期間おきにのみ設ける構成としてもよい。この場合、保持期間を有さないフレーム期間においては、各行の画素回路の選択期間を長くすることが出来る。
以上説明したように、本実施形態によれば、画素回路１１[i,j]（ｉ＝１〜ｍ，ｊ＝１〜ｎ）から階調電流Ｉdata[1]〜Ｉdata[m]を引き込む電流生成回路６４[1a]，６４[1b]，・・・，６４[ma]，６４[mb]を行毎、フレーム期間毎に切り替えるようにした。

従って、電流生成回路６４[1a]，６４[1b]，・・・，６４[ma]，６４[mb]の特性が等しくなくても、輝度ムラが視認されることを抑制することができる。

（第２実施形態）
第２実施形態に係る発光装置の電流生成部は、補助用定電流生成回路を備え、１フレーム期間毎に、データラインに対する電流生成回路と補助用定電流生成回路との接続を切り替えるようにしたものである。

第２実施形態に係るデータドライバ１６は、図１４に示すように、シフトレジスタ６１と、定電流源６３と、電流生成部７０と、データラッチ部８０と、電流切り替え回路９０と、スイッチ切り替え回路９５と、データライン切り替え回路Sw22[1]〜Sw22[m/2]と、を備える。

電流生成部７０は、ｍ個の電流生成回路７１[1]〜７１[m]と、１個の補助用電流生成回路７２と、を備える。電流生成回路７１[1]〜７１[m]はデータラインＬd[1]〜Ｌd[m]の各々に対応して設けられている。補助用電流生成回路７２は、電流生成回路７１[1]〜７１[m]の何れかと置き換えて用いられるものである。

電流生成回路７１[1]〜７１[m]と、補助用電流生成回路７２と、は、それぞれ、例えば図７に示す構成を有するものである。

データラッチ部８０は、ラッチ回路８１[1a]，８１[1b]，・・・，８１[ma]，８１[mb]、８２[a]，８２[b]、セレクタ８３[1]〜８３[m]，８４を備える。

ラッチ回路８１[1a]，・・・，８１[ma]と、８１[1b]，・・・，８１[mb]とは、は、シフトレジスタ６１から出力されるシフト信号に応じて、１行の表示データｄ[1]〜ｄ[m]を、１フレーム期間毎に交互にラッチするための回路である。ラッチ回路８１[1a]，・・・，８１[ma]とラッチ回路８１[1b]，・・・，８１[mb]の一方が表示データをラッチしている間は、他方のラッチ回路から前フレーム期間にラッチした表示データを出力するように動作する。

ラッチ回路８２[a]，８２[b]は、それぞれ、補助用電流生成回路７２用の表示データを、１フレーム期間毎に交互にラッチするための回路である。

尚、データドライバ１６は、表示データｄ[1]〜ｄ[m]を、１フレーム期間毎に、当該フレーム期間に使用する電流生成回路７１[1]〜７１[m]及び補助用電流生成回路７２の順序に対応するように並べ替える。

このため、データドライバ１６は、例えばメモリを備え、このメモリに表示データｄ[1]〜ｄ[m]を一時記憶し、使用する電流生成回路７１[1]〜７１[m] 及び補助用電流生成回路７２の順序に対応させて読み出すことにより、表示データｄ[1]〜ｄ[m]を並べ替える。
尚、例えば表示信号生成回路１２内で上記の表示データｄ[1]〜ｄ[m]の並べ替えを行い、データドライバ１６に供給するように構成されているものであってもよい。

セレクタ８３[1]〜８３[m]は、それぞれ、ラッチ回路８１[1a] ，・・・，８１[ma]、又は、ラッチ回路８１[1b]，・・・，８１[mb]がラッチした表示データｄ[1]〜[m]を選択するための回路である。

セレクタ８４は、それぞれ、ラッチ回路８２[a]又はラッチ回路８２[b]がラッチした表示データｄ[1]〜[m]を選択するための回路である。

電流切り替え回路９０は、図１４に示すように、スイッチ回路Ｓw13と、スイッチ回路Ｓw12[1]，・・・，Sw12[m]を有する。スイッチ回路Ｓw13は、切り替えスイッチSw13[a] ，Sw13[b]を有する。スイッチ回路Ｓw12[1]は、切り替えスイッチSw12[1a] ，Sw12[1b] ，Sw12[1c]を有する。

切り替えスイッチSw13[a]は、制御信号としてシステムコントローラ１３から切り替え制御信号Ｃsw13[a；on]が供給されて、補助用電流生成回路７２と定電流源６３とを接続する切り替えスイッチである。
切り替えスイッチSw13[b]は、制御信号としてシステムコントローラ１３から、切り替え制御信号Ｃsw13[b；on]が供給されて、切り替えスイッチＳw12[1c]，・・・，Sw12[mc]を介して、データラインＬd[1]〜Ｌd[m]と補正用電流生成回路７２とを接続する切り替えスイッチである。

切り替えスイッチSw12[1a]は、制御信号としてシステムコントローラ１３から切り替え制御信号Ｃsw12[a],Ｃsw12[b],Ｃsw14[1]が供給されて、切り替え回路９５[1a]を介して、定電流源６３と電流生成回路７１[1]とを接続、遮断する切り替えスイッチである。

切り替えスイッチSw12[1b]は、制御信号としてシステムコントローラ１３から、切り替え制御信号Ｃsw12[a]，Ｃsw12[b]，Ｃsw14[1]が供給されて、データラインＬd[1]又はＬd[2]と電流生成回路７１[1]とを接続、遮断する切り替えスイッチである。
切り替えスイッチSw12[1c]は、制御信号としてシステムコントローラ１３から、切り替え制御信号Ｃsw12[a]，Ｃsw12[b]，Ｃsw14[1]が供給されて、切り替えスイッチSw13[b]を介して、データラインＬd[1]又はＬd[2]と補正用電流生成回路７２とを接続、遮断する切り替えスイッチである。また、切り替えスイッチSw12[1b]，Sw12[1c]の電流上流端は接点Ｎ2[1]に接続される

電流切り替え回路Sw12[2]，・・・，Sw12[m]も、それぞれ、同様の機能を有する切り替えスイッチSw12[2a]〜Sw12[2c]，・・・，Sw12[ma]〜Sw12[mc]を備える。

スイッチ切り替え回路９５は、切り替え回路９５[1a],９５[1b], ９５[1c] ，・・・，９５[ma] ,９５[mb], ９５[mc]を有する。図１５に示すように、切り替え回路９５[1a]はインバータ回路９７、スイッチSw14[1a], Sw14[1b]を有する。

切り替え回路９５[1a]におけるスイッチSw14[1a]は切り替え制御信号Ｃsw14[1]よってオン、オフ（開閉）が切り替えられ、スイッチ回路Sw12[1]の切り替えスイッチSw12[1a]への切り替え制御信号Ｃsw12[a]の供給を断続する切り替えスイッチであり、スイッチSw14[1b]は、インバータ回路９７を介して切り替え制御信号Ｃsw14[1]の反転信号よってオン、オフ（開閉）が切り替えられ、切り替えスイッチSw12[1a]への切り替え制御信号Ｃsw12[b]の供給を断続する切り替えスイッチである。

切り替え回路９５[1b]におけるスイッチSw14[1c]は切り替え制御信号Ｃsw14[1]よってオン、オフ（開閉）が切り替えられ、スイッチ回路Sw12[1]の切り替えスイッチSw12[1b]への切り替え制御信号Ｃsw12[b]の供給を断続する切り替えスイッチであり、スイッチSw14[1d]は、インバータ回路９７を介して切り替え制御信号Ｃsw14[1]の反転信号よってオン、オフ（開閉）が切り替えられ、切り替えスイッチSw12[1b]への切り替え制御信号Ｃsw12[a]の供給を断続する切り替えスイッチである。

切り替え回路９５[1c]におけるスイッチSw14[1e]は切り替え制御信号Ｃsw14[1]よってオン、オフ（開閉）が切り替えられ、スイッチ回路Sw12[1]の切り替えスイッチSw12[1c]への切り替え制御信号Ｃsw12[a]の供給を断続する切り替えスイッチであり、スイッチSw14[1f]は、インバータ回路９７を介して切り替え制御信号Ｃsw14[1]の反転信号よってオン、オフ（開閉）が切り替えられ、切り替えスイッチSw12[1c]への切り替え制御信号Ｃsw12[b]の供給を断続する切り替えスイッチである。

切り替え回路９５[2a], ９５[2b], ９５[2c]も、同様に、インバータ回路９７と、スイッチSw14[2a],Sw14[2b], Sw14[2c],Sw14[2d], Sw14[2e],Sw14[2f]を有し、切り替え制御信号Ｃsw14[2]よって制御される。切り替え回路９５[3a]，・・・，９５[mc]も、それぞれ同様の構成を有し、切り替え制御信号Ｃsw14[3]，・・・，Ｃsw14[m]よって制御される。

システムコントローラ１３は、切り替え制御信号Ｃsw12[a；on]又はＣsw12[a；off]、Ｃsw12[b；on]又はＣsw12[b；off]、Ｃsw13[a；on]又はＣsw13[a；off]、Ｃsw13[b；on]又はＣsw12[b；off]、Ｃsw14[1；on] 又はＣsw14[1；off]，・・・，Ｃsw14[m；on] 又はＣsw14[m；off]をデータドライバ１６に供給して、スイッチ回路Sw12[1]の切り替えスイッチSw12[1a]〜Sw12[1c]，・・・，スイッチ回路Sw12[m]のSw12[ma]〜Sw12[mc] , スイッチ回路Sw13のSw13[a], Sw13[b], スイッチ切り替え回路９５のSw14[1a]〜Sw14[1f]，・・・，Sw14[ma]〜Sw14[mf]のオン、オフ（開閉）を切り替える。

切り替え制御信号Ｃsw12[a；on],Ｃsw13[a；on],Ｃsw14[1；on]〜Ｃsw14[m；on]は、各切り替えスイッチSw12[1a]〜Sw12[ma],Sw13[a], Sw13[b],Sw14[1a]〜Sw14[mf]をオンする（閉じる）ための信号であり、切り替え制御信号Ｃsw12[a；off],Ｃsw13[a；off],Ｃsw14[1；off]〜Ｃsw14[m；off]は、各切り替えスイッチSw12[1a]〜Sw12[(m/2)a] ,Sw13[a], Sw13[b],Sw14[1a]〜Sw14[mf]をオフする（開く）ための信号である。

データライン切り替え回路Sw22[1]，Sw22[2]〜Sw22[m/2]は上記実施形態１と同様に構成されている。データライン切り替え回路Sw22[1]の切り替えスイッチSw22[11]，Sw22[12]の電流上流端はデータラインＬd[1]に接続され、Sw22[13]，Sw22[14]の電流上流端はデータラインＬd[2]に接続される。切り替えスイッチSw22[11]，Sw22[14]の電流下流端は、接点Ｎ2[1]に接続され、切り替えスイッチSw22[12]，Sw22[13]の電流下流端は、接点Ｎ2[2]に接続される。

システムコントローラ１３は、例えば垂直帰線期間に、切り替え制御信号Ｃsw13[a；on]をデータドライバ１６の電流切り替え回路９０の、スイッチ回路Sw13に供給する。

システムコントローラ１３は、ゲートドライバ１４がゲートラインＬg[1]〜Ｌg[n]に、ゲート信号Ｓg[1]〜Ｓg[n]を出力する毎に、切り替え制御信号Ｃsw12[a]，Ｃsw12[b]を切り替えて、データドライバ１６の電流切り替え回路の、スイッチ回路Sw12[1]〜Sw12[m]に供給する。

また、システムコントローラ１３は、ゲートドライバ１４がゲートラインＬg[1]〜Ｌg[n]に、ゲート信号Ｓg[1]〜Ｓg[n]を出力する毎に、切り替え制御信号Ｃsw14[a]，・・・，Ｃsw4[m]を、スイッチ切り替え回路９５の切り替え回路９５[1a] 〜９５[1c] ，・・・，９５[ma]〜９５[mc]に順次供給する。

システムコントローラ１３は、１フレーム期間毎に電流制御信号ISEL[3]，ISEL[4]の信号レベルを切り替えて、データライン切り替え回路Sw22[1]〜Sw22[m/2]に供給する。

次に第２実施形態に係る発光装置１０の動作を説明する。
第２実施形態に係る発光装置１０は、図１６に示すタイミングチャートに従って、動作する。

この図１６において、時刻ｔ４０〜ｔ４１、ｔ５０〜ｔ５１は、垂直基線期間である。時刻ｔ４１〜ｔ５０は、書き込み期間Ｔ１であり、時刻ｔ５１〜ｔ６０は、書き込み期間Ｔ２である。書き込み期間Ｔ１、Ｔ２は１フレーム期間である。

ゲートドライバ１４は、時刻ｔ４１〜ｔ５０、時刻ｔ５１〜ｔ６０において、ゲート信号Ｓg[1]〜Ｓg[n]を、順次、ゲートラインＬg[1]〜Ｌg[n]に出力し、画素回路１１[1,1]〜１１[m,1]，・・・，１１[1,n]〜１１[m,n]を選択する。

システムコントローラ１３は、図１６に示すように、時刻ｔ４０〜ｔ４１，ｔ５０〜ｔ５１において、Ｌレベルの電流選択信号ISEL[3]，ISEL[4]をデータドライバ１６に供給する。

システムコントローラ１３は、時刻ｔ４１〜ｔ５０において、Ｈレベルの電流選択信号ISEL[3]、Ｌレベルの電流選択信号ISEL[4]をデータドライバ１６に供給し、時刻ｔ５１〜ｔ６０において、Ｌレベルの電流選択信号ISEL[3]、Ｈレベルの電流選択信号ISEL[4]をデータドライバ１６に供給する。

まず、時刻ｔ４０において、電流選択信号ISEL[3]，ISEL[4]がＬレベルになると、図１７に示すように、データライン切り替え回路Sw22[1]の切り替えスイッチSw22[11]〜Sw22[14]が開き、データラインＬd[1]，Ｌd[2]と電流生成回路７１[1]，７１[2]，補助用電流生成回路７２との間が遮断される。

また、システムコントローラ１３は、切り替え制御信号Ｃsw13[a；on]，Ｃsw13[b；off],Ｃsw12[a；off],Ｃsw12[b；off],Ｃsw14[1；off]〜Ｃsw14[m；off]をデータドライバ１６に供給する。

これにより、スイッチ回路Ｓw13の切り替えスイッチSw13[b]、スイッチ回路Ｓw12[1]，・・・，Sw12[m]の切り替えスイッチSw12[1a]〜Sw12[1c]，・・・，Sw12[ma]〜Sw12[mc]は開き、定電流源６３と電流生成回路７１[1] 〜７１[m]との間、及び、補助用電流生成回路７２と電流生成回路７１[1] 〜７１[m]との間が遮断される。

また、切り替えスイッチSw13[a]は、切り替え制御信号Ｃsw13[a；on]が供給されて閉じ、定電流源６３と補助用電流生成回路７２とが接続される。

このため、図中、矢印で示すように、基準電流Ｉrefが定電流源６３から補助用電流生成回路７２に供給される。

次に、図１６に示す、１フレーム目の開始時刻ｔ４１において、ゲートドライバ１４がＨレベルのゲート信号Ｓg[1]をゲートラインＬg[1]に出力すると、第１行の画素回路１１[1,1]〜１１[m,1]が選択される。

システムコントローラ１３が、Ｈレベルの電流選択信号ISEL[3]、Ｌレベルの電流選択信号ISEL[4]をデータドライバ１６に供給すると、図１８（ａ）に示すように、データライン切り替え回路Sw22[1]の切り替えスイッチSw22[11]，Sw22[13]が閉じ、切り替えスイッチSw22[12]，Sw22[14]が開く。

また、システムコントローラ１３は、切り替え制御信号Ｃsw13[a；off]，Ｃsw13[b；on]，Ｃsw12[a；on]，Ｃsw12[b；off]，Ｃsw14[1；on]をデータドライバ１６に供給する。

このため、スイッチ回路Ｓw13の切り替えスイッチSw13[b]，スイッチ回路Ｓw12[1]のSw12[1a]，Sw12[1c]，スイッチ回路Ｓw12[2]，・・・，Sw12[m]の切り替えスイッチSw12[2b]，・・・，Sw12[mb]が閉じ、切り替えスイッチSw13[a]，Sw12[2a]，Sw12[2c]，・・・，Sw12[ma]，Sw12[mc]が開く。

切り替えスイッチSw12[1a]が閉じると、図中、矢印で示すように、定電流源６３から電流生成回路７１[1]に基準電流Ｉrefが流れる。

切り替えスイッチSw22[11]，Sw12[1c]，Sw13[b]が閉じると、データラインＬd[1]から接点Ｎ2[1]を介して補用電流生成回路７２までの経路が形成され、補助用電流生成回路７２は、この経路を介して、画素回路１１[1,1]から階調電流Ｉdata[1]を引き込む。

このため、図１８（ｂ）に示すように、第１行、第１列の画素回路１１[1,1]のキャパシタＣｓには、補助用電流生成回路７２が生成した階調電流Ｉdata[1]に対応する電圧が書き込まれる（印加される）。画素回路１１[1,1]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。すなわち、この場合、電流生成回路７１[1]が補助用電流生成回路７２に置き換えられたことになる。

また、切り替えスイッチSw22[13]，Sw12[2b]が閉じると、データラインＬd[2]から接点Ｎ2[2]を介して電流生成回路７１[2]までの経路が形成され、電流生成回路７１[2]は、画素回路１１[2,1]から、この経路を介して階調電流Ｉdata[2]を引き込む。

このため、図１８（ｂ）に示すように、第１行、第２列の画素回路１１[2,1]のキャパシタＣｓには、電流生成回路７１[2]が生成した階調電流Ｉdata[2]に対応する電圧が書き込まれる（印加される）。画素回路１１[2,1]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。同様に、データラインＬd[3]〜Ｌd[m]から接点Ｎ2[3]〜Ｎ2[m]を介して電流生成回路７１[3]〜７１[m]までの経路が形成され、第３列〜第m列の画素回路１１[3,1]〜１１[m,1]のキャパシタＣｓには、電流生成回路７１[3]〜７１[m]が生成した階調電流Ｉdata[3]〜Ｉdata[m]に対応する電圧が書き込まれる。

次いで、図１６に示す時刻ｔ４２において、ゲートドライバ１４がＨレベルのゲート信号Ｓg[2]をゲートラインＬg[2]に出力すると、第２行の画素回路１１[1,2]〜１１[m,2]が選択される。

システムコントローラ１３は、切り替え制御信号Ｃsw13[a；off]，Ｃsw13[b；on]，Ｃsw12[a；off]，Ｃsw12[b；on]，Ｃsw14[2；on]をデータドライバ１６に供給する。

このため、図１９（ａ）に示すように、スイッチ回路Ｓw13の切り替えスイッチSw13[b]，スイッチ回路Ｓw12[2]の切り替えスイッチSw12[2a]，Sw12[2c]が閉じ、スイッチ回路Ｓw12[1]，Ｓw12[3]・・・，Sw12[m]の切り替えスイッチSw12[1b]，Sw12[3b]，・・・，Sw12[mb]が閉じ、切り替えスイッチSw12[1a]，Sw12[1c]，・・・，Sw12[ma]，Sw12[mc]が開く。

切り替えスイッチSw12[2a]が閉じると、図中、矢印で示すように、定電流源６３から電流生成回路７１[2]に基準電流Ｉrefが流れる。

切り替えスイッチSw12[1b]が閉じると、データラインＬd[1]から接点Ｎ2[1]を介して電流生成回路７１[1]までの経路が形成され、電流生成回路７１[1]は、この経路を介して画素回路１１[1,2]から階調電流Ｉdata[1]を引き込む。

このため、図１９（ｂ）に示すように、第２行、第１列の画素回路１１[1,2]のキャパシタＣｓには、電流生成回路７１[1]が生成した階調電流Ｉdata[1]に対応する電圧が書き込まれる（印加される）。画素回路１１[1,1]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。同様に、データラインＬd[3]〜Ｌd[m]から接点Ｎ2[3]〜Ｎ2[m]を介して電流生成回路７１[3]〜７１[m]までの経路が形成され、第３列〜第m列の画素回路１１[3,1]〜１１[m,1]のキャパシタＣｓには、電流生成回路７１[3]〜７１[m]が生成した階調電流Ｉdata[3]〜Ｉdata[m]に対応する電圧が書き込まれる。

また、切り替えスイッチSw13[b]，Sw12[2c]が閉じると、データラインＬd[2]から接点Ｎ2[2]を介して補助用電流生成回路７２までの経路が形成され、補助用電流生成回路７２は、画素回路１１[2,2]から、この経路を介して階調電流Ｉdata[2]を引き込む。

このため、図１９（ｂ）に示すように、第２行、第２列の画素回路１１[2,2]のキャパシタＣｓには、補助電流生成回路７２が生成した階調電流Ｉdata[2]に対応する電圧が書き込まれる（印加される）。画素回路１１[2,2]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。すなわち、この場合、電流生成回路７１[2]が補助用電流生成回路７２に置き換えられたことになる。

このようにして、時刻ｔ４１〜ｔ５０では、各行の画素回路１１[1,1]〜１１[m,n]の各キャパシタＣｓは、階調電流Ｉdata[1]，Ｉdata[2]，・・・，Ｉdata[m-1]，Ｉdata[m]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

次いで、時刻ｔ５０において、システムコントローラ１３がＬレベルの電流選択信号ISEL[3]，ISEL[4]をデータドライバ１６に供給すると、図２０に示すように、データライン切り替え回路Sw22[1]の切り替えスイッチSw22[11]〜Sw22[14]が開き、データラインＬd[1]，Ｌd[2]と電流生成回路７１[1]，７１[2]，補助用電流生成回路７２との間が遮断される。

システムコントローラ１３は、切り替え制御信号Ｃsw13[a；on]，Ｃsw13[b；off] ,Ｃsw12[a；off],Ｃsw12[b；off],Ｃsw14[1；off]〜Ｃsw14[m；off]をデータドライバ１６に供給する。

これにより、スイッチ回路Ｓw13の切り替えスイッチSw13[b] 、スイッチ回路Ｓw12[1]，・・・，Sw12[m]の切り替えスイッチSw12[1a]〜Sw12[1c]，・・・，Sw12[ma]〜Sw12[mc]は開き、定電流源６３と電流生成回路７１[1] 〜７１[m]との間、及び、補助用電流生成回路７２と電流生成回路７１[1] 〜７１[m]との間が遮断される。

また、切り替えスイッチSw13[a]は、切り替え制御信号Ｃsw13[a；on]が供給されて閉じ、定電流源６３と補助用電流生成回路７２とが接続される。

このため、図中、矢印で示すように、基準電流Ｉrefが定電流源６３から補助用電流生成回路７２に供給される。

次に、図１６に示す、２フレーム目の開始時刻ｔ５１において、ゲートドライバ１４がＨレベルのゲート信号Ｓg[1]をゲートラインＬg[1]に出力すると、第１行の画素回路１１[1,1]〜１１[m,1]が選択される。

システムコントローラ１３が、Ｌレベルの電流選択信号ISEL[3]、Ｈレベルの電流選択信号ISEL[4]をデータドライバ１６に供給すると、図２１（ａ）に示すように、データライン切り替え回路Sw22[1]の切り替えスイッチSw22[11]，Sw22[13]が開き、切り替えスイッチSw22[12]，Sw22[14]が閉じる。

また、システムコントローラ１３は、時刻ｔ４１と同様、切り替え制御信号Ｃsw13[a；off]，Ｃsw13[b；on]，Ｃsw12[a；on]，Ｃsw12[b；off]，Ｃsw14[1；on]をデータドライバ１６に供給する。

このため、スイッチ回路Ｓw13の切り替えスイッチSw13[b]，スイッチ回路Ｓw12[1]のSw12[1a]，Sw12[1c]，スイッチ回路Ｓw12[2]，・・・，Sw12[m]の切り替えスイッチSw12[2b]，・・・，Sw12[mb]が閉じ、切り替えスイッチSw13[1a]，Sw12[2a]，Sw12[2c]，・・・，Sw12[ma]，Sw12[mc]が開く。

このため、図中、矢印で示すように、定電流源６３から電流生成回路７１[1]に基準電流Ｉrefが流れる。

切り替えスイッチSw22[12]，Sw12[2b]が閉じると、データラインＬd[1]から接点Ｎ2[2]を介して電流生成回路７１[2]までの経路が形成され、電流生成回路７１[2]は、この経路を介して、画素回路１１[1,1]から階調電流Ｉdata[2]を引き込む。

このため、図２１（ｂ）に示すように、第１行、第１列の画素回路１１[1,1]のキャパシタＣｓには、電流生成回路７１[2]が生成した階調電流Ｉdata[2]に対応する電圧が書き込まれる（印加される）。画素回路１１[1,1]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。同様に、データラインＬd[3]から接点Ｎ2[4]を介して電流生成回路７１[4]までの経路が形成され、第３列の画素回路１１[3,1]のキャパシタＣｓには、電流生成回路７１[4]が生成した階調電流Ｉdata[3]に対応する電圧が書き込まれ、データラインＬd[4]から接点Ｎ2[3]を介して電流生成回路７１[3]までの経路が形成され、第４列の画素回路１１[4,1]のキャパシタＣｓには、電流生成回路７１[3]が生成した階調電流Ｉdata[4]に対応する電圧が書き込まれる。データラインＬd[5]〜Ｌd[m]についても同様である。

また、切り替えスイッチSw22[14]，Sw12[2c], Sw13[b]が閉じると、データラインＬd[2]から接点Ｎ2[1]を介して補助用電流生成回路７２までの経路が形成され、補助用電流生成回路７２は、画素回路１１[2,1]から、この経路を介して階調電流Ｉdata[1]を引き込む。

このため、図２１（ｂ）に示すように、第１行、第２列の画素回路１１[2,1]のキャパシタＣｓには、補助電流生成回路７２が生成した階調電流Ｉdata[1]に対応する電圧が書き込まれる（印加される）。画素回路１１[2,1]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。すなわち、この場合、電流生成回路７１[1]が補助用電流生成回路７２に置き換えられたことになる。

次いで、図１６に示す時刻ｔ５２において、ゲートドライバ１４がＨレベルのゲート信号Ｓg[2]をゲートラインＬg[2]に出力すると、第２行の画素回路１１[1,2]〜１１[m,2]が選択される。

システムコントローラ１３は、時刻ｔ４２と同様、切り替え制御信号Ｃsw13[a；off]，Ｃsw13[b；on]，Ｃsw12[a；off]，Ｃsw12[b；on]，Ｃsw14[2；off]をデータドライバ１６に供給する。

このため、図２２（ａ）に示すように、スイッチ回路Ｓw13の切り替えスイッチSw13[b]，スイッチ回路Ｓw12[2]のSw12[2a]，Sw12[2c]が閉じ、スイッチ回路Ｓw12[1]，Ｓw12[3]・・・，Sw12[m]の切り替えスイッチSw12[1b],Sw12[3b]，・・・，Sw12[mb]が閉じ、切り替えスイッチSw12[1a]，Sw12[1c]，・・・，Sw12[ma]，Sw12[mc]が開く。

切り替えスイッチSw12[2a]が閉じると、図中、矢印で示すように、定電流源６３から電流生成回路７１[2]に基準電流Ｉrefが流れる。

切り替えスイッチSw12[1b]が閉じると、データラインＬd[2]から接点Ｎ2[1]を介して電流生成回路７１[1]までの経路が形成され、電流生成回路７１[1]は、この経路を介して画素回路１１[2,2]から階調電流Ｉdata[1]を引き込む。

このため、図２２（ｂ）に示すように、第２行、第２列の画素回路１１[2,2]のキャパシタＣｓには、電流生成回路７１[1]が生成した階調電流Ｉdata[1]に対応する電圧が書き込まれる（印加される）。画素回路１１[2,2]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。同様に、データラインＬd[3]から接点Ｎ2[4]を介して電流生成回路７１[4]までの経路が形成され、第３列の画素回路１１[3,1]のキャパシタＣｓには、電流生成回路７１[4]が生成した階調電流Ｉdata[3]に対応する電圧が書き込まれ、データラインＬd[4]から接点Ｎ2[3]を介して電流生成回路７１[3]までの経路が形成され、第４列の画素回路１１[4,1]のキャパシタＣｓには、電流生成回路７１[3]が生成した階調電流Ｉdata[4]に対応する電圧が書き込まれる。データラインＬd[5]〜Ｌd[m]についても同様である。

また、切り替えスイッチSw13[b]，Sw12[2c]が閉じると、データラインＬd[1]から接点Ｎ2[2]を介して補助用電流生成回路７２までの経路が形成され、補助用電流生成回路７２は、画素回路１１[2,2]から、この経路を介して階調電流Ｉdata[2]を引き込む。

このため、図２２（ｂ）に示すように、第２行、第１列の画素回路１１[1,2]のキャパシタＣｓには、補助用電流生成回路７２が生成した階調電流Ｉdata[2]に対応する電圧が書き込まれる（印加される）。画素回路１１[1,2]のキャパシタＣｓは、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。すなわち、この場合、電流生成回路７１[2]が補助用電流生成回路７２に置き換えられたことになる。

このようにして、時刻ｔ５１〜ｔ６０では、各行の画素回路１１[1,1]〜１１[m,n]の各キャパシタＣｓは、階調電流Ｉdata[2]，Ｉdata[1]，・・・，Ｉdata[m]，Ｉdata[m-1]に対応する電圧が書き込まれ、この電圧をトランジスタＴ３のゲート電圧Ｖgsとして保持する。

図２３は、本実施形態において、各画素回路１１[i,j]（ｉ＝１〜４，ｊ＝１〜４）に階調電流Ｉdata[1]〜Ｉdata[4]を書き込む電流生成回路７１[1]〜７１[4]及び補助用電流生成回路７２の対応関係を示す。図２３（ａ）は１フレーム目の場合を示し、図２３（ｂ）は、２フレーム目の場合を示す。

図２３（ａ）、（ｂ）に示すように、各フレームにおいて、各行の１つの画素回路に補助用電流生成回路７２が接続され、補助用電流生成回路７２が接続される画素回路が行毎に変わる。１フレーム目では、図２３（ａ）に示すように、各行で補助用電流生成回路７２が接続される画素回路が１列毎に順次変わる。そして、図２３（ｂ）に示すように、２フレーム目では、１列目と２列目に対応する電流生成回路７１[1]、７１[2]及び補助用電流生成回路７２が入れ替わり、３列目と４列目に対応する電流生成回路７１[3]、７１[4]及び補助用電流生成回路７２が入れ替わり、２フレーム目で補助用電流生成回路７２が接続される画素回路は１フレーム目とは異なっている。このため、電流生成回路７１[1]〜７１[m]の特性が均一でなくても、輝度ムラが視認され難くなる。

以上説明したように、本実施形態によれば、１個の補助用電流生成回路７２と、ｍ個の電流生成回路７１[1]〜７１[m]と、をを備え、 電流生成回路７１[1]〜７１[m]をフレーム期間毎に、列間で切り替えるとともに、補助用電流生成回路７２を電流生成回路７１[1]〜７１[m]の何れか１つと置き換えて用い、行毎及びフレーム期間毎に異なる電流生成回路７１[1]〜７１[m]と置き換えるようにした。

従って、電流生成回路の電流値のバラツキによる輝度ムラが視認されることを抑制することができる。

尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施形態に限られるものではない。
例えば、実施形態１に係る電流生成回路６４[1a]，６４[1b]，・・・，６４[ma]，６４[mb]、実施形態２に係る電流生成回路７１[1]〜７１[m]、補助用電流生成回路７２は、図７に示すような構成に限られるものではなく、例えば、特開２００３−１９５８１２に開示された図２４に示すような回路構成のものであってもよい。

この電流生成回路は、図２４（ａ）に示すように、例えば、表示データｄ[1]（〜ｄ[m]）を３ビットとして、１ビットＤ／Ｉ変換部８１[0]，８１[1]，８１[2]を備える。

１ビットＤ／Ｉ変換部８１[0]〜８１[2]は、それぞれ、表示データｄ[1]の各ビットbit[0]〜bit[3]のビット値を、それぞれ、階調電流Ｉbit[0]〜Ｉbit[2]に変換するものである。

基準電流Ｉref[0]，Ｉref[1]，Ｉref[2]は、それぞれ、ビットbit[0]〜bit[3]に対応した異なる電流値を有する基準電流である。

１ビットＤ／Ｉ変換部８１[0]は、図２４（ｂ）に示すように、トランジスタＴ３１とキャパシタＣ２１と、スイッチSw13[1]〜Sw13[3]と、によって構成される。

信号ＭＳＷがＨレベルになったとき、各基準電流Ｉref[0]，Ｉref[1]，Ｉref[2]に対応する電圧成分がキャパシタＣ２１に保持される。

スイッチSw[1]は、表示データのビットbit[0]のビット値に応じて制御され、対応する基準電流が選択される。そして、選択された基準電流の合計が、階調電流Ｉbit[0]となって出力される。

上記第１実施形態では、切り替えるデータラインは２つとして説明した。しかし、切り替えるデータラインは２つに限られるものではない。また、電流生成回路も１本のデータラインＬd[i]（ｉ＝１〜ｍ）に対して、それぞれ、２つの電流生成回路６４[1a]，６４[1b]，・・・，６４[ma]，[mb]を備えるものとして説明した。しかし、電流生成回路は、１本のデータラインに対して３つ以上として、電流生成回路を切り替えるようにしてもよい。

１０・・・発光装置、１１・・・有機ＥＬパネル、１３・・・システムコントローラ、１４・・・ゲート（セレクト）ドライバ、１５・・・アノード（ソース）駆動回路、１６・・・データドライバ、６４[1a]，６４[1b]，・・・，６４[ma]，６４[mb]・・・電流生成回路、Sw11・・・基準電流切り替え回路、６５、９０・・・電流切り替え回路、Sw22[1]〜Sw22[m/2]・・・データライン切り替え回路、７１[1]〜７１[m]・・・電流生成回路、７２・・・補助用電流生成回路、９０・・・電流切り替え回路

Claims (11)

1. 供給される電流に応じて制御される光学要素を有し、行列配置される複数の画素に、列毎の前記各画素に接続されて設けられた複数のデータラインを介して、駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置であって、
   各行に配列された前記各画素を選択期間毎に順次選択する選択回路と、
   前記複数のデータラインと同数の複数の接点と、
   前記複数の接点の各々に対応して設けられる、各々が前記階調電流を生成する複数の電流生成回路を有する、複数の電流生成回路群と、
   前記各接点と、該各接点に対応する前記電流生成回路群の前記複数の電流生成回路の何れかと、の接続を切り替える電流切り替え回路と、
   前記各接点と前記各データラインとの接続を切り替えるデータライン切り替え回路と、
   を備え、
   前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、
   前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、
   前記複数の電流生成回路群は、第１の電流生成回路群と第２の電流生成回路群とを有し、
   前記第１の電流生成回路群及び前記第２の電流生成回路群は、それぞれ、第１の電流生成回路と第２の電流生成回路とを有し、
   前記データライン切り替え回路は、前記各フレーム期間において、前記各選択期間における第１の選択期間に、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１の選択期間に続く第２の選択期間に、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続し、
   前記電流切り替え回路は、前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第１の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第１の電流生成回路を接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第２の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第２の電流生成回路を接続することを特徴とする画素駆動装置。
2. 基準電流を供給する電流源を有し、
   前記各電流生成回路は、前記基準電流が供給され、該基準電流に対応する電圧成分を保持する電圧保持部と、該電圧保持部に保持された電圧成分に基づいて前記階調電流を生成する電流生成部と、を有し、
   前記１フレーム期間内に、前記電流源から前記各電流生成回路への前記基準電流の供給を順次切り替えて、前記複数の電流生成回路の各々へ前記基準電流を供給する基準電流切り替え回路を備えることを特徴とする請求項１に記載の画素駆動装置。
3. 供給される電流に応じて制御される光学要素を有し、行列配置された複数の画素に、列毎の前記各画素に接続されて設けられた複数のデータラインを介して、駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置であって、
   各行に配列された前記各画素を選択期間毎に順次選択する選択回路と、
   前記複数のデータラインと同数の複数の接点と、
   前記複数の接点の各々に対応して設けられる、前記階調電流を生成する複数の電流生成回路と、
   前記階調電流を生成する補助電流生成回路と、
   前記補助電流生成回路を前記複数の電流生成回路のうちの１つの特定の電流生成回路と置き換えるとともに、前記各接点と、前記特定の電流生成回路を除く前記複数の電流生成回路及び前記補助電流生成回路と、を接続し、前記特定の電流生成回路を前記複数の電流生成回路の何れかに切り替える電流切り替え回路と、
   前記各接点と前記各データラインとの接続を切り替えるデータライン切り替え回路と、
   を備え、
   前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、
   前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、
   前記データライン切り替え回路は、前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続し、
   前記電流切り替え回路は、前記各フレーム期間において、前記選択期間毎に、前記特定の電流生成回路を、前記複数の電流生成回路における互いに異なる前記電流生成回路に順に切り替えることを特徴とする画素駆動装置。
4. 基準電流を供給する電流源を有し、
   前記各電流生成回路及び前記補助電流生成回路は、前記基準電流が供給され、該基準電流に対応する電圧成分を保持する電圧保持部と、該電圧保持部に保持された電圧成分に基づいて前記階調電流を生成する電流生成部と、を有し、
   前記電流切り替え回路は、前記選択回路が前記各行の前記各画素を選択する期間毎に、前記各接点に接続されない１つの前記電流生成回路又は前記補助電流生成回路の何れかの前記電圧保持部へ、前記基準電流を供給するように切り替えることを特徴とする請求項３に記載の画素駆動装置。
5. 前記電流切り替え回路は、垂直帰線期間に、前記補助電流生成回路の前記電圧保持部へ、前記基準電流を供給するように切り替えることを特徴とする請求項４に記載の画素駆動装置。
6. 供給される電流に応じて制御される光学要素を有して行列配置される複数の画素と、列毎の前記各画素に接続されて設けられた複数のデータラインと、を有する発光パネルと、
   前記複数のデータラインに駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置と、
   を備え、
   前記画素駆動装置は、
   各行に配列された前記各画素を選択期間毎に順次選択する選択回路と、
   前記複数のデータラインと同数の複数の接点と、
   前記複数の接点の各々に対応して設けられる、各々が前記階調電流を生成する複数の電流生成回路を有する、複数の電流生成回路群と、
   前記各接点と、該各接点に対応する前記電流生成回路群の前記複数の電流生成回路の何れかと、の接続を切り替える電流切り替え回路と、
   前記各接点と前記各データラインとの接続を切り替えるデータライン切り替え回路と、
   を備え、
   前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、
   前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、
   前記複数の電流生成回路群は、第１の電流生成回路群と第２の電流生成回路群とを有し、
   前記第１の電流生成回路群及び前記第２の電流生成回路群は、それぞれ、第１の電流生成回路と第２の電流生成回路とを有し、
   前記データライン切り替え回路は、前記各フレーム期間において、前記各選択期間における第１の選択期間に、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１の選択期間に続く第２の選択期間に、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続し、
   前記電流切り替え回路は、前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第１の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第１の電流生成回路を接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第２の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第２の電流生成回路を接続することを特徴とする発光装置。
7. 供給される電流に応じて制御される光学要素を有して行列配置される複数の画素と、列毎の前記各画素に接続されて設けられた複数のデータラインと、を有する発光パネルと、
   前記複数のデータラインに駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置と、
   を備え、
   前記画素駆動装置は、
   各行に配列された前記各画素を選択期間毎に順次選択する選択回路と、
   前記複数のデータラインと同数の複数の接点と、
   前記複数の接点の各々に対応して設けられる、前記階調電流を生成する複数の電流生成回路と、
   前記階調電流を生成する補助電流生成回路と、
   前記補助電流生成回路を前記複数の電流生成回路のうちの１つの特定の電流生成回路と置き換えるとともに、前記各接点と、前記特定の電流生成回路を除く前記複数の電流生成回路及び前記補助電流生成回路と、を接続し、前記特定の電流生成回路を前記複数の電流生成回路の何れかに切り替える電流切り替え回路と、
   前記各接点と前記各データラインとの接続を切り替えるデータライン切り替え回路と、
   を備え、
   前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、
   前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、
   前記データライン切り替え回路は、前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続し、
   前記電流切り替え回路は、前記各フレーム期間において、前記選択期間毎に、前記特定の電流生成回路を、前記複数の電流生成回路における互いに異なる前記電流生成回路に順に切り替えることを特徴とする発光装置。
8. 前記画素駆動装置は、基準電流を供給する電流源を有し、
   前記各電流生成回路は、前記基準電流が供給され、該基準電流に対応する電圧成分を保持する電圧保持部と、該電圧保持部に保持された電圧成分に基づいて前記階調電流を生成する電流生成部と、を有し、
   前記電流切り替え回路は、前記選択回路が前記各行の前記各画素を選択する期間毎に、前記各接点に接続されない１つの前記電流生成回路又は前記補助電流生成回路の何れかの前記電圧保持部へ、前記基準電流を供給するように切り替えることを特徴とする請求項７に記載の発光装置。
9. 前記請求項６乃至請求項８のいずれか１項に記載の発光装置を備えたことを特徴とする電子機器。
10. 供給される電流に応じて制御される光学要素を有して行列配置される複数の画素と、列毎の前記各画素に接続されて設けられた複数のデータラインと、を有する発光パネルを備え、前記複数のデータラインに駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置を有する発光装置の駆動制御方法であって、
    前記画素駆動装置は、前記複数のデータラインと同数の複数の接点の各々に対応して設けられる、前記階調電流を生成する複数の電流生成回路を有する複数の電流生成回路群を有し、前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、前記複数の電流生成回路群は、第１の電流生成回路群と第２の電流生成回路群とを有し、前記第１の電流生成回路群及び前記第２の電流生成回路群は、それぞれ、第１の電流生成回路と第２の電流生成回路とを有し、
    前記各フレーム期間において、前記発光パネルの各行の前記各画素を選択する各選択期間における第１の選択期間に、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１の選択期間に続く第２の選択期間に、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続するように、前記各接点と前記各データラインとの接続を切り替えるデータライン切り替えステップと、
    前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第１の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第１の電流生成回路を接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第１の電流生成回路群の前記第２の電流生成回路を接続して前記第２の接点に前記第２の電流生成回路群の前記第２の電流生成回路を前記第２の電流生成回路を接続するように、前記各接点と前記各電流生成回路との接続を切り替える電流切り替えステップと、
    を含むことを特徴とする発光装置の駆動制御方法。
11. 供給される電流に応じて制御される光学要素を有して行列配置される複数の画素と、列毎の前記各画素に接続されて設けられた複数のデータラインと、を有する発光パネルを備え、前記複数のデータラインに駆動データに応じた階調電流を供給して、前記複数の画素をフレーム期間毎に駆動する画素駆動装置を有する発光装置の駆動制御方法であって、
    前記画素駆動装置は、前記複数のデータラインと同数の複数の接点の各々に対応して設けられる、前記階調電流を生成する複数の電流生成回路と、前記階調電流を生成する補助電流生成回路と、を有し、前記複数の接点は、互いに隣接する第１の接点と、第２の接点と、を有し、前記複数のデータラインは、互いに隣接する第１のデータラインと、第２のデータラインと、を有し、
    前記各フレーム期間における前記発光パネルの各行の前記各画素を選択する選択期間毎に、前記補助電流生成回路を前記複数の電流生成回路のうちの一つの特定の電流生成回路と置き換えて、前記各接点に、前記特定の電流生成回路を除く前記複数の電流生成回路及び前記補助電流生成回路とを接続し、前記選択期間毎に、前記特定の電流生成回路を、前記複数の電流生成回路における互いに異なる電流生成回路に順に切り替える電流切り替えステップと、
    前記各フレーム期間における第１のフレーム期間において、前記第１の接点に前記第１のデータラインを接続して前記第２の接点に前記第２のデータラインを接続し、前記第１のフレーム期間に続く第２のフレーム期間において、前記第１の接点に前記第２のデータラインを接続して前記第２の接点に前記第１のデータラインを接続するように、前記各接点と前記各データラインとの接続を切り替えるデータライン切り替えステップと、
    を含むことを特徴とする発光装置の駆動制御方法。

Images