JP5381021B2 - Thin film transistor manufacturing method and thin film transistor - Google Patents
Thin film transistor manufacturing method and thin film transistor Download PDFInfo
- Publication number
- JP5381021B2 JP5381021B2 JP2008284062A JP2008284062A JP5381021B2 JP 5381021 B2 JP5381021 B2 JP 5381021B2 JP 2008284062 A JP2008284062 A JP 2008284062A JP 2008284062 A JP2008284062 A JP 2008284062A JP 5381021 B2 JP5381021 B2 JP 5381021B2
- Authority
- JP
- Japan
- Prior art keywords
- patterned
- layer
- photosensitive resin
- resin layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、薄膜トランジスタの製造方法、及び薄膜トランジスタに関する。 The present invention relates to a method for manufacturing a thin film transistor and a thin film transistor.
近年、基板上に薄膜トランジスタ（以下、ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒとも記す）を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示パネルの駆動素子への応用開発が進められている。表示パネルの要部は、多数の画素、及び配線群等から構成されている。画素は、印加される電圧または電流によって、光の透過率または反射率あるいは発光強度を変調する光変調素子、及び該光変調素子に印加される電圧または電流を制御する為の駆動素子等から構成されている。そして、近年ではこのような駆動素子の代表的な素子としてＴＦＴが用いられている。 In recent years, a technique for forming a thin film transistor (hereinafter also referred to as TFT: Thin Film Transistor) on a substrate has been greatly advanced, and in particular, application development to a drive element of an active matrix type large screen display panel has been advanced. The main part of the display panel is composed of a large number of pixels, a wiring group, and the like. The pixel includes a light modulation element that modulates light transmittance or reflectance or light emission intensity by an applied voltage or current, and a driving element for controlling the voltage or current applied to the light modulation element. Has been. In recent years, TFTs are used as typical elements of such driving elements.
図１１は、ＴＦＴの概略構成を示す断面模式図である。ＴＦＴは、基板Ｐの上に形成されたゲート電極Ｇに対して、絶縁膜ＩＦを挟んで、互いに離間した状態でソース電極Ｓ、ドレイン電極Ｄが形成され、ソース電極Ｓとドレイン電極Ｄの間に半導体膜ＳＦが形成された構成となっている。 FIG. 11 is a schematic cross-sectional view showing a schematic configuration of a TFT. In the TFT, a source electrode S and a drain electrode D are formed with a gate electrode G formed on a substrate P in a state of being separated from each other with an insulating film IF interposed therebetween, and between the source electrode S and the drain electrode D. The semiconductor film SF is formed.
図１２に、画素、及び画素を駆動する信号線の等価回路を示す。ゲートバスＧＢ、ソースバスＳＢ等の信号線は、通常金属薄膜で形成される為、Ａｇ、Ａｌ、Ｃｕ等の導電率の高い材料を用いたとしても、非常に高い抵抗成分（信号線抵抗ＬＲ：数ｋΩ〜数１０ｋΩ）を持つ。 FIG. 12 illustrates an equivalent circuit of a pixel and a signal line that drives the pixel. Since the signal lines such as the gate bus GB and the source bus SB are usually formed of a metal thin film, even if a highly conductive material such as Ag, Al, or Cu is used, a very high resistance component (signal line resistance LR) : Several kΩ to several tens kΩ).
ＴＦＴは、通常少なくともフォトリソグラフィー法を用いて製造されるが、露光パターンの位置合せ誤差を考慮して、図１１のｔ１部で示すようなソース電極Ｓとゲート電極Ｇ間の重なりや、ドレイン電極Ｄとゲート電極Ｇ間の重なりを設けるのが一般的である。しかしながら、この重なり部分ｔ１が存在すると、寄生静電容量が発生する為、該寄生静電容量と前述の信号線抵抗ＬＲとの間で生じる時定数により、ＴＦＴのスイッチング速度が低下する、という問題がある。 The TFT is usually manufactured by using at least a photolithography method. In consideration of an alignment error of an exposure pattern, an overlap between the source electrode S and the gate electrode G as shown by a portion t1 in FIG. In general, an overlap between D and the gate electrode G is provided. However, since the parasitic capacitance is generated when the overlapping portion t1 exists, the switching speed of the TFT is lowered due to the time constant generated between the parasitic capacitance and the signal line resistance LR. There is.
一方、近年、無機材料に比べて材料選択幅が広く、また無機材料の場合の真空プロセスに比べて生産性の高い印刷、塗布といったプロセスを利用できる有機半導体材料を用いた有機薄膜トランジスタ（以下、ＯＴＦＴ：Ｏｒｇａｎｉｃ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒとも記す）の研究開発が鋭意行われている。ＯＴＦＴは、その生産方法の利点を生かし、フィルム基板等の可撓性を持つ基板上にも製造可能であるので、曲面ディスプレイへの応用等、駆動素子の新たな用途展開が期待されている。しかしながら、このようなＯＴＦＴは、製造プロセスにおいて基板が収縮やたわみ等の変形をすることがある為、既に基板上に形成された構造物の上に、フォトリソグラフィー法を用いて新たに構造物を形成しようとする際、容易に位置合せを行うことができないという問題がある。そこで、プロセスマージンをとる為、ソース電極Ｓとゲート電極Ｇ間の重なりや、ドレイン電極Ｄとゲート電極Ｇ間の重なりを大きくとる必要があるが、この場合も、前述と同様にＴＦＴ素子のスイッチング速度が低下する、という問題がある。 On the other hand, in recent years, organic thin-film transistors (hereinafter referred to as OTFTs) using organic semiconductor materials that have a wider range of material selection than inorganic materials and can use processes such as printing and coating that are more productive than vacuum processes in the case of inorganic materials. : Organic Thin Film Transistor) is also being researched and developed. Since the OTFT can be manufactured on a flexible substrate such as a film substrate by taking advantage of its production method, a new application development of a drive element such as an application to a curved display is expected. However, in such an OTFT, the substrate may be deformed such as shrinkage or deflection in the manufacturing process, so that a new structure can be formed on the structure already formed on the substrate by using the photolithography method. When trying to form, there exists a problem that alignment cannot be performed easily. Therefore, in order to obtain a process margin, it is necessary to make a large overlap between the source electrode S and the gate electrode G and a large overlap between the drain electrode D and the gate electrode G. There is a problem that the speed decreases.
そこで、このような問題に対応する為、種々の方法が検討されている。例えば、予め形成されたゲート電極をフォトリソグラフィー法の露光マスクとして用いて、ソース電極、ドレイン電極を形成する方法が知られている（特許文献１参照）。具体的には、ゲート電極、絶縁膜まで形成した基板に感光性レジストを塗布し、基板背面から光を照射し、レジストを感光させる。この為、基板、絶縁膜は透光性である必要がある。レジストとしてポジレジストを用いれば、現像プロセスで、光照射された部分は溶解される為、ゲート電極上のレジストのみが残存する。ここで、金属層をスパッタ法等の成膜技術を用いて成膜し、レジストを剥離（リフトオフ）すれば、レジストで覆われていなかった部分の金属層が残存する。こうすることで、ソース電極とゲート電極間の重なりや、ドレイン電極とゲート電極間の重なりを極力少なくするものである。
しかしながら、特許文献１に記載の方法では、リフトオフで除去する金属層ＳＤＦにある程度の厚みがある（例えば、数１０ｎｍ〜数１００ｎｍ）為、現像後のレジストパターンＲは、金属層ＳＤＦの数倍の厚みが必要であり、かつ、断面形状が基板に近いほど狭くなる、図１３で示すようないわゆる逆テーパー形状になっている必要がある。これは、リフトオフ工程で、金属層ＳＤＦに邪魔されることなくレジストパターンＲに直接リフトオフ作用が働く必要がある為である。そもそも逆テーパー形状の形成は、その出来栄えがプロセス条件に大きく左右される為、プロセスにばらつきが生じると、特に大面積基板においては、逆テーパー形状の出来、不出来の分布が生じ、リフトオフによる電極（ソース電極Ｓ・ドレイン電極Ｄ）形成の歩留まりが悪化する。また、基板Ｐの背面からの露光では、レジストパターンＲの底面（基板Ｐ側）は、ゲート電極Ｇの大きさがそのまま転写されるので、逆テーパー形状を形成するとレジストパターンＲの上面は底面より大きくなる。この為、リフトオフにより電極（ソース電極Ｓ・ドレイン電極Ｄ）を形成した際、図１３のｔ２部で示すように、ゲート電極Ｇよりも広い範囲で電極が基板に形成されないことになる。この場合、ソース電極Ｓとゲート電極Ｇ間やドレイン電極Ｄとゲート電極Ｇ間の重なりはなくなるが、ソース電極Ｓ、ドレイン電極Ｄが、ＴＦＴのチャネル領域から離間してしまう為、ＴＦＴの性能が大きく損なわれる。すなわち、従来の方法では、ソース電極Ｓとゲート電極Ｇ間の重なりや、ドレイン電極Ｄとゲート電極Ｇ間の重なりを極力少なくした電極を安定して形成することは困難であった。 However, in the method described in Patent Document 1, since the metal layer SDF removed by lift-off has a certain thickness (for example, several tens of nm to several hundreds of nm), the resist pattern R after development is several times as large as the metal layer SDF. It is necessary to have a so-called reverse taper shape as shown in FIG. 13, which requires a thickness and becomes narrower as the cross-sectional shape is closer to the substrate. This is because the lift-off process needs to work directly on the resist pattern R without being interrupted by the metal layer SDF in the lift-off process. In the first place, the formation of a reverse taper shape is greatly influenced by the process conditions, so if the process varies, the reverse taper shape can be generated and the unsatisfactory distribution occurs especially on large-area substrates. The yield of formation of (source electrode S / drain electrode D) deteriorates. Further, in the exposure from the back surface of the substrate P, the size of the gate electrode G is transferred as it is on the bottom surface (substrate P side) of the resist pattern R. Therefore, when the reverse taper shape is formed, the top surface of the resist pattern R is more than the bottom surface. growing. For this reason, when the electrodes (source electrode S / drain electrode D) are formed by lift-off, the electrode is not formed on the substrate in a wider range than the gate electrode G, as indicated by a portion t2 in FIG. In this case, there is no overlap between the source electrode S and the gate electrode G or between the drain electrode D and the gate electrode G, but the source electrode S and the drain electrode D are separated from the channel region of the TFT. It is greatly damaged. That is, in the conventional method, it is difficult to stably form an electrode in which the overlap between the source electrode S and the gate electrode G and the overlap between the drain electrode D and the gate electrode G are minimized.
本発明は、上記課題を鑑みてなされたもので、電極相互の相対位置関係を確保しながら、その形状を高精度、且つ安定して形成することができる薄膜トランジスタの製造方法、及び薄膜トランジスタを提供することを目的とする。 The present invention has been made in view of the above problems, and provides a thin film transistor manufacturing method and a thin film transistor capable of forming the shape thereof with high accuracy and stability while ensuring the relative positional relationship between the electrodes. For the purpose.
上記目的は、下記の１から７の何れか１項に記載の発明によって達成される。 The above object is achieved by the invention described in any one of 1 to 7 below.
１．ゲート電極，ソース電極及びドレイン電極を備えた薄膜トランジスタの製造方法であって、
前記ゲート電極を構成するためにパターン化された第１金属電極層を透明基板の上に形成する工程と、
前記ゲート電極をソース電極，ドレイン電極に対してそれぞれ絶縁するために、前記パターン化された第１金属電極層を含む前記透明基板の上に透明絶縁膜を成膜する工程と、
前記ソース電極及びドレイン電極を構成するためにパターン化された第２金属電極層を前記透明絶縁膜の上に形成する工程と、を備え、
前記パターン化された第２金属電極層を形成する工程は、
前記透明絶縁膜の上に感光性樹脂層を成膜した後、前記透明基板の背面より照射光を部分的に遮る少なくとも前記パターン化された第１金属電極層を介して前記感光性樹脂層に光を照射し、現像することで、前記感光性樹脂層を少なくとも前記パターン化された第１金属電極層のパターン形状を含む形状にパターン化する工程と、
パターン化された前記感光性樹脂層を含む前記透明絶縁膜の上に触媒担持層を形成した後、パターン化された前記感光性樹脂層を除去することで、前記触媒担持層をパターン化する工程と、
パターン化された前記触媒担持層の上に触媒型無電解めっきする工程と、を有することを特徴とする薄膜トランジスタの製造方法。
1. A method of manufacturing a thin film transistor including a gate electrode, a source electrode, and a drain electrode,
Forming a patterned first metal electrode layer on the transparent substrate to form the gate electrode ;
Forming a transparent insulating film on the transparent substrate including the patterned first metal electrode layer in order to insulate the gate electrode from the source electrode and the drain electrode, respectively .
E Bei and forming on the transparent insulating film and the second metal electrode layer patterned to constitute the source and drain electrodes,
The step of forming the patterned second metal electrode layer includes:
After forming a photosensitive resin layer on the transparent insulating film, the photosensitive resin layer is formed on the photosensitive resin layer through at least the patterned first metal electrode layer that partially blocks irradiated light from the back surface of the transparent substrate. Irradiating with light and developing to pattern the photosensitive resin layer into a shape including at least the pattern shape of the patterned first metal electrode layer; and
Forming a catalyst-carrying layer on the transparent insulating film including the patterned photosensitive resin layer, and then patterning the catalyst-carrying layer by removing the patterned photosensitive resin layer When,
And a step of carrying out catalytic electroless plating on the patterned catalyst support layer.
２．ゲート電極，ソース電極及びドレイン電極を備えた薄膜トランジスタの製造方法であって、
前記ゲート電極を構成するためにパターン化された第１金属電極層を透明基板の上に形成する工程と、
前記ゲート電極をソース電極，ドレイン電極に対してそれぞれ絶縁するために、前記パターン化された第１金属電極層を含む前記透明基板の上に透明絶縁膜を成膜する工程と、
前記ソース電極及びドレイン電極を構成するためにパターン化された第２金属電極層を前記透明絶縁膜の上に形成する工程と、を備え、
前記パターン化された第２金属電極層を形成する工程は、
前記透明絶縁膜の上に感光性樹脂層を成膜した後、前記透明基板の背面より照射光を部分的に遮る少なくとも前記パターン化された第１金属電極層を介して前記感光性樹脂層に光を照射し、現像することで、前記感光性樹脂層を少なくとも前記パターン化された第１金属電極層のパターン形状を含む形状にパターン化する工程と、
前記透明絶縁膜の表面をエッチング処理することで、前記透明絶縁膜の上に触媒担持層を形成した後、パターン化された前記感光性樹脂層を除去することで、前記触媒担持層をパターン化する工程と、
パターン化された前記触媒担持層の上に触媒型無電解めっきする工程と、を有することを特徴とする薄膜トランジスタの製造方法。
2. A method of manufacturing a thin film transistor including a gate electrode, a source electrode, and a drain electrode,
Forming a patterned first metal electrode layer on the transparent substrate to form the gate electrode;
Forming a transparent insulating film on the transparent substrate including the patterned first metal electrode layer in order to insulate the gate electrode from the source electrode and the drain electrode, respectively.
Forming a second metal electrode layer patterned to form the source electrode and the drain electrode on the transparent insulating film,
The step of forming the patterned second metal electrode layer includes:
After forming a photosensitive resin layer on the transparent insulating film, the photosensitive resin layer is formed on the photosensitive resin layer through at least the patterned first metal electrode layer that partially blocks irradiated light from the back surface of the transparent substrate. Irradiating with light and developing to pattern the photosensitive resin layer into a shape including at least the pattern shape of the patterned first metal electrode layer; and
Etching the surface of the transparent insulating film to form a catalyst supporting layer on the transparent insulating film, and then patterning the catalyst supporting layer by removing the patterned photosensitive resin layer And a process of
TFT manufacturing method you characterized by chromatic and a step of catalytic type electroless plating on the patterned the catalyst supporting layer.
３．前記触媒担持層は、前記透明絶縁膜とは異なる材料からなる薄膜であることを特徴とする前記１に記載の薄膜トランジスタの製造方法。 3. The catalyst supporting layer, a thin film transistor manufacturing method according to above, wherein the thin film der Rukoto made of a material different from that of the transparent insulation film.
４．前記透明基板の背面より前記パターン化された第１金属電極層を介して前記感光性樹脂層に光を照射する際、所定のパターン形状を有する第１フォトマスクを介して前記透明基板の背面より光を照射することを特徴とする前記１から３の何れか１項に記載の薄膜トランジスタの製造方法。 4). When irradiating light to the photosensitive resin layer from the back surface of the transparent substrate through the patterned first metal electrode layer, from the back surface of the transparent substrate through a first photomask having a predetermined pattern shape. 4. The method for producing a thin film transistor according to any one of 1 to 3, wherein light is irradiated .
５．前記透明基板の背面より前記パターン化された第１金属電極層を介して前記感光性樹脂層に光を照射する際、所定のパターン形状を有する第２フォトマスクを介して前記感光性樹脂層の表面にも光を照射することを特徴とする前記１から４の何れか１項に記載の薄膜トランジスタの製造方法。 5. When irradiating light to the photosensitive resin layer from the back surface of the transparent substrate through the patterned first metal electrode layer, the photosensitive resin layer is formed through a second photomask having a predetermined pattern shape. the method for fabricating the thin film transistor according to any one of the items 1 to 4, also characterized that you irradiating light to the surface.
６．前記透明絶縁膜の上に前記感光性樹脂層を成膜する際、部分的にパターン化して形成することを特徴とする前記１から４の何れか１項に記載の薄膜トランジスタの製造方法。 6). The time of forming the photosensitive resin layer, a thin film transistor manufacturing method according to any one of the items 1 to 4, characterized that you formed by partially patterning on the transparent insulating film.
７．前記１から６の何れか１項に記載の薄膜トランジスタの製造方法を用いて製造されることを特徴とする薄膜トランジスタ。 7). A thin film transistor manufactured using the method for manufacturing a thin film transistor according to any one of 1 to 6 above.
本発明によれば、背面露光、現像により、少なくとも第１金属電極層のパターン形状が転写されてパターン化された感光性樹脂層を含む透明絶縁膜の上に形成された触媒担持層を、パターン化された感光性樹脂層をリフトオフすることでパターン化するようにした。これにより、パターン化された触媒担持層と、少なくともパターン化された第１金属電極層とは重なることはない。その後パターン化された触媒担持層の上に触媒型無電解めっきすることで第２金属電極層を形成するようにしたので、パターン化された第２金属電極層と、少なくともパターン化された第１金属電極層のパターンとは重なることはない。 According to the present invention, the catalyst supporting layer formed on the transparent insulating film including the photosensitive resin layer patterned by transferring at least the pattern shape of the first metal electrode layer by back exposure and development is patterned. The patterned photosensitive resin layer was patterned by lifting off. Thereby, the patterned catalyst support layer and at least the patterned first metal electrode layer do not overlap. After that, the second metal electrode layer is formed by performing catalytic electroless plating on the patterned catalyst supporting layer, so that the patterned second metal electrode layer and at least the patterned first metal electrode layer are formed. It does not overlap with the pattern of the metal electrode layer.
また、触媒担持層は、例えば、単分子膜やスライトエッチングで形成することができるので、その厚みを第２金属電極層の厚みよりも極めて薄くできる。これにより、従来のように、リフトオフする感光性樹脂層を逆テーパー形状にする必要がなく、また、感光性樹脂層自体の厚みも薄くできるので、第２金属電極層を高精度でパターン化することができる。 In addition, since the catalyst supporting layer can be formed by, for example, a monomolecular film or a slite etching, its thickness can be made extremely thinner than the thickness of the second metal electrode layer. As a result, the photosensitive resin layer to be lifted off does not need to have a reverse taper shape, and the thickness of the photosensitive resin layer itself can be reduced, so that the second metal electrode layer is patterned with high accuracy. be able to.
これらにより、電極相互の相対位置関係を確保しながら、その形状を高精度、且つ安定して形成することができる。その結果、優れた特性の薄膜トランジスタを得ることができる。 Accordingly, the shape can be formed with high accuracy and stability while ensuring the relative positional relationship between the electrodes. As a result, a thin film transistor having excellent characteristics can be obtained.
以下図面に基づいて、本発明に係るＴＦＴの製造方法、ＴＦＴの実施の形態を説明する。尚、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。 Hereinafter, a TFT manufacturing method and a TFT embodiment according to the present invention will be described with reference to the drawings. In addition, although this invention is demonstrated based on embodiment of illustration, this invention is not limited to this embodiment.
最初に、本発明の実施形態に係わるＴＦＴの製造方法における基本工程を図１を用いて説明する。図１（ａ）〜図１（ｉ）は、ＴＦＴ１の製造工程の概要を示す断面模式図である。 First, basic steps in a TFT manufacturing method according to an embodiment of the present invention will be described with reference to FIG. FIG. 1A to FIG. 1I are schematic cross-sectional views showing an outline of the manufacturing process of the TFT 1.
最初に、透明基板Ｐの上に第１金属電極層ＧＦを成膜する（図１（ａ））。透明基板Ｐの材料としては、例えばポリイミドやポリアミド、ポリエチレンテフタノール（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエステルスルホン（ＰＥＳ）、ガラス等を用いることができる。第１金属電極層ＧＦの成膜方法としては、スパッタ法、蒸着等を用いることができる。第１金属電極層ＧＦの材料としては、Ａｌ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｃｕ、Ｃｒ等を用いることができる。 First, the first metal electrode layer GF is formed on the transparent substrate P (FIG. 1A). As a material of the transparent substrate P, for example, polyimide, polyamide, polyethylene tephthalol (PET), polyethylene naphthalate (PEN), polyester sulfone (PES), glass, or the like can be used. As a method for forming the first metal electrode layer GF, sputtering, vapor deposition, or the like can be used. As the material of the first metal electrode layer GF, Al, Au, Ag, Pt, Pd, Cu, Cr, or the like can be used.
次に、第１金属電極層ＧＦを、例えばフォトリソグラフィー法を用いてパターン化しゲート電極Ｇを形成する（図１（ｂ））。 Next, the first metal electrode layer GF is patterned using, for example, a photolithography method to form the gate electrode G (FIG. 1B).
次に、透明絶縁膜ＩＦを成膜する（図１（ｃ））。透明絶縁膜ＩＦの成膜方法としては、スパッタ法、蒸着、ＣＶＤ法等を用いることができる。透明絶縁膜ＩＦの材料としては、良好な絶縁性を有し、成膜時に、ＴＦＴ１の半導体材料を劣化させない材料を用いることができる。半導体材料がａ−Ｓｉ、ｐｏｌｙ−Ｓｉの場合は、酸化ケイ素等の無機酸化物や、窒化ケイ素等の無機窒化物、あるいは、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、アクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン、パリレン等の有機化合物を用いることができる。半導体材料が有機材料の場合は、ポリビニルアルコール、パリレン等の有機材料を用いることができる。さらには、ガスバリア性や電気絶縁性、成膜工程における半導体材料への影響を考慮して、有機材料と無機材料の複数層の重ね合わせとしてもよい。 Next, a transparent insulating film IF is formed (FIG. 1C). As a method for forming the transparent insulating film IF, sputtering, vapor deposition, CVD, or the like can be used. As the material of the transparent insulating film IF, a material having good insulation and which does not deteriorate the semiconductor material of the TFT 1 at the time of film formation can be used. When the semiconductor material is a-Si or poly-Si, inorganic oxides such as silicon oxide, inorganic nitrides such as silicon nitride, polyimide, polyamide, polyester, polyacrylate, radical photopolymerization, cationic photopolymerization An organic compound such as a photocurable resin, a copolymer containing an acrylonitrile component, polyvinylphenol, polyvinyl alcohol, a novolac resin, cyanoethyl pullulan, or parylene can be used. When the semiconductor material is an organic material, an organic material such as polyvinyl alcohol or parylene can be used. Furthermore, a plurality of layers of an organic material and an inorganic material may be stacked in consideration of gas barrier properties, electrical insulation, and influence on a semiconductor material in a film formation process.
次に、ポジ型の感光性樹脂層ＲＦ（以下、レジストとも記す）を、例えば、スピンコート法、スリットコーター法、インクジェット法、スクリーン印刷法等を用いて成膜する（図１（ｄ））。続いて透明基板Ｐの背面より光を照射し、感光性樹脂層ＲＦ感光させた後、現像することで、フォトマスクとして作用するゲート電極Ｇのパターン形状が転写されてパターン化された感光性樹脂パターンＲを形成する（図１（ｅ））。 Next, a positive photosensitive resin layer RF (hereinafter also referred to as a resist) is formed by using, for example, a spin coating method, a slit coater method, an ink jet method, a screen printing method, or the like (FIG. 1D). . Subsequently, the photosensitive resin layer RF is exposed to light from the back surface of the transparent substrate P, and then developed, whereby the pattern shape of the gate electrode G acting as a photomask is transferred and patterned. A pattern R is formed (FIG. 1E).
次に、触媒担持層ＣＦを成膜する（図１（ｆ））。触媒担持層ＣＦは、透明絶縁膜ＩＦの表面に後述のパターン化された第２の金属電極層（ソース電極Ｓ・ドレイン電極Ｄ）を触媒型無電解めっきで形成する為の触媒を担持させる層である。触媒担持層ＣＦの形成方法としては、単分子膜のような極薄膜をコーティングする方法、または透明絶縁膜ＩＦの表面をスライトエッチングする方法等を用いることができる。 Next, a catalyst support layer CF is formed (FIG. 1 (f)). The catalyst supporting layer CF is a layer for supporting a catalyst for forming a patterned second metal electrode layer (source electrode S / drain electrode D), which will be described later, on the surface of the transparent insulating film IF by catalytic electroless plating. It is. As a method for forming the catalyst support layer CF, a method of coating an extremely thin film such as a monomolecular film or a method of performing a light etching on the surface of the transparent insulating film IF can be used.
薄膜をコーティングする場合、その材料としては、例えば、アミノメチルトリメトキシシラン、アミノメチルトリエトキシシラン、アミノメチルトリブトキシシラン、アミノエチルトリメトキシシラン、アミノエチルトリエトキシシラン、アミノエチルトリプロポキシシラン、アミノエチルトリブトキシシラン、アミノプロピルトリメトキシシラン、アミノプロピルトリエトキシシラン等のアミノシランや、α−グリシドキシプロピルトリメトキシシラン、α−グリシドキシプロピルメチルジエトキシシラン、β−（３、４エポキシシクロヘキシル）エチルトリメトキシシラン等のエポキシシランや、γ−メルカプトプロピルトリエトキシシラン、γ−メルカプトトリエトキシシラン等のメルカプトシラン化合物を用いることができる。 When coating a thin film, the materials include, for example, aminomethyltrimethoxysilane, aminomethyltriethoxysilane, aminomethyltributoxysilane, aminoethyltrimethoxysilane, aminoethyltriethoxysilane, aminoethyltripropoxysilane, amino Aminosilanes such as ethyltributoxysilane, aminopropyltrimethoxysilane, aminopropyltriethoxysilane, α-glycidoxypropyltrimethoxysilane, α-glycidoxypropylmethyldiethoxysilane, β- (3,4 epoxy cyclohexyl) ) Epoxy silanes such as ethyltrimethoxysilane and mercaptosilane compounds such as γ-mercaptopropyltriethoxysilane and γ-mercaptotriethoxysilane can be used.
次に、パターン化された感光性樹脂パターンＲを剥離（リフトオフ）することで、触媒担持層ＣＦをパターン化し触媒担持層パターンＣを形成する（図１（ｇ））。 Next, the patterned photosensitive resin pattern R is peeled off (lifted off), thereby patterning the catalyst support layer CF and forming the catalyst support layer pattern C (FIG. 1G).
次に、パターン化された触媒担持層パターンＣに触媒を担持させ、周知の無電解めっきすることで、ソース電極Ｓ・ドレイン電極Ｄを形成する（図１（ｈ））。 Next, a catalyst is supported on the patterned catalyst support layer pattern C, and well-known electroless plating is performed to form the source electrode S and the drain electrode D (FIG. 1 (h)).
次に、半導体膜ＳＦを成膜し（図１（ｉ））、ＴＦＴ１を完成させる。半導体膜ＳＦの成膜方法としては、真空蒸着、スピンコート法等を用いることができるが、スクリーン印刷、ＩＪ法、マイクロコンタクトプリント、ディスペンサ、凸版、転写などの印刷法を用いると、塗布と同時にパターニングもできる為、製造コストを低減することができ特に好適である。 Next, a semiconductor film SF is formed (FIG. 1 (i)), and the TFT 1 is completed. As a method for forming the semiconductor film SF, vacuum deposition, spin coating, or the like can be used. When printing methods such as screen printing, IJ method, microcontact printing, dispenser, letterpress, and transfer are used, simultaneously with application Since patterning is also possible, the manufacturing cost can be reduced, which is particularly suitable.
半導体膜ＳＦの材料としては、多環芳香族化合物や共役系高分子等を用いることができるが、特に限定されない。高分子材料、オリゴマー、低分子材料でもよく、塗布後に分子が分子間相互作用により規則正しく配列し結晶となるものが特に好ましい。ペンタセン、ポルフィリン、フタロシアニン、オリゴチオフェン、オリゴフェニレン、ポリチオフェン、ポリフェニレン、及びこれら誘導体などを用いることができる。具体的には、ペンタセン、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン、テトラベンゾポルフィリン、ポリ（３−ヘキシルチオフェン）等を用いることができる。尚、半導体膜ＳＦの材料は、有機材料に限定されることなく、無機材料を用いることもできる。また、最後に、半導体膜ＳＦを外部雰囲気から遮断、保護する為に必要に応じて図示しないパッシベーション膜を成膜してもよい。 The material of the semiconductor film SF can be a polycyclic aromatic compound, a conjugated polymer, or the like, but is not particularly limited. A polymer material, an oligomer, or a low-molecular material may be used, and a material in which molecules are regularly arranged and formed into crystals by intermolecular interaction after coating is particularly preferable. Pentacene, porphyrin, phthalocyanine, oligothiophene, oligophenylene, polythiophene, polyphenylene, and derivatives thereof can be used. Specifically, pentacene, 6,13-bis (triisopropylsilylethynyl) pentacene, tetrabenzoporphyrin, poly (3-hexylthiophene), or the like can be used. The material of the semiconductor film SF is not limited to an organic material, and an inorganic material can also be used. Finally, a passivation film (not shown) may be formed as necessary to shield and protect the semiconductor film SF from the external atmosphere.
このように本発明の実施形態に係わるＴＦＴ１の製造方法においては、背面露光、現像により、少なくともパターン化された第１金属電極層（ゲート電極Ｇ）のパターン形状が転写されてパターン化された感光性樹脂層Ｒを含む透明絶縁膜ＩＦの上に形成された触媒担持層ＣＦを、パターン化された感光性樹脂層Ｒをリフトオフすることでパターン化するようにした。これにより、パターン化された触媒担持層Ｃと、少なくともパターン化された第１金属電極層（ゲート電極Ｇ）とは重なることはない。その後パターン化された触媒担持層Ｃの上に触媒型無電解めっきすることで第２金属電極層を形成するようにしたので、パターン化された第２金属電極層（ソース電極Ｓ・ドレイン電極Ｄ）と、少なくともパターン化された第１金属電極層（ゲート電極Ｇ）のパターンとは重なることはない。 As described above, in the TFT 1 manufacturing method according to the embodiment of the present invention, at least the pattern shape of the patterned first metal electrode layer (gate electrode G) is transferred and patterned by back exposure and development. The catalyst supporting layer CF formed on the transparent insulating film IF including the photosensitive resin layer R is patterned by lifting off the patterned photosensitive resin layer R. Thereby, the patterned catalyst supporting layer C and at least the patterned first metal electrode layer (gate electrode G) do not overlap. Since the second metal electrode layer is formed by performing catalytic electroless plating on the patterned catalyst support layer C, the patterned second metal electrode layer (source electrode S / drain electrode D) is formed. And at least the pattern of the patterned first metal electrode layer (gate electrode G) does not overlap.
また、触媒担持層ＣＦは、単分子のような極薄膜や透明絶縁膜ＩＦの表面をスライトエッチングすることで形成できるので、その厚みを第２金属電極層の厚みよりも極めて薄くできる。これにより、従来のように、リフトオフする感光性樹脂層Ｒを逆テーパー形状にする必要がなく、また、感光性樹脂層ＲＦ自体の厚みも薄くできるので、第２金属電極層を高精度でパターン化することができる。 Further, since the catalyst supporting layer CF can be formed by performing a slight etching on the surface of an ultrathin film such as a single molecule or the transparent insulating film IF, the thickness thereof can be made much thinner than the thickness of the second metal electrode layer. As a result, the photosensitive resin layer R to be lifted off does not need to have a reverse taper shape as in the prior art, and the thickness of the photosensitive resin layer RF itself can be reduced, so that the second metal electrode layer can be patterned with high accuracy. Can be
これらにより、電極相互の相対位置関係を確保しながら、その形状を高精度、且つ安定して形成することができる。その結果、優れた特性のＴＦＴ１を得ることができる。 Accordingly, the shape can be formed with high accuracy and stability while ensuring the relative positional relationship between the electrodes. As a result, the TFT 1 having excellent characteristics can be obtained.
ここで、露光方法の詳細について、図２〜図５を用いて説明する。図２は、本発明の実施形態に係るＴＦＴ１の画素レイアウトの一例を示す平面模式図、図３は、背面露光による感光性樹脂層ＲＦのパターン化を説明する平面模式図、図４は、背面露光、及び表面露光による感光性樹脂層ＲＦのパターン化を説明する平面模式図、図５は、背面露光、及び一部パターン化された感光性樹脂層Ｒａによる感光性樹脂層ＲＦのパターン化を説明する平面模式図である。 Here, details of the exposure method will be described with reference to FIGS. 2 is a schematic plan view showing an example of the pixel layout of the TFT 1 according to the embodiment of the present invention, FIG. 3 is a schematic plan view for explaining patterning of the photosensitive resin layer RF by back exposure, and FIG. FIG. 5 is a schematic plan view illustrating patterning of the photosensitive resin layer RF by exposure and surface exposure. FIG. 5 illustrates patterning of the photosensitive resin layer RF by the backside exposure and partially patterned photosensitive resin layer Ra. It is a plane schematic diagram to explain.
透明基板Ｐの背面からの露光として、全面露光（透明基板Ｐの背面全面に均一に光を照射）をした場合、露光までに形成されていたゲート電極Ｇのパターン形状がそのまま感光性樹脂層ＲＦに転写されることになるが、この状態で後工程を続行すると、パターン化された感光性樹脂層Ｒが残存しない領域、すなわちゲート電極Ｇが形成されていなかった領域の真上にはソース電極Ｓ・ドレイン電極Ｄが形成され、感光性樹脂層Ｒが残存する領域、すなわちゲート電極Ｇが形成されていた領域の真上には、ソース電極Ｓ・ドレイン電極Ｄが形成されないことになる。この場合、ゲート電極Ｇと重なる領域でありながらソース電極Ｓ・ドレイン電極Ｄを形成したい領域や、ゲート電極Ｇが形成されていなかった領域でありながら、ソース電極Ｓ・ドレイン電極Ｄを形成したくない領域がある場合に対処できない。 As the exposure from the back surface of the transparent substrate P, when the entire surface exposure is performed (light is uniformly irradiated on the entire back surface of the transparent substrate P), the pattern shape of the gate electrode G formed up to the exposure remains as it is. If the subsequent process is continued in this state, the source electrode is directly above the region where the patterned photosensitive resin layer R does not remain, that is, the region where the gate electrode G is not formed. The source electrode S / drain electrode D is not formed immediately above the region where the S / drain electrode D is formed and the photosensitive resin layer R remains, that is, the region where the gate electrode G is formed. In this case, it is desired to form the source electrode S / drain electrode D in a region where the source electrode S / drain electrode D is desired to be formed while being a region overlapping with the gate electrode G, or in a region where the gate electrode G is not formed. Cannot handle when there is no area.
具体的には、図２を用いて説明する。図２（ａ）は、電極配置の一例を示す平面模式図である。ゲート電極Ｇの上にソース電極Ｓが重なっている領域Ａ１や、ゲート電極Ｇが形成されていない、透明基板Ｐの上でありながらソース電極Ｓ・ドレイン電極Ｄが形成されていない領域Ａ２が存在する。図２（ｂ）は、ゲート電極Ｇ、及び透明絶縁膜ＩＦが形成された後の透明基板Ｐを示しており、背面露光にゲート電極Ｇのパターン形状のみをフォトマスクとして用いて後の工程を進めると、ソース電極Ｓ・ドレイン電極Ｄは、図２（ｃ）に示すようなパターン形状に形成されてしまう為、図２（ａ）に示すような所望の形状に形成することができない。 Specifically, this will be described with reference to FIG. FIG. 2A is a schematic plan view showing an example of electrode arrangement. There is a region A1 where the source electrode S overlaps the gate electrode G, and a region A2 where the gate electrode G is not formed and the source electrode S / drain electrode D is not formed even though it is on the transparent substrate P. To do. FIG. 2B shows the transparent substrate P after the gate electrode G and the transparent insulating film IF are formed, and the subsequent process is performed using only the pattern shape of the gate electrode G as a photomask for back exposure. As the process proceeds, the source electrode S and the drain electrode D are formed in a pattern shape as shown in FIG. 2C, and thus cannot be formed in a desired shape as shown in FIG.
そこで、ゲート電極Ｇが形成されていない、透明基板Ｐの上でありながら、感光性樹脂層Ｒを残存させる方法として、透明基板Ｐの背面からの露光の際に全面均一ではなく、図３（ａ）に示すようなパターン形状のフォトマスクＭ２（第１フォトマスク）を用いてパターン露光する。この方法を用いれば、図３（ｃ）に示すように、ゲート電極Ｇが形成されていない、透明基板Ｐの上であっても感光性樹脂層Ｒｂを残存させることができるので、前述の領域Ａ２に最終的にソース電極Ｓ・ドレイン電極Ｄが形成されることはない。 Therefore, as a method of leaving the photosensitive resin layer R on the transparent substrate P on which the gate electrode G is not formed, the entire surface is not uniform during the exposure from the back surface of the transparent substrate P. FIG. Pattern exposure is performed using a photomask M2 (first photomask) having a pattern shape as shown in a). If this method is used, as shown in FIG. 3C, the photosensitive resin layer Rb can be left even on the transparent substrate P where the gate electrode G is not formed. The source electrode S / drain electrode D is not finally formed on A2.
一方、ゲート電極Ｇの真上でありながら、感光性樹脂層Ｒを残存させない方法として、以下の２つの方法がある。 On the other hand, there are the following two methods for preventing the photosensitive resin layer R from remaining while being directly above the gate electrode G.
１．透明基板Ｐの背面からの露光の際、透明基板Ｐの表面からもパターン露光する。 1. During exposure from the back surface of the transparent substrate P, pattern exposure is also performed from the surface of the transparent substrate P.
２．感光性樹脂層Ｒａをスピンコート法ではなく、インクジェット法やμコンタクトプリント法、スクリーン印刷法等を用いて、パターン塗布することで、ゲート電極Ｇの直上でありながら、感光性樹脂層Ｒを残存させたくない領域に予め感光性樹脂層Ｒａがつかないようにする。 2. The photosensitive resin layer Ra remains on the gate electrode G by applying a pattern by using an inkjet method, a μ contact printing method, a screen printing method or the like instead of the spin coating method. The photosensitive resin layer Ra is prevented from being attached in advance to an area that is not desired to be applied.
１項について、図４を用いて説明する。背面露光でパターン化された図４（ａ）に示す感光性樹脂層Ｒｂに、図４（ｂ）に示すようなパターン形状のフォトマスクＭ５（第２フォトマスク）を用いて透明基板Ｐの表面からさらに追加露光し、現像することで、図４（ｃ）に示すような形状の感光性樹脂パターンＲが得られ、前述の領域Ａ１の感光性樹脂パターンＲｂを除去することができる。 The first term will be described with reference to FIG. The surface of the transparent substrate P using a photomask M5 (second photomask) having a pattern shape as shown in FIG. 4B on the photosensitive resin layer Rb shown in FIG. 4A patterned by back exposure. Further, the photosensitive resin pattern R having a shape as shown in FIG. 4C is obtained by further exposing and developing, and the photosensitive resin pattern Rb in the region A1 can be removed.
２項について、図５を用いて説明する。図５（ａ）に示すゲート電極Ｇの上に、図５（ｂ）に示すようなパターン形状の感光性樹脂層Ｒａを塗布する。そして図５（ｄ）に示すようなパターン形状のフォトマスクＭ２を用いて透明基板Ｐの背面から露光し、現像することで、図５（ｅ）に示すようなパターン形状の感光性樹脂層パターンＲが得られる。尚、これは、前述の図４（ｃ）の場合と同じ形状のパターンである。 The second term will be described with reference to FIG. A photosensitive resin layer Ra having a pattern shape as shown in FIG. 5B is applied on the gate electrode G shown in FIG. Then, by exposing and developing from the back surface of the transparent substrate P using a photomask M2 having a pattern shape as shown in FIG. 5D, a photosensitive resin layer pattern having a pattern shape as shown in FIG. R is obtained. This is a pattern having the same shape as in the case of FIG.
ここで、前述の図２（ａ）で示した電極配置のＴＦＴ１の製造工程の一例を図６〜図８を用いて説明する。各図（図６（ａ）〜図６（ｆ）、図７（ａ）、図７（ｂ）、図８（ａ）〜図８（ｄ））において、上図は平面模式図、下図は上図におけるＡ−Ｂ−Ａ′断面模式図である。尚、以下の説明において、各種部材の成膜方法、材料等は、前述の基本工程の場合と略同様なのでその詳細は省略する。 Here, an example of the manufacturing process of the TFT 1 having the electrode arrangement shown in FIG. 2A will be described with reference to FIGS. In each figure (FIG. 6 (a)-FIG. 6 (f), FIG. 7 (a), FIG. 7 (b), FIG. 8 (a)-FIG. 8 (d)), an upper figure is a plane schematic diagram, a lower figure is It is an AB-A 'cross-sectional schematic diagram in the above figure. In the following description, film forming methods and materials for various members are substantially the same as those in the above-described basic process, and the details thereof are omitted.
最初に、透明基板Ｐの上に第１金属電極層ＧＦをスパッタ法、蒸着等を用いて成膜する（図６（ａ））。 First, the first metal electrode layer GF is formed on the transparent substrate P by sputtering, vapor deposition, or the like (FIG. 6A).
次に、第１金属電極層ＧＦを、フォトリソグラフィー法を用いてパターン化しゲート電極Ｇを形成する（図６（ｂ））。 Next, the first metal electrode layer GF is patterned using a photolithography method to form the gate electrode G (FIG. 6B).
次に、透明絶縁膜ＩＦをスパッタ法、蒸着、ＣＶＤ法等を用いて成膜する（図６（ｃ））。 Next, a transparent insulating film IF is formed by sputtering, vapor deposition, CVD, or the like (FIG. 6C).
次に、ポジ型の感光性樹脂層ＲＦを、スピンコート法、スリットコーター法、インクジェット法、スクリーン印刷法等を用いて成膜する（図６（ｄ））。スピンコート法、スリットコーター法を用いた場合は、透明基板Ｐの全面に感光性樹脂層ＲＦが成膜されるが、インクジェット法、スクリーン印刷法を用いた場合は、所定の領域にのみ感光性樹脂層Ｒａを成膜することができる。 Next, a positive photosensitive resin layer RF is formed by using a spin coat method, a slit coater method, an ink jet method, a screen printing method, or the like (FIG. 6D). When the spin coat method or the slit coater method is used, the photosensitive resin layer RF is formed on the entire surface of the transparent substrate P. However, when the ink jet method or the screen printing method is used, the photosensitive resin layer RF is photosensitive only in a predetermined region. The resin layer Ra can be formed.
透明基板Ｐの全面に感光性樹脂層ＲＦを形成した場合（図６（ｄ））は、続く工程で、透明基板Ｐの背面より光を照射し、感光性樹脂層ＲＦを感光させる。その際、前述のフォトマスクＭ２を用いてパターン露光する（図６（ｅ））。さらに透明基板Ｐの表側より光を照射し、感光性樹脂層ＲＦを感光させる。その際、前述のフォトマスクＭ５を用いてパターン露光する（図６（ｆ））。尚、透明基板Ｐの背面からの露光と、表面からの露光はその順序が入れ替わってもよい。 When the photosensitive resin layer RF is formed on the entire surface of the transparent substrate P (FIG. 6D), light is irradiated from the back surface of the transparent substrate P in the subsequent process to expose the photosensitive resin layer RF. At that time, pattern exposure is performed using the above-described photomask M2 (FIG. 6E). Further, light is irradiated from the front side of the transparent substrate P to expose the photosensitive resin layer RF. At that time, pattern exposure is performed using the above-described photomask M5 (FIG. 6F). The order of the exposure from the back surface of the transparent substrate P and the exposure from the front surface may be interchanged.
一方、所定の領域にのみ感光性樹脂層Ｒａを形成した場合（図７（ａ））は、続く工程で、透明基板Ｐの背面より光を照射し、感光性樹脂層Ｒａを感光させる。その際、前述のフォトマスクＭ２を用いてパターン露光する（図７（ｂ））。尚、この場合は、図６（ｆ）に相当する工程は省略できる。 On the other hand, when the photosensitive resin layer Ra is formed only in a predetermined region (FIG. 7A), light is irradiated from the back surface of the transparent substrate P in the subsequent process to expose the photosensitive resin layer Ra. At that time, pattern exposure is performed using the above-described photomask M2 (FIG. 7B). In this case, the step corresponding to FIG. 6F can be omitted.
次に、露光された感光性樹脂層ＲＦまたは感光性樹脂層Ｒａを現像することで、パターン化された感光性樹脂パターンＲを形成する（図８（ａ））。 Next, the exposed photosensitive resin layer RF or photosensitive resin layer Ra is developed to form a patterned photosensitive resin pattern R (FIG. 8A).
次に、触媒担持層ＣＦを、薄膜コーティング法または透明絶縁膜ＩＦの表面のスライトエッチングにより少なくとも透明絶縁膜ＩＦの上に形成する（図８（ｂ））。薄膜コーティング法の場合は、アミノメチルトリメトキシシラン等、前述の化学材料の溶液に透明基板Ｐを浸漬し、洗浄して乾燥する。透明絶縁膜ＩＦの表面をスライトエッチングすることで形成する場合は、エッチング液に浸漬し、洗浄して乾燥する。 Next, the catalyst support layer CF is formed on at least the transparent insulating film IF by a thin film coating method or by a slow etching of the surface of the transparent insulating film IF (FIG. 8B). In the case of the thin film coating method, the transparent substrate P is immersed in a solution of the aforementioned chemical material such as aminomethyltrimethoxysilane, washed and dried. When the surface of the transparent insulating film IF is formed by performing a light etching, it is immersed in an etching solution, washed and dried.
次に、パターン化された感光性樹脂パターンＲを剥離（リフトオフ）することで、触媒担持層ＣＦをパターン化し触媒担持層パターンＣを形成する（図８（ｃ））。 Next, the patterned photosensitive resin pattern R is peeled off (lifted off), thereby patterning the catalyst support layer CF and forming the catalyst support layer pattern C (FIG. 8C).
次に、パターン化された触媒担持層パターンＣに触媒を担持させ、無電解めっきすることで、ソース電極Ｓ・ドレイン電極Ｄを形成する（図８（ｄ））。このようにして、図２（ａ）で示した電極配置を形成することができる。 Next, the catalyst is supported on the patterned catalyst support layer pattern C, and electroless plating is performed to form the source electrode S and the drain electrode D (FIG. 8D). In this way, the electrode arrangement shown in FIG. 2A can be formed.
このように、このように本発明の実施形態に係わるソース電極Ｓ・ドレイン電極Ｄの形成方法においては、ゲート電極Ｇをフォトマスクとした背面露光のみならず、フォトマスクＭ２を用いた背面露光、フォトマスクＭ５を用いた表面露光等を併用することで、所望の形状のソース電極Ｓ・ドレイン電極Ｄを形成することができる。 As described above, in the method for forming the source electrode S and the drain electrode D according to the embodiment of the present invention, not only the back exposure using the gate electrode G as a photomask but also the back exposure using the photomask M2, By using the surface exposure using the photomask M5 together, the source electrode S / drain electrode D having a desired shape can be formed.
（実施例１）
実施例１によるソース電極Ｓ・ドレイン電極Ｄの形成方法を図９を用いて説明する。図９（ａ）〜図９（ｆ）は、ソース電極Ｓ・ドレイン電極Ｄの形成工程の概要を示す平面模式図である。本実施例は、露光方法として表面露光の併用、触媒担持層ＣＦの形成方法として薄膜コーティング法を用いるものである。
Example 1
A method of forming the source electrode S and the drain electrode D according to Example 1 will be described with reference to FIG. FIG. 9A to FIG. 9F are schematic plan views showing an outline of the process of forming the source electrode S and the drain electrode D. FIG. In the present embodiment, a combination of surface exposure is used as an exposure method, and a thin film coating method is used as a method for forming the catalyst support layer CF.
最初に、ガラス基板（透明基板Ｐ）の表面に、スパッタ法を用いてＣｒを５０ｎｍの膜厚で成膜した後、フォトマスクＭ１（図９（ｘ））を用いたフォトリソグラフィー法を用いてパターン化しゲート電極Ｇを形成した（図９（ａ））。 First, Cr is deposited to a thickness of 50 nm on the surface of a glass substrate (transparent substrate P) using a sputtering method, and then a photolithography method using a photomask M1 (FIG. 9 (x)) is used. Patterned gate electrode G was formed (FIG. 9A).
次に、ＴＥＯＳ−ＣＶＤ法を用いてＳｉＯ２を３００ｎｍの膜厚で成膜した（透明絶縁膜ＩＦ）。 Next, SiO 2 was formed to a thickness of 300 nm using a TEOS-CVD method (transparent insulating film IF).
次に、スピンコート法を用いてポジ型の感光性樹脂を塗布（感光性樹脂層ＲＦ）した後、透明基板Ｐの背面から、フォトマスクＭ２（図９（ｙ））を用いてパターン露光した。続いて透明基板Ｐの表面から、フォトマスクＭ３（図９（ｚ））を用いてパターン露光した。 Next, after applying a positive photosensitive resin (photosensitive resin layer RF) using a spin coating method, pattern exposure was performed from the back surface of the transparent substrate P using a photomask M2 (FIG. 9 (y)). . Subsequently, pattern exposure was performed from the surface of the transparent substrate P using a photomask M3 (FIG. 9 (z)).
次に、露光された感光性樹脂層ＲＦを現像することで、パターン化された感光性樹脂パターンＲを形成した（図９（ｂ））。図９（ｃ）に感光性樹脂パターンＲの下に形成されているゲート電極Ｇも含めた態様を示す。 Next, the exposed photosensitive resin layer RF was developed to form a patterned photosensitive resin pattern R (FIG. 9B). FIG. 9C shows a mode including the gate electrode G formed under the photosensitive resin pattern R.
次に、透明基板Ｐをアミノプロピルトリエトキシシランのエタノール溶液に浸漬して、透明絶縁膜ＩＦの表面に単分子膜を形成（触媒担持層ＣＦ）した後、パターン化された感光性樹脂パターンＲを剥離することで、触媒担持層ＣＦをパターン化し触媒担持層パターンＣを形成した。 Next, the transparent substrate P is immersed in an ethanol solution of aminopropyltriethoxysilane to form a monomolecular film (catalyst support layer CF) on the surface of the transparent insulating film IF, and then the patterned photosensitive resin pattern R The catalyst supporting layer CF was patterned to form a catalyst supporting layer pattern C.
次に、乾燥後、塩化パラジウム塩酸溶液に浸漬し触媒化した。続いて、次亜燐酸ソーダ水溶液に浸漬して、触媒活性化を行った後、めっき浴に浸してめっき膜を形成することで、Ａｕ金属膜（ソース電極Ｓ・ドレイン電極Ｄ）を５０ｎｍの膜厚で形成した（図９（ｄ））。図９（ｅ）にソース電極Ｓ・ドレイン電極Ｄの下に形成されているゲート電極Ｇも含めた態様を示す。また、図９（ｆ）に図９（ｅ）におけるゲート電極Ｇ周縁のＡ−Ａ′断面を示す。図９（ｆ）に示すように、ゲート電極Ｇとソース電極Ｓ・ドレイン電極Ｄとの重なりがないので、この領域の寄生静電容量を大きく抑制することができた。 Next, after drying, it was immersed in a palladium chloride hydrochloric acid solution to catalyze. Subsequently, after immersing in a sodium hypophosphite aqueous solution to activate the catalyst, a plating film is formed by immersing in a plating bath, thereby forming an Au metal film (source electrode S / drain electrode D) with a thickness of 50 nm. It was formed with a thickness (FIG. 9D). FIG. 9E shows a mode including the gate electrode G formed under the source electrode S / drain electrode D. FIG. FIG. 9F shows an AA ′ cross section of the periphery of the gate electrode G in FIG. As shown in FIG. 9 (f), the gate electrode G and the source electrode S / drain electrode D do not overlap each other, so that the parasitic capacitance in this region can be greatly suppressed.
（実施例２）
実施例２によるソース電極Ｓ・ドレイン電極Ｄの形成方法を前述の図９を用いて説明する。本実施例は、露光方法として表面露光の併用、触媒担持層ＣＦの形成方法としてスライトエッチングを用いるものである。
(Example 2)
A method for forming the source electrode S and the drain electrode D according to the second embodiment will be described with reference to FIG. In this example, surface exposure is used as an exposure method, and slite etching is used as a method for forming the catalyst support layer CF.
最初に、ガラス基板（透明基板Ｐ）の表面に、スパッタ法を用いてＣｒを５０ｎｍの膜厚で成膜した後、フォトマスクＭ１（図９（ｘ））を用いたフォトリソグラフィー法を用いてパターン化しゲート電極Ｇを形成した（図９（ａ））。 First, Cr is deposited to a thickness of 50 nm on the surface of a glass substrate (transparent substrate P) using a sputtering method, and then a photolithography method using a photomask M1 (FIG. 9 (x)) is used. Patterned gate electrode G was formed (FIG. 9A).
次に、スピンコート法を用いてポリイミド溶液を塗布し、焼成することでポリイミド膜を５００ｎｍの膜厚で成膜した（透明絶縁膜ＩＦ）。 Next, a polyimide solution was applied using a spin coat method and baked to form a polyimide film having a thickness of 500 nm (transparent insulating film IF).
次に、スピンコート法を用いてポジ型の感光性樹脂を塗布（感光性樹脂層ＲＦ）した後、透明基板Ｐの背面から、フォトマスクＭ２（図９（ｙ））を用いてパターン露光した。続いて透明基板Ｐの表面から、フォトマスクＭ３（図９（ｚ））を用いてパターン露光した。 Next, after applying a positive photosensitive resin (photosensitive resin layer RF) using a spin coating method, pattern exposure was performed from the back surface of the transparent substrate P using a photomask M2 (FIG. 9 (y)). . Subsequently, pattern exposure was performed from the surface of the transparent substrate P using a photomask M3 (FIG. 9 (z)).
次に、露光された感光性樹脂層ＲＦを現像することで、パターン化された感光性樹脂パターンＲを形成した（図９（ｂ））。図９（ｃ）に感光性樹脂パターンＲの下に形成されているゲート電極Ｇも含めた態様を示す。 Next, the exposed photosensitive resin layer RF was developed to form a patterned photosensitive resin pattern R (FIG. 9B). FIG. 9C shows a mode including the gate electrode G formed under the photosensitive resin pattern R.
次に、透明基板Ｐをクロム酸−リン酸−硫酸水溶液に浸漬して、透明絶縁膜ＩＦの表面をエッチングすることで触媒担持層ＣＦを形成した後、パターン化された感光性樹脂パターンＲを剥離することで、触媒担持層ＣＦをパターン化し触媒担持層パターンＣを形成した。 Next, after immersing the transparent substrate P in a chromic acid-phosphoric acid-sulfuric acid aqueous solution and etching the surface of the transparent insulating film IF to form the catalyst supporting layer CF, the patterned photosensitive resin pattern R is formed. By peeling, the catalyst support layer CF was patterned to form a catalyst support layer pattern C.
その後、実施例１の場合と同様にして、Ａｕ金属膜（ソース電極Ｓ・ドレイン電極Ｄ）を５０ｎｍの膜厚で形成した（図９（ｄ））。このような方法においても、実施例１の場合と同様に寄生静電容量を大きく抑制することができた。 Thereafter, in the same manner as in Example 1, an Au metal film (source electrode S / drain electrode D) was formed to a thickness of 50 nm (FIG. 9D). Even in such a method, the parasitic capacitance can be largely suppressed as in the case of the first embodiment.
（実施例３）
実施例３によるソース電極Ｓ・ドレイン電極Ｄの形成方法を図１０を用いて説明する。図１０（ａ）〜図１０（ｆ）は、ソース電極Ｓ・ドレイン電極Ｄの形成工程の概要を示す平面模式図である。本実施例は、感光性樹脂層Ｒａのパターン塗布、触媒担持層ＣＦの形成方法に薄膜コーティング法を用いるものである。
(Example 3)
A method of forming the source electrode S and the drain electrode D according to Example 3 will be described with reference to FIG. FIG. 10A to FIG. 10F are schematic plan views showing an outline of the process of forming the source electrode S and the drain electrode D. FIG. In this embodiment, a thin film coating method is used for pattern coating of the photosensitive resin layer Ra and formation of the catalyst support layer CF.
最初に、実施例１の場合と同様の工程を経て、ゲート電極Ｇが形成された透明基板Ｐの上にＳｉＯ２を３００ｎｍの膜厚で成膜した（透明絶縁膜ＩＦ）。 First, through a process similar to that in Example 1, a SiO 2 film having a thickness of 300 nm was formed on the transparent substrate P on which the gate electrode G was formed (transparent insulating film IF).
次に、インクジェット法を用いてポジ型の感光性樹脂を図１０（ｙ）に示すようなパターンに塗布（感光性樹脂層Ｒａ）した後、透明基板Ｐの背面から、フォトマスクＭ２（図１０（ｚ））を用いてパターン露光した。続いて透明基板Ｐの表面から、フォトマスクＭ３（図９（ｚ））を用いてパターン露光した。 Next, after applying a positive photosensitive resin in a pattern as shown in FIG. 10 (y) (photosensitive resin layer Ra) using an inkjet method, a photomask M2 (FIG. 10) is formed from the back surface of the transparent substrate P. (Z)) was used for pattern exposure. Subsequently, pattern exposure was performed from the surface of the transparent substrate P using a photomask M3 (FIG. 9 (z)).
次に、露光された感光性樹脂層Ｒａを現像することで、パターン化された感光性樹脂パターンＲを形成した（図１０（ｂ））。 Next, the exposed photosensitive resin layer Ra was developed to form a patterned photosensitive resin pattern R (FIG. 10B).
その後、実施例１の場合と同様にして、Ａｕ金属膜（ソース電極Ｓ・ドレイン電極Ｄ）を５０ｎｍの膜厚で形成した（図１０（ｄ））。このような方法においても、実施例１の場合と同様に寄生静電容量を大きく抑制することができた。 Thereafter, in the same manner as in Example 1, an Au metal film (source electrode S / drain electrode D) was formed to a thickness of 50 nm (FIG. 10D). Even in such a method, the parasitic capacitance can be largely suppressed as in the case of the first embodiment.
１ ＴＦＴ
Ｃ 触媒担持パターン
ＣＦ 触媒担持層
Ｄ ドレイン電極
Ｇ ゲート電極
ＧＢ ゲートバス
ＧＦ 第１金属電極層
ＩＦ 透明絶縁膜
ＬＲ 信号線抵抗
ＯＤ 光変調素子
Ｐ 透明基板
Ｒ 感光性樹脂パターン（レジストパターン）
ＲＦ 感光性樹脂層（レジスト）
Ｓ ソース電極
ＳＢ ソースバス
ＳＤＦ 金属層（第２金属電極層）
ＳＦ 半導体膜
Ｍ１、Ｍ２、Ｍ３、Ｍ５ フォトマスク
1 TFT
C catalyst support pattern CF catalyst support layer D drain electrode G gate electrode GB gate bus GF first metal electrode layer IF transparent insulating film LR signal line resistance OD light modulation element P transparent substrate R photosensitive resin pattern (resist pattern)
RF photosensitive resin layer (resist)
S source electrode SB source bus SDF metal layer (second metal electrode layer)
SF semiconductor film M1, M2, M3, M5 Photomask
Claims (7)
前記ゲート電極を構成するためにパターン化された第１金属電極層を透明基板の上に形成する工程と、
前記ゲート電極をソース電極，ドレイン電極に対してそれぞれ絶縁するために、前記パターン化された第１金属電極層を含む前記透明基板の上に透明絶縁膜を成膜する工程と、
前記ソース電極及びドレイン電極を構成するためにパターン化された第２金属電極層を前記透明絶縁膜の上に形成する工程と、を備え、
前記パターン化された第２金属電極層を形成する工程は、
前記透明絶縁膜の上に感光性樹脂層を成膜した後、前記透明基板の背面より照射光を部分的に遮る少なくとも前記パターン化された第１金属電極層を介して前記感光性樹脂層に光を照射し、現像することで、前記感光性樹脂層を少なくとも前記パターン化された第１金属電極層のパターン形状を含む形状にパターン化する工程と、
パターン化された前記感光性樹脂層を含む前記透明絶縁膜の上に触媒担持層を形成した後、パターン化された前記感光性樹脂層を除去することで、前記触媒担持層をパターン化する工程と、
パターン化された前記触媒担持層の上に触媒型無電解めっきする工程と、を有することを特徴とする薄膜トランジスタの製造方法。 A method of manufacturing a thin film transistor including a gate electrode, a source electrode, and a drain electrode,
Forming a patterned first metal electrode layer on the transparent substrate to form the gate electrode ;
Forming a transparent insulating film on the transparent substrate including the patterned first metal electrode layer in order to insulate the gate electrode from the source electrode and the drain electrode, respectively .
E Bei and forming on the transparent insulating film and the second metal electrode layer patterned to constitute the source and drain electrodes,
The step of forming the patterned second metal electrode layer includes:
After forming a photosensitive resin layer on the transparent insulating film, the photosensitive resin layer is formed on the photosensitive resin layer through at least the patterned first metal electrode layer that partially blocks irradiated light from the back surface of the transparent substrate. Irradiating with light and developing to pattern the photosensitive resin layer into a shape including at least the pattern shape of the patterned first metal electrode layer; and
Forming a catalyst-carrying layer on the transparent insulating film including the patterned photosensitive resin layer, and then patterning the catalyst-carrying layer by removing the patterned photosensitive resin layer When,
And a step of carrying out catalytic electroless plating on the patterned catalyst support layer.
前記ゲート電極を構成するためにパターン化された第１金属電極層を透明基板の上に形成する工程と、Forming a patterned first metal electrode layer on the transparent substrate to form the gate electrode;
前記ゲート電極をソース電極，ドレイン電極に対してそれぞれ絶縁するために、前記パターン化された第１金属電極層を含む前記透明基板の上に透明絶縁膜を成膜する工程と、Forming a transparent insulating film on the transparent substrate including the patterned first metal electrode layer in order to insulate the gate electrode from the source electrode and the drain electrode, respectively.
前記ソース電極及びドレイン電極を構成するためにパターン化された第２金属電極層を前記透明絶縁膜の上に形成する工程と、を備え、Forming a second metal electrode layer patterned to form the source electrode and the drain electrode on the transparent insulating film,
前記パターン化された第２金属電極層を形成する工程は、The step of forming the patterned second metal electrode layer includes:
前記透明絶縁膜の上に感光性樹脂層を成膜した後、前記透明基板の背面より照射光を部分的に遮る少なくとも前記パターン化された第１金属電極層を介して前記感光性樹脂層に光を照射し、現像することで、前記感光性樹脂層を少なくとも前記パターン化された第１金属電極層のパターン形状を含む形状にパターン化する工程と、After forming a photosensitive resin layer on the transparent insulating film, the photosensitive resin layer is formed on the photosensitive resin layer through at least the patterned first metal electrode layer that partially blocks irradiated light from the back surface of the transparent substrate. Irradiating with light and developing to pattern the photosensitive resin layer into a shape including at least the pattern shape of the patterned first metal electrode layer; and
前記透明絶縁膜の表面をエッチング処理することで、前記透明絶縁膜の上に触媒担持層を形成した後、パターン化された前記感光性樹脂層を除去することで、前記触媒担持層をパターン化する工程と、Etching the surface of the transparent insulating film to form a catalyst supporting layer on the transparent insulating film, and then patterning the catalyst supporting layer by removing the patterned photosensitive resin layer And a process of
パターン化された前記触媒担持層の上に触媒型無電解めっきする工程と、を有することを特徴とする薄膜トランジスタの製造方法。And a step of carrying out catalytic electroless plating on the patterned catalyst support layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008284062A JP5381021B2 (en) | 2008-11-05 | 2008-11-05 | Thin film transistor manufacturing method and thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008284062A JP5381021B2 (en) | 2008-11-05 | 2008-11-05 | Thin film transistor manufacturing method and thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010114182A JP2010114182A (en) | 2010-05-20 |
| JP5381021B2 true JP5381021B2 (en) | 2014-01-08 |
Family
ID=42302537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008284062A Expired - Fee Related JP5381021B2 (en) | 2008-11-05 | 2008-11-05 | Thin film transistor manufacturing method and thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5381021B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114904433B (en) * | 2022-04-29 | 2023-12-19 | 安徽味滋源食品有限公司 | High-temperature disinfection tank for food processing |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214259A (en) * | 1993-01-13 | 1994-08-05 | Dainippon Printing Co Ltd | Production of active matrix liquid crystal display device |
| JP3489183B2 (en) * | 1994-03-31 | 2004-01-19 | カシオ計算機株式会社 | Method for manufacturing thin film transistor |
| JP4501225B2 (en) * | 2000-02-21 | 2010-07-14 | 日亜化学工業株式会社 | Light emitting device and method for manufacturing light emitting device |
| JP2003213436A (en) * | 2002-01-18 | 2003-07-30 | Sharp Corp | Metallic film pattern and production method therefor |
| JP4559818B2 (en) * | 2004-04-30 | 2010-10-13 | アルプス電気株式会社 | Electroless plating method for silicon substrate and metal layer forming method on silicon substrate |
| JP5036241B2 (en) * | 2005-07-27 | 2012-09-26 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| WO2007110671A2 (en) * | 2006-03-29 | 2007-10-04 | Plastic Logic Limited | Techniques for device fabrication with self-aligned electrodes |
| JP2008106345A (en) * | 2006-09-28 | 2008-05-08 | Fujifilm Corp | Method for forming electrically conductive film, electrically conductive film formed using the same, and printed circuit board, thin layer transistor and device |
-
2008
- 2008-11-05 JP JP2008284062A patent/JP5381021B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010114182A (en) | 2010-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799597B2 (en) | Thin film transistor, method of manufacturing the same and flat panel display having the thin film transistor | |
| US7919778B2 (en) | Making organic thin film transistor array panels | |
| JP5194468B2 (en) | Organic thin film transistor manufacturing method and organic thin film transistor | |
| TWI429084B (en) | Making organic thin film transistor array panels | |
| KR101219035B1 (en) | Organic thin film transistor array panel and method for manufacturing the same | |
| US20090215222A1 (en) | Manufacturing method of semiconductor device | |
| US20070024766A1 (en) | Organic thin film transistor display panel | |
| JP2005086147A (en) | Method of forming metal single layer film, method of forming wiring, and manufacturing method of field-effect transistor | |
| US7915074B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US20050287719A1 (en) | Organic thin film transistor array panel and manufacturing method thereof | |
| JP5132880B2 (en) | Organic thin film transistor array panel and manufacturing method thereof | |
| JP2008258608A (en) | Bipolar transistor design | |
| JP2010003723A (en) | Thin-film transistor, thin-film transistor array and image display | |
| US7719009B2 (en) | Thin film transistor array panel and method of manufacture | |
| KR100695013B1 (en) | Thin film transistor substrate and manufacturing method thereof | |
| KR101393636B1 (en) | Organic thin film transistor array panel and manufacturing method of the same | |
| JP6073880B2 (en) | Method for forming top gate type transistor | |
| US20100051911A1 (en) | Organic Thin Film Transistor Array Panel and Method of Manufacturing the Same | |
| JP5381021B2 (en) | Thin film transistor manufacturing method and thin film transistor | |
| JP4656262B2 (en) | Thin film transistor manufacturing method | |
| US8653527B2 (en) | Thin film transistor and method for manufacturing the same | |
| JP2006148114A (en) | Thin film transistor display panel that utilizes semiconductor and method for manufacturing the same | |
| KR20070052505A (en) | Organic thin film transistor array panel and method for manufacturing the same | |
| JP4691545B2 (en) | Manufacturing method of semiconductor device | |
| JP2006253682A (en) | Organic thin film transistor display panel and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110509 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |