JP5378732B2 - Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer manufacturing process evaluation method - Google Patents
Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer manufacturing process evaluation method Download PDFInfo
- Publication number
- JP5378732B2 JP5378732B2 JP2008226700A JP2008226700A JP5378732B2 JP 5378732 B2 JP5378732 B2 JP 5378732B2 JP 2008226700 A JP2008226700 A JP 2008226700A JP 2008226700 A JP2008226700 A JP 2008226700A JP 5378732 B2 JP5378732 B2 JP 5378732B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- value
- reference value
- oxide film
- match
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、半導体用ウエハの評価方法、半導体ウエハの製造方法及び半導体ウエハの製造工程の評価方法に関する。 The present invention relates to a semiconductor wafer evaluation method, a semiconductor wafer manufacturing method, and a semiconductor wafer manufacturing process evaluation method.
半導体用ウエハの製造工程においては、所定数の半導体用ウエハ毎にそれぞれ1枚ずつの半導体用ウエハ(シリコンウエハ)を抜き取って、その電気的特性を評価する。評価試験の方法としては、例えば、経時絶縁破壊(TimeDependent Dielectric Breakdown:TDDB)や瞬時絶縁破壊(TimeZero Dielectric Breakdown:TZDB)が知られている(特許文献1,特許文献2)。経時絶縁破壊試験では、金属−酸化膜−半導体構造(Metal Oxide Semiconductor:MOS)に一定の電圧を印加し、MOSが破壊される率を計測する。瞬時絶縁破壊試験では、MOSに印加する電圧を段階的に高めていき、絶縁破壊が生じる電圧を計測する。
上記従来技術に記載の通り、TDDBやTZDBによって半導体用ウエハの電気的特性を評価することができる。しかし、本出願の発明者は、TDDBとTZDBとで評価結果の異なる場合があることを見い出した。即ち、本発明者は、TDDBで良い評価を得た場合でも、TZDBでは良い評価とならない場合があることを見い出した。従って、従来の方法では、半導体用ウエハを適切に評価できない可能性がある。さらに、本発明者は、評価結果に差異が生じる理由を解明し、その差異を有効に解消する方法を見い出した。従来より知られている文献には、測定方法間における結果の相違及びその相違の解消方法について開示されておらず、その示唆も含まれていない。 As described in the above prior art, the electrical characteristics of a semiconductor wafer can be evaluated by TDDB or TZDB. However, the inventors of the present application have found that evaluation results may differ between TDDB and TZDB. That is, the present inventor has found that even when a good evaluation is obtained with TDDB, there is a case where the evaluation is not good with TZDB. Therefore, there is a possibility that the conventional method cannot appropriately evaluate the semiconductor wafer. Furthermore, the present inventor has elucidated the reason why a difference occurs in the evaluation result, and has found a method for effectively eliminating the difference. Conventionally known literatures do not disclose differences in results between measurement methods and methods for resolving the differences, nor do they include suggestions.
本発明は、上記問題に着目してなされたもので、その目的は、半導体ウエハに関する金属−酸化膜−半導体構造の電流−電圧特性の測定値と基準値との差異に基づいて半導体用ウエハを適切に評価し、その品質を保持することができる評価方法及び製造方法を提供することにある。 The present invention has been made paying attention to the above problems, and its purpose is to provide a semiconductor wafer based on a difference between a measured value and a reference value of a current-voltage characteristic of a metal-oxide film-semiconductor structure related to a semiconductor wafer. An object of the present invention is to provide an evaluation method and a manufacturing method capable of appropriately evaluating and maintaining the quality.
上記課題を解決するために、本発明の第1の観点に従う、半導体用ウエハを評価する方法は、半導体用ウエハについて金属−酸化膜−半導体構造の電流−電圧特性を測定し、電流−電圧特性の測定値と基準値とを比較し、測定値と基準値とが不一致の場合は不良品であると判定し、測定値と基準値とが一致する場合は良品であると判定する。
ここで、「測定値と基準値とが一致する」とは、基準値と測定値とのずれが、許容範囲内にある場合を意味する。許容範囲は、測定器や酸化処理のばらつきを考慮して事前に求めておくことができる。
In order to solve the above-mentioned problem, a method for evaluating a semiconductor wafer according to the first aspect of the present invention comprises measuring a current-voltage characteristic of a metal-oxide film-semiconductor structure for a semiconductor wafer, and a current-voltage characteristic. The measured value and the reference value are compared, and if the measured value and the reference value do not match, it is determined to be a defective product, and if the measured value and the reference value match, it is determined to be a non-defective product.
Here, “the measured value and the reference value match” means that the deviation between the reference value and the measured value is within an allowable range. The allowable range can be obtained in advance in consideration of variations in measuring instruments and oxidation treatment.
本発明の実施形態では、測定値と基準値とが不一致の場合、不良品であると判定された半導体用ウエハの少なくとも一面側に所定の処理を実施する。 In the embodiment of the present invention, when the measured value and the reference value do not match, a predetermined process is performed on at least one surface side of the semiconductor wafer determined to be defective.
本発明の実施形態では、不良品であると判定された半導体用ウエハに所定の処理を実施した後、金属−酸化膜−半導体構造の電流−電圧特性を再び測定し、再測定値と基準値とを比較し、再測定値と基準値とが一致する場合は良品であると判定し、再測定値と基準値とが不一致の場合は不良品であると判定する。 In the embodiment of the present invention, after a predetermined process is performed on a semiconductor wafer determined to be a defective product, the current-voltage characteristic of the metal-oxide film-semiconductor structure is measured again, and the remeasured value and the reference value are measured. Are determined to be non-defective if the remeasured value and the reference value match, and determined to be defective if the remeasured value and the reference value do not match.
本発明の実施形態では、所定の処理とは、半導体用ウエハの少なくとも一面側に犠牲酸化膜を成長させた後に当該犠牲酸化膜を除去する処理である、請求項2または請求項3のいずれかに記載の半導体用ウエハの評価方法。 In the embodiment of the present invention, the predetermined processing is processing for removing the sacrificial oxide film after growing the sacrificial oxide film on at least one surface side of the semiconductor wafer. The evaluation method of the wafer for semiconductors as described in 2.
本発明の別の実施形態では、電流−電圧特性を測定する前に、所定の別の試験として経時絶縁膜破壊試験または瞬時絶縁膜破壊試験のいずれかを実施し、所定の別の試験の結果が合格であった場合に、電流−電圧特性を測定し、測定値と基準値とを比較し、測定値と基準値とが不一致の場合は不良品であると判定し、測定値と基準値とが一致する場合は良品であると判定する。 In another embodiment of the present invention, before measuring the current-voltage characteristics, either a time-dependent insulating film breakdown test or an instantaneous insulating film breakdown test is performed as a predetermined another test, and a result of the predetermined another test is determined. Is passed, measure the current-voltage characteristics, compare the measured value and the reference value, and if the measured value and the reference value do not match, determine that the product is defective, and measure the measured value and the reference value. Is determined to be a non-defective product.
本発明の他の観点に従う、半導体用ウエハを評価する方法は、製造工程から供給される所定数の半導体用ウエハの中から少なくとも1枚の半導体用ウエハを試験用半導体用ウエハとして選択するステップと、選択された試験用半導体用ウエハに金属−酸化膜−半導体構造を形成し、その金属−酸化膜−半導体構造の電流−電圧特性を測定するステップと、基準値と電流−電圧特性の測定値とを比較するステップと、基準値と測定値とが一致する場合には良品と判定し、試験用半導体用ウエハを除く他の半導体用ウエハを出荷工程に送るステップと、基準値と測定値とが不一致の場合には、試験用半導体用ウエハと同一バッチあるいは同一ロットの別の半導体用ウエハに犠牲酸化膜を成長させ、この犠牲酸化膜を除去するステップと、犠牲酸化膜を除去した後で、別の半導体用ウエハのうちの少なくともいずれか1枚を新たな試験用半導体用ウエハとして金属−酸化膜−半導体構造を再形成し、電流−電圧特性を再測定するステップと、再測定値と基準値とを比較するステップと、再測定値と基準値とが一致する場合は良品であると判定し、試験用半導体用ウエハ及び新たな試験用半導体用ウエハを除く他の半導体用ウエハを出荷工程に送るステップと、再測定値と基準値とが不一致の場合は不良品であると判定するステップと、を含む。 According to another aspect of the present invention, a method for evaluating a semiconductor wafer includes selecting at least one semiconductor wafer as a test semiconductor wafer from a predetermined number of semiconductor wafers supplied from a manufacturing process; Forming a metal-oxide-semiconductor structure on the selected test semiconductor wafer, measuring the current-voltage characteristics of the metal-oxide-semiconductor structure, and measuring the reference value and the current-voltage characteristic. And a step of determining a non-defective product when the reference value and the measured value match, sending a semiconductor wafer other than the test semiconductor wafer to the shipping process, and the reference value and the measured value. Are not matched, a step of growing a sacrificial oxide film on another semiconductor wafer in the same batch or lot as the test semiconductor wafer, removing the sacrificial oxide film, and sacrificing oxidation And re-measuring the current-voltage characteristics by re-forming the metal-oxide-semiconductor structure using at least one of the other semiconductor wafers as a new test semiconductor wafer. The step of comparing the remeasured value with the reference value is determined as a non-defective product if the remeasured value and the reference value match, and other than the test semiconductor wafer and the new test semiconductor wafer A step of sending a semiconductor wafer to a shipping process, and a step of determining a defective product when the remeasured value and the reference value do not match.
本発明の別の観点に従う、半導体用ウエハの製造方法は、所定形状の半導体用ウエハを製造するステップと、製造された所定数の半導体用ウエハの中から少なくとも1枚の半導体用ウエハを試験用半導体用ウエハとして選択するステップと、選択された試験用半導体用ウエハに金属−酸化膜−半導体構造を形成し、その金属−酸化膜−半導体構造の電流−電圧特性を測定するステップと、基準値と電流−電圧特性の測定値とを比較するステップと、基準値と測定値とが一致する場合には良品と判定し、試験用半導体用ウエハを除く他の半導体用ウエハを出荷工程に送るステップと、基準値と測定値とが不一致の場合には、試験用半導体用ウエハと同一バッチあるいは同一ロットの別の半導体用ウエハに犠牲酸化膜を成長させ、この犠牲酸化膜を除去するステップと、犠牲酸化膜を除去した後で、別の半導体用ウエハのうちの少なくともいずれか1枚を新たな試験用半導体用ウエハとして金属−酸化膜−半導体構造を再形成し、電流−電圧特性を再測定するステップと、再測定値と基準値とを比較するステップと、再測定値と基準値とが一致する場合は良品であると判定し、試験用半導体用ウエハ及び新たな試験用半導体用ウエハを除く他の半導体用ウエハを出荷工程に送るステップと、再測定値と基準値とが不一致の場合は不良品であると判定するステップと、を含む。 According to another aspect of the present invention, a method for manufacturing a semiconductor wafer includes a step of manufacturing a semiconductor wafer having a predetermined shape, and a test for at least one semiconductor wafer from a predetermined number of manufactured semiconductor wafers. Selecting a semiconductor wafer, forming a metal-oxide-semiconductor structure on the selected test semiconductor wafer, measuring current-voltage characteristics of the metal-oxide-semiconductor structure, and a reference value Comparing the measured values of the current-voltage characteristics with each other and a step of determining that the reference values and measured values match each other and determining that they are non-defective and sending other semiconductor wafers excluding the test semiconductor wafers to the shipping process If the reference value and the measured value do not match, a sacrificial oxide film is grown on another semiconductor wafer in the same batch or the same lot as the test semiconductor wafer. After removing the sacrificial oxide film, the metal-oxide film-semiconductor structure is re-formed using at least one of the other semiconductor wafers as a new test semiconductor wafer, and the current- The step of re-measurement of the voltage characteristics, the step of comparing the re-measurement value and the reference value, and if the re-measurement value and the reference value match, it is determined that the product is non-defective, and the test semiconductor wafer and new test A step of sending another semiconductor wafer excluding the semiconductor wafer for manufacturing to the shipping process, and a step of determining that the remeasured value and the reference value are defective when the remeasured value and the reference value do not match.
本発明のさらに別の観点に従う、半導体用ウエハの製造工程の評価方法は、半導体用ウエハについて金属−酸化膜−半導体構造の電流−電圧特性を測定し、電流−電圧特性の測定値と基準値とを比較し、測定値と基準値とが不一致の場合は不良品であると判定し、測定値と基準値とが一致する場合は良品であると判定し、不良品であるとの判定結果及び良品であるとの判定結果に基づいて、製造工程に関する評価を行う。 According to still another aspect of the present invention, a method for evaluating a manufacturing process of a semiconductor wafer includes measuring a current-voltage characteristic of a metal-oxide film-semiconductor structure for a semiconductor wafer, and measuring and reference values of the current-voltage characteristic. If the measured value and the reference value do not match, it is determined to be a defective product, and if the measured value and the reference value match, it is determined to be a non-defective product and the determination result is that it is a defective product. And the evaluation regarding a manufacturing process is performed based on the determination result that it is a non-defective product.
本発明によれば、半導体ウエハに関する金属−酸化膜−半導体構造の電流−電圧特性の測定値と基準値との差異に基づいて半導体用ウエハを適切に評価し、その品質を保持できる。
本発明によれば、適切な評価に基づいて品質を保持しながら、半導体用ウエハを製造することができる。
According to the present invention, it is possible to appropriately evaluate a semiconductor wafer based on the difference between the measured value and the reference value of the current-voltage characteristic of the metal-oxide film-semiconductor structure related to the semiconductor wafer, and maintain the quality.
According to the present invention, a semiconductor wafer can be manufactured while maintaining quality based on appropriate evaluation.
以下、図を参照しながら、本発明の実施形態を詳細に説明する。本実施形態では、以下に述べるように、半導体用ウエハについて金属−酸化膜−半導体構造の電流−電圧特性を測定し、その金属−酸化膜−半導体構造の電流−電圧特性の測定値と基準値とを比較し、測定値と基準値とが不一致の場合は不良品であると判定し、測定値と前記基準値とが一致する場合は良品であると判定する。以下の説明では、半導体用ウエハとしてシリコンウエハを例に挙げて説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In this embodiment, as described below, the current-voltage characteristic of the metal-oxide film-semiconductor structure is measured for a semiconductor wafer, and the measured value and the reference value of the current-voltage characteristic of the metal-oxide film-semiconductor structure are measured. Are determined to be defective if the measured value and the reference value do not match, and determined to be non-defective if the measured value and the reference value match. In the following description, a silicon wafer will be described as an example of a semiconductor wafer.
図1〜図10に基づいて第1実施例を説明する。図1は、本実施例の全体概要を示す説明図である。図1には、シリコンウエハ1の評価方法が模式的に示されている。製造工程MPでは、シリコンのインゴットを所定の形状に切断して研磨等することにより、円盤状のシリコンウエハ(ベアシリコンウエハ)1を製造する。シリコンウエハ1は、例えば、25枚で一組として生成され、4組で1ロットを形成する。1つのロットPLは、100枚のシリコンウエハ1から構成される。以上は例示であって、本発明は、上記の数値に限定されない。
A first embodiment will be described with reference to FIGS. FIG. 1 is an explanatory diagram showing an overall outline of the present embodiment. FIG. 1 schematically shows a method for evaluating a
製造されたシリコンウエハ1は、出荷前に所定の検査を受ける。この検査に合格したシリコンウエハ1だけが出荷工程(S6)に送られる。出荷前の検査は破壊検査であり、検査されたシリコンウエハ1は出荷することができない。そこで、1つのロットPLからいずれか1枚のシリコンウエハ1を選択し(S1)、この選択されたシリコンウエハ1を試験用シリコンウエハとして使用する。なお、ロットPLから複数枚のシリコンウエハ1を抜き取って試験用シリコンウエハとして使用してもよい。
The manufactured
検査工程(S2〜S5)では、後述のように、金属−酸化膜−半導体構造の電流−電圧特性が測定され、基準値と比較される。以下、電流−電圧特性をI−V特性と呼ぶ。準備ステップでは、例えば、シリコンウエハ1を800−1000度の高温下で酸素雰囲気中(水蒸気雰囲気でもよい)に晒して、シリコンウエハ1の表面に酸化膜2を形成する。その後、幾つかの処理を施して、酸化膜2の表面に複数の電極3を形成する。図中では、便宜上一つの電極3のみを示すが、実際には複数の電極3が酸化膜2の表面に設けられる。そして、電極3とシリコンウエハ1の裏面側との間に、可変電圧を出力する電源装置4と電流計5とを接続する。これにより、I−V特性の測定準備が完了する(S2)。
In the inspection steps (S2 to S5), as will be described later, the current-voltage characteristics of the metal-oxide film-semiconductor structure are measured and compared with a reference value. Hereinafter, the current-voltage characteristics are referred to as IV characteristics. In the preparation step, for example, the
I−V特性の測定ステップでは(S3)、電極3とシリコンウエハ1の裏面側との間に加えるバイアス電圧を段階的に高めていき、そのときの電流値をそれぞれ測定する。詳細は後述するが、酸化膜2を通過して流れる電流の理論値は、所与の各値(比誘電率や電圧値等)から求めることができる。この理論値が基準値7となる。なお、基準値7としては、理論値以外に、良品ウエハのマスデータから求められる値を使用することもできる。マスデータとは、多数の良品ウエハから測定される平均値である。
In the IV characteristic measurement step (S3), the bias voltage applied between the electrode 3 and the back side of the
そこで、判定ステップでは(S4)、基準値7と測定値6とを比較する。測定値6は、酸化膜2の膜厚8に基づいて補正される。図1中では、基準値7の特性を実線9Aで、測定値6の特性を点線9Bで、それぞれ示している。基準値7と測定値6とが一致する場合、そのシリコンウエハ1及び同一ロットPL内の他の各シリコンウエハ1は、それぞれ良品であると判定することができる。良品の各シリコンウエハ1は、出荷工程(S6)に送ることができる。但し、測定に使用されたサンプルのシリコンウエハ1は、製品として使用することはできない。
Therefore, in the determination step (S4), the reference value 7 and the measured
これとは逆に、基準値7と測定値6とが不一致の場合、そのシリコンウエハ1及び同一ロットPL内の各シリコンウエハ1は、不良品であると判定することができる。本実施例では、不良品と判定されたシリコンウエハ1を直ちに廃棄またはリサイクルするのではなく、性能回復のための所定処理を行う(S5)。
On the contrary, if the reference value 7 and the measured
本実施例では、例えば、シリコンウエハ1に犠牲酸化膜を成長させた後、その犠牲酸化膜を除去し、洗浄する(S5)。詳細は後述するが、この所定処理によって、シリコンウエハ1の表面及び表面付近に存在する不純物が除去され、シリコンウエハ1の性能が回復する。その後、シリコンウエハ1に再び酸化膜2を形成し(S2)、I−V特性を再度測定する(S3)。
なお、犠牲酸化膜の成長とその除去に限らず、シリコンウエハ1を洗浄することによって不純物を取り除くことができる場合もある。洗浄によってシリコンウエハ1の不純物を除去できる場合は、犠牲酸化膜の成長及びその除去を行う必要はない。
In this embodiment, for example, after a sacrificial oxide film is grown on the
In addition to the growth and removal of the sacrificial oxide film, impurities may be removed by cleaning the
再測定の結果、基準値7と再度の測定値6とが一致する場合、同一ロットPL内の各シリコンウエハ1のそれぞれについて、S5で述べた所定処理を施す。これにより、他の各シリコンウエハ1からも不純物を取り除いて、予定された性能を発揮させる。
As a result of the re-measurement, when the reference value 7 and the
これに対し、基準値7と再度の測定値6とが不一致の場合、そのシリコンウエハ1及び同一ロットPL内の各シリコンウエハ1は、性能回復が困難な不良品であると判定することができる。不良品の各シリコンウエハ1は、廃棄またはリサイクルされる。
On the other hand, if the reference value 7 and the measured
なお、基準値7と測定値6とが一致するとは、両者の値が厳密に一致する場合のみならず、所定の許容誤差内で一致する場合も含む。基準値7と測定値6とが不一致であるとは、両者の値が所定の許容誤差以上、異なる場合を意味する。
Note that the reference value 7 and the measured
別の実施例で述べるように、判定ステップ(S4)の結果に基づいて、製造工程MPを評価することができる。例えば、良品のシリコンウエハ1を製造した場合は、相対的に高い評価が製造工程MPに与えられ、不良品のシリコンウエハ1を製造した場合は、相対的に低い評価が製造工程MPに与えられる。
As described in another embodiment, the manufacturing process MP can be evaluated based on the result of the determination step (S4). For example, when a
次に、それぞれ異なる複数の評価方法を用いてシリコンウエハ1の電気的特性を評価する場合に、各評価方法によって評価結果が異なる場合があることを説明する。そして、その評価結果の相違が出現する原因を考察する。さらに、その原因を取り除く方法について説明する。
Next, it will be described that when the electrical characteristics of the
図2は、複数のシリコンウエハ1A1,1A2,1B1,1B2,1C1,1C2,1D1,1D2のそれぞれについて、TDDBを測定した結果を示すグラフである。1A1と1A2、1B1と1B2、1C1と1C2、1D1と1D2は、それぞれ同一種類のシリコンウエハである。つまり、各シリコンウエハ1A,1B,1C,1Dのそれぞれについて、それぞれ2枚ずつ用意した。各シリコンウエハ1A,1B,1C,1Dは、製造工程の異なるウエハである。
FIG. 2 is a graph showing the results of measuring TDDB for each of a plurality of silicon wafers 1A1, 1A2, 1B1, 1B2, 1C1, 1C2, 1D1, and 1D2. 1A1 and 1A2, 1B1 and 1B2, 1C1 and 1C2, 1D1 and 1D2 are silicon wafers of the same type. That is, two
図1中の黒丸は、50mA/cm^2の場合を、図1中の白い四角は、170mA/cm^2の場合をそれぞれ示す。酸化膜の厚みは25nmを目標としている。電極面積は1mm^2である。図2から、シリコンウエハ1Cの性能が最も良いことがわかる。
The black circles in FIG. 1 indicate the case of 50 mA / cm ^ 2, and the white squares in FIG. 1 indicate the case of 170 mA / cm ^ 2. The target thickness of the oxide film is 25 nm. The electrode area is 1 mm ^ 2. FIG. 2 shows that the performance of the
図3は、各シリコンウエハ1A1,1A2,1B1,1B2,1C1,1C2,1D1,1D2について、TZDBを測定した結果を示す。電極面積は10mm^2である。測定ポイントの数は126個である。図3中の黒丸は90%Ebdを、図3中の白い四角は10%Ebdを、それぞれ示す。縦軸の破壊電界値Ebdは、酸化膜2の厚さで規格化された値である。図3から、シリコンウエハ1Cの性能が最も低いことがわかる。つまり、図2に示すTDDBによる評価結果と、図3に示すTZDBによる評価結果とが異なっている。なお、1D1,1D2の10%Ebdは、それぞれ図3に示すグラフの下限値11MV/cmよりも低いため、図示されていない。
FIG. 3 shows the results of measuring TZDB for each of the silicon wafers 1A1, 1A2, 1B1, 1B2, 1C1, 1C2, 1D1, and 1D2. The electrode area is 10 mm ^ 2. The number of measurement points is 126. The black circle in FIG. 3 indicates 90% Ebd, and the white square in FIG. 3 indicates 10% Ebd. The breakdown electric field value Ebd on the vertical axis is a value normalized by the thickness of the
TZDBでは、I−V特性の測定以外に、C−V特性(容量−電圧特性)による酸化膜の厚み測定も行っている。また、TZDBでは、破壊電界値もF−N(Fowler-nordhelm)フィッティングから求めるという複雑な方法を用いている。そこで、本発明者は、まず、シリコンウエハ1Aと1Cについて、そのI−V特性を比較することを試みた。その結果を図4に示す。図4では、電圧値を酸化膜の厚み(以下、酸化膜厚またはTox)で規格化してある。
In TZDB, in addition to the measurement of the IV characteristic, the thickness of the oxide film is also measured by the CV characteristic (capacitance-voltage characteristic). In TZDB, a complicated method is used in which a breakdown electric field value is also obtained from an FN (Fowler-nordhelm) fitting. Therefore, the inventor first tried to compare the IV characteristics of the
図3は、TZDBの126個の測定ポイントのうち、ある共通のポイントにおけるI−V特性を比較したものである。図3中に表記されているToxは、C−V特性の測定結果から得られた値であり、横軸の電界強度を求めるのに利用している。 FIG. 3 compares the IV characteristics at a certain common point among 126 measurement points of TZDB. Tox shown in FIG. 3 is a value obtained from the measurement result of the CV characteristic, and is used to obtain the electric field strength on the horizontal axis.
酸化膜厚補正を行うと、7MV/cm付近からの電流の立ち上がり位置が、シリコンウエハ1Aとシリコンウエハ1Cとでほぼ一致すると期待される。しかし、実際には、図4のグラフからわかるように、酸化膜厚補正を行っても、シリコンウエハ1Cの特性線はシリコンウエハ1Aの特性線よりも低電界側にずれている。電流の立ち上がり位置が低電界にシフトすると、破壊電界値は低くなる。従って、図4に示す電流−電圧(電界)のずれが、TZDBにおいて、シリコンウエハ1Cの低評価の原因であると予想できる。
When the oxide film thickness correction is performed, it is expected that the rising position of the current from around 7 MV / cm is almost the same between the
ここで、本発明者は、図4に示すI−Vのずれが、酸化膜厚の測定結果のずれに起因する可能性を検討した。そこで、酸化膜厚のずれ量を見積もるために、シリコンウエハ1Aの酸化膜厚の値を真とし、図4に示すI−V特性からシリコンウエハ1Cの酸化膜厚を見積もった。つまり、I−V特性のずれに基づいて、シリコンウエハ1Cの酸化膜厚を逆算した。逆算された酸化膜厚に基づいて修正したグラフを図5に示す。
Here, the present inventor examined the possibility that the deviation of IV shown in FIG. 4 is caused by the deviation of the measurement result of the oxide film thickness. Therefore, in order to estimate the shift amount of the oxide film thickness, the value of the oxide film thickness of the
図5に示すように、シリコンウエハ1Aとシリコンウエハ1Cとで、電流の立ち上がり位置を揃えるためには、シリコンウエハ1Cの酸化膜厚を23.88nmから22.60nmに変更する必要があった。最初の膜厚23.88nmは、上述の通り、C−V特性の測定結果に基づく値である。
As shown in FIG. 5, it was necessary to change the oxide film thickness of the
図5の結果に基づいて、シリコンウエハ1Cの破壊電界値を求める際に利用した酸化膜厚を全て1nmずつ少なくして再計算すると、90%Ebdは12.84[MV/cm]となる。この修正された値は、シリコンウエハ1Aの破壊電界値12.48[MV/cm]よりも高く、良い結果を示す。つまり、TZDB及びTDDBの両方で、シリコンウエハ1Cの評価がそれぞれ最も高くなり、TDDBとTZDBとで結果が異なるという最初の疑問が解消する。
Based on the result of FIG. 5, if the oxide film thickness used for obtaining the breakdown electric field value of the
従って、TDDBとTZDBとで結果が異なったのは(図4)、C−V特性の測定に基づく酸化膜厚の値が間違っていたために生じた問題であり、実際の酸化膜厚は、C−V特性の測定結果に基づく値よりも1nm程度少ないと考えることもできる。 Therefore, the difference in the results between TDDB and TZDB (FIG. 4) is a problem caused by an incorrect value of the oxide film thickness based on the measurement of the CV characteristic. The actual oxide film thickness is C It can be considered that the value is about 1 nm less than the value based on the measurement result of the -V characteristic.
しかし、比較のために用意されたシリコンウエハ1A,1Cは、同一のバッチ処理により、酸化膜を成長させており、かつ、シリコンウエハ1Aのスロット位置とシリコンウエハ1Cのスロット位置とは、隣同士である。このように同一バッチで、しかも、ウエハの装填位置が非常に近い場合において、酸化膜厚が1nmも異なるとは考えにくい。さらに、C−V特性の測定に基づく酸化膜厚が間違っていると考えるのも難しい。
However, the
そこで、本発明者は、図6(b)に示すように、シリコンウエハ1Aとシリコンウエハ1Cとで特性が異なることを説明するためのモデルを用意した。
Therefore, the present inventor prepared a model for explaining that the characteristics of the
そのモデルは、次の条件を満たす。
(1)シリコンウエハ1Cの酸化膜は、2層構造になっている。
(2)2層構造のうち、1nm程度の層は、固定電荷の存在する粗悪な層である。
(3)粗悪な層以外の部分は、良い酸化膜であり、シリコンウエハ1Aの酸化膜よりむしろ良い特性を有する。
(4)粗悪な層は、シリコン側ではなく、電極側に存在する。
(5)2層構造であるが、C−V特性の測定では単一層とみなされてしまう。
The model satisfies the following conditions.
(1) The oxide film of the
(2) Of the two-layer structure, a layer of about 1 nm is a poor layer having a fixed charge.
(3) The portion other than the poor layer is a good oxide film, and has better characteristics than the oxide film of the
(4) The poor layer exists not on the silicon side but on the electrode side.
(5) Although it has a two-layer structure, it is regarded as a single layer in the measurement of CV characteristics.
図6は、酸化膜の構造を概念的に示す説明図である。図6(a)は、酸化膜2が単一の層から形成されている場合を示す。図6中の左側は電極3側であり、図6中の右側がシリコンウエハ本体の側である。シリコンウエハ側がアノード(陽極)である。
FIG. 6 is an explanatory diagram conceptually showing the structure of the oxide film. FIG. 6A shows a case where the
図6(b)は、本発明者の知見によって提案される酸化膜の構造を示す。このモデルでは、酸化膜2は、通常の層2Aと粗悪な層2Bとの2層構造となっている。粗悪な層2Bには、プラスの固定電荷が多数存在しているため、粗悪な層と呼ばれる。プラスの固定電荷が存在すると、その領域のポテンシャルが下がり、図6(b)の上左側に示すように、急峻な状態(つまり、電界が強くなる状態)となる。従って、酸化膜に印加される電圧Vgの値が同一の場合であっても、図6(a)に示す酸化膜に比べて、図6(b)に示す2層構造の酸化膜の方が、より多くのF−N電流が流れる。即ち、図4において、電流の立ち上がり位置が低電界側にシフトしているように見え、TZDBにおいてシリコンウエハ1Cの特性が低くなった理由を説明することができる。
FIG. 6B shows the structure of the oxide film proposed by the inventor's knowledge. In this model, the
F−N電流の式を下記数1に示す。Eは電界(V/cm)である。
次に、図6(b)に示すバンド図になることを確かめるべく、あるプラスの固定電荷を仮定し、酸化膜中の電位分布をポアソン方程式を解いて求める。まず、粗悪な層の電位分布をφ1(x)、通常の酸化膜層の電位分布をφ2(x)とした。そして、粗悪な層の領域にのみ電荷が存在するとし、Q=4.14[C/cm^3]の値を用いた。粗悪な層の厚みは、実験結果から約1[nm]とした。ε0は真空誘電率であり、その値は8.854E^−12[F/m]である。εToxは酸化膜の比誘電率であり、その値は3.9[F/m]である。 Next, in order to confirm that the band diagram shown in FIG. 6B is obtained, a certain positive fixed charge is assumed, and the potential distribution in the oxide film is obtained by solving the Poisson equation. First, the potential distribution of the poor layer was φ1 (x), and the potential distribution of the normal oxide film layer was φ2 (x). Then, assuming that charges exist only in the region of the poor layer, a value of Q = 4.14 [C / cm ^ 3] was used. The thickness of the poor layer was set to about 1 [nm] from the experimental results. ε0 is the vacuum dielectric constant, and its value is 8.854E ^ −12 [F / m]. εTox is the relative dielectric constant of the oxide film, and its value is 3.9 [F / m].
0<x<L(L=1nm);Q(x)=Qのとき、数2を得る。
x>L;Q(x)=0のとき、数3を得る。
境界条件は、下記数4に示す通りである。
なお、G=23[nm];酸化膜厚である。この条件で、ポアソン方程式を解いた結果を下記数5、数6に示す。
ポアソン方程式を解き、酸化膜中の電位分布をグラフ化したものを図7に示す。図7において、Vは、実際にはマイナス20ボルトであるが、グラフを見やすくするためにプラス20ボルトとした。これに合わせて、Q=−4.14[C/cm^3]とした。 FIG. 7 shows a graph of the potential distribution in the oxide film by solving the Poisson equation. In FIG. 7, V is actually minus 20 volts, but is made plus 20 volts for easy viewing of the graph. In accordance with this, Q = −4.14 [C / cm ^ 3].
図7は、電極側に存在すると予測されるプラスの電荷を考慮した場合の電位分布を示すグラフである。横軸は、電極と酸化膜との界面からの距離である。酸化膜の厚みGが約23nmなので、23nmで電位が0となるようにしてある。 FIG. 7 is a graph showing a potential distribution when a positive charge that is expected to exist on the electrode side is taken into consideration. The horizontal axis is the distance from the interface between the electrode and the oxide film. Since the thickness G of the oxide film is about 23 nm, the potential is set to 0 at 23 nm.
点線は、上記の条件で計算した結果を示している。つまり、粗悪な層(プラスの固定電荷を有する薄い層)が、酸化膜内における電極側の1nmの領域に存在する場合を、点線で示す。実線は、粗悪な層が酸化膜内におけるシリコンウエハ側の1nmの領域に存在する場合を示す。 The dotted line indicates the result calculated under the above conditions. That is, a case where a poor layer (a thin layer having a positive fixed charge) is present in the 1 nm region on the electrode side in the oxide film is indicated by a dotted line. A solid line indicates a case where a poor layer exists in a 1 nm region on the silicon wafer side in the oxide film.
図7の上側に示すグラフでは点線と実線の相違がわからないため、図7の下側に、1nmの範囲の電位分布を拡大したグラフを示す。なお、プラスの固定電荷が全く存在しない場合の特性線は、粗悪な層がシリコンウエハ側に存在すると仮定した場合の特性線とほぼ一致する。 Since the difference between the dotted line and the solid line is not known in the graph shown on the upper side of FIG. 7, the graph showing the enlarged potential distribution in the range of 1 nm is shown on the lower side of FIG. It should be noted that the characteristic line when no positive fixed charge is present substantially coincides with the characteristic line when it is assumed that a poor layer exists on the silicon wafer side.
この拡大されたグラフからわかるように、電極側に粗悪な層がある場合は、シリコン側に粗悪な層がある場合及び固定電荷が存在しない場合と比べて、電界の傾きが急峻となっている。 As can be seen from this enlarged graph, the slope of the electric field is steeper when there is a poor layer on the electrode side than when there is a bad layer on the silicon side and when there is no fixed charge. .
1nmの層の真ん中0.5nmの位置の電界強度を計算して比較すると、プラスの固定電荷がある場合はE=9.3[MV/cm]、固定電荷が一切ない場合がE=8.7[MV/cm]となり、約0.6[MV/cm]の差が生じる。 When the electric field strength at the position of 0.5 nm in the middle of the 1 nm layer is calculated and compared, E = 9.3 [MV / cm] when there is a positive fixed charge, and E = 8 when there is no fixed charge. 7 [MV / cm], and a difference of about 0.6 [MV / cm] occurs.
この差異は、図4に示す差異とほぼ同一である。また、シリコン側に粗悪な層がある場合は、粗悪な層が無い場合とほぼ同様であるから、通常バイアスを印加した場合、F−Nトンネルに与える影響は、非常に小さい。 This difference is almost the same as the difference shown in FIG. Further, when there is a bad layer on the silicon side, it is almost the same as when there is no bad layer. Therefore, when a normal bias is applied, the influence on the FN tunnel is very small.
本発明者は、実際に粗悪な層が電極側にあることを確かめるべく、通常とは逆に、シリコン側を陰極にした逆バイアスをかける実験を行った。逆バイアスをかけた場合、電極側にある粗悪な層は、ポテンシャルが高い領域から遠ざかることになるので、図7の実線で示す特性線と同様になるはずである。つまり、電流−電圧特性のずれは、殆ど生じないはずである。 The present inventor conducted an experiment to apply a reverse bias with the silicon side as the cathode, contrary to the normal case, in order to confirm that the actually poor layer is on the electrode side. When a reverse bias is applied, the poor layer on the electrode side moves away from a region having a high potential, and therefore should be the same as the characteristic line shown by the solid line in FIG. That is, almost no deviation in current-voltage characteristics should occur.
通常バイアスと逆バイアスをかけた場合の電流−電圧特性の比較を図8に示す。なお、理解のために、バイアスの極性は絶対値表示にして揃えてある。シリコンウエハ1Aに逆バイアスをかけた場合の特性線を1A(R)、シリコンウエハ1Cに逆バイアスをかけた場合の特性線を1C(R)としてそれぞれ示す。
FIG. 8 shows a comparison of current-voltage characteristics when a normal bias and a reverse bias are applied. For the sake of understanding, the polarity of the bias is displayed in absolute value. A characteristic line when the
図8を見て分かるように、通常とは逆のバイアス、つまり、シリコン側を陰極にすると、1A(R)におけるF−N電流の立ち上がり位置と1C(R)における立ち上がり位置との差異が非常に小さい。この結果は、上述したモデルの正しさを裏付ける。即ち、プラスの固定電荷を多く含む、厚さ1nm程度の粗悪な層は、電極側に存在していると考えることができる。 As can be seen from FIG. 8, when the reverse bias is applied, that is, when the silicon side is the cathode, the difference between the rising position of the FN current at 1A (R) and the rising position at 1C (R) is very large. Small. This result confirms the correctness of the model described above. That is, it can be considered that an inferior layer having a thickness of about 1 nm and containing many positive fixed charges exists on the electrode side.
以上の考察をまとめると、以下のことが言えるであろう。まず、シリコンウエハ1には、プラスの固定電荷を多数有する粗悪な層が存在する場合がある。今回検出された粗悪な層は、約1nm程度の薄い層であり、この粗悪な層は、C−V測定で検出することはできない。しかし、I−V特性の測定においては、F−N電流の立ち上がりの位置がずれるという形で観測される。そのため、TZDBでは悪い評価結果となる。
In summary, the following can be said. First, the
但し、粗悪な層を除いた他の部分は問題なく、TDDBや粗悪な層を除いた後のTZDBでは、シリコンウエハ1Cの方がシリコンウエハ1Aよりも良い結果を得た。
However, there was no problem in the other portions except for the poor layer, and in TDDB after removing the TDDB and the bad layer, the
さらに、本発明者は、上記モデルの仮説を検証するために、実際に試験を行った。I−V特性の測定値が予定の基準値からずれたシリコンウエハの表面に犠牲酸化膜を成長させ、その犠牲酸化膜を除去して洗浄し、I−V特性を再び測定した。その結果、図10に示すように、I−V特性における電流の立ち上がり位置にずれがほぼ無くなったことを確認した。 Furthermore, the present inventor actually conducted a test in order to verify the hypothesis of the model. A sacrificial oxide film was grown on the surface of the silicon wafer in which the measured value of the IV characteristic deviated from a predetermined reference value, the sacrificial oxide film was removed and washed, and the IV characteristic was measured again. As a result, as shown in FIG. 10, it was confirmed that there was almost no deviation in the rising position of the current in the IV characteristic.
以上の知見から得られる本発明に特有の方法について、図9のフローチャートを参照しながら説明する。以下、測定者が実施する手順としてフローチャートを説明するが、本発明はこれに限らず、その全部または一部を自動化することができる。 A method unique to the present invention obtained from the above knowledge will be described with reference to the flowchart of FIG. Hereinafter, although a flowchart is demonstrated as a procedure which a measurer implements, this invention is not restricted to this, The whole or one part can be automated.
まず、測定者は、同一ロットあるいは同一バッチの中から任意の一枚のベアシリコンウエハ1を抜き取り(S20)、そのシリコンウエハ1にMOSを作成する(S21)。測定者は、酸化膜厚(Tox)の値で補正した上でI−V特性を測定し(S22)、予め算出される基準値と測定値とが一致するか否かを判定する(S23)。
First, the measurer extracts any one
S22で得た測定値と基準値とが一致する場合(S23:YES)、測定者は、測定対象のシリコンウエハ1が良品であると判定し、同一ロットあるいは同一バッチ内の各シリコンウエハ1を出荷工程に送り出す。測定に使用されたシリコンウエハ1は出荷することができないため、廃棄またはリサイクル工程に送られる。
When the measurement value obtained in S22 matches the reference value (S23: YES), the measurer determines that the
基準値と測定値とが不一致の場合(S23:NO)、つまり、I−V特性における電流の立ち上がり位置にずれが生じている場合、測定者は、基準値と測定値とが不一致であると判定されたシリコンウエハ1と同一バッチあるいは同一ロットの別のシリコンウエハ1に犠牲酸化膜を成長させて除去する(S25)。粗悪な層を除去できる方法であれば、犠牲酸化膜の成長及び除去に限定されない。例えば、洗浄処理によって粗悪な層を取り除くことができる場合は、洗浄すればよい。
If the reference value and the measured value do not match (S23: NO), that is, if the current rising position in the IV characteristic has a deviation, the measurer determines that the reference value and the measured value do not match. A sacrificial oxide film is grown and removed from another
測定者は、犠牲酸化膜の成長及びその除去がされたシリコンウエハ1に再びMOSを作成し(S26)、I−V特性を測定し(S27)、再測定値と基準値とが一致するか否かを判定する(S28)。基準値と再測定値とが一致する場合(S28:YES)、測定者は、同一ロットあるいは同一バッチの他の各シリコンウエハ1について、犠牲酸化膜を成長させた後、その犠牲酸化膜を除去する(S29)。
これにより、同一ロットあるいは同一バッチ内の他の各シリコンウエハ1から粗悪な層が取り除かれ、正常な性能を発揮する。従って、測定者は、性能が回復された各シリコンウエハ1を、出荷工程に送り出す(S29)。
The measurer again creates a MOS on the
Thereby, a bad layer is removed from each
これに対し、再測定値と基準値とが不一致の場合(S28:NO)、測定者は、測定対象のシリコンウエハ1及び同一ロットあるいは同一バッチ内の各シリコンウエハ1は、性能を回復できない不良品であると判定する(S30)。不良品であると判定された各シリコンウエハ1は、廃棄工程またはリサイクル工程に送られる。
On the other hand, if the remeasured value and the reference value do not match (S28: NO), the measurer cannot recover the performance of the
このように構成される本実施例では、本発明者による新たな知見に基づいて、本発明に特有のモデル(図6(b))を仮定し、そのモデルの正しさを理論及び実験の両方から確かめることに成功した。 In this embodiment configured as described above, a model unique to the present invention (FIG. 6B) is assumed based on the new knowledge by the present inventor, and the correctness of the model is determined by both theory and experiment. We succeeded in confirming.
従って、本実施形態によれば、I−V特性の結果に基づいて、シリコンウエハ1の電気的特性を適切に評価することができる。また、本実施例では、一回目の判定結果が悪い場合でも直ちに不良品であると判定せずに、性能を回復させるための所定処理(例えば、犠牲酸化膜の成長及び除去)を実施する。従って、材料を効率的に使用することができ、シリコンウエハ1の歩留まりを高めて製造コストを低減できる。
Therefore, according to the present embodiment, the electrical characteristics of the
図11に基づいて第2実施例を説明する。以下に述べる各実施例は、第1実施例の変形例に相当する。従って、第1実施例との相違点を中心に説明する。本実施例では、シリコンウエハ1の評価結果に基づいて製造工程MPを評価する。
A second embodiment will be described with reference to FIG. Each embodiment described below corresponds to a modification of the first embodiment. Therefore, the difference from the first embodiment will be mainly described. In this embodiment, the manufacturing process MP is evaluated based on the evaluation result of the
図11は、本実施例による評価方法を示すフローチャートである。最初の判定において測定値と基準値とが一致する場合(S23:YES)、製造工程MPには、第1の評価値が与えられる(S31)。第1の評価値は、例えば「良」や「A」のように、良い結果であることを示す値である。 FIG. 11 is a flowchart showing an evaluation method according to this embodiment. If the measured value and the reference value match in the first determination (S23: YES), the first evaluation value is given to the manufacturing process MP (S31). The first evaluation value is a value indicating a good result, such as “good” or “A”.
性能を回復するための所定処理(S25)を行った後の判定において、再測定値と基準値とが一致する場合(S28:YES)、製造工程MPには、第2の評価値が与えられる。第2の評価値は、例えば「注意」や「B」のように、第1の評価値よりも低い結果であることを示す値である。 In the determination after performing the predetermined process (S25) for recovering the performance, if the remeasured value and the reference value match (S28: YES), the second evaluation value is given to the manufacturing process MP. . The second evaluation value is a value indicating that the result is lower than the first evaluation value, such as “Caution” or “B”.
所定処理を実施したにもかかわらず、再測定値と基準値とが不一致の場合(S28:NO)、製造工程MPには、第3の評価値が与えられる。第3の評価値は、例えば「不可」や「C」のように、第2の評価値よりも低い結果であることを示す値である。 If the remeasured value does not match the reference value (S28: NO) despite the execution of the predetermined process, a third evaluation value is given to the manufacturing process MP. The third evaluation value is a value indicating that the result is lower than the second evaluation value, such as “impossible” or “C”, for example.
このように構成される本実施例も第1実施例と同様の効果を奏する。さらに、本実施例では、シリコンウエハ1の特性評価の結果に基づいて製造工程MPを評価できるため、製造工程の改善や安定化等に役立たせることができる。
Configuring this embodiment like this also achieves the same effects as the first embodiment. Furthermore, in the present embodiment, the manufacturing process MP can be evaluated based on the result of the characteristic evaluation of the
図12に基づいて第3実施例を説明する。本実施例では、I−V特性を評価する前に、TDDBを実施する(S16〜S19)。このTDDBは、「所定の別の試験」に該当する。 A third embodiment will be described with reference to FIG. In this embodiment, TDDB is performed before evaluating the IV characteristics (S16 to S19). This TDDB corresponds to a “predetermined another test”.
測定者は、ロットあるいは同一バッチから任意の1枚のシリコンウエハ1を抜き取り(S16)、TDDB法を用いて測定する(S17)。測定者は、TDDBによる測定の結果、良品であるか否かを判定する(S18)。不良品の場合(S18:NO)、そのロットあるいはバッチ内の各シリコンウエハ1は、出荷が停止される(S19)。
The measurer extracts an arbitrary piece of
TDDBによる判定結果が良品の場合(S18:YES)、測定者は、第1実施例で述べたように、I−V特性のずれの有無を調べ(S21〜S23)、ずれが有る場合には、所定処理(S25)を行う。 When the determination result by TDDB is a non-defective product (S18: YES), the measurer checks whether or not there is a deviation in the IV characteristic (S21 to S23) as described in the first embodiment, and if there is a deviation, Then, a predetermined process (S25) is performed.
このように構成される本実施例も第1実施例と同様の効果を奏する。さらに、本実施例では、別の試験方法(例えば、TDDB)と組み合わせることにより、より一層適切にシリコンウエハ1の電気的特性を評価することができる。
Configuring this embodiment like this also achieves the same effects as the first embodiment. Furthermore, in this embodiment, the electrical characteristics of the
なお、本発明は、上述した各実施例に限定されない。当業者であれば、本発明の範囲内で、種々の追加や変更等を行うことができる。また、第3実施例では、I−V特性を評価する前にTDDBを実施する場合を述べたが、TDDBに代えてTZDBを実施する構成としてもよい。 In addition, this invention is not limited to each Example mentioned above. A person skilled in the art can make various additions and changes within the scope of the present invention. In the third embodiment, the case where TDDB is performed before evaluating the IV characteristics has been described. However, TZDB may be performed instead of TDDB.
1、1A,1B,1C,1D:シリコンウエハ、2:酸化膜、2A:正常な酸化膜の層、2B:粗悪な層、3:電極、4:電源装置、5:電流計、MP:製造工程、PL:ロット 1, 1A, 1B, 1C, 1D: silicon wafer, 2: oxide film, 2A: normal oxide film layer, 2B: poor layer, 3: electrode, 4: power supply, 5: ammeter, MP: manufacturing Process, PL: lot
Claims (4)
前記半導体用ウエハについて金属−酸化膜−半導体構造の電流−電圧特性を測定し、前記電流−電圧特性の測定値と基準値とを比較し、前記測定値と前記基準値とが不一致の場合は不良品であると判定し、前記測定値と前記基準値とが一致する場合は良品であると判定し、
前記不良品であると判定された半導体用ウエハの少なくとも一面側に犠牲酸化膜を成長させた後に当該犠牲酸化膜を除去する処理を実施した後、前記電流−電圧特性を再び測定し、再測定値と前記基準値とを比較し、前記再測定値と前記基準値とが一致する場合は良品であると判定し、前記再測定値と前記基準値とが不一致の場合は不良品であると判定する、
半導体用ウエハの評価方法。 A method for evaluating a semiconductor wafer comprising:
When the current-voltage characteristic of the metal-oxide film-semiconductor structure is measured for the semiconductor wafer, the measured value of the current-voltage characteristic is compared with a reference value, and the measured value and the reference value do not match It is determined that the product is defective, and if the measured value and the reference value match, it is determined that the product is non-defective ,
After the sacrificial oxide film is grown on at least one side of the semiconductor wafer determined to be a defective product, the sacrificial oxide film is removed, and then the current-voltage characteristics are measured again and remeasured. When the remeasured value and the reference value match, it is determined that the product is a non-defective product, and when the remeasured value and the reference value do not match, the product is a defective product. judge,
Evaluation method of semiconductor wafer.
製造工程から供給される所定数の半導体用ウエハの中から少なくとも1枚の半導体用ウエハを試験用半導体用ウエハとして選択するステップと、
前記選択された試験用半導体用ウエハに金属−酸化膜−半導体構造を形成し、その金属−酸化膜−半導体構造の電流−電圧特性を測定するステップと、
基準値と前記電流−電圧特性の測定値とを比較するステップと、
前記基準値と前記測定値とが一致する場合には良品と判定し、前記試験用半導体用ウエハを除く他の半導体用ウエハを出荷工程に送るステップと、
前記基準値と前記測定値とが不一致の場合には、前記試験用半導体用ウエハと同一バッチあるいは同一ロットの別の半導体用ウエハに犠牲酸化膜を成長させ、この犠牲酸化膜を除去するステップと、
前記犠牲酸化膜を除去した後で、前記別の半導体用ウエハのうちの少なくともいずれか1枚を新たな試験用半導体用ウエハとして金属−酸化膜−半導体構造を再形成し、前記電流−電圧特性を再測定するステップと、
再測定値と前記基準値とを比較するステップと、
前記再測定値と前記基準値とが一致する場合は良品であると判定し、前記試験用半導体用ウエハ及び前記新たな試験用半導体用ウエハを除く他の半導体用ウエハを出荷工程に送るステップと、
前記再測定値と前記基準値とが不一致の場合は不良品であると判定するステップと、
を含む半導体用ウエハの評価方法。 A method for evaluating a semiconductor wafer comprising:
Selecting at least one semiconductor wafer as a test semiconductor wafer from a predetermined number of semiconductor wafers supplied from a manufacturing process;
Forming a metal-oxide-semiconductor structure on the selected test semiconductor wafer and measuring current-voltage characteristics of the metal-oxide-semiconductor structure;
Comparing a reference value with a measured value of the current-voltage characteristic;
When the reference value and the measured value match, it is determined as a non-defective product, and a semiconductor wafer other than the test semiconductor wafer is sent to a shipping process;
A step of growing a sacrificial oxide film on another semiconductor wafer in the same batch or the same lot as the test semiconductor wafer and removing the sacrificial oxide film if the reference value and the measured value do not match; ,
After removing the sacrificial oxide film, at least one of the other semiconductor wafers is used as a new test semiconductor wafer to re-form a metal-oxide film-semiconductor structure, and the current-voltage characteristics Re-measuring and
Comparing the remeasured value with the reference value;
When the remeasured value and the reference value match, it is determined that the product is a non-defective product, and a semiconductor wafer other than the test semiconductor wafer and the new test semiconductor wafer is sent to a shipping process; ,
If the remeasured value and the reference value do not match, determining that it is a defective product;
A method for evaluating a semiconductor wafer including:
所定形状の半導体用ウエハを製造するステップと、
製造された所定数の半導体用ウエハの中から少なくとも1枚の半導体用ウエハを試験用半導体用ウエハとして選択するステップと、
前記選択された試験用半導体用ウエハに金属−酸化膜−半導体構造を形成し、その金属−酸化膜−半導体構造の電流−電圧特性を測定するステップと、
基準値と前記電流−電圧特性の測定値とを比較するステップと、
前記基準値と前記測定値とが一致する場合には良品と判定し、前記試験用半導体用ウエハを除く他の半導体用ウエハを出荷工程に送るステップと、
前記基準値と前記測定値とが不一致の場合には、前記試験用半導体用ウエハと同一バッチあるいは同一ロットの別の半導体用ウエハに犠牲酸化膜を成長させ、この犠牲酸化膜を除去するステップと、
前記犠牲酸化膜を除去した後で、前記別の半導体用ウエハのうちの少なくともいずれか1枚を新たな試験用半導体用ウエハとして金属−酸化膜−半導体構造を再形成し、前記電流−電圧特性を再測定するステップと、
再測定値と前記基準値とを比較するステップと、
前記再測定値と前記基準値とが一致する場合は良品であると判定し、前記試験用半導体用ウエハ及び前記新たな試験用半導体用ウエハを除く他の半導体用ウエハを出荷工程に送るステップと、
前記再測定値と前記基準値とが不一致の場合は不良品であると判定するステップと、
を含む半導体用ウエハの製造方法。 A method of manufacturing a semiconductor wafer,
Producing a semiconductor wafer of a predetermined shape;
Selecting at least one semiconductor wafer as a test semiconductor wafer from a predetermined number of manufactured semiconductor wafers;
Forming a metal-oxide-semiconductor structure on the selected test semiconductor wafer and measuring current-voltage characteristics of the metal-oxide-semiconductor structure;
Comparing a reference value with a measured value of the current-voltage characteristic;
When the reference value and the measured value match, it is determined as a non-defective product, and a semiconductor wafer other than the test semiconductor wafer is sent to a shipping process;
A step of growing a sacrificial oxide film on another semiconductor wafer in the same batch or the same lot as the test semiconductor wafer and removing the sacrificial oxide film if the reference value and the measured value do not match; ,
After removing the sacrificial oxide film, at least one of the other semiconductor wafers is used as a new test semiconductor wafer to re-form a metal-oxide film-semiconductor structure, and the current-voltage characteristics Re-measuring and
Comparing the remeasured value with the reference value;
When the remeasured value and the reference value match, it is determined that the product is a non-defective product, and a semiconductor wafer other than the test semiconductor wafer and the new test semiconductor wafer is sent to a shipping process; ,
If the remeasured value and the reference value do not match, determining that it is a defective product;
A method for manufacturing a semiconductor wafer including:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226700A JP5378732B2 (en) | 2008-09-04 | 2008-09-04 | Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer manufacturing process evaluation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226700A JP5378732B2 (en) | 2008-09-04 | 2008-09-04 | Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer manufacturing process evaluation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010062344A JP2010062344A (en) | 2010-03-18 |
JP5378732B2 true JP5378732B2 (en) | 2013-12-25 |
Family
ID=42188828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008226700A Active JP5378732B2 (en) | 2008-09-04 | 2008-09-04 | Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer manufacturing process evaluation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5378732B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60136323A (en) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | Method of inspecting insulator film |
JPH0424079U (en) * | 1990-06-21 | 1992-02-27 | ||
JP2002198410A (en) * | 2000-12-27 | 2002-07-12 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device and manufacturing system |
JP4041676B2 (en) * | 2002-02-05 | 2008-01-30 | 松下電器産業株式会社 | Manufacturing method of semiconductor device |
-
2008
- 2008-09-04 JP JP2008226700A patent/JP5378732B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010062344A (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8551246B2 (en) | Method for evaluating oxide dielectric breakdown voltage of a silicon single crystal wafer | |
CN109642343B (en) | SiC epitaxial wafer, method for manufacturing same, method for detecting large pit defect, and method for identifying defect | |
CN109642342B (en) | SiC epitaxial wafer, method for producing same, and defect detection method | |
JP5378732B2 (en) | Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer manufacturing process evaluation method | |
JP5099024B2 (en) | Epitaxial wafer manufacturing method and semiconductor device manufacturing method | |
CN108847389A (en) | A kind of method of first effect in improvement plasma etch process | |
KR20200051595A (en) | Evaluation method of silicon wafer and manufacturing method of silicon wafer | |
US9935021B2 (en) | Method for evaluating a semiconductor wafer | |
JP5071304B2 (en) | Semiconductor wafer, method for manufacturing semiconductor wafer, and method for evaluating semiconductor wafer | |
US11222780B2 (en) | Method for evaluating silicon wafer and method for manufacturing silicon wafer | |
JP5561245B2 (en) | Semiconductor substrate evaluation method | |
JP6206380B2 (en) | Evaluation method of silicon single crystal wafer | |
JP5487579B2 (en) | Silicon wafer evaluation method and manufacturing method | |
JP2007281064A (en) | Ion implantation amount measurement method | |
US5990022A (en) | Method of evaluating a silicon wafer | |
KR20170018309A (en) | Method for evaluating defective region of semiconductor substrate | |
JP6572839B2 (en) | Semiconductor substrate evaluation method | |
JP5729098B2 (en) | Evaluation method of silicon single crystal wafer | |
JP5426637B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
JP3778538B2 (en) | Silicon wafer evaluation method | |
JP7056515B2 (en) | Manufacturing method of silicon carbide semiconductor device | |
JP4894104B2 (en) | Method for measuring carrier concentration of silicon epitaxial layer | |
JP2004063491A (en) | Indium-contained wafer and method of manufacturing the same | |
JP5577842B2 (en) | Method and apparatus for measuring iron concentration of boron-doped p-type silicon wafer, silicon wafer, and method for manufacturing silicon wafer | |
JP5684449B2 (en) | Measuring method of specific resistance value of semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5378732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |