JP5375795B2 - 液晶表示装置、液晶表示素子の駆動装置及び駆動方法 - Google Patents

Description

本発明は、液晶表示装置、液晶表示素子の駆動装置及びその駆動方法に係り、特に、デジタル化した映像信号を入力信号として、１フレームを複数のサブフレームに分割して画像表示する液晶表示装置、液晶表示素子の駆動装置及びその駆動方法に関する。

液晶表示装置に用いられる液晶表示素子の駆動方式には、画素に印加される電圧値が連続的なアナログ値であるアナログ方式と、画素に印加する電圧の大きさを２値とし、画像の輝度（階調）に対応して、印加電圧の時間幅を変えることにより、液晶の画素に印加する実効電圧値を制御するデジタル方式がある。デジタル方式の場合、画素に印加されるのは０か１の情報のみであるため、ノイズ等の外部要因により影響を受け難いという特徴がある。

デジタル方式においては、中間階調を得るために、サブフィールド法を用いるのが一般的である。サブフィールド法は、映像信号の１フィールド期間に駆動（発光）期間の相対比を異ならせた所定数のサブフィールドを用意し、表示する映像信号の階調に対応してサブフィールドを適宜選択して表示し、視聴者の視覚積分効果を利用して中間階調の表示を行うものである。

サブフィールド法では、データ転送期間（ＷＣ期間）に全ての画素についての０または１のデータがサンプルホールド部へ転送され、画素の液晶は、その後の駆動期間（ＤＣ期間）の間転送されたデータに応じて駆動される。データ転送期間は全てのサブフレームにおいて一定である。駆動期間は、サブフレーム毎に異なる。例えば、サブフレーム（ＳＦ）１からＳＦ１２の１２個のサブフレームにより１フレームから構成される場合においては、各サブフレームの駆動期間の比がＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝８、ＳＦ５＝１６と設定され、ＳＦ６からＳＦ１２まではすべて駆動期間の比が３２と設定される。これらのサブフレームの中で、ＳＦ１からＳＦ５まではバイナリパルス、ＳＦ６からＳＦ１２まではステップパルスと呼ばれる。

したがって、全てのサブフレームに所定期間のデータ転送期間が必要であり、その間、画素はブランキング状態となって映像表示に寄与しないため、表示輝度が下がるという不具合があった。
特許文献１には、１つの画素内にサンプルホールド部を２個設けて、データ転送期間の間、ブランキング状態とする必要がない液晶表示素子が提案されている。

特表２００１−５２３８４７号公報

ところで、画素内のサンプルホールド部を２個用意する方法では、高輝度を実現することが可能であるが、画素が大きくなってしまうため、液晶表示素子の高解像度化、小型化に課題を有していた。
そこで、本発明は、輝度低下となるデータ転送期間をブランキング状態とする必要がなく、高輝度で小型化を図ることができる液晶表示装置、液晶表示素子の駆動装置及び駆動方法を提供することを目的とする。

本発明は、上述した従来の技術の課題を解決するため、入力される画像データに基づいて、１フレームの全サブフレームがステップビットパルスにより構成されるサブフレームデータを作成するサブフレームデータ作成部（２６）と、複数の画素が複数の行および列に配列されている液晶表示素子（６）に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを行順次に転送するデータ転送部（３０）と、入力された０または１の前記サブフレームデータを保持するサンプルホールド部（１６）と、前記サンプルホールド部に保持された０または１の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極（８）に供給する電圧選択部（１７）とを有する画素回路部（７）と、前記データ転送部の前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す電圧制御部（３２）と、を備えることを特徴とする液晶表示素子の駆動装置を提供する。

また、Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを逆ガンマ補正および直線補間を行ってＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換するルックアップテーブル部（２１）と、前記ルックアップテーブル部で処理された（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換する誤差拡散部（２３）と、前記誤差拡散部で処理された（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールによりＭビットのデータに変換するフレームレートコントロール部（２４）と、前記フレームレートコントロール部で処理されたＭビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が１のとき第１のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの後に向かって増加していく駆動階調テーブル（２７）によりサブフレームデータを作成するサブフレームデータ作成部（２６）と、複数の画素が複数の行および列に配列されている液晶表示素子（６）に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを行順次に転送するデータ転送部（３０）と、入力された０または１の前記サブフレームデータを保持するサンプルホールド部（１６）と、前記サンプルホールド部に保持された０または１の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極に供給する電圧選択部（１７）とを有する画素回路部と、前記データ転送部の前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す電圧制御部（３２）と、を備えることを特徴とする液晶表示素子の駆動装置を提供する。

上記の各々の構成において、サブフレームデータを転送する期間が、極性反転の周期の整数倍であってもよい。

また、上記のうちいずれかの液晶表示素子の駆動装置と、前記駆動装置で駆動される液晶表示素子（６）と、前記液晶表示素子に照明光を入射させる照明光学系（１）と、前記液晶表示素子から射出された変調光を投射する投射レンズ（１１）と、を備えることを特徴とする液晶表示装置を提供する。

さらに、入力される画像データに基づいて、１フレームの全サブフレームがステップビットパルスにより構成されるサブフレームデータを作成し、複数の画素が複数の行および列に配列されている液晶表示素子（６）に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを行順次に転送し、入力された０または１の前記サブフレームデータを保持し、前記保持された０または１の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極（８）に供給し、前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す、ことを含むことを特徴とする液晶表示素子の駆動方法を提供する。

また、Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを逆ガンマ補正および直線補間を行ってＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換し、前記（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換し、前記（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールによりＭビットのデータに変換し、前記Ｍビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が１のとき第１のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの後に向かって増加していく駆動階調テーブルによりサブフレームデータを作成し、複数の画素が複数の行および列に配列されている液晶表示素子（６）に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを行順次に転送し、入力された０または１の前記サブフレームデータを保持し、前記保持された０または１の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極に供給し、前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す、ことを含むことを特徴とする液晶表示素子の駆動方法を提供する。

上記の各々の方法において、サブフレームデータを転送する期間が、極性反転の周期の整数倍であるようにしてもよい。

本発明によれば、輝度低下の原因となるデータ転送期間をブランキング状態とする必要がなく、高輝度で小型化を図ることができる液晶表示装置、液晶表示素子の駆動装置及び駆動方法を提供することができる。

本発明の第１の実施形態に係る液晶表示装置を示す概略構成図である。 本発明の第１の実施形態におけるデジタル駆動の反射型液晶表示素子における各画素の駆動回路構成を示す図である。 第１の実施形態における反射型液晶表示素子の入力電圧と出力光の強度との関係を示す図である。 第１の実施形態に係る駆動回路（駆動装置）を示すブロック図である。 第１の実施形態における階調表現を説明するための図である。 第１の実施形態における駆動パターンを示す図である。 第１の実施形態における駆動階調テーブルを示す図である。 第１の実施形態における誤差拡散図を示す図である。 第１の実施形態における誤差拡散フローを示す図である。 第１の実施形態におけるフレームレートコントロールフローを示す図である。 第１の実施形態におけるフレームレートコントロールテーブルを示す図である。 第１の実施形形態における信号処理を示す図である。 第１の実施形態における反射型液晶表示素子の極性反転駆動を示す図である。 反射型液晶素子における横方向電界の発生メカニズムを説明する図である。 フレームレートコントロールにより、横方向電界が均等に分散されることを説明する図である。

以下、本発明に係る液晶表示装置及びその駆動方法について、添付図面を参照して説明する。以下では表示パネルとしてアクティブマトリクス型の反射型液晶表示素子を備えた投射型表示装置を例にして説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る液晶表示装置を示す概略構成図である。液晶表示装置は、概略、反射型液晶表示素子６、偏光ビームスプリッタ５（以下、ＰＢＳという）、投射レンズ１３を含んで構成される。反射型液晶表示素子６は、対向電極（透明電極ともいう）１０と、画素電極８との間に液晶９が封止された構造を有する。

照明光学系１から射出したＳ偏光３とＰ偏光４を含む光２はＰＢＳ５に入射する。ＰＢＳ５にて偏光分離される。Ｓ偏光３はＰＢＳ５の偏光分離面で反射され、反射型液晶表示素子６側に進行する。Ｐ偏光はＰＢＳの偏光分離面を透過する。反射型液晶表示素子６の液晶９は、画素回路７によって画素電極８と対向電極１０の間に印加される電圧に応じて入射したＳ偏光を変調する。対向電極１０に入射したＳ偏光は、画素電極８で反射して対向電極１０から射出するまでの過程で変調を受け、Ｐ偏光とＳ偏光からなる光として対向電極１０から射出される。対向電極１０から射出された光は変調された光であるＰ偏光成分のみがＰＢＳ５を通過し、Ｓ偏光成分はＰＢＳ５で反射される。ＰＢＳ５を通過したＰ偏光は投射レンズ１１によって射出され、射出光１２はスクリーン１３上に投射されて画像が表示される。なお、後述する出力光の強度とは、スクリーン１３上で測定した出力光の照度をいう。

図２は本発明の第１の実施形態におけるデジタル駆動の反射型液晶表示素子６における各画素の駆動回路構成を示す図である。反射型液晶表示素子６の個々の画素は画素電極８と対向電極１０の間に液晶９がはさまれた構造になっている。破線で示した画素回路７は、サンプルホールド部１６と電圧選択部である電圧選択回路１７からなる。サンプルホールド部１６はＳＲＡＭ構造のフリップフロップよりなる。サンプルホールド部１６は列データ線Ｄと行選択線Ｗとに接続されている。サンプルホールド部１６の出力は電圧選択回路１７へと接続されている。電圧選択回路１７はブランキング電圧線Ｖ０、駆動電圧線Ｖ１に接続されている。電圧選択回路１７は画素電極８へと接続され、画素電極８にブランキング電圧または駆動電圧のうちから所定の電圧を与える。対向電極１０の電圧の値は共通電圧Ｖｃｏｍと呼ばれている。

図３は本実施形態における反射型液晶表示素子６の入力電圧と出力光の強度との関係を示す図である。図３において、横軸は入力電圧であり、画素電極８と対向電極１０との間の電位差、すなわち液晶９の駆動電圧を示す。縦軸は、液晶９から射出される出力光の強度を示す。液晶９から射出される出力光の強度が大きくなり始める電圧が闇値電圧Ｖｔｈである。電圧が０（たとえば、画素電極８と対向電極がともにＧＮＤ）のときは、出力光の強度が少なく、黒状態（ブランキング電圧）であり、出力光が飽和し始める電圧が飽和電圧Ｖｗ（白レベルである。）である。

図４は本発明の第１の実施形態に係る駆動回路（駆動装置）を示すブロック図である。図５は第１の実施形態における階調表現を説明するための図である。図５は入力された映像信号データのビット数を８ビットとした場合における各プロセス部における階調表現の例を示している。図６は第１の実施形態における駆動パターンを示す図である。図７は第１の実施形態における駆動階調テーブルを示す図である。図８は第１の実施形態における誤差拡散フローを示す図である。図９は第１の実施形態における誤差拡散図を示す図である。図１０は第１の実施形態におけるフレームレートコントロールフローを示す図である。図１１は第１の実施形態におけるフレームレートコントロールテーブルを示す図である。

図４において、Ｎビットの入力された映像信号データは、ルックアップテーブル部２１にて、Ｎより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換される。ここで、Ｍはサブフレーム数を２進数で表したときのビット数、Ｄは誤差拡散処理部２３により補間されるビット数、Ｆはフレームレートコントロール部２４により補間されるビット数を表している。なおＮ、Ｍ、Ｆ、Ｄは整数である。

図５の例では、入力された映像信号データのビット数は８ビット（Ｎ＝８）、誤差拡散処理部２３にて補間されるビット数は４ビット（Ｄ＝４）、フレームレートコントロール部２４にて補間されるビット数は２ビット（Ｆ＝２）としている。サブフレーム数を２進数で表した場合のビット数は４ビット（Ｍ＝４）、駆動階調は１２個（黒を含まない）としている。

ここでルックアップテーブル部２１の動作を説明する。一般的に映像信号はガンマ補正がかけられている。画像表示装置側ではガンマ補正がかけられた映像信号に対し逆ガンマ補正処理を施してリニアな階調に戻すことが必要である。逆ガンマ補正とは入力Ｘに対して出力がＸの２．２乗となるような補正である。この場合、出力特性は「ガンマ２．２」であると以下表現する。ルックアップテーブル部２１は反射型液晶表示素子６の入出力特性を変換してガンマ２．２の出力特性を有する液晶表示装置を実現する機能を担っている。ルックアップテーブルは、１０ビットの出力が、任意の出力特性（例えばガンマ２．２）となるようにあらかじめ調整されている。例えば、第１の実施形態では図７に示す１２個の駆動階調（黒を含まない）のそれぞれの駆動による画像を図１に示す液晶表示装置で投影し、スクリーン１３上の照度を照度計等でそれぞれ測定しておく。それぞれの駆動階調間の照度を６ビット（Ｍ＋Ｄ＝６）（６４階調）で直線補間することによって、０〜７６８の階調毎の照度データが予測される。それらの照度データから任意の出力特性（例えばガンマ２．２）となるような２５６個のデータを選び、あらかじめルックアップテーブルとして保持されているものとする。

ルックアップテーブル部２１は、２５６ｘ１０ビット（すなわち、「２の８乗」階調ｘ（４＋２＋４）ビット）のルックアップテーブルを有している。ここで、「２の８乗」階調ｘ（４＋２＋４）ビットとは、「２のＮ乗」階調ｘ（Ｍ＋Ｆ＋Ｄ）ビットに対してＮ＝８、Ｍ＝４、Ｆ＝２、Ｄ＝４の値を代入したものに相当する。ルックアップテーブル部２１は、入力された８ビットの画像データを、１０ビットのデータに変換して出力する。

図４に戻り、ルックアップテーブル部２１にて（Ｍ＋Ｆ＋Ｄ）ビットに変換された映像信号データは、誤差拡散部２３により下位Ｄビットの情報を周辺画素に拡散することによって、（Ｍ＋Ｆ）ビットのデータに変換される。図５の例では、変換された１０ビットのデータは、誤差拡散部２３にて、下位４ビットの情報を周辺画素に拡散し上位６ビットのデータに量子化して出力される。

誤差拡散法とは、表示すべき映像信号と実表示値との誤差（表示誤差）を周辺の画素に拡散することで階調不足を補う方法である。第１の実施形態においては、表示すべき映像信号の下位４ビットを表示誤差とし、図８のように右隣の画素に表示誤差の７／１６を、左下の画素に表示誤差の３／１６を、直下の画素に表示誤差の５／１６を、右下の画素に表示誤差の１／１６を加える。

誤差拡散部２３の動作を図９でより詳しく説明する。ある座標の映像信号は上述のように誤差を拡散するとともに、以前の映像が拡散した誤差が加算される。入力された１０ビットのデータは、まず、以前の映像が拡散した誤差が誤差バッファにより加算される。入力映像信号データは誤差バッファの値が加算された後、上位の６ビットと下位の４ビットに分割される。

分割された下位の４ビットの値を以下に示す。右側の値は表示誤差である。
下位４ビット 表示誤差
００００ ０
０００１ ＋１
００１０ ＋２
００１１ ＋３
０１００ ＋４
０１０１ ＋５
０１１０ ＋６
０１１１ ＋７
１０００ −７
１００１ −６
１０１０ −５
１０１１ −４
１１００ −３
１１０１ −２
１１１０ −１
１１１１ ０

分割された下位の４ビットの値に対応する表示誤差は、図８のように誤差バッファへと加算され保持される。また、分割された下位の４ビットの値に対してスレッショルド比較を行ない、値が１０００より大きい場合（上記の左部の値が１０００である行以降の行）、上位６ビットの値に１が加算される。そして、上位の６ビットのデータが誤差拡散部から出力される。

図４に戻り、誤差拡散部２３にて（Ｍ＋Ｆ）ビットに変換された映像信号データは、フレームレートコントロール部２４に入力される。フレームレートコントロール部２４はフレームレートコントロールテーブルを備えている。フレームレートコントロール部２４では、下位Ｆビットの値と、画素の位置情報及びフレームのカウント情報から、フレームレートコントロールテーブル内の位置を特定し、その値（１または０の値、以下０／１と記載する。）が上位Ｍビットに加えられ、Ｍビットのデータに変換される。ここで、フレームレートコントロール方式とは、表示素子の１画素の表示に対してｍ（ｍ：ｍ≧２、自然数）フレームを１周期として、その周期のｎ（ｎ：ｎ＞０、ｍ＞ｎ、自然数）フレームではオン表示を行ない、残りの（ｍ−ｎ）フレームではオフ表示を行うことにより疑似的に階調を表示させる方式である。

図５の例では、誤差拡散部２３により出力された６ビットのデータは、フレームレートコントロール部２４に入力される。フレームレートコントロール部２４は、下位２ビットの情報と、表示エリアでの位置情報およびフレームカウンタ情報より、フレームレートコントロールテーブルから０／１の値を導き、入力された６ビットから分離された上位４ビットの値に加算する。

フレームレートコントロール部２４の動作を図１０で具体的に説明する。入力された６ビットのデータは、上位の４ビットと下位の２ビットに分割される。入力された６ビットデータの下位２ビットと、画素の表示エリアでの位置情報（すなわち、座標データであるＸ座標の下位ビットおよびＹ座標の下位２ビット）と、フレームカウンタの下位２ビットとの合計８ビットの値を用いて、図１１のフレームレートコントロールテーブルで示される“０”か“１”の値を特定する。特定された“０”か“１”の値は上位４ビットのデータに加算して、４ビットデータとして出力される。

図５に戻り、フレームレートコントロール部２４から出力された４ビットデータは図４で示されているリミッタ部２５にて駆動階調の最大値である１２に制限された後、サブフレームデータ作成部２６にて、反射型液晶表示素子６へ転送されるべき１２ビットのデータに変換される。１２ビットのデータへの変換は駆動階調テーブル２７を使用する。

図４に戻り、サブフレームデータ作成部２６から出力された１２ビットのデータは、メモリ制御部２８にて、サブフレーム毎に分割されたフレームバッファ２９に格納される。フレームバッファ２９はダブルバッファの構造になっており、フレームバッファ０にデータを格納中は、フレームバッファ１のデータがデータ転送部を経由して反射型液晶表示素子６に転送されることになり、次のフレームでは、前フレーム期間中に格納されたフレームバッファ０のデータがデータ転送部３０を経由して液晶表示素子６に転送され、フレームバッファ１には入力された映像信号データのサブフレームデータ作成部２６からの出力データが格納される。

駆動制御部３１は、サブフレーム毎の処理のタイミング等を制御しており、データ転送部３０への転送指示およびゲートドライバ３４の制御を行う。データ転送部３０は、駆動制御部３１からの指示に従い、メモリ制御部２８に指示を行ない、指定したサブフレームのデータをメモリ制御部２８から受け取りソースドライバ３３へと転送する。データ転送部３０は一定間隔で、サブフレームデータを転送する。

ソースドライバ３３は、１ライン分のデータをデータ転送部３０より受け取る毎に、反射型液晶表示素子６の対応する画素回路７へ列データ線Ｄ０−Ｄｎを用いて同時に転送する。この時、ゲートドライバ３４では、駆動制御部３１からの垂直スタート信号（ＶＳＴ）／垂直シフトクロック信号（ＶＣＫ）により指定された行の行選択線Ｗｙをアクティブにし、指定された行ｙの全ての列の画素へとデータが転送される。

電圧制御部３２は液晶に加える電圧であるＶ０／Ｖ１／Ｖｃｏmの極性反転処理を行う。Ｖ０はブランキング電圧、Ｖ１は駆動電圧、Ｖｃｏｍ（共通電圧）は液晶の対向電極１０の電圧である。極性反転処理とは、Ｖ０／Ｖ１／Ｖｃｏmの電圧値を等間隔で交互にＧＮＤとＶｗとする処理を行うことをいう。Ｖ０とＶｃｏｍは同一の位相で、Ｖ１はＶ０／Ｖｃｏmとは１／２周期ずれた位相で印加される。また、この極性反転の周期は、データ転送部３０での処理とは独立しており、非同期で極性反転処理される。

図６を用いて第１の実施形態における駆動パターンについて説明する。図６は、映像信号が１秒あたり６０フレーム、サブフレーム数が１２個の場合について示している。ＷＣ期間は液晶表示素子内のすべての画素にサブフレーム毎のデータを転送するデータ転送期間（ＷＣ期間）を表している。フレーム期間の先頭であるＴ０からＴ１のＷＣ期間の間にサブフレーム１のデータが転送される。Ｔ１にてサブフレーム１の全データが転送し終わると、すぐにＴ１からＴ２のＷＣ期間の間にサブフレーム２のデータが転送される。このように、図６のＴ０から始まる上側の横の線が表示領域のＴＯＰ（０行）に対応し、図６の下側の横の線が表示領域のボトム（ｍ行）に対応している。

このように１２個のサブフレーム毎のデータを逐次液晶表示素子に転送するため、各画素のすべてのサブフレーム期間は、データ転送期間であるＷＣ期間と同じとなる。１フレーム期間内において、ＷＣ期間とＤＣ期間が交互に１２回連続してあり、それぞれ先頭からＳＦ１、ＳＦ２、…、ＳＦ１１、ＳＦ１２の順番でそれぞれに割り当てられたサブフレーム毎の０または１のデータがＷＣ期間に転送され、画素内にサンプルホールドされたデータが０の場合は、その画素はブランキング状態となり、１の場合は駆動状態となる。

次に、図７に示す第１の実施形態における駆動階調テーブルについて説明する。図６と同様、映像信号は１秒あたり６０フレーム、サブフレーム数が１２個、データ転送期間（ＷＣ期間）は１３８８[μs]、駆動期間（ＤＣ期間）を１３８８[μs]としている。図７は駆動階調に対するサブフレーム毎のＤＣ期間の状態を示している。図７の縦の欄の階調とは、フレームレートコントロール部２４で得た４ビットのデータであってリミッタ部２５にて駆動階調の最大値である１２で制限されたものである。ＳＦ１−ＳＦ１２は１フレーム内のサブフレームの順番を表している。ＤＣ期間の欄が１の場合は駆動状態であることを示す。ＤＣ期間の欄が０の場合はブランク状態であることを示す。

図７の縦の欄に示す階調が１の場合、第１のサブフィールドであるＳＦ１のみが駆動状態となる。階調が２の場合、ＳＦ１とＳＦ２だけが駆動状態となる。以下、階調の数が増える高くなる毎に駆動状態となるサブフレームが増えていき、最も高い階調である１２の場合、全てのサブフレームが駆動状態となる。言い換えると、階調の数が増えるにしたがい、駆動状態となるサブフレームが時間的に後方に増えていく。

図１２は第１の実施形態における信号処理を示す図である。図１３は第１の実施形態における反射型液晶表示素子６の極性反転駆動を示す図である。

以下、図２、図４、図６を参照しつつ、図１２において信号処理を説明する。図１２は実施例１での信号処理を表している。時刻Ｔ０にて垂直同期信号Ｖｓｙｎｃがアクティブとなり、フレーム期間が始まり、サブフレーム１のデータがＷＣ期間（Ｔ０−Ｔ２）転送される。Ｔ１にて、あるｙ行の行選択線Ｗ（ｙ）が選択され、あるｘ列のデータＤ（ｘ、ｙ）“１”が列データ線に印加される。その結果、あるｘ列ｙ行の画素内のサンプルホールド部の値（サンプルホールドデータ（ｘ、ｙ））が“１”となる。サンプルホールド部の値が“１”の場合、電圧線Ｖ１の値が画素電極に印加される。電圧線Ｖ１が選択されると、液晶には駆動電圧Ｖｗの電界が印加され、液晶は白として表示される。Ｔ７では、サンプルホールド部の値が“０”となるため、電圧線Ｖ０の値が画素電極に印加される。電圧線Ｖ０が選択されると、液晶にはブランキング電圧すなわち電界がかかっていないブランキング状態となり、黒が表示される。

図１２において、Ｖ０はブランキング電圧、Ｖ１は駆動電圧、Ｖｃｏｍ（共通電圧）は液晶の対向電極１０の電圧である。Ｖ０／Ｖ１／Ｖｃｏmは、上記の信号処理とは非同期にて極性反転駆動される。Ｖ０／Ｖ１／Ｖｃｏmの電圧値は等間隔で交互にＧＮＤとＶｗとされる。極性反転駆動では、ＧＮＤ期間とＶｗ期間は同じであり、Ｖ０／Ｖｃｏmは同じ動作をし、Ｖ１は、Ｖ０／Ｖｃｏmとは反対の動作を行う。すなわち、Ｖ０／ＶｃｏmがＧＮＤのときは、Ｖｗとなり、Ｖ０／ＶｃｏmがＶｗのときは、ＧＮＤとなるように制御される。また、これら極性反転の周期は、データ転送期間（ＷＣ期間）の整数分の１となる必要がある。こうすることにより、すべての画素の積算電圧は０[v]となり、焼き付き防止となる。すなわち、液晶に同じ電圧で方向の異なる電圧（＋Ｖｗ／−Ｖｗ）を同じ期間印加することにより、長時間平均して液晶に印加する電圧を＋Ｖｗ＋（−Ｖｗ）＝０［ｖ］とすることにより、焼き付きを防止している。図１３において、Ｖ１がＶｗ、Ｖ０／ＶｃｏｍがＧＮＤとなるような状態をＤＣバランス＋と表している。また、Ｖ１がＧＮＤ、Ｖ０／ＶｃｏｍがＶｗとなるような状態をＤＣバランスと表している。

以上の説明のように、駆動制御部３１からの指示に従い、データ転送部３０は図４に示すように複数の画素が複数の行および列に配列されている反射型液晶表示素子６の最初の行である０行から最後の行であるｍ行に亘って行順次に、所定番号のサブフレームデータを一定のデータ転送期間（ＷＣ期間）にて転送し、引き続いて前記サブフレームの次の番号のサブフレームデータを行順次に転送する。一方、電圧制御部３２はデータ転送期間（ＷＣ期間）の開始時刻とは非同期で極性反転動作を繰り返す。すなわち、データ転送期間（ＷＣ期間）の開始時刻は図６に示す様に、反射型液晶表示素子６の最初の行である０行から最後の行であるｍ行にかけて順次異なる値となるが、電圧制御部３２は図６に示す様な上記の信号処理とは別に、Ｖ０／Ｖ１／Ｖｃｏmの極性反転処理を画素の行の如何を問わす同じ時刻に行う。そして、サブフレームデータを転送する期間が、極性反転の周期の整数倍であることが特徴である。図１２で明らかなように、第１の実施形態では、サブフレームデータを転送する期間が、極性反転の周期の３倍となっている。

このようにすることにより、データ転送期間の間画素の状態がブランキング状態となって、表示輝度が下がるという課題が解消される。さらに、画素内のサンプルホールド部が１個で、データ転送期間の間、ブランキング状態とする必要がない液晶表示駆動が実現される。画素内のサンプルホールド部が１個で済むので、高輝度を実現可能であり、画素が小さいため、液晶表示素子の小型化が達成される。画素の小型化により、同じ大きさの素子により多くの画素回路を形成することが可能となり、同じ光学系を用いた場合でも、より高解像度化が可能となり、コスト的にも非常に有利になる。また、表示素子を小型化できるため、同じ解像度でより小型な表示装置を提供できる。

ところで第１の実施形態においては、表示素子としてアクティブマトリクス型の反射型液晶表示素子６を備えた投射型表示装置を例にして説明している。ここで、図７の階調駆動テーブルで液晶を駆動する場合の特徴を説明する。図７において、階調がＫであるとする。するとＳＦ１からＳＦＫまでが１（駆動状態）となる。ＳＦ１からＳＦＫまでの１は、ほぼ連続したオン状態とみなされる結果、Ｋ（階調数）と出力光の関係はほぼ図３に示す反射型液晶表示素子６の入力電圧と出力光の強度との関係に近いカーブを描く。これは、ルックアップテーブル部２１の動作に有利に作用する。すなわち、反射型液晶表示素子６の入力電圧と出力光の強度との関係はルックアップテーブル部２１が目標としているガンマ２．２のカーブに比較的近いため、ルックアップテーブル部２１にてガンマ２．２のカーブに変換する負担が少なくなる。以上の特徴は、透過型液晶素子においても同様である。

また、第１の実施の形態では、図６、図７に示す通り、動画擬似輪郭の原因となるバイナリビットパルスを用いず、すべて同じ幅のステップビットパルスを用いている点も特徴である。バイナリビットパルスとは各サブフィールドに対して重みが２n （ｎ＝０、１、２、３…）で表されるいわゆる“バイナリの重み付け”を行うものである。一方、ステップビットパルスとは、１、２、４、８、１６のバイナリビットパルスがある場合、３２、３２、３２、３２、３２、３２、３２のような同じ重み付けのパルスのことをいう。すべてバイナリビットパルスにする場合と比較して、ステップビットパルスを併用することで動画擬似輪郭を相対的に軽減する効果がある。

動画擬似輪郭とは、隣り合った画素の似たような階調において、片方の画素でのバイナリビットパルスの多くが駆動状態であり、もう片方の画素でのバイナリビットパルスの多くがブランキング状態である場合、視線を動かした時や、顔のアップ等が動いたときに、意図しない輝度が眼で知覚されることをいう。本実施形態では、動画擬似輪郭の原因となるバイナリビットパルスを用いず、すべて同じ幅のステップビットパルスを用いている。そのため視線方向を動かした場合でも、輝度が著しく変化しないため、動画擬似輪郭はほとんど知覚されない。

次に、反射型液晶表示素子を用いた液晶表示装置の駆動回路にフレームレートコントロール部をもうけたことによる効果を説明する。図１４は、反射型液晶素子における横方向電界の発生メカニズムを説明する図である。図１４に示されるように反射型液晶素子の画素電極８Ａ、８Ｂはシリコン基板４３の上に形成されている。

デジタル駆動の場合、隣り合った画素間で駆動状態（駆動／ブランキング）が異なることが頻繁に起こる。例えば、あるフレームにおいて隣り合った画素の階調がそれぞれ“５”（画素ＰＡ）と“６”（画素ＰＢ）の場合を仮定する。またＤＣバランス＋で、対向電極１０がＶ０の場合を考える。すなわち、図１５においてＤＣバランス＋であるから、Ｖ０＝Ｖｃｏｍ＝０（Ｖ）、V1＝Vｗである。サブフレーム６の時刻では、隣り合った画素の駆動状態が異なる。図７からわかるように、画素ＰＡはブランキング状態なので、画素電極８ＡにはＶ０の電圧がかかり、画素ＰＢは駆動状態なので、画素電極８ＢにはＶ１の電圧がかかっている。

画素電極８ＡにはＶ０の電圧がかかり、画素電極８ＢにはＶ１の電圧がかかっているときの液晶層の電界４１の状態を図１６は示している。画素ＰＢの画素電極８Ｂ（電位：Ｖｗ）と対向電極１０（電位：０（Ｖ））間には電位差が生じ、液晶は所定量の回転をさせられる。このとき、画素ＰＡの画素電極８Ａ（電位：０（Ｖ））と画素ＰＢの画素電極８Ｂ（電位：Ｖｗ）間にも電位差が生じ、横方向に電界が生じてしまう。このような、横方向電界４２は、画素間の液晶の動きに意図しない混乱を発生させる。上記の現象は、画質劣化の一因であった。

フレームレートコントロールを用いることで上記の不具合を解消することができる。図１５はフレームレートコントロールにより、横方向電界が均等に分散されることを説明する図である。

図１５では、フレームレートコントロール部への入力データ（（Ｍ＋Ｆ）ビット）の下位Ｆビットの値が“０１”である場合が例示されている。フレーム毎に４個のテーブル（フレーム０〜３）が用いられる。それぞれのフレームにおいて、隣り合った画素間で駆動状態（駆動またはブランキング）が異なる場合、駆動状態が「１」（駆動状態）である画素から駆動状態が「０」（ブランキング状態）である画素の方向に横方向の電界が生じる。画素間の横方向電界の方向は図１５において矢印で表されている。４個のフレームでの横方向電界の状態を重ね合わせたのが、一番右の状態である。すなわち、４フレームの平均では、すべての画素間での横方向電界は打ち消しあっている。以上のように、フレームレートコントロールを用いることにより、画質劣化の一因である横方向電界を打ち消すことが可能となった。

第１の実施形態において、入力された映像信号データのビット数をＮ、表示素子の駆動可能な階調数を２進数で表したときのビット数をＭ、誤差拡散処理により誤差として拡散されるビット数をＤ、フレームレートコントロールにより擬似的な階調として表現されるビット数をＦとしたとき、Ｎ＝８、Ｍ＝４、Ｄ＝４、Ｆ＝２である場合について説明した。しかし、Ｎ、Ｍ、Ｄ、Ｆの値は上記の値に限定されず、種々の値を用いて実施することができる。そのなかでも、Ｎ＝８〜１２、Ｍ＝４〜６、Ｄ＝４〜８、Ｆ＝２〜３であることがより好ましい。

１ 照明光学系、２ 光、３ Ｓ偏光、４ Ｐ偏光、
５ 偏光ビームスプリッタ（ＰＢＳ）、６ 反射型液晶表示素子
７ 画素回路、８ 画素電極、９ 液晶、１０ 対向電極（透明電極）、
１１ 投射レンズ、１２ 射出光、１３ スクリーン、
１５ サンプルホールド部、１７ 電圧選択回路（電圧選択部）、
２１ ルックアップテーブル部、２２信号変換部、
２３ 誤差拡散部、２４ フレームレートコントロール部、
２５ リミッタ部、２６ サブフレームデータ作成部、
２７ 駆動階調テーブル、２８ メモリ制御部、２９ フレームバッファ、
３０ データ転送部、３１ 駆動制御部、３２ 電圧制御部、
３３ ソースドライバ、３４ ゲートドライバ
４１電界、４２ 横方向電界、４３ シリコン基板

Claims (7)

1. 入力される画像データに基づいて、１フレームの全サブフレームがステップビットパルスにより構成されるサブフレームデータを作成するサブフレームデータ作成部と、
   複数の画素が複数の行および列に配列されている液晶表示素子に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを行順次に転送するデータ転送部と、
   入力された０または１の前記サブフレームデータを保持するサンプルホールド部と、前記サンプルホールド部に保持された０または１の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極に供給する電圧選択部とを有する画素回路部と、
   前記データ転送部の前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す電圧制御部と、
   を備えることを特徴とする液晶表示素子の駆動装置。
2. Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを逆ガンマ補正および直線補間を行ってＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換するルックアップテーブル部と、
   前記ルックアップテーブル部で処理された（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換する誤差拡散部と、
   前記誤差拡散部で処理された（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールによりＭビットのデータに変換するフレームレートコントロール部と、
   前記フレームレートコントロール部で処理されたＭビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が１のとき第１のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの後に向かって増加していく駆動階調テーブルによりサブフレームデータを作成するサブフレームデータ作成部と、
   複数の画素が複数の行および列に配列されている液晶表示素子に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを行順次に転送するデータ転送部と、
   入力された０または１の前記サブフレームデータを保持するサンプルホールド部と、前記サンプルホールド部に保持された０または１の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極に供給する電圧選択部とを持つ画素回路部と、
   前記データ転送部の前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す電圧制御部と、
   を備えることを特徴とする液晶表示素子の駆動装置。
3. 液晶表示装置において、
   前記サブフレームデータを転送する期間が、前記極性反転の周期の整数倍であることを特徴とする請求項１または２記載の液晶表示素子の駆動装置。
4. 請求項１ないし請求項３のいずれか一項記載の液晶表示素子の駆動装置と、
   前記駆動装置で駆動される液晶表示素子と、
   前記液晶表示素子に照明光を入射させる照明光学系と、
   前記液晶表示素子から射出された変調光を投射する投射レンズと、
   を備えることを特徴とする液晶表示装置。
5. 入力される画像データに基づいて、１フレームの全サブフレームがステップビットパルスにより構成されるサブフレームデータを作成し、
   複数の画素が複数の行および列に配列されている液晶表示素子に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを行順次に転送し、
   入力された０または１の前記サブフレームデータを保持し、
   前記保持された０または１の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極に供給し、
   前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す、
   ことを含むことを特徴とする液晶表示素子の駆動方法。
6. Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを逆ガンマ補正および直線補間を行ってＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換し、
   前記（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換し、
   前記（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールによりＭビットのデータに変換し、
   前記Ｍビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が１のとき第１のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの後に向かって増加していく駆動階調テーブルによりサブフレームデータを作成し、
   複数の画素が複数の行および列に配列されている液晶表示素子に対して行順次に所定番号のサブフレームデータを一定のデータ転送期間にて転送し、引き続いて前記番号の次の番号のサブフレームデータを行順次に転送し、
   入力された０または１の前記サブフレームデータを保持し、
   前記保持された０または１の前記サブフレームデータにより、ブランキング電圧または駆動電圧のうちから一方を選択して前記液晶表示素子の画素電極に供給し、
   前記データ転送期間の開始時刻とは非同期で前記液晶表示素子の画素の極性反転を繰り返す、
   ことを含むことを特徴とする液晶表示素子の駆動方法。
7. 前記サブフレームデータを転送する期間が、極性反転の周期の整数倍であることを特徴とする請求項５または６に記載の液晶表示素子の駆動方法。
   

Images