JP5375689B2 - フロアプランデータ生成装置及び方法 - Google Patents
フロアプランデータ生成装置及び方法 Download PDFInfo
- Publication number
- JP5375689B2 JP5375689B2 JP2010059560A JP2010059560A JP5375689B2 JP 5375689 B2 JP5375689 B2 JP 5375689B2 JP 2010059560 A JP2010059560 A JP 2010059560A JP 2010059560 A JP2010059560 A JP 2010059560A JP 5375689 B2 JP5375689 B2 JP 5375689B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- floor plan
- data
- list
- plan data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(a)上記回路全体の回路情報をレジスタトランスファレベルで記述したRTL(Register Transfer Level)記述データと、(b)上記第1のセルの仕様データ及び上記第2のセルの仕様データを含む図形データである全体ライブラリと、(c)上記第1のセルのみの回路情報をゲートレベルで記述した簡易ネットリストと、(d)上記第1のセルのみの仕様データを含むセルリストとを予め格納する記憶手段を備え、
上記制御手段は、
上記セルリストを図形データである簡易ライブラリに変換し、
上記簡易ライブラリと上記簡易ネットリストとを用いて上記第1のセルの配置情報を含む仮フロアプランデータを生成し、
上記仮フロアプランデータの生成後に、上記RTL記述データを、上記第1及び第2のセルの回路情報をゲートレベルで記述した全体ネットリストに論理合成し、
上記全体ネットリストと上記簡易ネットリストとに基づいて、上記簡易ネットリストを上記全体ネットリストに整合させるためのマッチングリストを生成し、
上記全体ライブラリと、上記全体ネットリストと、上記マッチングリストと、上記仮フロアプランデータとを、上記フロアプランデータとして出力することを特徴とする。
上記フロアプランデータ生成装置は、(a)上記回路全体の回路情報をレジスタトランスファレベルで記述したRTL(Register Transfer Level)記述データと、(b)上記第1のセルの仕様データ及び上記第2のセルの仕様データを含む図形データである全体ライブラリと、(c)上記第1のセルのみの回路情報をゲートレベルで記述した簡易ネットリストと、(d)上記第1のセルのみの仕様データを含むセルリストとを予め格納する記憶手段を備え、
上記フロアプランデータ生成方法は、
上記制御手段が、上記セルリストを図形データである簡易ライブラリに変換するステップと、
上記制御手段が、上記簡易ライブラリと上記簡易ネットリストとを用いて上記第1のセルの配置情報を含む仮フロアプランデータを生成するステップと、
上記制御手段が、上記仮フロアプランデータの生成後に、上記RTL記述データを、上記第1及び第2のセルの回路情報をゲートレベルで記述した全体ネットリストに論理合成するステップと、
上記制御手段が、上記全体ネットリストと上記簡易ネットリストとに基づいて、上記簡易ネットリストを上記全体ネットリストに整合させるためのマッチングリストを生成するステップと、
上記制御手段が、上記全体ライブラリと、上記全体ネットリストと、上記マッチングリストと、上記仮フロアプランデータとを、上記フロアプランデータとして出力するステップとを含むことを特徴とする。
2…ROM、
3…RAM、
4…ハードディスクドライブ、
5…ディスプレイ、
6…マウス、
7…キーボード、
10…パーソナルコンピュータ、
41…RTL記述データ、
42…全体ライブラリ、
43…簡易ネットリスト、
44…セルリスト、
45…全体ネットリスト、
46…マッチングリスト、
47…仮フロアプランデータ。
Claims (4)
- 所定のサイズより大きいセルサイズを有する第1のセルと、上記サイズ以下のセルサイズを有する第2のセルとを含む設計対象の回路のフロアプランに用いるフロアプランデータを生成して出力する制御手段を備えたフロアプランデータ生成装置において、
(a)上記回路全体の回路情報をレジスタトランスファレベルで記述したRTL(Register Transfer Level)記述データと、(b)上記第1のセルの仕様データ及び上記第2のセルの仕様データを含む図形データである全体ライブラリと、(c)上記第1のセルのみの回路情報をゲートレベルで記述した簡易ネットリストと、(d)上記第1のセルのみの仕様データを含むセルリストとを予め格納する記憶手段を備え、
上記制御手段は、
上記セルリストを図形データである簡易ライブラリに変換し、
上記簡易ライブラリと上記簡易ネットリストとを用いて上記第1のセルの配置情報を含む仮フロアプランデータを生成し、
上記仮フロアプランデータの生成後に、上記RTL記述データを、上記第1及び第2のセルの回路情報をゲートレベルで記述した全体ネットリストに論理合成し、
上記全体ネットリストと上記簡易ネットリストとに基づいて、上記簡易ネットリストを上記全体ネットリストに整合させるためのマッチングリストを生成し、
上記全体ライブラリと、上記全体ネットリストと、上記マッチングリストと、上記仮フロアプランデータとを、上記フロアプランデータとして出力することを特徴とするフロアプランデータ生成装置。 - 上記セルリストは、エクセル(登録商標)形式の表データであることを特徴とする請求項1記載のフロアプランデータ生成装置。
- 所定のサイズより大きいセルサイズを有する第1のセルと、上記サイズ以下のセルサイズを有する第2のセルとを含む設計対象の回路のフロアプランに用いるフロアプランデータを生成して出力する制御手段を備えたフロアプランデータ生成装置のためのフロアプランデータ生成方法において、
上記フロアプランデータ生成装置は、(a)上記回路全体の回路情報をレジスタトランスファレベルで記述したRTL(Register Transfer Level)記述データと、(b)上記第1のセルの仕様データ及び上記第2のセルの仕様データを含む図形データである全体ライブラリと、(c)上記第1のセルのみの回路情報をゲートレベルで記述した簡易ネットリストと、(d)上記第1のセルのみの仕様データを含むセルリストとを予め格納する記憶手段を備え、
上記フロアプランデータ生成方法は、
上記制御手段が、上記セルリストを図形データである簡易ライブラリに変換するステップと、
上記制御手段が、上記簡易ライブラリと上記簡易ネットリストとを用いて上記第1のセルの配置情報を含む仮フロアプランデータを生成するステップと、
上記制御手段が、上記仮フロアプランデータの生成後に、上記RTL記述データを、上記第1及び第2のセルの回路情報をゲートレベルで記述した全体ネットリストに論理合成するステップと、
上記制御手段が、上記全体ネットリストと上記簡易ネットリストとに基づいて、上記簡易ネットリストを上記全体ネットリストに整合させるためのマッチングリストを生成するステップと、
上記制御手段が、上記全体ライブラリと、上記全体ネットリストと、上記マッチングリストと、上記仮フロアプランデータとを、上記フロアプランデータとして出力するステップとを含むことを特徴とするフロアプランデータ生成方法。 - 上記セルリストは、エクセル(登録商標)形式の表データであることを特徴とする請求項3記載のフロアプランデータ生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010059560A JP5375689B2 (ja) | 2010-03-16 | 2010-03-16 | フロアプランデータ生成装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010059560A JP5375689B2 (ja) | 2010-03-16 | 2010-03-16 | フロアプランデータ生成装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011192172A JP2011192172A (ja) | 2011-09-29 |
JP5375689B2 true JP5375689B2 (ja) | 2013-12-25 |
Family
ID=44796985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010059560A Expired - Fee Related JP5375689B2 (ja) | 2010-03-16 | 2010-03-16 | フロアプランデータ生成装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5375689B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8910097B2 (en) * | 2012-12-31 | 2014-12-09 | Synopsys, Inc. | Netlist abstraction |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06266800A (ja) * | 1993-03-15 | 1994-09-22 | Nec Corp | フロアプランを考慮した論理合成方法 |
JPH10283378A (ja) * | 1997-04-09 | 1998-10-23 | Oki Electric Ind Co Ltd | 部品自動配置方法 |
JP2003337838A (ja) * | 2002-03-14 | 2003-11-28 | Pacific Design Kk | データ処理装置の設計方法 |
JP4987787B2 (ja) * | 2008-04-10 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 配置検証装置 |
-
2010
- 2010-03-16 JP JP2010059560A patent/JP5375689B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011192172A (ja) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013109438A (ja) | 動作合成方法、動作合成プログラム及び動作合成装置 | |
US8887083B2 (en) | Generating equations based on user intent | |
CN113408222A (zh) | 文件生成方法、装置、电子设备及存储介质 | |
EP3937057A1 (en) | Systems and methods for generating synthesizable netlists from register transfer level designs | |
JP2014021573A (ja) | 半導体集積回路の論理回路設計に用いるネットリストを最適化する方法、該方法を用いて論理回路の設計を支援する装置及び該装置で実行することが可能なコンピュータプログラム | |
JP5375689B2 (ja) | フロアプランデータ生成装置及び方法 | |
Oruklu et al. | System-on-chip design using high-level synthesis tools | |
JP2013214278A (ja) | 上位階層記述生成装置、上位階層記述生成方法及びプログラム | |
US6654945B1 (en) | Storage medium in which data for designing an integrated circuit is stored and method of fabricating an integrated circuit | |
JP2023129282A (ja) | 集積回路設計を最適化するための装置及び方法 | |
TWI793546B (zh) | 電腦實施方法、電腦實施系統以及非暫時性電腦可讀媒體 | |
JP2007213556A (ja) | 回路解析装置 | |
US11430496B2 (en) | Phase-aware DDR command dynamic scheduling | |
JP2011243055A (ja) | 半導体回路及び設計装置 | |
JP2007323206A (ja) | 動作合成装置、同方法、シミュレーション装置、同方法及び設計装置 | |
JP2003114914A (ja) | ソフトウェア/ハードウェア協調設計方法 | |
JP2020131547A (ja) | 画像処理装置、画像形成装置、及びプログラム | |
US20230110701A1 (en) | Techniques for design verification of domain crossings | |
de Medeiros et al. | Designing embedded systems with MARTE: A PIM to PSM converter | |
US11947885B1 (en) | Low-power static signoff verification from within an implementation tool | |
US12039240B2 (en) | Integrated circuit simulation and design method and system thereof | |
JP2019016168A (ja) | シミュレーションプログラム、方法、及び装置 | |
US10157164B2 (en) | Hierarchical synthesis of computer machine instructions | |
Bazydło et al. | Using UML behavior diagrams for graphical specification of programs for logic controllers | |
TW202219809A (zh) | 多輸出元件之構建、建模及映射 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |