JP5358356B2 - 半導体電力変換装置 - Google Patents

半導体電力変換装置 Download PDF

Info

Publication number
JP5358356B2
JP5358356B2 JP2009199204A JP2009199204A JP5358356B2 JP 5358356 B2 JP5358356 B2 JP 5358356B2 JP 2009199204 A JP2009199204 A JP 2009199204A JP 2009199204 A JP2009199204 A JP 2009199204A JP 5358356 B2 JP5358356 B2 JP 5358356B2
Authority
JP
Japan
Prior art keywords
phase
voltage
current
vector
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009199204A
Other languages
English (en)
Other versions
JP2011055571A (ja
Inventor
明 阪東
康弘 清藤
雅哉 一瀬
洋満 酒井
康博 今津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009199204A priority Critical patent/JP5358356B2/ja
Publication of JP2011055571A publication Critical patent/JP2011055571A/ja
Priority to US13/420,718 priority patent/US8867247B2/en
Application granted granted Critical
Publication of JP5358356B2 publication Critical patent/JP5358356B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/14Arrangements for reducing ripples from dc input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Rectifiers (AREA)

Description

本発明は、交流系統側の異常時にも運転継続するのに好適な半導体電力変換装置に関する。
近年、半導体電力変換装置の適用分野が拡大し、交流系統側の異常時にも運転継続する必要性が高まっている。こうした問題に対応するため、交流電流制御性能を高める方法が提案されている。
非特許文献:日立評論2009年3月号 Vol.91,No.03,pp56−59「大規模太陽光発電システムの開発」
しかし、電流制御の性能をいかに高めても交流電源側の異常時に変換器の直流側に発生する2倍の電源周波数の電力脈動を抑えられない欠点があった。
日立評論2009年3月号 Vol.91,No.03,pp56−59「大規模太陽光発電システムの開発」
本発明は、交流電源側の異常時にも半導体電力変換装置の直流側に発生する電源周波数の2倍周波数の脈動を抑え、安定に運転継続な半導体電力変換装置を提供することにある。
上記課題を達成するために、本発明は3相交流系統にリアクトルを介して交流側端子が接続された三相ブリッジ結線の各アームには自己消弧型半導体素子としてIGBTあるいはMOSFETと逆並列ダイオードが接続された電力変換器と、前記3相交流系統の交流電圧を計測する電圧計測器と、前記電力変換器の交流電流を計測する電流計測器と、前記交流電圧の位相θを検出する位相検出器と、2軸の有効分電流指令値Iqref,無効分電流指令値Idrefと前記交流電流検出器にもとづいてパルス指令を前記電力変換器に出力する交流電流調整器とからなる半導体電力変換装置において、前記3相交流系統の電圧計測値を入力して正相電圧ベクトルVpと逆相電圧ベクトルVnを演算する2相電圧ベクトル演算器と、前記2相電圧ベクトル演算器の基準位相θと前記正相電圧ベクトルVpとから正相電圧位相θpを出力する位相演算器と、前記2軸の電流指令値IqrefとIdrefとから正相電流ベクトル指令Iprefを演算し、逆相電流指令ベクトルInrefをInref=−(Vn/Vp)×Iprefで演算し、前記正相電流ベクトル指令Iprefと前記逆相電流指令ベクトルInrefとから3相電流指令ベクトルIaref、Ibref、Icrefを演算し、この3相電流指令ベクトルと前記正相電圧位相θpから3相電流指令値を演算し、前記交流電流調整器は前記3相電流指令値と前記交流電流計測値が一致するようにパルス指令を出力する構成としたことを特徴とするものである。
更に、本発明は半導体電力変換装置において、前記3相交流系統の電圧計測値を入力して3相電圧ベクトル(Va,Vb,Vc)を出力する3相電圧ベクトル演算器と、前記交流電圧ベクトルVaと前記電流指令ベクトルIarefと前記リアクトルのインピーダンス値とから第1相の電圧目標ベクトルE1arefを演算し、この電圧目標ベクトルE1arefと前記基準位相θとから電圧目標値e1arefを演算し、同様に第2相の電圧目標値e1brefと第3相の電圧目標値e1crefを演算出力する電圧目標演算器とを設け、前記交流電流調整器は前記3相電流指令値(iaref,ibref,icref)と前記交流電流計測値が一致するように3相電圧補正値(e2aref,e2bref,e2cref)を演算出力し、この3相電圧補正値(e2aref,e2bref,e2cref)を前記3相電圧目標値(e1aref,e1bref,e1cref)に各相毎に加算して3相電圧指令値とし、前記電力変換器の3相出力電圧が前記3相電圧指令値に一致するようにパルス指令を出力する構成としたことを特徴とするものである。
更に、本発明は半導体電力変換装置において、前記電力変換器の直流出力電圧を計測する直流電圧計測器と、この直流電圧計測値と直流電圧指令値が一致するように第1軸の電流指令Iqrefを出力する直流電圧調整器と、前記交流電流計測値を入力して正相電流ベクトルIpを演算する電流ベクトル演算器と、この正相電流ベクトルIpと前記正相電圧ベクトルVpとから正相無効電力出力Qpを演算し、この正相無効電力出力Qpと無効電力指令値が一致するように第2軸の電流指令値Idrefを出力する力率調整器とを設け、前記2軸の電流指令値IqrefとIdrefとから前記正相電流ベクトル指令Iprefを演算する構成としたことを特徴とするものである。
本発明では、直流側の2倍周波数脈動を抑えるように逆相電流指令を電流指令に加える。逆相電流指令は電源側の正相電圧ベクトル検出値,逆相電圧電圧ベクトル検出値と正相電流指令から求めることによって電流制御系の安定性を確保しながら課題を解決するものである。
本発明によれば、交流電源側の異常時にも半導体電力変換装置の直流側に発生する電源周波数の2倍周波数の脈動を抑え、安定に運転継続な半導体電力変換装置を実現できる。
半導体電力変換装置の構成図。 電力変換器の内部構成図。 パルス幅変調装置の動作を示す図。 変換器制御装置の構成図。 再帰型演算器の構成図。 変換器制御装置の構成図。 システム制御装置の構成図。
3相交流系統に接続された半導体電力変換装置は、交流側電力pac=va×ia+vb×ib+vc×icと直流側電力pdc=vdc×idcを双方向に変換する装置である。装置内部の損失を無視するとpac=pdcとなる。
今、各相の電圧電流値と電圧・電流ベクトルの関係を(1)(2)で表す。ここで*は共役複素数を、ejωtはベクトル演算の基準信号で、基準位相θとはθ=ωtの関係にある
また、電圧・電流の正相Vp,Ip,逆相分Vn,Inは(3)(4)の関係とする。
ここでαは(5)である。
(1)(2)(3)(4)より、交流側電力pacは(6)となる。
上の(6)より、電源の2倍周波数成分の脈動を無くす条件は(7)となる。
(7)を実現するにあたっては、安定性を損なわずに応答性を確保できる簡素な制御方法を採用する必要がある。
本発明では、簡素化のために正相・逆相電圧を電力変換器の影響を受けない外乱として計測する。また、従来どおり、2軸の正相電流指令を正相電圧Vpと同位相のq軸、正相電圧Vpと直交するd軸に分ける。
また、簡素化のために、電流制御系は十分に応答が速く(8)が成り立つとする。
以上の仮定より、本発明は逆相電流指令を(9)式で演算することを特徴とする。
電流指令Irefは(10)となる。
(9)を実現するにあたり、正相電流指令Iprefと逆相電流指令Inrefが相互干渉によって不安定化せぬように2軸の正相電流指令を選ぶ必要がある。
従来は、q軸電流指令を直流側電圧vdcが設定値に合うように制御している。直流側のコンデンサ容量をCとすると、交流側の正相有効電力Pp,逆相有効電力Pn,直流側電力Pdcの関係は(11)となる。
上の(11)の右辺3項のなかでq軸電流指令iqrefによって調整できるのは正相有効電力Ppのみである。しかし、逆相有効電力Pnと直流側電力Pdcは正相有効電力Ppと独立と考えられ、従来どおりq軸電流指令を直流側電圧vdcで制御しても安定性や応答性に影響を及ぼすことはない。
一方、d軸電流指令idrefは力率指令から無効電力指令を演算するにせよ、直接的に無効電力指令を使うにせよ、交流側無効電力が指令値に合うように制御してきた。
本発明では逆相電流指令Inrefを追加するため、逆相電圧と逆相電流による逆相無効電力を介して正相電流指令Iprefと逆相電流指令Inrefが相互干渉する。これを防ぐため、本発明ではd軸電流制御に使う無効電力計測値に正相電圧と正相電流による正相無効電力Qpを使うことを特徴とする。
以上説明したように、本発明では正相電流指令Iprefに加えて逆相電流指令Inrefを使う。具体的には、(2)(4)を元に(12)(13)で3相の電流指令を演算する。
(12)のθpは正相電圧周波数で変化する正相電圧位相であり、(12)の電流指令は電源周波数で変動する。マイクロプロセッサ性能の向上によって電流制御系の演算周期は短くできるようになり、指令値が電源周波数で変動してもディジタル化による不安定現象の問題は回避できるようになった。
しかし、電流制御演算手段がアナログであれディジタルであれ、電流指令値の周波数が高いほど、指令値が直流の場合と比べて制御系を構成する積分器出力の変動幅が定常状態でも大きくなる。このために、外乱に対する制御余裕の確保が難しくなることに変わりはない。
この問題を軽減するため、本発明では、正相電圧ベクトルVp,逆相電圧ベクトルVnの計測値と、正相電流指令Ipref,逆相電流指令Inrefと交流電源側リアクトルのインピーダンスZを用いて出力電圧目標値e1refを(14)(15)で演算してフィードフォワード制御指令とし、フィードバック電流制御系出力の電圧補正値e2refに加算することを特徴とする。
〔実施例〕
以下、図1から図4を使って、本発明の請求項1の実施例を説明する。
図1の半導体電力変換装置1000は、交流系統10から変圧器11,計器用変圧器12,計器用変流器13,遮断器14,投入器15,この投入器15に並列接続された初期充電用限流抵抗16,投入器17を介して高調波抑制用フィルタ回路18に接続される。高調波抑制用フィルタ回路18からは高調波抑制用リアクトル19を介して電力変換器30の交流側に接続される。電力変換器30の直流側にはコンデンサ40と直流電圧計測器41が接続される。
電力変換器30は自己消弧型半導体電力変換素子とダイオードが逆並列接続された6つのアーム(UP,VP,WP,UN,WN,WN)を三相ブリッジ結線し、パルス幅変調指令(M_U,M_V,M_W)でオンオフ制御する。電力変換器30の内部構成は、後で図2を用いて説明する。
以上の構成の半導体電力変換装置1000を制御するシステム制御装置20には計器用変圧器12の線間電圧信号21(va-b,vb-c,vc-a),計器用変流器の電流信号22(iga,igb,igc),直流電圧計測器41の直流電圧電圧信号23(vdc)が入力され、遮断器14への開閉指令信号24,投入器15への開閉指令25,投入器17への開閉指令26が出力される。また、線間電圧信号21(va-b,vb-c,vc-a)と2軸電流指令61(Ipref)を変換器制御装置50に出力する。また、ゲートブロック解除信号65(GDB)を電力変換器30に出力する。
変換器制御装置50は計器用変流器62からの交流入力電流63(ia,ib,ic)を入力し、2軸電流指令61(Ipref)に対応する3相電流指令値(iaref,ibref,icref)と一致するようにパルス幅変調指令64(M_U,M_V,M_W)を電力変換器30に出力する。
本実施例では、半導体電力変換装置1000の直流側負荷として第2の電力変換器70が直流側端子をコンデンサ40の両極端子に接続され、その交流側端子を計器用変流器71,計器用変圧器72,交流リアクトル81を介して永久磁石発電機80に接続されている。駆動制御装置73は、永久磁石発電機の回転軸に直結した位相検出器82からの位相信号、計器用変流器71からの電流信号、計器用変圧器72からの電圧信号を入力し、パルス幅指令74で第2の電力変換器70を制御している。
以上の構成で半導体電力変換装置1000を起動する場合、システム制御装置20からの開閉指令24で遮断器14を閉路、開閉指令25で投入器15を開路した状態で開閉指令26を操作して投入器17を閉路する。
充電が終了すると開閉指令26で投入器17を開路、続いて開閉指令25で投入器15を閉路し、運転準備を完了する。
そして、ゲートブロック解除信号65(GDB)をオン(レベル1)にして電力変換器30を運転可能にする。
直流電圧検出器41からの直流電圧23(VDC)が所定値になるまで充電するように2軸電流指令61を調整する。
電力変換器30を運転開始する場合、システム制御装置20は、直流電圧23(vDC)が設定値になるように横軸電流指令Iqrefを、交流電圧信号21とシステム電流信号22(Iga,Igb,Igc)から演算する力率が1になるように縦軸電流指令Idrefを演算し、2軸の電流指令61(Ipref=Iqref−j×Idref)を変換器制御装置50に出力する。
図2を用いて第1の電力変換器30の内部構成を説明する。ゲート制御装置301,302,303は変換器制御装置50からのパルス幅変調指令(M_U,M_V,M_W)を入力し、自己消弧素子へのゲート信号G_UP,G_UN,G_VP,G_VN,G_WP,G_WNを出力する。各相のゲート制御装置301,302,303の構成と動作は同じなので、以下U相のゲート制御装置301について説明する。
図3はゲート制御装置301の動作を示す。パルス幅変調指令M_Uを変調波とし、三角波の搬送波と大小比較する。M_Uの方が大きい場合はパルス指令P_UがON(レベル1)となる。M_U=1の場合、P_Uはオンに固定される。M_U=0の場合、P_Uはオフ(レベル0)に固定される。M_U=0.5の場合、オン期間とオフ期間は等しくなる。このパルス指令P_Uは遅延時間Tdの遅延回路302に分岐入力され、この出力とP_UをAND論理回路303に入力してUPアームとUNアームの同時通流によるコンデンサ40の短絡を防止する。
一方、システム制御装置20からのゲートブロック解除信号GDB_Uは、正常時にはオン(レベル1)を出力し、何らかの異常を検出するとオフ(レベル0)を出力する。このGDB_U信号とAND論理回路303を入力とするAND論理回路304をUPアームの自己消弧型素子へのゲート信号G_UPとして出力する。これにより、AND論理回路303の信号によらず、システム制御装置20からのGDB_U信号をオフにすることによってゲート信号G_UPをオフにすることができる。
一方、UNアームの自己消弧型素子へのゲート信号P_Nは、パルス指令P_UをNOT論理回路305でオンオフレベルを反転させてから遅延時間Tdの遅延回路30に分岐入力され、この出力と否定回路305の出力をAND論理回路30に入力する。更にシステム制御装置20からのゲートブロック解除信号GDB_UとAND論理回路30の出力をAND論理回路30に入力し、出力をUNアームの自己消弧型素子へのゲート信号G_UNとして出力する。
図4は変換器制御装置50の構成を示す。
計器用変圧器12からの線間電圧信号21(va-b,vb-c,vc-a)を減算器55と係数乗算器56で相電圧信号101(va),102(vb),103(vc)に変換し、3台の再帰型演算器100に入力する。再帰型演算器100の構成は図5で説明する。
再帰型演算器100はタイマー回路110からのタイマーパルス120で駆動される。第1のフーリエ係数発生器200はタイマーパルス120で駆動され、タイマーパルス120毎にシフトレジスタ210が動作し、リングメモリを構成するN個の定数メモリ220を1個ずつアドレス順に係数データ230として出力し、再帰型演算器100に入力する。3相の相電圧信号毎に設けた再帰型演算器100は相電圧ベクトル演算結果241,242,243を出力する。このベクトル演算結果は、周期Nの再帰型離散的フーリエ変換の基本周波数成分となるように再帰型演算器100は構成されている。
相電圧ベクトル演算結果241,242,243からは、係数乗算器271,272,273と加算器274によって正相電圧ベクトル51(Vp)と逆相電圧ベクトル52(Vn)を出力する。
正相電圧ベクトル51(Vp)からは、第2のフーリエ係数発生器250からのベクトル基準位相54[exp(j・θ)]と乗算器275によって正相電圧周波数で回転する正相電圧ベクトル276が出力される。偏角演算器450により正相電圧位相277[exp(j・θp)]が出力される。
第2のフーリエ係数発生器250は、タイマー回路130からのタイマーパルス140で駆動される。タイマー回路130はタイマーパルス120に同期した自然数倍周波数のパルス140を発生する。第2のフーリエ係数発生器250はタイマーパルス140毎にシフトレジスタ260が動作し、リングメモリを構成するM=×N個の定数メモリ270を1個ずつアドレス順にベクトル基準位相54[exp(j・θ)]として出力する。
ここで、第1のフーリエ係数発生器200と第2のフーリエ係数発生器250は、タイマーパルス120とタイマーパルス140が回に1回の割合で重なるときは、係数データ230ベクトル基準位相54[exp(j・θ)]共役となるよう「exp(−j・θ)」に調整している。
正相電圧ベクトル51(Vp)と逆相電圧ベクトル52(Vn)、正相電流指令61(Ipref)から(9)で逆相電流指令53(Inref)を演算するため、割り算器401と乗算器402と係数乗算器403を接続する。
各相の電流指令ベクトル421(Iaref),422(Ibref),423(Icref)を(13)で演算するため、係数乗算器431,432と加算器434を接続する。
更に、各相の電流指令値441(iaref),442(ibref),443(icref)を(12)で演算するため正相電圧位相277[exp(j・θp)]と乗算器452で乗算し、実数部出力を選択するセレクタ460を接続する。
各相の電流指令値441(iaref),442(ibref),443(icref)は計器用変流器62からの交流入力電流63(ia,ib,ic)と各相毎に減算器461で付き合わせし、比例積分回路からなる電流制御回路470に入力し、電圧補正値58(e2aref),59(e2bref),60(e2cref)を出力する。本実施例の場合、電圧補正値58(e2aref),59(e2bref),60(e2cref)をパルス幅変調指令64(M_U,M_V,M_W)として出力する。
本発明の実施例によれば、各相の電流指令値441(iaref),442(ibref),443(icref)はタイマーパルス140毎に更新され、タイマーパルス120の周期で変化する再帰型離散的フーリエ演算結果よりもきめ細かに変化する電圧周波数信号であるため、半導体電力変換装置の高調波を減らす効果がある。
図5は再帰型演算器100の構成を示す。
本実施例では図5の再帰型演算器を3台接続するが、各相ともに構成は同じなので、以下a相電圧用の再帰型演算器を例に説明する。
a相電圧入力信号101(va)は一定周期T毎に出力されるタイマーパルス120に同期したサンプラ151でサンプリングしたデータをホールド回路152とA/D変換器153によってディジタル化し、データテーブル160に出力する。
データテーブル160は(N+1)個のデータメモリ161とN個のシフトレジスタ162からなる。シフトレジスタ162はタイマーパルス120に同期し、アドレス#(N)から#(0)に向かって順番に、入力データ(x0,x1,x2,・・・,xN)が記録される。具体的には、メモリアドレス#(N−1)から#(N)へ、続いて#(N−2)から#(N−1)へとシフトし、最後に#(0)から#(1)にデータをシフトする方法がある。このデータテーブルから最新の入力データ163(xN)とNサンプル前のデータ164(x0)を出力する。
最新の入力データ163(xN)とNサンプル前のデータ164(x0)の差を減算器165で出力し、第1のフーリエ係数発生器200からの係数データ230と乗算器166で乗算し、相電圧ベクトル演算結果用シフトメモリ167のメモリアドレス#(1)に書き込まれた前回値と加算器168で加算して係数乗算器170を介して相電圧ベクトル演算結果24を出力する。
相電圧ベクトル演算結果用シフトメモリ167はタイマーパルス120に同期するシフトレジスタ169でデータシフトする。
以下、図6を使って、本発明の請求項2の実施例を説明する。
変換器制御装置50−1は図4と同一であり重複を避けるために説明を省略する。正相電圧ベクトル51(Vp)と逆相電圧ベクトル52(Vn)、正相電流指令61(Ipref)と逆相電流指令53(Inref)から正相と逆相の出力電圧目標ベクトルを(14)で演算する。
まず、正相電流指令61(Ipref)と逆相電流指令53(Inref)を正相電圧ベクトル51(Vp)の偏角で回転させるため、偏角演算器681で正相電圧ベクトル51(Vp)の偏角を出力し、乗算器682で正相電流指令61(Ipref)を回転させ、乗算器683で逆相電流指令53(Inref)を回転させる。これらを乗算器601と減算器602に接続する。定数発生器603の出力は交流リアクトル19のインピーダンスに対応する。正相電圧目標ベクトル604と逆相電圧目標ベクトル605から各相の出力電圧目標ベクトルを演算するために、係数乗算器611,612,613と加算器621,622,623を接続する。相電圧目標値631(e1aref),632(e1bref),633(e1cref)を(15)で演算するため、第2のフーリエ係数発生器250からベクトル基準位相54[exp(j・θ)]と乗算器641,642,643で乗算し、実数部を選択出力するセレクタ651,652,653を接続する。
電流制御回路470によるフィードバック制御出力である電圧補正値58(e2aref),59(e2bref),60(e2cref)に対し、相電圧目標値631(e1aref),632(e1bref),633(e1cref)はフィードフォワード制御出力となる。両者を各相毎の加算器661,662,663で加算した結果671(earef),672(ebref),673(ecref)を、パルス幅変調指令64(M_U,M_V,M_W)として出力する。
本実施例によれば、相電圧ベクトル演算結果241,242,243を直接使わず、正相電圧ベクトル51(Vp)と逆相電圧ベクトル52(Vn)から各相の相電圧ベクトルを演算している。これにより、電圧周波数が基準周波数からずれたときのベクトル演算結果の誤差による動揺を圧縮する効果がある。
以下、図7を使って、本発明の請求項3の実施例を説明する。
電圧信号は、計器用変圧器12からの線間電圧信号21(va-b,vb-c,vc-a)を減算器55と係数乗算器56で演算した相電圧信号101(va),102(vb),103(vc)を出力し、電流信号は計器用変流器13からの電流信号22(iga,igb,igc)を入力する。
基準位相発生器700はタイマー回路710で駆動され、タイマーパルス711はシステム制御装置20の演算周期に同期している。このタイマーパルス711毎にシフトレジスタ712が動作し、リングメモリを構成するK個の定数メモリ701を1個ずつアドレス順に係数データ731として出力する。同様に係数データ731と±2π/3だけずれた位相の係数データ732,733を出力し、乗算器741,742,743,744,745,746と加算器751,752で瞬時対称座標法によって2軸変換された電圧・電流ベクトル761,762を演算する。
瞬時対称法電圧ベクトル761,電流ベクトル762をタイマーパルス711に同期してデータK個の移動平均を出力する移動平均演算回路771,772に入力すると、出力は正相電圧ベクトル781(Vp),正相電流ベクトル782(Ip)となる。この結果は、周期Kの再帰型離散的フーリエ変換の基本波成分に等しい。
移動平均演算開路771と772の構成は同一であり、以下、771について説明する。
以下、移動平均演算回路771は(K+1)個のデータメモリ772とK個のシフトレジスタ774からなる。シフトレジスタ774はタイマーパルス711に同期し、アドレス#(K)から#(0)に向かって順番に、入力データ(x0,x1,x2,・・・,xK)が記録される。具体的には、メモリアドレス#(K−1)から#(K)へ、続いて#(K−2)から#(K−1)へとシフトし、最後に#(0)から#(1)にデータをシフトする方法がある。このデータテーブルから最新の入力データ775(xK)とKサンプル前のデータ776(x0)を出力する。これらの差を減算器777に入力し、シフトメモリ778のメモリアドレス#(1)と加算器779で加算する。シフトメモリ778はシフトレジスタ780に同期し、メモリアドレス#(1)は加算演算結果の前回値となる。加算器779の出力を係数乗算器781で(1/K)倍して移動平均演算結果782を出力する。この移動平均演算結果782は正相電圧ベクトル(Vp)となる。
この正相電圧ベクトル782(Vp)と同様に移動平均演算器772で正相電流ベクトル783(Ip)を演算する。正相電圧ベクトル782(Vp)と正相電流ベクトル783(Ip)から正相無効電力790を演算するため、共役複素数演算器791,乗算器792,虚数部を選択出力するセレクタ793を接続する。
2軸の電流指令61(Ipref=Iqref−j×Idref)のうち、横軸電流指令810(Iqref)は直流電圧指令811(vdcref)と直流電圧信号23(vdc)を減算器812で比較した結果を直流電圧調整器(AVR)813に入力して出力する。
直軸電流指令820(Idref)は無効電力指令821と正相無効電力790(Qp)を減算器822で比較した結果を無効電力調整器823(AQR)に入力して出力する。
横軸電流指令810(Iqref)と直軸電流指令820(Idref)を係数乗算器832と減算器833に接続し、正相電流指令61(Ipref)を出力する。
本発明の実施例によれば、瞬時対象座標法による演算結果を移動平均して離散的フーリエ変換による正相ベクトルを演算し、これによって少ないデータメモリで同じ演算結果を得る効果がある。
10 交流系統
20 システム制御装置
30 電力変換器
40 直流コンデンサ
50 変換器制御装置
70 第2の電力変換器
80 永久磁石発電機
100 再帰型演算器
200 フーリエ係数発生器

Claims (3)

  1. 3相交流系統にリアクトルを介して交流側端子が接続された三相ブリッジ結線の各アームには自己消弧型半導体素子としてIGBTあるいはMOSFETと逆並列ダイオードが接続された電力変換器と、前記3相交流系統の交流電圧を計測する電圧計測器と、前記電力変換器の交流電流を計測する電流計測器と、前記交流電圧の位相を検出する位相検出器と、2軸の有効分電流指令値Iqref,無効分電流指令値Idrefと前記交流電流検出器にもとづいてパルス指令を前記電力変換器に出力する交流電流調整器とからなる半導体電力変換装置において、
    前記3相交流系統の電圧計測値を入力して正相電圧ベクトルVpと逆相電圧ベクトルVnを演算する2相電圧ベクトル演算器と、前記2相電圧ベクトル演算器の基準位相θと前記正相電圧ベクトルVpとから正相電圧位相θpを出力する位相演算器と、前記2軸の電流指令値IqrefとIdrefとから正相電流ベクトル指令Iprefを演算し、逆相電流指令ベクトルInrefをInref=−(Vn/Vp)×Iprefで演算し、前記正相電流ベクトル指令Iprefと前記逆相電流指令ベクトルInrefとから3相電流指令ベクトルIaref,Ibref,Icrefを演算し、この3相電流指令ベクトルと前記正相電圧位相θpから3相電流指令値を演算し、前記交流電流調整器は前記3相電流指令値と前記交流電流計測値が一致するようにパルス指令を出力する構成としたことを特徴とする半導体電力変換装置。
  2. 請求項1の半導体電力変換装置において、
    前記3相交流系統の電圧計測値を入力して3相電圧ベクトル(Va,Vb,Vc)を出力する3相電圧ベクトル演算器と、前記交流電圧ベクトルVaと前記電流指令ベクトルIarefと前記リアクトルのインピーダンス値とから第1相の電圧目標ベクトルE1arefを演算し、この電圧目標ベクトルE1arefと前記基準位相θとから電圧目標値e1arefを演算し、同様に第2相の電圧目標値e1brefと第3相の電圧目標値e1crefを演算出力する電圧目標演算器とを設け、
    前記交流電流調整器は前記3相電流指令値(iaref,ibref,icref)と前記交流電流計測値が一致するように3相電圧補正値(e2aref,e2bref,e2cref)を演算出力し、この3相電圧補正値(e2aref,e2bref,e2cref)を前記3相電圧目標値(e1aref,e1bref,e1cref)に各相毎に加算して3相電圧指令値とし、前記電力変換器の3相出力電圧が前記3相電圧指令値に一致するようにパルス指令を出力する構成としたことを特徴とする半導体電力変換装置。
  3. 請求項1の半導体電力変換装置において、
    前記電力変換器の直流出力電圧を計測する直流電圧計測器と、この直流電圧計測値と直流電圧指令値が一致するように第1軸の電流指令Iqrefを出力する直流電圧調整器と、
    前記交流電流計測値を入力して正相電流ベクトルIpを演算する電流ベクトル演算器と、この正相電流ベクトルIpと前記正相電圧ベクトルVpとから正相無効電力出力Qpを演算し、この正相無効電力出力Qpと無効電力指令値が一致するように第2軸の電流指令値Idrefを出力する力率調整器とを設け、前記2軸の電流指令値IqrefとIdrefとから前記正相電流ベクトル指令Iprefを演算する構成としたことを特徴とする半導体電力変換装置。
JP2009199204A 2009-08-31 2009-08-31 半導体電力変換装置 Active JP5358356B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009199204A JP5358356B2 (ja) 2009-08-31 2009-08-31 半導体電力変換装置
US13/420,718 US8867247B2 (en) 2009-08-31 2012-03-15 DC/AC power converter with DC side double frequency pulsation suppression caused by AC side faults

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009199204A JP5358356B2 (ja) 2009-08-31 2009-08-31 半導体電力変換装置

Publications (2)

Publication Number Publication Date
JP2011055571A JP2011055571A (ja) 2011-03-17
JP5358356B2 true JP5358356B2 (ja) 2013-12-04

Family

ID=43944007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009199204A Active JP5358356B2 (ja) 2009-08-31 2009-08-31 半導体電力変換装置

Country Status (2)

Country Link
US (1) US8867247B2 (ja)
JP (1) JP5358356B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143830A (zh) * 2014-07-03 2014-11-12 四川大学 一种双回并行高压直流输电***谐波不稳定的判定方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5358356B2 (ja) * 2009-08-31 2013-12-04 株式会社日立製作所 半導体電力変換装置
JP6176121B2 (ja) * 2014-01-10 2017-08-09 住友電気工業株式会社 電力変換装置及び三相交流電源装置
CN104113072B (zh) * 2014-07-03 2016-04-27 四川大学 一种单回高压直流输电***谐波不稳定的判定方法
CN105186545B (zh) * 2014-12-12 2018-08-07 艾思玛新能源技术(上海)有限公司苏州高新区分公司 一种逆变器的电流平衡控制方法及逆变器
US9450479B2 (en) * 2015-02-20 2016-09-20 Ge Energy Power Conversion Technology Ltd Systems and methods to optimize active current sharing of parallel power converters
US10587214B1 (en) * 2019-03-22 2020-03-10 Hamilton Sundstrand Corporation Matrix converter operation in current control mode with regulation of output voltage vector
JPWO2020204010A1 (ja) * 2019-03-29 2020-10-08
US11973412B2 (en) 2020-03-02 2024-04-30 Hitachi Industrial Equipment Systems Co., Ltd. Power conversion device
CN113740651B (zh) * 2021-09-06 2024-06-04 苏州溯驭技术有限公司 适用于三相变频器输入电网的质量检测方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04210779A (ja) * 1990-12-14 1992-07-31 Mitsubishi Electric Corp インバータ装置の地絡検出器及び地絡検出方法
KR960000802B1 (ko) * 1991-04-22 1996-01-12 미쓰비시 뎅끼 가부시끼가이샤 3상 교류 출력 변환기의 병렬 운전 제어장치
US5187427A (en) * 1991-11-27 1993-02-16 U.S. Windpower, Inc. Static reactive power compensator
US5351178A (en) * 1992-10-30 1994-09-27 Electric Power Research Institute, Inc. Active power line conditioner with a derived load current fundamental signal for fast dynamic response
JPH1141812A (ja) * 1997-07-23 1999-02-12 Hitachi Ltd 電力系統用自励式変換器の制御装置
JPH11143562A (ja) * 1997-11-13 1999-05-28 Toshiba Corp アクティブフィルタ装置の制御装置
JP2000116148A (ja) * 1998-02-13 2000-04-21 Mitsubishi Electric Corp 電力変換装置
JP3547355B2 (ja) * 1999-12-28 2004-07-28 株式会社日立製作所 電力変換システム
US7643317B2 (en) * 2007-12-26 2010-01-05 Hitachi, Ltd. Power converting device and method for controlling the same
JP5358356B2 (ja) * 2009-08-31 2013-12-04 株式会社日立製作所 半導体電力変換装置
JP5664588B2 (ja) * 2012-04-20 2015-02-04 株式会社安川電機 電源回生装置および電力変換装置
JP5993675B2 (ja) * 2012-09-14 2016-09-14 株式会社日立製作所 電力変換装置,電力変換システム及び電力変換装置の制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143830A (zh) * 2014-07-03 2014-11-12 四川大学 一种双回并行高压直流输电***谐波不稳定的判定方法

Also Published As

Publication number Publication date
US20120170333A1 (en) 2012-07-05
US8867247B2 (en) 2014-10-21
JP2011055571A (ja) 2011-03-17

Similar Documents

Publication Publication Date Title
JP5358356B2 (ja) 半導体電力変換装置
Yan et al. A review on direct power control of pulsewidth modulation converters
Wang et al. Analysis and digital implementation of cascaded delayed-signal-cancellation PLL
Rodríguez et al. Decoupled double synchronous reference frame PLL for power converters control
Svensson et al. Practical implementation of delayed signal cancellation method for phase-sequence separation
Meersman et al. Overview of PLL methods for distributed generation units
Ma et al. Power calculation for direct power control of single-phase three-level rectifiers without phase-locked loop
CN110557118B (zh) 一种锁相装置及锁相方法
WO2018122391A1 (en) Precise real-time advanced grid monitoring
Wang et al. Adaptive cascaded delayed signal cancellation PLL for three-phase grid under unbalanced and distorted condition
Ahmed et al. Enhanced frequency adaptive demodulation technique for grid-connected converters
Ahmad et al. A new simple structure PLL for both single and three phase applications
CN109193793B (zh) 一种变流器免电压检测的并网控制***和方法
Xiu et al. A practical and fast sequence components detection scheme for three-phase unbalanced grid voltage
Shi et al. A novel phase-locked-loop and its application in STATCOM system
Angquist et al. Auto-normalizing phase-locked loop for grid-connected converters
CN112821453A (zh) 一种并网逆变器的功率控制方法、装置和并网逆变器
Xiu et al. A novel adaptive frequency extraction method for fast and accurate connection between inverters and microgrids
Destro et al. Implementation aspects of adaptive window moving average filter applied to PLLs—Comparative study
Gautam et al. A comprehensive study of orthogonal signal generation schemes for single phase systems
WO2019058878A1 (ja) 電力変換装置および電力変換システム
CN115378025A (zh) 一种无锁相环的风电变流器并网控制方法、设备及介质
Wang et al. Phase-lock loop of Grid-connected Voltage Source Converter under non-ideal grid condition
Geng et al. Fast repetitive control Scheme for shunt active power filter in Synchronous Rotational Frame
da Fonseca et al. Three-phase phase-locked loop algorithms for the detection of positive-sequence and negative-sequence components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R151 Written notification of patent or utility model registration

Ref document number: 5358356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350