(本発明に於ける知見)
本願発明者らの評価結果によると、Si膜にNを含有させた層(以下「N含有層」と言う。)を介してAl−Ni合金膜とSi膜とを接合させた場合には、N含有層がAlとSiとの接合界面に存在しているため、Al原子とSi原子との相互拡散反応は防止される。しかしながら、Al−Ni合金膜に含有されているNi原子が析出した領域では、N含有層を介さずに、Niがメタル単体で若しくはAl3Ni化合物相として直接にSi膜と接合しており、200℃を超える温度から、このNi原子とSi原子との相互拡散反応が生じるために、半導体装置のオン特性が劣化するということが明らかになった。
更に本願発明者らの検討により、Al−Ni合金膜とSi膜との接合界面にO原子を含有させた層を介在させることによって、Ni原子とSi原子との相互拡散反応を抑制することが可能であることが明らかになった。
本発明は、以上の知見によって成されたものである。
即ち、本発明に係る半導体装置の一態様は、シリコン(Si)を主成分とする膜と、Siを主成分とする膜と直接に接合したアルミニウム合金膜とを有し、Siを主成分とする膜とアルミニウム合金膜との接合界面近傍に、少なくともニッケル(Ni)原子、酸素(O)原子及び窒素(N)原子を含む。
以下、本発明の各実施の形態の詳細を、図面を参照しながら記載する。その際、記載の明確化の観点から、以下の記載及び図面に於いては、適宜、省略及び簡略化が成されている。各図面に於いて、同一の構成又は機能を有する構成要素及び相当部分には、同一の参照符号が付されており、その記載は省略されている。
(各実施の形態に共通な表示装置の構成)
始めに、図1を用いて、本発明に係る半導体装置を用いる表示装置の一例について記載する。ここで、図1は、表示装置に用いられるTFTアレイ基板の構成例を模式的に示す正面図である。本発明に係る表示装置は、液晶表示装置を例として記載されているが、それはあくまでも例示的なものである。本発明に係るその他の表示装置として、有機EL表示装置等の平面型表示装置(フラットパネルディスプレイ)を用いることも可能である。
図1に示す液晶表示装置は、基板40を有している。基板40は、例えば、TFTアレイ基板等のアレイ基板である。基板40には、表示領域41と、表示領域41を囲む様に設けられた額縁領域42とが設けられている。この表示領域41には、複数のゲート配線(走査信号線)43と複数のソース配線(表示信号線)44とが形成されている。複数のゲート配線43は互いに平行に設けられている。同様に、複数のソース配線44は互いに平行に設けられている。ゲート配線43とソース配線44とは、互いに立体交差する様に形成されている。ゲート配線43とソース配線44とは、直交している。そして、隣接するゲート配線43と隣接するソース配線44とで囲まれた領域が、画素47となる。従って、基板40上には、複数の画素47がマトリックス状に配列される。
基板40の額縁領域42には、走査信号駆動回路45と表示信号駆動回路46とが設けられている。各ゲート配線43は、表示領域41から額縁領域42まで延設され、基板40の端部で、走査信号駆動回路45に接続される。各ソース配線44も同様に、表示領域41から額縁領域42まで延設され、基板40の端部で、表示信号駆動回路46と接続される。又、走査信号駆動回路45の近傍には、外部配線48が配設されており、外部配線48の各配線が走査信号駆動回路45の対応部分に接続されている。又、表示信号駆動回路46の近傍には、外部配線49が配設されており、外部配線49の各配線が表示信号駆動回路46の対応部分に接続されている。外部配線48,49は、例えば、FPC(Flexible Printed Circuit)等から成る配線基板である。
走査信号駆動回路45及び表示信号駆動回路46は、それぞれ、外部配線48,49を介して、外部から供給される各種信号を受信する。即ち、走査信号駆動回路45は、外部からの制御信号に基づいて、ゲート信号(走査信号)をゲート配線43に供給する。このゲート信号によって、ゲート配線43が順次に選択されていく。表示信号駆動回路46は、外部からの表示データに基づいて、表示信号をソース配線44に供給する。これにより、表示データに応じた表示電圧が、各画素47に供給される。
各画素47内には、少なくとも1つのTFT50が配設されている。本例の場合、各TFT50は、ソース配線44とゲート配線43との立体交差点の近傍に配置される。そして、各TFT50が対応する画素47の画素電極に、表示電圧を供給する。即ち、ゲート配線43からのゲート信号によって、スイッチング素子であるTFT50がオンする。これにより、ソース配線44から、TFT50のドレイン電極に接続された画素電極に表示電圧が印加される。画素電極と対向電極との間には、表示電圧に応じた電界が生じる。尚、基板40の表面上には、配向膜(図示せず。)が配設されている。
更に、対向基板(図示せず。)が、基板40に対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板上には、カラーフィルタ、ブラックマトリクス(BM)、対向電極、及び配向膜等が配設されている。尚、対向電極は、基板40側に配置される場合もある。基板40と対向基板との間には、液晶層が狭持される。即ち、基板40と対向基板との間には、液晶が導入されている。更に、基板40と対向基板との外側の面には、偏光板、及び位相差板等が設けられている。又、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
画素電極と対向電極との間の電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。即ち、偏光板を通過して直線偏光となった光の偏光状態が、液晶層によって変化する。具体的には、バックライトユニットからの光は、アレイ基板側の偏光板によって直線偏光になる。この直線偏光が液晶層を通過することによって、その偏光状態が変化する。
偏光状態に応じて、対向基板側の偏光板を通過する光の光量は変化する。即ち、バックライトユニットから放射されて液晶表示パネルを透過する透過光の内、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光の光量を変化させることが出来る。つまり、画素47毎に表示電圧を変えることによって、所望の画像を表示することが出来る。
以上の記載が、本表示装置の構成及び動作の概略である。以下では、本表示装置に適用される、本発明に係る半導体装置及びその製造方法の各態様について記載する。
(実施の形態1)
本実施の形態として、表示素子に液晶を用いる液晶表示装置用アクティブマトリックス型TFT基板を例にとって詳しく記載する。
図2は、上記TFT基板の平面構造の一例を示す平面図であり、図3は、図2のA−A断面等の構造を示す縦断面図である。特に、図3は、TFT基板の製造工程の記載を容易にするために、図2に示すA−A断面、B−B断面及びC−C断面を示している。具体的には、図3に於いて、TFT及び画素部分を含むA−A断面(右側)に加えて、ゲート端子部4を含むB−B断面(左側)、及び、ソース端子部13を含むC−C断面(中間)が示されている。以降の記載に於いて用いる縦断面図についても、同様に複数の断面構造を示している。
図2及び図3に於いて、透明絶縁性基板1は、ガラス又はプラスチック等から成る基板である。透明絶縁性基板1上には、メタル膜から成るゲート電極2、ゲート電極2に繋がるゲート配線3、ゲート配線3と繋がっており且つ映像の走査信号を入力するためのゲート端子部4、及び、補助容量電極5が、少なくとも形成されている。又、これら構成部分2,3,4,5の上層として、ゲート絶縁膜6が配設されている。又、Si半導体膜7は、ゲート絶縁膜6を介して下層のゲート電極2の近傍に設けられたTFTの構成要素となる。又、オーミック低抵抗Si膜8は、Siに不純物を添加して成る半導体膜である。又、ソース電極9及びドレイン電極10は共にAl合金膜から成り、それぞれオーミック低抵抗Si膜8と直接に接続されている。
TFTのチャネル部11は、ソース電極9とドレイン電極10とが分離され、更にオーミック低抵抗Si膜8が除去された領域に構成されている。又、ソース配線12は、ソース電極9に繋がった配線である。尚、図3に於いては、ソース電極9とソース配線12との境界は明示されていない。又、図3のソース端子部13は、ソース配線12と繋がっており、且つ、外部からの映像信号を受信して当該映像信号を、ソース配線12を介して、ソース電極9に入力する。又、図3の層間絶縁膜14は、チャネル部11を含む基板全体を覆う様に配設されている。
図3に示す様に、複数の開口部(図3の例では3つである。)が、層間絶縁膜14に配設されている。これらの開口部の内で、画素ドレインコンタクトホール15は、下層のドレイン電極10にまで達する開口部である。又、ゲート端子部コンタクトホール16は、ゲート端子部4にまで達する開口部である。更に、ソース端子部コンタクトホール17は、ソース端子部13にまで達する開口部である。又、透過画素電極18は、画素ドレインコンタクトホール15を介してドレイン電極10と接続された透明導電膜である。又、ゲート端子パッド19は、ゲート端子部コンタクトホール16を介してゲート端子部4と接続されたパッドである。更に、ソース端子パッド20は、ソース端子部コンタクトホール17を介してソース端子部13と接続されたパッドである。
以上の様に構成されたアクティブマトリックス型TFT基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板とを、一定の間隙(セルギャップ)を介して貼り合せ、この中に液晶を注入・封止することによって、ディスプレイ用途の電気光学表示用装置である半導体装置が製造される。
次に、本実施の形態に係るアクティブマトリックス型TFT基板の製法の手順を、図4の(A)〜(C)、及び、図5の(D)〜(E)に基づいて記載する。図4(A)に於いて、先ず、ガラス基板等の透明絶縁性基板1を洗浄液又は純水を用いて洗浄し、透明絶縁性基板1上にメタル膜を成膜する。当該メタル膜の成膜後に、第1回目のフォトリソグラフィープロセスにより上記メタル膜をパターニングして、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5を形成する。上記のメタル膜としては、電気的比抵抗の低い金属又は合金を用いることが好ましい。
好適な実施例としては、先ず、公知のアルゴン(Ar)ガス又はクリプトン(Kr)ガスを用いたスパッタリング法により、2mol%(at%)のNiを含むAlNi合金膜を約200nmの厚さで成膜する。スパッタリング条件に関しては、DC(直流)マグネトロンスパッタリング方式であって、Alに2mol%のNiを含むAlNi合金ターゲットを用い、成膜パワー密度3W/cm2、Arガス流量2.4×10-3m3/h(40sccm)の条件の下で、AlNi合金膜を成膜した。次に、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のリン酸+硝酸+酢酸系から成る薬液を用いて、AlNi合金膜をエッチングした。その後、フォトレジストパターンを除去することによって、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5のパターンを形成した。このとき、形成されたAlNi合金膜のNi組成は、ターゲット組成とほぼ同じの2mol%Niであった。又、比抵抗値は、成膜直後に於いては約12μΩ・cmであったが、以下に示す約300℃程度のプロセス温度を経た後には、比抵抗値は、約5μΩ・cmにまで低減されていた。この値は、一般的な従来の高融点メタルよりも低いものであり、ゲート配線の抵抗を下げることが可能である。
続いて、図4(B)に於いて、先ず、窒化シリコン(SiN)から成るゲート絶縁膜6と、アモルファスシリコン(a−Si)から成る半導体能動膜と、不純物を添加したn型のアモルファスシリコン(n+a−Si)から成るオーミック低抵抗Si膜とを、順次に成膜する。成膜した後に、第2回目のフォトリソグラフィープロセスを行って、Si半導体能動膜(既述のSi半導体膜に該当。)7と、オーミック低抵抗Si膜8とを、TFTの構成要素となる形状にパターニング形成する。
好適な実施例として、ここでは化学的気相成膜(CVD)法を用い、約300℃の基板加熱条件下で、ゲート絶縁膜6としてSiN膜を400nm、Si半導体能動膜7としてa−Si膜を150nm、オーミック低抵抗Si膜8としてリン(P)を不純物として添加したn+a−Si膜を50nmの厚さで、順次に成膜した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いてa−Si膜とn+a−Si膜とをエッチングし、その後にフォトレジストパターンを除去して、TFTの構成要素となる半導体パターン(Si半導体能動膜7及びオーミック低抵抗Si膜8)を形成した。
引き続いて、上記半導体パターンを形成した後に、オーミック低抵抗Si膜8の表面を酸化させる。
好適な実施例として、ここでは、オゾン酸化法を用いて、オゾン雰囲気下でオーミック低抵抗Si膜8の表面を3分間暴露させた。その結果得られたオーミック低抵抗Si膜8の表面をXPS法で分析した結果、Si−Oの面密度が27.8%、Si−Nの面密度が0%であった。面密度というのは、XPS法で分析されるオーミック低抵抗Si膜の表面領域におけるSi−O結合、およびSi−N結合の存在比率と言い換えてもよい。この実施例の場合、オーミック低抵抗Si膜の表面近傍は、Si−O結合が27.8%、Si−N結合が0%、そしてSi−Si結合が残りの72.2%の比率で存在している酸素含有状態であることを表している。又、分光エリプソメーターで測定した結果、この酸素含有層は、10nmの厚さで形成されていることが確認出来た。
本実施の形態の好適な実施例では、オゾン酸化法によって酸化含有層を形成したが、この製造方法に限定されるものではなく、酸素原子を含む雰囲気中での加熱処理、酸素原子を含むガスを用いたプラズマ処理、又は、酸素原子のイオン注入を採用しても、所望の酸素含有層が得られることを実験によって確認している。或いは、これらの処理を組み合わせて成る工程で以って、Si膜又はSiを主成分とする膜の表面の酸化処理を行っても良い。
引き続いて、図4(C)に於いて、Al合金膜を成膜した後に、第3回目のフォトリソグラフィープロセスを行ってAl合金膜をパターニングし、ソース電極9、ドレイン電極10、ソース配線12、ソース端子部13及びTFTのチャネル部11を形成する。本工程に用いるAl合金膜としては、1)電気的比抵抗が低いこと、2)オーミック低抵抗Si膜8との良好なコンタクト特性を示すこと、及び、3)透過画素電極に用いる導電膜(以下では参照符号18で示す。)との良好なコンタクト特性(特に電気的コンタクト抵抗が低いこと。)等の利点を有する合金膜を用いることが好ましい。
好適な実施例として、ここでは、Alに2mol%のNiを添加して成るAlNi合金ターゲットを用いたDCマグネトロンスパッタリング法によって、Al−Ni合金膜を形成した。その際のスパッタリング条件については、Arガス流量2.4×10-3m3/h(40sccm)にN2ガスを流量3×10-4m3/h(5sccm)で添加させた混合ガスを用いており、成膜パワー密度3W/cm2である。この条件の下で、厚みが約200nmのAlNiN膜を形成した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した上で、公知のリン酸+硝酸+酢酸系から成る薬液を用いてAlNiN膜をエッチングし、ソース電極9、ドレイン電極10、ソース配線12及びソース端子部13のパターンを形成した。次に、ソース電極9とドレイン電極10との間のオーミック低抵抗Si膜8の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングした後に、上記のフォトレジストパターンを除去して、TFTのチャネル部11を形成した。尚、DCマグネトロンスパッタリング法に於けるスパッタリングとして、ArガスにN2ガスを添加した混合ガスの代わりに、クリプトン(Kr)ガスにN2ガスを添加した混合ガスを用いても良い。
このAlNiN膜の組成を調べたところ、Niが2mol%、Nが5mol%含まれた合金膜と成っていた。又、その比抵抗値は、成膜直後に於いては約15μΩ・cmであったが、約300℃の温度下で熱処理を行った後には、その比抵抗値は約10μΩ・cmにまで低減されていた。この値は、一般的な従来の高融点メタルよりも低い値であり、ソース配線の抵抗を下げることが可能である。又、上記の実施例では、スパッタリングガスとしてArガスとN2ガスとの混合ガスを用いたが、Arガスの代わりに、Krガスを用いても良い。この場合には、Arガスを用いた場合よりも、膜の欠陥及び応力を減らすことが出来るため、熱処理を加えなくても、比抵抗を約10μΩ・cmにまで低減することが可能となる。又、Al膜にNを添加する場合に於いても、スパッタリング時に添加するガスはN2ガスに限られることはなく、例えば、NH3の様に、Nを含むガスであれば、Al膜中にNを添加させることが可能である。又は、予めスパッタリングターゲットにNを添加させたAlNiN合金を用いることで、AlNiN膜を形成することとしても良い。この場合には、スパッタリングガスとして、Arガス或いはKrガスに、N2又はNを含むガスを添加した混合ガスを必ずしも用いる必要性は無く、Arガス或いはKrガス単独でAlNiN膜を成膜することが可能である。
続いて、図5(D)に於いて、層間絶縁膜14をパッシベーション膜として成膜した上で、第4回目のフォトリソグラフィープロセスを行って層間絶縁膜14をパターニングして、少なくともドレイン電極10の表面まで貫通する画素ドレインコンタクトホール15と、ゲート端子部4の表面まで貫通するゲート端子部コンタクトホール16と、ソース端子部13の表面まで貫通するソース端子部コンタクトホール17とを、同時に形成する。
その際の好適な実施例として、ここでは、化学的気相成膜(CVD)法を用い、約250℃の基板加熱条件下で、層間絶縁膜14として、窒化シリコンSiN膜を300nmの厚さで成膜した上で、フォトリソグラフィープロセスによりフォトレジストパターンを形成し、公知のフッ素系ガスを用いたドライエッチング法を用いて層間絶縁膜14をエッチングし、その後に、上記のフォトレジストパターンを除去して、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17を形成した。
最後に、図5(E)に於いて、透明導電性膜を成膜した上で、第5回目のフォトリソグラフィープロセスを行うことで上記透明導電性膜をパターニングして、画素ドレインコンタクトホール15を介して下層のドレイン電極10と電気的に接続する透過画素電極18と、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17を介してそれぞれ電気的に接続されるゲート端子パッド19及びソース端子パッド20のパターンを形成する。
この様にして、本実施の形態に係る液晶表示装置用途として好適に用いられるアクティブマトリックスTFT基板が完成する。
尚、完成したTFT基板に対して、約200℃〜300℃の範囲内の温度で熱処理を加えても良い。この様な熱処理によって、TFT基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、更にメタル膜の電気的比抵抗を下げることが出来るので、TFT特性を向上して安定化させることが出来る点で、当該熱処理を施すことは好ましい。
好適な実施例として、ここでは、透明導電性膜として、酸化インジウム(In2O3)と酸化スズ(SnO2)とを混合したITO膜を公知のArガスを用いたスパッタリング法により100nmの厚さで成膜する。ITO膜の成膜後に、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸+硝酸を含む溶液を用いてITO膜のエッチングを行い、その後にフォトレジストパターンを除去して、透過画素電極18、ゲート端子パッド19及びソース端子パッド20を形成した。その後、TFT基板を大気中で約300℃の温度の下で30分間保持して、TFT基板の熱処理を行った。
この様にして完成されたTFTアレイ基板に於いては、Siを主成分とする膜と、Al合金膜から成るソース電極9及びドレイン電極10とが、直接に接続されている。具体的には、Siを主成分とするオーミック低抵抗Si膜8と、ソース電極9及びドレイン電極10としてのAl合金膜とを、高融点金属材料から成る高融点バリアメタル層を介さずに、直接に接続させて形成した。ここで、本明細書に於いて、「Siを主成分とする膜」とは、Si膜、又は、Siを主成分、即ち、Siの含有割合が最も多い膜をいう。又、「界面近傍或いは接続界面近傍」とは、膜の厚さ等の個々の条件にもよるが、少なくとも膜厚の半分より境界面寄りの領域をいう。又、Siを主成分とする膜と、Al合金膜との接続は、Siを主成分とする膜の表面の少なくとも一部分と、Al合金膜の少なくとも一部分とが接続している状態であれば良い。
本実施の形態に係るTFTアレイ基板は、高融点金属材料より成るバリアメタル層を備えていないにも拘らず、従来の高融点金属材料をバリアメタル層として用いた場合と同様のTFT特性を示した。これは、Al−Ni合金膜にNを添加したことにより(AlNiNの合金膜の形成。)、Al原子とSi原子との接合界面にNi含有層が存在してAl原子とSi原子との相互拡散反応が抑制されて発生せず、更に、オーミック低抵抗Si膜8の表面の酸化処理により形成されたSi原子と結合されたO原子の存在の下でAl−Ni合金膜とSi膜とが直接に接合されたことによってAl−Ni合金膜とSi膜との接合界面にO原子を含有させることが出来たことによって、Ni原子とSi原子との相互拡散反応が抑制されて発生しなかったためである。しかも、TFTアレイ基板の熱処理温度を300℃まで上げた場合に於いても、AlNiN合金膜とSi膜との接続界面での拡散反応は認められず、TFT特性も劣化することもなかった。従って、本実施の形態のTFTアレイ基板は、充分な耐熱性を有していることが確認された。
(実施の形態2)
本実施の形態に於いては、表示素子に液晶を用いる液晶表示装置用のアクティブマトリックス型TFT基板であるが、実施の形態1とは異なる構成を有する一例を、以下に記載する。
図6は、その平面構造を示す平面図であり、図7は、図6のA−A断面等の構造を示す縦断面図である。実施の形態1が、バックライトユニットから放射されて液晶へと導入される光を全て透過させて表示を行う全透過型ディスプレイ用に関するのに対して、本実施の形態は、ドレイン電極の一部が光を反射させて表示を行う反射画素電極を兼ねた半透過型若しくは部分反射型ディスプレイ用に関する。従って、ソース電極及びドレイン電極は、Si膜との界面拡散反応防止に加えて、高い表面反射率特性を備えている必要性がある。
図6又は図7に於いて、図2及び図3と同じ参照符号を付した構成要素は同様であるため、その様な構成要素の記載を省略する。ソース電極9及びドレイン電極10は、それぞれAl合金膜から成り、共にオーミック低抵抗Si膜8と直接に接続されている。TFTのチャネル部11は、ソース電極9とドレイン電極10とが分離され、更にソース電極9とドレイン電極10間のオーミック低抵抗Si膜8の部分が除去された領域に構成されている。ソース配線12はソース電極9に繋がった配線であり、ソース端子部13はソース配線12と繋がっており且つ外部から映像信号を入力する。尚、図7に於いては、ソース電極9とソース配線12との境界を明示していない。又、反射画素電極21はドレイン電極10から延在して形成される電極である。反射画素電極21の表面の反射率が高い程に、明るく高品質の表示特性が得られる。従って、ソース電極9、ドレイン電極10、反射画素電極21、ソース配線12及びソース端子部13の各々を形成するAl合金膜は、下層のオーミック低抵抗Si膜8との良好なコンタクト特性を有する第1Al合金膜と、当該第1Al合金膜の上層に配設され且つ高い反射率を有する第2Al合金膜との、少なくとも二層膜で構成されている。具体的には、第1Al合金膜は、参照符号9a,10a,12a,13a,21aで示される電極又は配線であり、第2Al合金膜は、参照符号9b,10b,12b,13b,21bで示される電極又は配線である。
図7に示す様に、複数個の開口部(図7では3個。)が、層間絶縁膜14に設けられている。それらの内で、画素ドレインコンタクトホール15は、下層のドレイン電極10を兼ねる反射画素電極21にまで達する開口部である。ゲート端子部コンタクトホール16は、ゲート端子部4にまで達する開口部である。ソース端子部コンタクトホール17は、ソース端子部13にまで達する開口部である。
又、透過画素電極18は、画素ドレインコンタクトホール15を介して、反射画素電極21と接続された透明導電膜から成る。
又、ゲート端子パッド19は、ゲート端子部コンタクトホール16を介して、ゲート端子部4と接続されたパッドである。ソース端子パッド20は、ソース端子部コンタクトホール17を介して、ソース端子部13と接続されたパッドである。
以上の様な構成を備えるアクティブマトリックス型TFT基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板(図示せず。)とを、一定の間隙(セルギャップ)を介して貼り合せ、この中に液晶を注入・封止することによって、ディスプレイ用途の電気光学表示用装置である半導体装置が製造される。
次に、本実施の形態に係るアクティブマトリックス型TFT基板の製法手順を、図8の(A)〜(C)及び図9の(D)〜(E)に基づいて、記載する。
図8(A)に於いて、先ず、ガラス基板等の透明絶縁性基板1を洗浄液又は純水を用いて洗浄し、透明絶縁性基板1上にメタル膜を成膜した後に、第1回目のフォトリソグラフィープロセスにより上記メタル膜をパターニングすることで、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5を各々形成する。上記メタル膜としては、電気的比抵抗の低い金属又は合金を用いることが好ましい。
好適な実施例として、ここでは、先ず、公知のArガス又はKrガスを用いたスパッタリング法によって、1mol%のNiを含むAlNi合金膜を、約200nmの厚さで成膜する。スパッタリング条件に関しては、DCマグネトロンスパッタリング方式を用い、Alに1mol%のNiを含むAlNi合金ターゲットを用い、成膜パワー密度3W/cm2、Arガス流量2.4×10-3m3/h(40sccm)の条件の下で、AlNi合金膜を成膜した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した後に、公知のリン酸+硝酸+酢酸系から成る薬液を用いて、AlNi合金膜をエッチングした。その後、上記フォトレジストパターンを除去することによって、ゲート電極2、ゲート配線3、ゲート端子部4及び補助容量電極5のパターンを形成した。このとき、形成されたAlNi合金膜のNi組成は、ターゲット組成とほぼ同じの1mol%Niであった。又、比抵抗値は、成膜直後に於いては約8μΩ・cmであったが、約300℃程度の熱処理を行うことにより、比抵抗値を約4μΩ・cmにまで低減させることが可能である。この値は一般的な従来の高融点メタルよりも低い値であり、ゲート配線3の抵抗を下げる効果がある。
次に、図8(B)に於いて、先ず、窒化シリコン(SiN)から成るゲート絶縁膜6と、アモルファスシリコン(a−Si)から成るSi半導体能動膜7と、不純物を添加したn型のアモルファスシリコン(n+a−Si)から成るオーミック低抵抗Si膜8とを、順次に成膜する。成膜後に、第2回目のフォトリソグラフィープロセスによって、半導体能動膜7と、オーミック低抵抗Si膜8とを、TFTの構成要素となる形状にパターニング形成する。
好適な実施例として、ここでは、化学的気相成膜(CVD)法を用い、約250℃の基板加熱条件下で、ゲート絶縁膜6としてSiN膜を400nm、半導体能動膜7としてa−Si膜を150nm、オーミック低抵抗Si膜8としてリン(P)を不純物として添加したn+a−Si膜を50nmの厚さで、順次に成膜した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いてa−Si膜とn+a−Si膜とをエッチングし、上記フォトレジストパターンを除去して、TFTの構成要素となる半導体パターン(半導体能動膜7及びオーミック低抵抗Si膜8)を形成した。
引き続いて、上記半導体パターンを形成した後に、オーミック低抵抗Si膜8の表面を酸化させる。
好適な実施例として、ここでは、オゾン酸化法を用い、オゾン雰囲気下で3分間暴露させた。オーミック低抵抗Si膜8の表面をXPS法で分析した結果、Si−Oの面密度が27.8%、Si−Nの面密度が0%であった。又、分光エリプソメーターで測定した結果、厚さ10nmの酸素含有層が形成されていることが確認出来た。
本実施の形態では、オゾン酸化法によって酸化含有層を形成したが、この方法に限定される訳はなく、その他の方法として、酸素原子を含む雰囲気中での加熱処理、酸素原子を含むガスを用いたプラズマ処理、又は、酸素原子のイオン注入を採用しても、所望の酸素含有層が得られることを実験によって確認している。或いは、これらの処理を組み合わせて成る工程で以って、Si膜又はSiを主成分とする膜の表面の酸化処理を行っても良い。
次に、図8(C)に於いて、Al合金膜を成膜した上で、第3回目のフォトリソグラフィープロセスを行って上記Al合金膜をパターニングすることで、ソース電極9、ドレイン電極10、ソース配線12、ソース端子部13及びTFTのチャネル部11を形成する。本工程に用いるAl合金膜としては、1)電気的比抵抗が低い利点、2)オーミック低抵抗Si膜8との良好なコンタクト特性を示す利点、及び、3)透過画素電極18に用いる導電膜(以下では参照符号18で示す。)との良好なコンタクト特性(特に電気的コンタクト抵抗が低いこと。)を示す利点に加えて、4)高い光反射率等の利点を有する合金膜を用いることが好ましい。
好適な実施例として、ここでは、Alに2mol%のNiを添加したAlNi合金ターゲットを用いたDCマグネトロンスパッタリング法を用いることで、Al合金膜を形成した。スパッタリング条件に関しては、Arガス流量2.4×10-3m3/h(40sccm)にN2ガスを流量1.2×10-3m3/h(20sccm)で添加させた混合ガスを用い、成膜パワー密度3W/cm2であり、この条件下に於いて、厚みが約50nmのAlNiN膜を形成した。次に、N2ガスの添加を中止(流量0m3/h)し、Arガスのみを用い、成膜パワー密度3W/cm2で以って、Nが添加されていない約200nm厚みのAlNi膜を、上記AlNiN膜の上面上に形成した。次に、フォトリソグラフィープロセスによってフォトレジストパターンを形成した上で、公知のリン酸+硝酸+酢酸系から成る薬液を用いて、上層AlNi/下層AlNiNの二層膜を一括エッチングし、ソース電極9b/9a、ドレイン電極10b/10a、ソース配線12b/12a、ソース端子部13b/13a及び反射画素電極21b/21aのパターンを形成した。その上で、ソース電極9b/9aとドレイン電極10b/10a間のオーミック低抵抗Si膜8の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングした後に、上記フォトレジストパターンを除去して、TFTのチャネル部11を形成した。尚、DCマグネトロンスパッタリング法に於けるスパッタリングガスとして、KrガスにN原子を含むガスを添加して成る混合ガスを用いても良い。
上記の二層膜の内の下層AlNiN膜の組成を調べたところ、Niが2mol%、Nが20mol%含まれた合金膜となっていた。その比抵抗値は、成膜直後に於いては約55μΩ・cmであるが、約300℃の温度下に於いて熱処理を行った後に於いては、その比抵抗値は約50μΩ・cmであった。この値は、一般的な従来の高融点メタルと比べて同等以上であり、低抵抗の効果はない。しかしながら、上層のAlNi膜に関しては、Ni組成2mol%であり、その比抵抗値は成膜直後に於いては約8μΩ・cm、約300℃程度の温度下での熱処理後に於いては約4μΩ・cmであった。従って、上層AlNi/下層AlNiNの二層膜を形成することにより、従来の高融点メタルを用いた場合と比べて、ソース配線12の抵抗を下げることが可能である。又、波長550nmの光で以って測定した光の反射率値も、下層AlNiN膜では70%であったが、上層AlNi膜では93%であり、上記二層膜は、純Alと同等の高い光反射率値を有していた。この様に、Al合金膜を少なくとも二層以上の積層膜で形成する場合には、Si膜又はSiを主成分とする膜との界面拡散反応を防止する機能と、低い比抵抗値及び高い光反射率値の機能とを切り分けて、それぞれに特性を最適化したAl合金膜を組み合わせてソース電極9及びドレイン電極10等を構成することが出来る。よって、本実施の形態に係る半導体装置に求められる性能をより効果的に発揮させることが可能となり、Al合金膜を少なくとも二層以上の積層膜で形成することは好ましいと言える。
尚、上記実施例に於いては、スパッタリングガスとして、ArガスとN2ガスとの混合ガスを用いて下層のAlNiN膜を成膜した後に、スパッタリングガスをArガスのみに切り替えて上層のAlNi膜を成膜することとしているが、例えば、ArガスとN2ガスとの混合ガスを用いて下層のAlNiN膜の成膜を開始し、スパッタリングの時間の進行と共に、徐々にN2ガスの添加量を減らしていくこととしても良い。この場合には、スパッタリング処理を中断すること無く連続的にAl合金膜を成膜することが出来るので、Al合金膜形成の処理時間を短縮することが可能である。又、スパッタリングガスとしてArガスとN2ガスとの混合ガスを用いたが、Arガスの代わりにKrガスを用いても良い。
この様にして成膜されたAl合金膜に於いても、当該Al合金膜の下層に位置するオーミック低抵抗Si膜8との界面近傍にはNiとNが存在しているので、このNiとNとが相互拡散反応を防止することが出来、しかも、膜全体の比抵抗値を低減させることが出来ると共に、純Al膜と同等の高い光反射率値を得ることが可能である。
次に、図9(D)に於いて、層間絶縁膜14をパッシベーション膜として成膜した上で、第4回目のフォトリソグラフィープロセスにより層間絶縁膜14をパターニングして、少なくともドレイン電極10b(反射画素電極21b)の表面まで貫通する画素ドレインコンタクトホール15と、ゲート端子部4の表面まで貫通するゲート端子部コンタクトホール16と、ソース端子部13bの表面まで貫通するソース端子部コンタクトホール17とを、同時に形成する。
好適な実施例として、ここでは、化学的気相成膜(CVD)法を用い、約300℃の温度の基板加熱条件下で、層間絶縁膜として、窒化シリコンSiN膜を300nmの厚さで成膜した。その上で、フォトリソグラフィープロセスによりフォトレジストパターンを形成して、公知のフッ素系ガスを用いたドライエッチング法を用いることで窒化シリコンSiN膜をエッチングし、その後に上記フォトレジストパターンを除去して、画素ドレインコンタクトホール15、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17を形成した。
最後に、図9(E)に於いて、透明導電性膜を成膜した上で、第5回目のフォトリソグラフィープロセスを行って上記透明導電性膜をパターニングすることで、画素ドレインコンタクトホール15を介して上層のドレイン電極10b(反射画素電極21b)と電気的に接続する透過画素電極18と、ゲート端子部コンタクトホール16及びソース端子部コンタクトホール17を介してそれぞれ電気的に接続されるゲート端子パッド19及びソース端子パッド20のパターンを形成する。これにより、本実施の形態に係る液晶表示装置用途として好適に用いられるアクティブマトリックスTFT基板が完成する。
尚、完成したTFT基板に対して、約200℃〜300℃の範囲内の温度下に於いて熱処理を加えても良い。この熱処理によって、TFT基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、更にメタル膜の電気的比抵抗を下げることが出来る。従って、当該熱処理は、TFT特性を向上して安定化させることができる点で好ましい。
好適な実施例として、ここでは、透明導電性膜として、酸化インジウム(In2O3)と酸化スズ(SnO2)とを混合したITO膜を、公知のArガスを用いたスパッタリング法により100nmの厚さで成膜した上で、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸+硝酸を含む溶液を用いてITO膜をエッチングし、その後に上記フォトレジストパターンを除去して、透過画素電極18、ゲート端子パッド19及びソース端子パッド20を形成した。その後、TFT基板を、大気中で、約300℃の温度下に30分間保持して、TFT基板の熱処理を行った。
この様にして完成されたTFTアレイ基板は、Siを主成分とするオーミック低抵抗Si膜8と、高融点金属材料から成るバリアメタル層を介さずに直接にオーミック低抵抗Si膜8に接続されているAlNiN合金膜から成るソース電極9及びドレイン電極10とを有する。従来技術の様に高融点バリアメタル層を介在させることを行わずに、AlNiN合金膜を直接にオーミック低抵抗Si膜8に接続させているにも拘らず、1)Al−Ni合金膜の接続界面近傍にN原子を添加させたことにより、Al原子とSi原子との接合界面にはNi含有層が存在するためにAl原子とSi原子との相互拡散反応が発生せず、2)更に、オーミック低抵抗Si膜8の表面の酸化処理を通じて、Al−Ni合金膜とSi膜8との接合界面にO原子を含有させていることによって、Ni原子とSi原子との相互拡散反応が発生することは無く、従来の高融点バリアメタルを介在させた場合と同等のTFT特性が得られた。
又、TFTアレイ基板の熱処理温度を300℃にまで上げた場合に於いても、ソース電極9及びドレイン電極10を成すAlNiN合金膜とSi膜8との接続界面に於ける相互拡散反応は認められず、TFT特性も劣化することは無く、本TFTアレイ基板は充分な耐熱性を有していることが確認された。
更に、上記接続界面とは反対側のAl合金膜の表面にはNを添加しないAlNi膜を上層のAl合金膜としたので、反射画素電極21(21b/21a)の光反射率が高く、明るく高品位の半透過型ディスプレイを得ることが出来る。
更に、ゲート配線3に加えてソース配線12も低抵抗のAl合金膜のみで形成することが可能となるので、配線の高抵抗化に起因する信号遅延等による表示ムラ及び表示不良の無い良好な表示品質の大型ディスプレイ又は小型高精細ディスプレイを効率良く低コストで生産することが可能となる。
(実施の形態1及び2の変形例)
(1)実施の形態1及び2に於いては、透過画素電極18及び各端子パッド19,20を形成する透明導電性膜として、ITO(酸化インジウム+酸化スズ)膜を用いているが、これに限定されることはない。即ち、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、又は、これらを混合させたものを、透明導電性膜の材料として用いても良い。例えば、酸化インジウムに酸化亜鉛を混合させて成るIZO膜を透明導電性膜として用いた場合には、上記各実施例で用いた塩酸+硝酸系の様な強酸ではなく、蓚酸系の様な弱酸をエッチング液として用いることが出来る。このため、各実施の形態1,2の様に、メタル膜に、耐酸薬液性に乏しいAl合金膜を用いる場合には、薬液のしみ込みによるAl合金膜の電極及び配線の断線腐食を防止することが出来るので、IZO膜の利用はこの点で好ましいと言える。
(2)又、酸化インジウム、酸化スズ、酸化亜鉛それぞれのスパッタ膜の酸素組成が化学量論組成よりも少なく、透過率及び比抵抗等の特性が不良の場合には、スパッタリングガスとして、Arガスだけでなく、O2ガス又はH2Oガスを混合させたガスを用いて、透明導電性膜を成膜するのが好ましい。特に、スパッタリングガスとしてArガスにH2Oガスを混合させた場合には、透明導電性膜としてITOを用いた場合に於いても、通常の多結晶体ではなく、非晶質(アモルファス)状態に於いてITO膜を成膜することが出来るので、蓚酸系の弱酸薬液を用いてITO膜をエッチングすることが可能となる。このアモルファス状態のITO膜を、エッチング加工後に、例えば200℃以上の熱処理を行うことによって多結晶化させることにより、薬液耐性の強い通常のITO膜にすることが可能となるので、信頼性の点でも好適である。
(3)又、上記各実施の形態1,2に於いては、Si膜又はSiを主成分とするSi膜と直接に接続するAl合金膜として、Al−1mol%Ni−20mol%N膜と、Al−2mol%Ni−5mol%N膜とを適用した例を示したが、これらに限られることはない。
(4)又、実施の形態1,2に係る半導体装置の製造方法に関して、Si膜又はSiを主成分とするSi膜の表面を酸化処理及び窒化処理する工程を行った後に、Ni原子を添加して成るAlNi合金膜が上記Si膜又はSiを主成分とするSi膜と直接に接合する様に上記Si膜又はSiを主成分とするSi膜の上面上にAlNi合金膜を形成することとしても良い。
(5)或いは、Si膜又はSiを主成分とするSi膜を形成した後に、Ni原子、O原子及びN原子を含むAl合金膜を、当該Al合金膜がSi膜又はSiを主成分とするSi膜に直接接合する様に、上記Si膜又はSiを主成分とするSi膜の上面上に形成することとしても良い。例えば、Ni原子を含むアルミニウム合金ターゲットを用いて、アルゴン(Ar)ガス若しくはクリプトン(Kr)ガスにO原子とN原子とを含むガスを添加した混合ガスを用いたスパッタリング法によって、Ni原子、O原子及びN原子を含むAl合金膜を形成することが出来る。
(6)或いは、Si膜又はSiを主成分とするSi膜を形成した上で、当該Si膜又はSiを主成分とするSi膜の表面の窒化処理を行い、その後に、Ni原子及びO原子を含むAl合金膜を、窒化処理後のSi膜又はSiを主成分とするSi膜の表面上に直接に形成しても良い。この場合、例えば、Ni原子を含むアルミニウム合金ターゲットを用いて、アルゴン(Ar)ガス若しくはクリプトン(Kr)ガスにO原子を含むガスを添加した混合ガスを用いたスパッタリング法によって、Ni原子及びO原子を含むAl合金膜を形成すれば良い。
(分析及び評価)
図10は、Al合金膜とSi膜との界面近傍の元素分布を示す図である。この内、図10(a)は、Al−2mol%Ni−10mol%N膜と、酸化させたSi膜との界面近傍の元素分布状態を示している。他方、図10(b)は、Al−2mol%Ni-10mol%N膜と、Si膜との界面近傍の元素分布状態を示している。尚、図10は、元素分布状態を、オージェ電子分光分析(AES)を用いて調べた結果を示している。
図10(b)を参照すると、Nを添加したAl−Ni合金膜に含まれるNi原子がSi膜との界面近傍で多くなっており、Al原子及びSi原子の界面に於ける相互拡散が抑制されていることが、即ち、界面に於けるAl原子及びSi原子の各々の分布の傾きがより急峻になっていることが理解される。従って、Al膜中のNi原子が界面近傍に移動して界面にNi濃度の高いバリア層を形成することによって、Al原子とSi原子の界面拡散を抑制しているものと、考えられる。
他方、図10(a)を参照すると、Nを添加したAl−Ni合金膜と、酸化させたSi膜との界面近傍には、Si膜を酸化させていない図10(b)の場合と比べて、O原子の存在が多くなっており、Ni原子とSi原子の相互拡散も抑えられている、つまり、当該界面に於けるNi原子及びSi原子の各々の分布の傾きがより急峻になっていることが判る。従って、N原子を添加したAl−Ni合金膜と被酸化Si膜との界面近傍にO原子を添加させることによりO濃度の高いバリア層を上記界面に形成することによって、Ni原子及びSi原子の相互拡散が抑制されているものと、考えられる。
Ni濃度の高いバリア層の効果は、Al合金膜を成膜する装置及び成膜のプロセス条件等に依存するため、成膜する膜厚、並びに、添加するNi及びNの組成は、デバイスに求められる特性規格値を満たす範囲内で任意に決定すれば良い。但し、この様なNi濃度の高いバリア層の効果を充分に発揮させるためには、Al合金膜の膜厚は少なくとも5nm以上、Ni組成比は0.1mol%以上、N組成比は1mol%以上であることが好ましい。
次に、O濃度の高いバリア層の適正化、即ち、オーミック低抵抗Si膜とAl合金膜の界面近傍に含まれるO原子量とN原子量の適正量を調べるために、実施の形態1及び2の変形例の(4)に示す実施例を用いて評価を行った。具体的には、オーミック低抵抗Si膜の表面を酸化処理及び窒化処理する工程を行った後に、上記オーミック低抵抗Si膜の上面上に窒素を含まないAlNi合金膜を形成したTFTを作製してオン特性、オフ特性を調べた。
表1は、酸化処理及び窒化処理を施したオーミック低抵抗Si膜8の表面のO原子と結合したSi原子(Si−O)の面密度と、N原子と結合したSi原子(Si−N)の面密度とに対する、TFTのオン特性及びオフ特性の変化を示している。TFTのソース電極及びドレイン電極には、共に窒素を含まないAlNi膜が用いられている。このAlNi膜は、そのNi組成が2mol%含まれたAl合金膜である。TFTのオン特性及びオフ特性は、従来の高融点バリアメタル層としてCrメタルをソース、ドレイン電極として用いたTFT(以下、CrメタルTFT)のオン電流値及びオフ電流値を基準とした比率で表されている。即ち、オン特性に関しては1以上、逆にオフ特性は1以下であれば、従来の高融点バリアメタルを有するTFTよりも良好な特性となり好ましい。又、大気中で300℃の温度下に於いてTFT基板を30分間保持する熱処理を行った後のTFTのオン電流値及びオフ電流値を測定した。熱処理後のオン電流劣化(低下)に関しては、熱処理後のオン電流値が熱処理前のそれの80%以上(20%減少以内)となる場合を合格(○)と評価した。又、熱処理後のオフ電流劣化(増加)に関しては、熱処理後のオフ電流値が熱処理前のそれの1桁増加以内となる場合に合格(○)と評価した。
表1に於いて、総合評価が◎のNo.10〜No.16の各々のサンプルは、Al合金膜と酸化処理したオーミック低抵抗Si膜8との界面が本発明の好適な要件を満足する本発明例である。それに対して、総合評価が×のNo.1、No.8、No.9及びNo.21〜No.23の各サンプルは、本発明の好適な要件を満足しない比較例である。
又、総合評価が○のNo.2〜No.7の各サンプルは、オーミック低抵抗Si膜8の表面の酸化処理によって良好なオン特性とその耐熱性を有するが、N原子欠乏のためにオフ特性の耐熱劣化が大きい参考例である。この場合は、本発明の実施形態1の様に、AlNi合金膜を、ArガスとN2ガスとの混合ガスを用いたスパッタリング法によってN原子を含むAlNiN膜として形成することによってN原子を含ませることによって本発明の好適な用件を満足することが出来る。
上述の様に、表1は、オーミック低抵抗Si膜の表面を酸化処理及び窒化処理した上で、このオーミック低抵抗Si膜の上面上に窒素を含まないAlNi合金膜を形成して作製したTFTのオン特性、オフ特性の結果を示すものである。従って、総合評価が×の比較例であっても、AlNi合金膜の成膜時に、Arガス、N2ガス及びO2ガスを適宜混合したガスを用いたスパッタリング法によってAlNiNO膜を形成することにより、No.10〜No.16に示す様なSi−N量、Si−O量を含む好適な界面を満足することが出来る。
図11は、表1に於いてオーミック低抵抗Si膜の表面にN原子が殆ど存在しないNo.1〜No.10の各サンプルに於いて、Si−Oの存在比に対するオン電流比の関係を示すものである。O原子は、AlNi合金膜のAl原子及びNi原子とオーミック低抵抗Si膜のSi原子との間での化合物反応及び相互拡散反応を抑制してオン電流値を増加させる効果とを有するが、一方でO原子量を多くしていくと、今度は界面でAl原子とO原子が結合して酸化アルミニウムの高抵抗層が形成されるためにオン電流比は低下する傾向にある。基準となるCrメタルTFTと同等以上のオン電流値(オン電流比が1)を得るためには、Si−Oの存在比を45%以下にすることが好ましい。又、表1からわかる様に、Si−Oの存在比が13%の場合には熱処理後のオン電流値の低下が大きくなってしまう。従って、Si−Oの存在比は少なくとも約15%以上とするのが好ましい。
図12は、表1において、Si−Oの存在比が15%以上、45%以下である条件下で、N原子(Si−N)をさらに含んだ場合のNo.7及びNo.9〜No.20、N原子を含まないNo.2〜No.6の各サンプルについて、Si−N/Si−O比に対するオン電流比の関係を示したものである。図12をみるとわかる様に、Si−N/Si−O比が1を超えると、オン電流値が基準となるCrメタルTFTのオン電流値(オン電流比=1)よりも低下してしまう。従って、Si−N/Si−O比を1以下とすることが好ましい。一方で表1からわかる様に、Si−N存在比が数%(3、4%)の場合には熱処理後のオフ電流値の低下が大きくなってしまう。サンプルNo.10〜No.16の発明例1〜7を参照すると、Si−N存在比は少なくとも約10%以上とすることが好ましい。
表1、図11及び図12に示す、合格サンプルに対応するオーミック低抵抗Si膜8の表面密度の結果を参照すると、
1)Si−O面密度が15%〜45%の範囲内にあり、
2)N原子と結合したSi原子(Si−N)と、O原子と結合したSi原子(Si−O)との存在比率(Si−N)/(Si−O)が1以下であり、且つ、
3)Si−N面密度が10%以上であることが、本発明の特徴である。
(まとめ)
以上に記載した様に、本発明に係る好適な実施の形態1,2によれば、Si膜或いはSiを主成分とする膜と直接に接続して良好なコンタクト特性を実現するAl合金膜と、その製造方法を提供することが出来る。これにより、Al合金膜が、Si膜或いはSiを主成分とする膜と直接に接続された構造を少なくとも有する半導体装置に於いては、高融点バリアメタルを介在させずに、Al合金膜とSi膜或いはSiを主成分とする膜との良好なコンタクト特性を得ることが出来る。より具体的には、ITO膜の様な酸化物透明導電膜及びSi膜或いはSiを主成分とする膜との各々の良好なコンタクト特性、並びに、TFTとしての耐熱性が良好な、TFTのソース電極及びドレイン電極を成すAl合金膜を提供することを可能にする。従って、低コストで効率良く半導体装置を製造することが可能となり、半導体装置の製造上での歩留まりの向上も期待される。
又、従来の高融点バリアメタルの介在を不要化しているので、ソース配線又はドレイン電極の配線等の金属配線の幅を縮小化することが可能となるので、当該幅の縮小化により半導体装置の小型化を図ることが出来る。
又、従来の高融点バリアメタルの介在を不要化しているので、ソース配線等の金属配線の幅を従来通りに設定する場合に於いては、ソース配線又はドレイン電極の配線等の金属配線の低抵抗化を実現することが出来るので、その結果、本半導体装置の低消費電力化(省エネルギー化)を図ることが出来る。
又、従来の高融点バリアメタルの介在の不要化は、本半導体装置の分解の容易化をもたらす。
又、従来の高融点バリアメタルがCrを主成分とする合金である場合には、有害性のあるCrの使用を不要化出来ると言う利点もある。
又、各実施の形態1,2のAl合金膜をディスプレイ用のアクティブマトリックス型TFT基板のソース電極及びドレイン電極並びにソース配線等の配線に適用することによって、配線抵抗を低減することが出来ると共に、良好なオン特性、オフ特性及び耐熱特性を有するTFT素子を既述したAl合金膜のみで形成することが出来る。従って、大型ディスプレイ又は小型の高精細ディスプレイに於いても、信号遅延等による表示ムラ及び表示不良の無い高表示品質のディスプレイを効率良く低コストで生産することが可能となる。この様に、低抵抗配線が必要とされるディスプレイ装置を高い生産能力で以って製造することが出来る。
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明は各実施の形態の内容に限定されるものではない。即ち、記述した局面に対する様々な修正又は変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。