JP5354383B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP5354383B2 JP5354383B2 JP2009532165A JP2009532165A JP5354383B2 JP 5354383 B2 JP5354383 B2 JP 5354383B2 JP 2009532165 A JP2009532165 A JP 2009532165A JP 2009532165 A JP2009532165 A JP 2009532165A JP 5354383 B2 JP5354383 B2 JP 5354383B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- coating film
- electronic device
- manufacturing
- transparent resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 75
- 239000011248 coating agent Substances 0.000 claims description 167
- 238000000576 coating method Methods 0.000 claims description 167
- 239000011347 resin Substances 0.000 claims description 70
- 229920005989 resin Polymers 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 38
- 229910052782 aluminium Inorganic materials 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000004544 sputter deposition Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 260
- 239000011521 glass Substances 0.000 description 34
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 30
- 239000010409 thin film Substances 0.000 description 23
- 239000010949 copper Substances 0.000 description 19
- 238000001755 magnetron sputter deposition Methods 0.000 description 15
- 239000007789 gas Substances 0.000 description 11
- 239000000243 solution Substances 0.000 description 11
- 238000007772 electroless plating Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000005291 magnetic effect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000002907 paramagnetic material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005298 paramagnetic effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、薄膜トランジスタ（ＴＦＴ）等を含む電子装置及びその製造方法に関し、更に、ＴＦＴを用いた表示装置（有機ＥＬ装置、無機ＥＬ装置、液晶表示装置等）、回路基板、その他電子装置及びその製造方法に関する。
一般に、液晶表示装置、有機ＥＬ装置、無機ＥＬ装置等の表示装置は、平坦な一主面を有する基板上に、成膜され、パターニングされた配線パターン、電極パターン等の導電パターンを備えている。更に、表示装置を構成する素子に必要な各種の膜及び電極膜等も基板上に配置されている。
近年、この種の表示装置に対しては大型化の要望が強くなっている。大型の表示装置を形成するには、より多くの表示素子を高精度で基板上に形成し、これらの素子を配線パターンと電気的に接続する必要がある。この場合、基板上には配線パターンの他に、絶縁膜、ＴＦＴ（薄膜トランジスタ）、発光素子等が多層化された状態で形成されている。その結果、基板上には、階段状に段差ができるのが普通であり、配線パターンはこれらの段差を越えて配線されている。
配線に段差がある場合、配線幅を大きくすることが必要となるが、配線幅を大きくした場合、配線寄生容量によるドライバ負荷が大きくなる欠点が生じる。したがって、この段差を解消することが望まれていた。
更に、表示装置を大型化する際、配線パターン自体が長くなるため、当該配線パターンの抵抗を低くすることが必要になってくる。配線パターンの段差を解消し、かつ、低抵抗化する手法として、特許文献１、特願２００５−１７３０５０号（関連文献１と呼ぶ）及び特許文献２が提案されており、これら特許文献では、液晶表示装置のような平面表示装置用配線を形成するために、透明な基板表面に配線と、これと同等の高さの透明な絶縁材料を配線パターンに接するように形成することが開示されている。
このうち、特許文献１は、配線形成方法としてインクジェット法やスクリーン印刷法を用いることを提案している。また、関連文献１では、ゲート電極等の導電性金属層をＣｕ等の無電解めっきにより形成する方法が開示され、特許文献２には、加熱プレスやＣＭＰにより配線をより平坦化する方法が開示されている。
更に、特願２００６−３１３４９２号（以下、関連文献２と呼ぶ）は、基板上に、溝を設けた絶縁層を形成し、絶縁層の表面とほぼ平坦になるように、溝中に、無電解めっきを用いてゲート電極を設けると共に、当該ゲート電極上に、ゲート絶縁膜及び半導体層を設けたＴＦＴ及びその製造方法を開示している。また、特許文献３は、ゲート電極を銅等の無電解めっきによって形成すると共に、ゲート絶縁膜の一部を、絶縁性塗布膜をスピンコートすることによって形成している。この構成によれば、スピンコートによって形成された絶縁性塗布膜は、表面を極めて平坦に保つことができるため、平坦性の優れたＴＦＴ等の電子装置を得ることができる。
特許文献１のように、インクジェット法或いはスクリーン法によって配線を形成した場合、配線の表面が粗く、配線上に形成される絶縁層等の平坦性が悪くなってしまう。また、関連文献１及び２のように、無電解めっきを使用した場合、実用的なレベルで表示装置の大型化には対応できない。即ち、ガラス基板が３ｍ角程度まで超大型化すると、超大型化したガラス基板を無電解めっきするために、それだけの大きなめっき装置（めっき浴）が必要となる。しかし、現実問題として、超大型化したガラス基板をめっきできるほど大きなめっき装置は存在しないため、めっき装置を使用したのでは、超大型のガラス基板をめっきすることはできない。また、それだけの超大面積を均一に無電解めっきすることは実際的には困難である。更に、無電解めっきは、制御がむずかしく、金めっき上のニッケルめっきに円状のめっきされない領域ができるといった問題が多発する。また、無電解めっきによって導電性パターンを形成した場合、密着性を高めるために、めっき層の下地となる層を設ける必要もある。
更に、特許文献２のように、加熱プレスやＣＭＰを使用して、超大型のガラス基板上の配線を広い面積に亘って均一に平坦化することは、極めて難しく、且つ、経済性の点でも実用化は困難である。
そこで、本発明の一技術的課題は、超大型の基板に均一に形成された導電性パターンを備えた電子装置及びその製造方法を提供することにある。
本発明の他の技術的課題は、ＣＭＰ等を用いることなく製造でき、従って、安価で且つ大型の表示装置を提供することにある。
本発明の更に他の技術的課題は、平坦性に優れ、リーク電流の小さい半導体装置を提供することである。
本発明の第１の態様によれば、基板と、該基板上に形成された透明樹脂膜と、該透明樹脂膜に選択的に埋設された金属膜とを備えた電子装置の製造方法において、前記透明樹脂膜上に絶縁物塗布膜を形成する工程と、前記塗布膜と前記透明樹脂膜とに選択的に溝を形成する工程と、スパッタによって前記溝内及び前記塗布膜上を含む全面に金属膜を形成する工程と、前記塗布膜をエッチング除去することで、前記塗布膜上の金属膜をリフトオフして、前記溝に前記金属膜が埋設された構成を得る工程と、を含むことを特徴とする電子装置の製造方法が得られる。
本発明の第２の態様によれば、第１の態様において、前記塗布膜は、多孔質性であることを特徴とする電子装置の製造方法が得られる。
本発明の第３の態様によれば、第１の態様において、前記塗布膜は、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒの酸化物を一種又は、二種以上含有する多孔質塗布膜を含むことを特徴とする電子装置の製造方法が得られる。
本発明の第４の態様によれば、第１の態様において、前記塗布膜は、（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）によってあらわされる組成物を一種又は、二種以上含む薄膜であることを特徴とする電子装置の製造方法が得られる。
本発明の第５の態様によれば、第１の態様において、絶縁物塗布膜を形成する工程は、多孔質塗布膜を形成する工程と該多孔質塗布膜上に無孔質塗布膜を形成する工程とを含むことを特徴とする電子装置の製造方法が得られる。
本発明の第６の態様によれば、第１乃至第５のいずれかの態様において、前記塗布膜と前記透明樹脂膜とに選択的に溝を形成する工程は、前記塗布膜上に感光性レジスト膜を設ける工程と、露光、現像によって前記感光性レジスト膜を選択的に除去して所定のパターンを形成する工程と、該所定パターンの感光性レジスト膜をマスクとして前記塗布膜を選択的にエッチング除去する工程とを含むことを特徴とする電子装置の製造方法が得られる。
本発明の第７の態様によれば、第６の態様において、前記塗布膜と前記透明樹脂膜とに選択的に溝を形成する工程は、該所定パターンの感光性レジスト膜および選択的にエッチング除去された残余の塗布膜の少なくとも一方をマスクとして前記透明樹脂膜を選択的にエッチング除去する工程を更に含むことを特徴とする電子装置の製造方法が得られる。
本発明の第８の態様によれば、第６の態様において、前記所定パターンの感光性レジスト膜をマスクとして前記塗布膜を選択的にエッチング除去する工程は、腐食性のガスを用いたドライエッチング工程を含むことを特徴とする電子装置の製造方法が得られる。
本発明の第９の態様によれば、第８の態様において、前記塗布膜と前記透明樹脂膜とに選択的に溝を形成する工程は、前記所定パターンの感光性レジスト膜および選択的にエッチング除去された残余の塗布膜の少なくとも一方をマスクとし前記腐食性のガスを用いたドライエッチングで前記透明樹脂膜を選択的にエッチング除去する工程を更に含むことを特徴とする電子装置の製造方法が得られる。
本発明の第１０の態様によれば、第８又は９の態様において、前記腐食性のガスは、ＣｘＦｙガスを含むことを特徴とする電子装置の製造方法が得られる。
本発明の第１１の態様によれば、第１０の態様において、前記腐食性のガスは、ＣＦ４ガスを含むことを特徴とする電子装置の製造方法が得られる。
本発明の第１２の態様によれば、第１０の態様において、前記腐食性のガスは、Ｃ５Ｆ８ガスおよびＯ２ガスを含むことを特徴とする電子装置の製造方法が得られる。
本発明の第１３の態様によれば、第１乃至第１２のいずれかの態様において、前記金属膜を形成する工程の後であって前記塗布膜をエッチング除去する前に、前記塗布膜の前記溝の側壁に付着した金属膜を除去する工程をさらに含むことを特徴とする電子装置の製造方法が得られる。
本発明の第１４の態様によれば、第１〜第１３の一の態様において、前記塗布膜をエッチング除去することで、前記塗布膜上の金属膜をリフトオフして、前記溝に前記金属膜が埋設された構成を得る工程は、フッ酸を含むエッチング液を用いて前記塗布膜をエッチング除去する工程を含むことを特徴とする電子装置の製造方法が得られる。
本発明の第１５の態様によれば、第１〜第１４の一の態様において、前記基板上に前記透明樹脂膜を１〜２μｍの厚さに形成する工程を含むことを特徴とする電子装置の製造方法が得られる。
本発明の第１６の態様によれば、第１〜第１５の一の態様において、前記透明樹脂膜上に絶縁物塗布膜を形成する工程は、前記絶縁物塗布膜を３００〜２，０００ｎｍの厚さに形成する工程を含むことを特徴とする電子装置の製造方法が得られる。
本発明の第１７の態様によれば、第１の態様において、前記透明樹脂膜上に絶縁物塗布膜を形成する工程は、多孔質塗布膜を７００〜１，６００ｎｍの厚さに形成する工程と該多孔質塗布膜上に無孔質塗布膜を１００〜３００ｎｍの厚さに形成する工程とを含むことを特徴とする電子装置の製造方法が得られる。
本発明の第１８の態様によれば、第１〜第１７の一の態様において、前記選択的に埋設された金属膜上に絶縁層を介して半導体層を形成する工程を含むことを特徴とする電子装置の製造方法が得られる。
本発明によれば、均一な導電体層を備えた超大面積で安価な配線基板や表示装置が得られる。また、本発明によれば、ＴＦＴチャンネルゲート部にゲート配線に起因する段差が生じない構造を備えた半導体装置とその製造方法が得られる。
１０ ガラス基板（絶縁基板）
１１ 透明樹脂膜（透明レジスト）
１２ アルミニウム膜（ゲート電極）
１２ａ 溝
１４ ゲート絶縁膜
１４１、１４ａ、１４ｂ 絶縁性塗布膜
１４２ 誘電体膜
１５ ｇ線レジスト膜
１６１ 半導体層
１６２ 半導体層
１７ ソース電極
１８ ドレイン電極
１９ パターニング用レジスト
２０ 絶縁膜（Ｓｉ３Ｎ４）
５０ マグネトロンスパッタリング装置
５１ ターゲット
５２ 柱状回転軸
５３ 螺旋状板磁石群（回転磁石群）
５４ 固定外周板磁石
５５ 外周常磁性体
５６ バッキングプレート
５８ 通路
５９ 絶縁材
６０ 被処理基板
６１ 処理室内空間
６２ フィーダ線
６３ カバー
６４ 外壁
６５ 常磁性体
６６ プラズマ遮蔽部材
７１ 垂直可動機構
１１２ Ｃｕ膜
１１２−１ Ｃｕ膜
１１２−２ Ｃｕ膜
１１２−３ Ｃｕ膜
１１４ 多孔質絶縁性塗布膜
１２４ 無孔質絶縁性塗布膜
１１ 透明樹脂膜（透明レジスト）
１２ アルミニウム膜（ゲート電極）
１２ａ 溝
１４ ゲート絶縁膜
１４１、１４ａ、１４ｂ 絶縁性塗布膜
１４２ 誘電体膜
１５ ｇ線レジスト膜
１６１ 半導体層
１６２ 半導体層
１７ ソース電極
１８ ドレイン電極
１９ パターニング用レジスト
２０ 絶縁膜（Ｓｉ３Ｎ４）
５０ マグネトロンスパッタリング装置
５１ ターゲット
５２ 柱状回転軸
５３ 螺旋状板磁石群（回転磁石群）
５４ 固定外周板磁石
５５ 外周常磁性体
５６ バッキングプレート
５８ 通路
５９ 絶縁材
６０ 被処理基板
６１ 処理室内空間
６２ フィーダ線
６３ カバー
６４ 外壁
６５ 常磁性体
６６ プラズマ遮蔽部材
７１ 垂直可動機構
１１２ Ｃｕ膜
１１２−１ Ｃｕ膜
１１２−２ Ｃｕ膜
１１２−３ Ｃｕ膜
１１４ 多孔質絶縁性塗布膜
１２４ 無孔質絶縁性塗布膜
以下、本発明の実施の形態について説明する。
図１は本発明に係るＴＦＴの構造の一例を示す断面図である。図示されたＴＦＴは、ガラス基板（絶縁基板）１０、ガラス基板１０上に形成された透明感光性樹脂からなる透明樹脂膜（透明レジスト）１１、及び、透明樹脂膜１１に選択的にガラス基板１０に達するように形成された溝内に、透明樹脂膜１１と略同一の高さまで形成されたゲート電極１２とを備えている。尚、透明樹脂膜１１は、１〜２μｍの膜厚を有し、特許文献３に記載された透明樹脂膜によって構成されることが望ましい。図示された例では、透明樹脂膜１１は、直接、ガラス基板１０の表面に形成され、ガラス基板１０との間には、下地層が設けられていない。
図１のゲート電極１２は、スパッタにより形成されたアルミニウム（Ａｌ）電極であり、後述するスパッタリング装置を用いて成膜され、ＣＭＰを施すことなく、本発明に係るリフトオフの手法により溝内以外の（すなわち透明樹脂膜１１上部の）アルミニウムを選択的に除去することによって、形成されている。このように、本発明では、スパッタを用いてゲート電極１２が成膜されているため、無電解めっきを用いて形成された電極に比較して密着性の高いゲート電極を形成できる。更に、本発明では、大面積に亘るスパッタを可能にするスパッタ装置を使用してゲート電極１２を成膜しているため、ガラス基板が３ｍ×３ｍ程度まで大型になってもガラス基板上に均一にゲート電極１２を形成でき、更に、リフトオフにより溝内以外の余分なアルミニウムを除去している。尚、ゲート電極１２はスパッタにより形成されたＣｕであっても良い。
図示されたＴＦＴは、透明樹脂膜１１、及び、ゲート電極１２上に亘って一様に形成された絶縁性塗布膜１４１を有する。当該絶縁性塗布膜１４１は、関連文献２に開示された塗布膜によって形成されている。この絶縁性塗布膜１４１は、ポリメチルシルセスキオキサンとシリカの複合体と溶剤とを混合した塗布液をスピンコートした後、乾燥させることにより形成されている。このように、スピンコートされる状態では、上記塗布液は液体であるから、ガラス基板１０が水平に維持されている状態では、塗布された後の液の表面も水平に保たれている。更に、当該塗布液は透明樹脂膜１１とゲート電極１２との間に、隙間が存在しても、当該隙間中にも流れ込み、結果として、塗布後の液の表面は水平に維持される。この状態で乾燥されても、絶縁性塗布膜（以下では、前記絶縁性塗布膜及びその組成をそれぞれＳｉＣＯ膜と簡略化して説明することもある。）１４１は高い平坦性を維持しているから、絶縁性塗布膜１４１は平坦化膜と呼ぶこともできる。塗布乾燥された絶縁性塗布膜１４１は、平均表面粗さＲａで０．２７μｍ以下の表面粗さを有すると共に、２．０〜５．０の誘電率εｒを備えている。
当該絶縁性塗布膜１４１上には、ＣＶＤによりシリコン窒化膜等の誘電体膜１４２が形成されている。この結果、図示されたＴＦＴは、絶縁性塗布膜１４１及び誘電体膜１４２によって形成されたゲート絶縁膜を含む絶縁層１４を備えている。
更に、図示されたＴＦＴは、絶縁層１４上に形成されたアモルファスシリコン（ａ−Ｓｉ）によって形成された半導体層１６１、この半導体層１６１上に形成されたｎ＋ａ−Ｓｉからなる半導体層１６２、この半導体層１６２上に形成されたメタルからなるソース電極１７とドレイン電極１８とを有している。半導体層１６１はチャネル領域を形成している。さらに、これらソース電極１７、ドレイン電極１８、及びチャネル領域上には、窒化シリコン（Ｓｉ３Ｎ４）からなる絶縁膜２０が形成されている。
この構成では、ゲート電極１２をスパッタによって形成しているため、ガラス基板１０と密着性の良いゲート電極を形成でき、更に、リフトオフ（ケミカルリフトオフ）の手法により、透明樹脂膜１１上方のアルミニウムを除去しているため、ＣＭＰを用いて除去する場合に比較して、製造コストを大幅に低減できる。
次に、図２を参照して、本発明に係るゲート電極１２のスパッタ成膜方法を説明する。ここでは、ゲート電極１２をアルミニウムによって形成する場合について説明する。図２には、特願２００７−９２０５８号（以下、関連文献３と呼ぶ）に記載されたマグネトロンスパッタリング装置と同様な構成を有するマグネトロンスパッタリング装置が示されている。
図２に示されたマグネトロンスパッタリング装置５０は、ターゲット５１、柱状回転軸５２、回転軸５２の表面に螺旋状に配置した複数の螺旋状板磁石群（即ち、回転磁石群）５３、回転磁石群の外周に配置した固定外周板磁石５４、ターゲット５１とは反対側に固定外周板磁石５４に対向して配置された外周常磁性体５５、ターゲット５１が接着されている銅よりなるバッキングプレート５６、柱状回転軸５２及び螺旋状板磁石群５３を、前記ターゲット側以外の部分について覆う構造をなす常磁性体６５、冷媒を通す通路５８、絶縁材５９、被処理基板６０、被処理基板６０を設置する設置台６９、処理室内空間６１、フィーダ線６２、処理室と電気的に接続されたカバー６３、処理室を形成する外壁６４、外壁６４に電気的に設置されて接続されたプラズマ遮蔽部材６６、耐プラズマ性に優れた絶縁材６７を有している。
プラズマ遮蔽部材６６は、柱状回転軸５２の軸方向に延在してターゲット５１を被処理基板６０に対して開口するスリットを構成している。この場合、回転磁石群５３を一定周波数で回転させたとき、ターゲット５１表面に形成される磁場のうち、ターゲット５１面と平行な成分の磁場強度の時間平均分布において、最大値の７５％以上である領域が被処理基板６０からみて開口するように、プラズマ遮蔽部材６６のスリットの幅及び長さが設定されている。同時に、ターゲット５１の端部が遮蔽されない場合に、被処理基板６０に単位時間に成膜される最大膜厚の８０％以下である領域がプラズマ遮蔽部材６６によって遮蔽されるように設定されている。プラズマ遮蔽部材５６によって遮蔽されない領域は、磁場強度が強く高密度で低電子温度のプラズマが生成され、被処理基板６０へチャージアップダメージやイオン照射ダメージが入らない領域であると同時に、成膜レートが速い領域である。この領域以外を遮蔽部材６６によって遮蔽することによって、成膜レートを実質的に落とすことなくダメージの入らない成膜を行なうことが可能である。
一方、フィーダ線６２には、ＤＣ電源、ＲＦ電源、及び整合器が接続されている。このＤＣ電源およびＲＦ電源により、整合器を介し、さらに、フィーダ線６２及びハウジングを介してバッキングプレート５６及びターゲット５１へプラズマ励起電力が供給され、ターゲット表面にプラズマが励起される。ＤＣ電力のみ若しくはＲＦ電力のみでもプラズマの励起は可能であるが、膜質制御性や成膜速度制御性から、両方印加することが望ましい。
また、ＲＦ電力の周波数は、通常数１００ｋＨｚから数１００ＭＨｚの間から選ばれるが、プラズマの高密度低電子温度化という点から高い周波数が望ましい。本実施の形態では１３．５６ＭＨｚとした。プラズマ遮蔽部材６６はＲＦ電力に対するグランド板としても機能し、このグランド板があると、被処理基板６０が電気的浮遊状態にあっても効率良くプラズマが励起可能となる。常磁性体６５は、磁石で発生した磁界の磁気シールドの効果及びターゲット近辺での外乱による磁場の変動を減少する効果を持つ。また、点線７１の内側の領域は、図示しないモータによる垂直可動機構を有している。
図示されたマグネトロンスパッタリング装置５０のターゲット５１として、アルミニウムターゲットをセットし、他方、被処理基板６０として、図１に示されたように、溝を選択的に形成された透明樹脂膜１１を有するガラス基板１０をセットすることにより、ゲート電極（およびゲート配線）１２用のアルミニウムが成膜される。図示されたマグネトロンスパッタリング装置５０は、大面積の被処理基板６０上にターゲット５１の材料を均一に成膜するのに適しているから、透明樹脂膜１１上方及び溝内のガラス基板１０上にアルミニウム膜が均一に成膜される。
次に、図１に示されたように、ガラス基板１０上に、透明樹脂膜１１を形成した後、絶縁性塗布膜１４１及び誘電体膜１４２を形成して、絶縁層１４を成膜するまでの工程を図２及び３を参照して説明する。
図３Ａに示されたように、まず、ガラス基板１０を洗浄し、続いて、図３Ｂに示すように、ガラス基板１０上に透明樹脂膜を塗布して、熱処理を行い、厚さ１，０００ｎｍの透明樹脂膜１１を設ける。厚さは２，０００ｎｍ程度であっても良い。
次に、図３Ｃに示すように、透明樹脂膜１１上に、絶縁性塗布膜１４ａを塗布して熱処理する。この場合、図示された絶縁性塗布膜１４ａは、
（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）
であらわされる化合物組成を含む塗布膜であることが望ましい。絶縁性塗布膜１４ａは第１塗布膜と呼ぶこともできる。あるいは、絶縁性塗布膜１４ａは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒの酸化物を一種又は、二種以上含有する多孔質塗布膜にすることも可能である。絶縁性塗布膜１４ａの厚さは３００〜２，０００ｎｍが適当である。本例では７００ｎｍとした。さらにその上にｇ線レジスト膜１５を４００〜２，０００ｎｍ厚で設ける。ｇ線レジスト膜１５を露光・現像して、溝となるべき部分の絶縁性塗布膜１４ａ表面を露出させる。
（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）
であらわされる化合物組成を含む塗布膜であることが望ましい。絶縁性塗布膜１４ａは第１塗布膜と呼ぶこともできる。あるいは、絶縁性塗布膜１４ａは、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒの酸化物を一種又は、二種以上含有する多孔質塗布膜にすることも可能である。絶縁性塗布膜１４ａの厚さは３００〜２，０００ｎｍが適当である。本例では７００ｎｍとした。さらにその上にｇ線レジスト膜１５を４００〜２，０００ｎｍ厚で設ける。ｇ線レジスト膜１５を露光・現像して、溝となるべき部分の絶縁性塗布膜１４ａ表面を露出させる。
次に、図３Ｄに示すように、ｇ線レジスト膜１５をマスクとして絶縁性塗布膜１４ａおよび透明樹脂膜１１を選択的にエッチングして、透明樹脂膜１１及び絶縁性塗布膜１４ａに、ガラス基板１０に達する溝１２ａを形成する。エッチングは、ウエットエッチでもよいが、本例ではプラズマエッチング装置でドライエッチングによって行った。ＣＦ４ガスを用いたドライエッチでは、絶縁性塗布膜１４ａと透明樹脂膜１１のエッチングを選択比１．５で行うことができた。Ｏ２／Ｃ５Ｆ８ガスを用いたドライエッチでは、絶縁性塗布膜１４ａと透明樹脂膜１１のエッチングを選択比１．７で行うことができた。いずれも溝の側壁が垂直にエッチングされたが、絶縁性塗布膜１４ａが多孔質タイプの塗布膜の場合側壁に凹凸が見られたが、絶縁性塗布膜１４ａを厚さ７００ｎｍの多孔質タイプの塗布膜上に厚さ１００〜３００ｎｍの無孔質タイプの塗布膜を設けたところ滑らかな側壁が得られた。ｇ線レジスト膜１５は溝形成後、アッシング除去することが望ましい。
溝１２ａを形成されたガラス基板１０は、図２に示されたマグネトロンスパッタリング装置に導かれる。ターゲット５１としてアルミニウムターゲットを備えたマグネトロンスパッタリング装置内で、図３Ｅに示すように、アルミニウム膜１２を、溝１２ａ内及び絶縁性塗布膜１４ａの表面全体に亘って、スパッタにより形成する。このように、スパッタにより形成されたアルミニウム膜１２はガラス基板１０に対して優れた密着性を示す。また、図２に示されたマグネトロンスパッタリング装置を使用することにより、３ｍ×３ｍ角の超大型基板へも均一に、アルミニウム膜１２を成膜できる。
アルミニウム膜１２を成膜したガラス基板１０は、マグネトロンスパッタリング装置５０から取り出され、ケミカルリフトオフのための装置に導かれる。ケミカルリフトオフでは、ＳｉＯ２系の選択エッチング液（フッ酸を含む）で絶縁性塗布膜１４ａをエッチングし、これと同時に、当該絶縁性塗布膜１４ａ上のアルミニウム膜１２をリフトオフ除去する。この結果、図３Ｆに示すように、透明樹脂膜１１の溝１２ａ内にのみアルミニウム膜１２が残され、ゲート電極（またはゲート配線）１２が形成される。この場合、透明樹脂膜１１の表面と、ゲート電極（またはゲート配線）１２の表面とは実質的に、同一平面を形成している。即ち、透明樹脂膜１１とゲート電極（またはゲート配線）１２とは、実質的に同じ膜厚を有している。
次に、図３Ｇに示すように、絶縁性塗布膜１４１が第２塗布膜としてスピンコートにより塗布され、続いて、誘電体膜１４２を成膜して、ゲート絶縁膜としての絶縁層１４を形成する。誘電体膜１４２としては、窒化シリコン膜（Ｓｉ３Ｎ４）がＣＶＤによって形成され、以後、ＴＦＴの製造工程が行なわれる。尚、第２塗布膜１４１も第１塗布膜１４ａと同じものを使用することができる。
ここで、上記した例では、絶縁性塗布膜１４ａ上に通常のホトレジストを設け、それをマスクにして、絶縁性塗布膜１４ａと透明樹脂膜１１をドライエッチングでエッチングしてパターニングしたが、絶縁性塗布膜１４ａに感光性を持たせて、マスク露光により当該絶縁性塗布膜１４ａ自体をパターニングした後、パターニングされた絶縁性塗布膜１４ａをマスクとして透明樹脂膜１１をパターニングしてもよい。
本発明はこの手法に限定されず、例えば、絶縁性塗布膜１４ａ上に通常のホトレジストを設け、それをマスクにして、絶縁性塗布膜１４ａをエッチング液でウエットエッチし、次に、エッチされた絶縁性塗布膜１４ａをマスクにして透明樹脂膜１１をウエットエッチでパターニングしても良い。
このように、図３Ｄに示された溝１２ａはいずれの方法を用いて形成されても良い。
図３Ｅ及びＦを参照して説明したリフトオフプロセスは、透明樹脂膜１１上に絶縁性塗布膜１４ａを塗布し、当該絶縁性塗布膜１４ａをアルミニウム膜１２と共にリフトオフする場合について説明した。
次に、図４を参照して、絶縁性塗布膜のリフトオフに伴うアルミニウム膜のエッチング速度について説明する。このため、図４Ａに示すように、絶縁性塗布膜１４ｂがガラス基板１０上に塗布され、図４Ｂに示すように、絶縁性塗布膜１４ｂ上にアルミニウム膜１２が形成されている試料を用意した。図示された絶縁性塗布膜１４ｂは４００ｎｍの膜厚を有し、無孔質タイプの塗布膜とした。当該絶縁性塗布膜１４ｂは、３００℃のＮ２雰囲気中で１時間、熱処理（焼成およびアニール）されている。
絶縁性塗布膜１４ｂ上に、図２に示されたマグネトロンスパッタリング装置を用いてアルミニウム膜１２が形成されている（図４Ｂ）。次に、図４Ｃに示すように、アルミニウム膜１２上に、パターニング用レジスト１９が塗布され、パターニングされ、図４Ｄに示すように、パターニング用レジスト１９をマスクとしてリン酸／硝酸／酢酸混合液で、アルミニウム膜１２が１００μｍの幅にパターニングされている。
続いて、図４Ｅに示すように、パターニングレジストを剥離した後、絶縁性塗布膜１４ｂ及びパターニングされたアルミニウム膜１２を有するガラス基板１０をリフトオフ溶液に浸漬した（２３℃）。リフトオフ溶液は、アルミニウム表面のマイクロラフネス抑制効果を有しているＨＦ系のエッチング液を使用した。この結果、図４Ｆに示されたように、絶縁性塗布膜１４ｂ上のアルミニウム膜１２は、絶縁性塗布膜１４ｂと共に、エッチングにより除去された。
図５はリフトオフ液に浸漬したときの表面の経時変化を示す光学顕微鏡写真である。リフトオフ液に浸漬後、０分、１分、２分、５分、１０分，２３分浸漬した後、５００倍の光学顕微鏡で観察した結果が図５に示されている。図５からも明らかな通り、２３分浸漬の後、１００μｍのアルミニウム配線がリフトオフされている。このため、アルミニウム配線のエッチング速度は０．０７μｍ／秒であった。
次に、エッチング速度を上げるため、絶縁性塗布膜の（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）によってあらわされる組成物の改善を行なった。この場合、（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）によってあらわされる組成物を含む絶縁性塗布膜を多孔質タイプの塗布膜に変更した。即ち、絶縁性塗布膜をＳｉ、Ｔｉ、Ａｌ、Ｚｒの酸化物を一種又は、二種以上含有する多孔質塗布膜（以下、単に、多孔質タイプと呼ぶ）とした。比較の結果、多孔質タイプのＳｉＣＯ膜のエッチング速度は０．５μｍ／秒であり、多孔質化されない場合におけるＳｉＣＯ膜の７倍のエッチング速度であることが判明した。
図６を参照すると、幅１００μｍのアルミニウム配線をリフトオフするのに要する時間と、多孔質タイプ絶縁性塗布膜の厚さとの関係を示すグラフである。図示されているように、多孔質タイプの絶縁性塗布膜の膜厚を０．７４μｍ、０．９２μｍ、及び０．９８μｍとして、１００μｍの幅を有するアルミニウム配線をリフトオフするのに要する時間を測定したところ、絶縁性塗布膜の膜厚に関係なく、２分間で除去できた。したがって、絶縁性塗布膜を多孔質化することは、エッチング速度を速くするのに極めて有効であることが判る。
次に、図１に示された構造のうち、ガラス基板１０上に、透明樹脂膜１１を形成した後、絶縁性塗布膜１４１及び誘電体膜１４２を形成して、絶縁層１４を成膜するまでの工程の、他の実施例について図７を参照して説明する。
まず、図７Ａに示すようにガラス基板１０を洗浄し、続いて、図７Ｂに示すようにガラス基板１０上に高温耐熱性透明樹脂（たとえば、シクロオレフィンポリマー）を塗布し熱硬化して、厚さ１，０００ｎｍ〜２，０００ｎｍ（例えば１，０００ｎｍ）の耐熱性透明有機膜１１を設ける。
次に、図７Ｃに示すように、透明樹脂膜１１上に、多孔質絶縁性塗布膜１１４を塗布して熱硬化し、次いでその上に無孔質絶縁性塗布膜１２４を塗布して熱硬化する。多孔質絶縁性塗布膜１１４は、スピンコートまたはスリットコーターでコートし、１２０℃で９０秒プリベークし、次いで窒素雰囲気中３００℃で１時間ベークする。厚さは７００〜１，６００ｎｍが適当である。本例では７５０ｎｍとした。無孔質絶縁性塗布膜１２４は、スピンコートまたはスリットコーターでコートし、１２０℃で９０秒プリベークし、次いで窒素雰囲気中３００℃で２時間ベークする。厚さは１００〜３００ｎｍが適当である。本例では１４０ｎｍとした。無孔質絶縁性塗布膜１２４を設けることによって、表面がより平滑になり、その上に設けるレジスト膜のエッジのパターンに粗さ（凹凸）が生じるのを防ぐことができる。すなわち、より微細なパターニングが可能となる。
次に、図７Ｄに示すように、無孔質絶縁性塗布膜１２４上にｇ線レジスト膜１５を４００〜２，０００ｎｍ厚で設ける。ｇ線レジスト膜１５を露光・現像して、溝となるべき部分の無孔質絶縁性塗布膜１２４表面を露出させる。
次に、図７Ｅに示すように、ｇ線レジスト膜１５をマスクとして無孔質絶縁性塗布膜１２４、多孔質絶縁性塗布膜１１４、および透明樹脂膜１１を選択的にエッチングして、リフトオフ層（無孔質絶縁性塗布膜１２４＋多孔質絶縁性塗布膜１１４）及び透明樹脂膜１１に、ガラス基板１０に達する溝１２ａを形成する。エッチングは、プラズマエッチング装置でドライエッチングによって行った。次いで図７Ｆに示すように、ｇ線レジスト膜１５をアッシング除去した。
溝１２ａを形成された図７Ｆのガラス基板１０は、図２に示されたマグネトロンスパッタリング装置に導かれる。ターゲット５１として銅ターゲットを備えたマグネトロンスパッタリング装置内で、図７Ｇに示すように、Ｃｕ膜１１２を、１１２−３に示すように溝１２ａ内のガラス基板表面に透明樹脂膜１１と同じ程度の厚さに、１１２−２に示すようにリフトオフ層（無孔質絶縁性塗布膜１２４＋多孔質絶縁性塗布膜１１４）の溝１２ａにおける側壁上、及び１１２−１に示すように無孔質絶縁性塗布膜１２４の表面全体に亘って、連続してスパッタにより形成する。スパッタにおけるＤＣ電圧、ＲＦ周波数等を適宜選択し、Ｃｕのマイグレーションを促進することで、溝１２ａ内のＣｕ膜１１２−３を中央部から端部にわたってほぼ均等な厚さに設けることができるが、リフトオフ層の側壁上にもＣｕ膜１１２−２が形成されてしまうことが避けられない。このため、図７Ｈに示すように、次の工程として、リフトオフ層側壁上のＣｕ膜１１２−２をエッチング除去する。すなわち、Ｃｕ膜１１２を成膜したガラス基板１０を、マグネトロンスパッタリング装置５０から取り出し、ウエットエッチングのための装置に搬入して、硫酸、過酸化水素、純水を体積比で１：１：３８含むエッチング液でリフトオフ層側壁上のＣｕ膜１１２−２をエッチング除去した。ここで、スパッタ金属がＡｌの場合は、燐酸、硝酸、酢酸、純水を含むエッチング液を用いる。
次いで、図７Ｉに示すように、２３℃のバッファードフッ酸に４分間浸漬して、リフトオフ層（無孔質絶縁性塗布膜１２４＋多孔質絶縁性塗布膜１１４）をエッチングし、これによって、その上のＣｕ膜１１２−１をリフトオフ除去する。この結果、図７Ｉに示すように、透明樹脂膜１１の溝１２ａ内にのみＣｕ膜１１２−３が残され、これがゲート電極（またはゲート配線）として用いられることになる。ここで、透明樹脂膜１１の表面と、Ｃｕ膜１１２−３の表面とは実質的に、同一平面を形成している。即ち、両者は実質的に同じ膜厚を有している。
次に、図７Ｊに示すように、絶縁性平坦化塗布膜１４１がスピンコートまたはスリットコーターにより塗布され、続いて、図７Ｋに示すように、窒化シリコン膜（ＳｉＮｘ）１４２がＣＶＤによって形成され、ゲート絶縁膜１４の形成を終了する。以後、ＴＦＴの製造工程が行なわれる。
以上説明したように、本発明によれば、リフトオフプロセスを用いるために、段差のないゲート電極を備えたＦｌａｔ−ＴＦＴを作成できる。したがって、本発明では、オフリーク電流の徹底的な低減を図ることができ、また、チャンネルの移動度が向上し、さらに、ゲート配線膜の厚さを大きくすることができるために配線幅を低減でき、配線寄生容量の低減によるドライバ負荷低減を図ることが出来る。
更に、本発明によれば、ＴＦＴの閾値電圧のバラツキを抑制できると共に、低消費電力のＴＦＴを得ることができる。また、本発明では、電流駆動能力の大きなＴＦＴを得ることも可能であり、表示装置の大画面高画質化を実現できる。
以上の説明の通り、本発明の薄膜電子装置とその製造方法は、有機ＥＬ素子や無機ＥＬ素子、液晶ディスプレイ等やその製造に適用できる。
Claims (16)
- 基板と、該基板上に形成された透明樹脂膜と、該透明樹脂膜に選択的に埋設された金属膜とを備えた電子装置の製造方法において、
前記透明樹脂膜上に絶縁物塗布膜を形成する工程と、
前記塗布膜と前記透明樹脂膜とに選択的に溝を形成する工程と、
スパッタによって前記溝内及び前記塗布膜上を含む全面に金属膜を形成する工程と、
前記塗布膜をエッチング除去することで、前記塗布膜上の金属膜をリフトオフして、前記溝に前記金属膜が埋設された構成を得る工程と、
を含み、
前記塗布膜は、Ｓｉ、Ｔｉ、Ａｌ、Ｚｒの酸化物を一種又は、二種以上含有する多孔質塗布膜を含むことを特徴とする電子装置の製造方法。 - 請求項１に記載の電子装置の製造方法において、前記塗布膜は、（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）によってあらわされる組成物を一種又は、二種以上含むことを特徴とする電子装置の製造方法。
- 基板と、該基板上に形成された透明樹脂膜と、該透明樹脂膜に選択的に埋設された金属膜とを備えた電子装置の製造方法において、
前記透明樹脂膜上に絶縁物塗布膜を形成する工程と、
前記塗布膜と前記透明樹脂膜とに選択的に溝を形成する工程と、
スパッタによって前記溝内及び前記塗布膜上を含む全面に金属膜を形成する工程と、
前記塗布膜をエッチング除去することで、前記塗布膜上の金属膜をリフトオフして、前記溝に前記金属膜が埋設された構成を得る工程と、
を含み、
前記透明樹脂膜上に前記絶縁物塗布膜を形成する工程は、多孔質塗布膜を形成する工程と該多孔質塗布膜上に無孔質塗布膜を形成する工程とを含むことを特徴とする電子装置の製造方法。 - 請求項１乃至３の内のいずれか一項に記載の電子装置の製造方法において、前記塗布膜と前記透明樹脂膜とに選択的に溝を形成する工程は、前記塗布膜上に感光性レジスト膜を設ける工程と、露光、現像によって前記感光性レジスト膜を選択的に除去して所定のパターンを形成する工程と、該所定パターンの感光性レジスト膜をマスクとして前記塗布膜を選択的にエッチング除去する工程とを含むことを特徴とする電子装置の製造方法。
- 請求項４に記載の電子装置の製造方法において、前記塗布膜と前記透明樹脂膜とに選択的に溝を形成する工程は、該所定パターンの感光性レジスト膜および選択的にエッチング除去された残余の塗布膜の少なくとも一方をマスクとして前記透明樹脂膜を選択的にエッチング除去する工程を更に含むことを特徴とする電子装置の製造方法。
- 請求項４に記載の電子装置の製造方法において、前記所定パターンの感光性レジスト膜をマスクとして前記塗布膜を選択的にエッチング除去する工程は、腐食性のガスを用いたドライエッチング工程を含むことを特徴とする電子装置の製造方法。
- 請求項６に記載の電子装置の製造方法において、前記塗布膜と前記透明樹脂膜とに選択的に溝を形成する工程は、前記所定パターンの感光性レジスト膜および選択的にエッチング除去された残余の塗布膜の少なくとも一方をマスクとし前記腐食性のガスを用いたドライエッチングで前記透明樹脂膜を選択的にエッチング除去する工程を更に含むことを特徴とする電子装置の製造方法。
- 請求項６又は７に記載の電子装置の製造方法において、前記腐食性のガスは、ＣｘＦｙガスを含むことを特徴とする電子装置の製造方法。
- 請求項８に記載の電子装置の製造方法において、前記腐食性のガスは、ＣＦ４ガスを含むことを特徴とする電子装置の製造方法。
- 請求項８に記載の電子装置の製造方法において、前記腐食性のガスは、Ｃ５Ｆ８ガスおよびＯ２ガスを含むことを特徴とする電子装置の製造方法。
- 請求項１乃至１０の内のいずれか一項に記載の電子装置の製造方法において、前記金属膜を形成する工程の後であって前記塗布膜をエッチング除去する前に、前記塗布膜の前記溝の側壁に付着した金属膜を除去する工程をさらに含むことを特徴とする電子装置の製造方法。
- 請求項１乃至１１の内のいずれか一項に記載の電子装置の製造方法において、前記塗布膜をエッチング除去することで、前記塗布膜上の金属膜をリフトオフして、前記溝に前記金属膜が埋設された構成を得る工程は、フッ酸を含むエッチング液を用いて前記塗布膜をエッチング除去する工程を含むことを特徴とする電子装置の製造方法。
- 請求項１乃至１２の内のいずれか一項に記載の電子装置の製造方法において、前記基板上に前記透明樹脂膜を１〜２μｍの厚さに形成する工程を含むことを特徴とする電子装置の製造方法。
- 請求項１乃至１３の内のいずれか一項に記載の電子装置の製造方法において、前記透明樹脂膜上に絶縁物塗布膜を形成する工程は、前記絶縁物塗布膜を３００〜２，０００ｎｍの厚さに形成する工程を含むことを特徴とする電子装置の製造方法。
- 基板と、該基板上に形成された透明樹脂膜と、該透明樹脂膜に選択的に埋設された金属膜とを備えた電子装置の製造方法において、
前記透明樹脂膜上に絶縁物塗布膜を形成する工程と、
前記塗布膜と前記透明樹脂膜とに選択的に溝を形成する工程と、
スパッタによって前記溝内及び前記塗布膜上を含む全面に金属膜を形成する工程と、
前記塗布膜をエッチング除去することで、前記塗布膜上の金属膜をリフトオフして、前記溝に前記金属膜が埋設された構成を得る工程と、
を含み、
前記透明樹脂膜上に絶縁物塗布膜を形成する工程は、多孔質塗布膜を７００〜１，６００ｎｍの厚さに形成する工程と該多孔質塗布膜上に無孔質塗布膜を１００〜３００ｎｍの厚さに形成する工程とを含むことを特徴とする電子装置の製造方法。 - 請求項１乃至１５の内のいずれか一項に記載の電子装置の製造方法において、前記選択的に埋設された金属膜上に絶縁層を介して半導体層を形成する工程を含むことを特徴とする電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009532165A JP5354383B2 (ja) | 2007-09-11 | 2008-09-05 | 電子装置の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007234974 | 2007-09-11 | ||
| JP2007234974 | 2007-09-11 | ||
| JP2009532165A JP5354383B2 (ja) | 2007-09-11 | 2008-09-05 | 電子装置の製造方法 |
| PCT/JP2008/066080 WO2009034926A1 (ja) | 2007-09-11 | 2008-09-05 | 電子装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009034926A1 JPWO2009034926A1 (ja) | 2010-12-24 |
| JP5354383B2 true JP5354383B2 (ja) | 2013-11-27 |
Family
ID=40451934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009532165A Expired - Fee Related JP5354383B2 (ja) | 2007-09-11 | 2008-09-05 | 電子装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20100203713A1 (ja) |
| JP (1) | JP5354383B2 (ja) |
| KR (1) | KR20100072191A (ja) |
| CN (1) | CN101802987B (ja) |
| TW (1) | TW200929377A (ja) |
| WO (1) | WO2009034926A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201037436A (en) * | 2009-04-10 | 2010-10-16 | Au Optronics Corp | Pixel unit and fabricating method thereof |
| US8669187B2 (en) * | 2009-05-08 | 2014-03-11 | 1366 Technologies, Inc. | Porous lift-off layer for selective removal of deposited films |
| KR101241642B1 (ko) | 2010-07-27 | 2013-03-11 | 순천향대학교 산학협력단 | 멀티-패스 압출공정을 이용한 인공골의 제조방법 |
| JP6278383B2 (ja) * | 2013-10-24 | 2018-02-14 | 国立研究開発法人産業技術総合研究所 | 高コントラスト位置合わせマークを備えたモールドの製造方法 |
| JP2016072334A (ja) * | 2014-09-29 | 2016-05-09 | 日本ゼオン株式会社 | 積層体の製造方法 |
| WO2019163786A1 (ja) * | 2018-02-23 | 2019-08-29 | 株式会社カネカ | 太陽電池の製造方法 |
| WO2019163646A1 (ja) * | 2018-02-23 | 2019-08-29 | 株式会社カネカ | 太陽電池の製造方法 |
| CN114843067B (zh) * | 2022-04-18 | 2023-06-23 | 电子科技大学 | 一种柔性电感及其制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51136538A (en) * | 1975-05-09 | 1976-11-26 | Ibm | Method of forming thin film having desired pattern on substrate |
| JPS5272571A (en) * | 1975-12-15 | 1977-06-17 | Fujitsu Ltd | Production of semiconductor device |
| JPH01297825A (ja) * | 1988-05-26 | 1989-11-30 | Casio Comput Co Ltd | 電極形成方法 |
| JPH05183059A (ja) * | 1992-01-07 | 1993-07-23 | Oki Electric Ind Co Ltd | 電極と配線との組み合わせ構造およびその形成方法 |
| JPH0621052A (ja) * | 1992-06-30 | 1994-01-28 | Sanyo Electric Co Ltd | 導電膜の製造方法 |
| JPH0778820A (ja) * | 1993-09-08 | 1995-03-20 | Fujitsu Ltd | 薄膜パターンの形成方法 |
| WO1997034447A1 (fr) * | 1996-03-12 | 1997-09-18 | Idemitsu Kosan Co., Ltd. | Element electroluminescent organique et affichage electroluminescent organique |
| JP2001230382A (ja) * | 1999-12-22 | 2001-08-24 | Texas Instr Inc <Ti> | 強誘電性コンデンサを形成するための水素を含まない接触エッチング |
| JP2002025979A (ja) * | 2000-07-03 | 2002-01-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| WO2004110117A1 (ja) * | 2003-06-04 | 2004-12-16 | Zeon Corporation | 基板及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55163860A (en) * | 1979-06-06 | 1980-12-20 | Toshiba Corp | Manufacture of semiconductor device |
| KR101124999B1 (ko) * | 2003-12-02 | 2012-03-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치와 그 제조 방법 |
-
2008
- 2008-09-05 US US12/733,595 patent/US20100203713A1/en not_active Abandoned
- 2008-09-05 KR KR1020107005795A patent/KR20100072191A/ko not_active Application Discontinuation
- 2008-09-05 CN CN200880106579.2A patent/CN101802987B/zh not_active Expired - Fee Related
- 2008-09-05 WO PCT/JP2008/066080 patent/WO2009034926A1/ja active Application Filing
- 2008-09-05 JP JP2009532165A patent/JP5354383B2/ja not_active Expired - Fee Related
- 2008-09-10 TW TW097134655A patent/TW200929377A/zh unknown
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51136538A (en) * | 1975-05-09 | 1976-11-26 | Ibm | Method of forming thin film having desired pattern on substrate |
| JPS5272571A (en) * | 1975-12-15 | 1977-06-17 | Fujitsu Ltd | Production of semiconductor device |
| JPH01297825A (ja) * | 1988-05-26 | 1989-11-30 | Casio Comput Co Ltd | 電極形成方法 |
| JPH05183059A (ja) * | 1992-01-07 | 1993-07-23 | Oki Electric Ind Co Ltd | 電極と配線との組み合わせ構造およびその形成方法 |
| JPH0621052A (ja) * | 1992-06-30 | 1994-01-28 | Sanyo Electric Co Ltd | 導電膜の製造方法 |
| JPH0778820A (ja) * | 1993-09-08 | 1995-03-20 | Fujitsu Ltd | 薄膜パターンの形成方法 |
| WO1997034447A1 (fr) * | 1996-03-12 | 1997-09-18 | Idemitsu Kosan Co., Ltd. | Element electroluminescent organique et affichage electroluminescent organique |
| JP2001230382A (ja) * | 1999-12-22 | 2001-08-24 | Texas Instr Inc <Ti> | 強誘電性コンデンサを形成するための水素を含まない接触エッチング |
| JP2002025979A (ja) * | 2000-07-03 | 2002-01-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| WO2004110117A1 (ja) * | 2003-06-04 | 2004-12-16 | Zeon Corporation | 基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100203713A1 (en) | 2010-08-12 |
| CN101802987A (zh) | 2010-08-11 |
| CN101802987B (zh) | 2012-03-21 |
| TW200929377A (en) | 2009-07-01 |
| KR20100072191A (ko) | 2010-06-30 |
| JPWO2009034926A1 (ja) | 2010-12-24 |
| WO2009034926A1 (ja) | 2009-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5354383B2 (ja) | 電子装置の製造方法 | |
| JP6089374B2 (ja) | 半導体装置の作製方法 | |
| JP4193019B2 (ja) | パワーアプリケーションのためのマイクロ磁気素子を備えるデバイス、およびデバイスの形成方法 | |
| KR100814901B1 (ko) | 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 | |
| WO2011013600A1 (ja) | 半導体装置、半導体装置の製造方法、及び表示装置 | |
| TW201041145A (en) | Electronic device, method of producing the same, and display device | |
| JP2014123670A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20090278134A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| TWI304655B (en) | Thin film transistor and method of manufacturing the same | |
| CN104332330A (zh) | 一种介质层为阳极氧化膜的薄膜电容器的制造方法 | |
| KR100925210B1 (ko) | 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법 | |
| KR101887299B1 (ko) | 산화물 박막트랜지스터 및 그 제조방법 | |
| JP5936568B2 (ja) | 酸化物半導体薄膜トランジスタ用基板およびその基板を用いた半導体装置 | |
| JP2007280998A (ja) | 薄膜コンデンサ | |
| JP2013038194A (ja) | 有機トランジスタ及びその製造方法 | |
| CN118112891A (zh) | 一种在绝缘衬底使用低电压实现电子束光刻窄线条的方法 | |
| JPH02140928A (ja) | 半導体装置の製造方法 | |
| KR100873069B1 (ko) | 크롬 식각용 에천트 및 이를 이용한 이중 금속 박막패터닝 방법 | |
| KR100693785B1 (ko) | 반도체 메모리 소자의 층간절연막 형성 방법 | |
| WO2002021613A1 (en) | Integrated circuit having organic semiconductor and anodized gate dielectric | |
| CN112864003A (zh) | 降低表面缺陷影响的刻蚀方法 | |
| JP2005049884A (ja) | 液晶表示装置及びｅｌ表示装置 | |
| JPH05188394A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JPH05267085A (ja) | 平面型磁気素子の製造方法 | |
| KR20010059734A (ko) | 반도체 소자의 절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130815 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |