JP5346238B2

JP5346238B2 - 電源装置

Info

Publication number: JP5346238B2
Application number: JP2009107072A
Authority: JP
Inventors: 尚樹大西; 寛之浅野; 哲也 ▲濱▼名; 正弘山中
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2009-04-24
Filing date: 2009-04-24
Publication date: 2013-11-20
Anticipated expiration: 2029-04-24
Also published as: JP2010259236A; US20100270932A1

Description

本発明は、電源装置に関するものである。

従来から、外部の電源から電力を供給されて直流電力を出力する直流電源部と、直流電源部が出力した直流電力を適宜変換して負荷に出力する電力変換部とを備える電源装置が提供されている（例えば特許文献１参照）。負荷は例えば放電灯であり、電力変換部は例えばインバータ回路である。

さらに、この種の電源装置において、直流電源部の異常状態の有無を判定する電源側異常判定部と、電力変換部と負荷との少なくとも一方の異常状態の有無を判定する負荷側異常判定部とを備えるものがある。電源側異常判定部によって判定される異常状態としては例えば直流電源部の出力電圧の低下状態があり、負荷側異常判定部によって判定される異常状態としては例えば電力変換部に負荷が正しく接続されていない無負荷状態がある。

電源側異常判定部による異常の判定は、例えば直流電源部への入力電力の一時的な低下によるものなど、短時間で解消されるものが多いため、電源側異常判定部により異常が判定されたときの動作としては、すぐ電力変換部の出力を停止させるのではなく、いったん電力変換部の出力電力を減少させるような動作とすることが望ましい。

特開２００５−１９１７２号公報

しかしながら、電力変換部が直流電源部の後段に設けられているので、電源側異常判定部によって異常状態が判定されるときには負荷側異常判定部でも異常状態が誤判定されることが多い。そして、負荷側異常判定部で異常状態が判定されたときに直流電源部や電力変換部が動作を停止するように構成されていると、上記のような誤判定で停止されることで、電力変換部の出力電力を減少させるような動作が実質的に行われなくなってしまう可能性がある。

本発明は、上記事由に鑑みて為されたものであり、その目的は、異常状態の誤判定による停止が抑えられる電源装置を提供することにある。

請求項１の発明は、外部の電源から電力を供給されて直流電力を出力する直流電源部と、直流電源部が出力した直流電力を適宜変換して負荷に出力する電力変換部と、直流電源部の異常状態の有無を判定する電源側異常判定部と、電力変換部と負荷との少なくとも一方の異常状態の有無を判定する負荷側異常判定部と、電源側異常判定部による判定と負荷側異常判定部による判定とに応じて少なくとも電力変換部を制御する制御部とを備え、制御部は、始動時、定常動作を開始する前に、電力変換部から負荷への出力電力を定常動作中よりも少なくする始動動作を行うものであって、制御部は、電源側異常判定部によって異常状態が判定されたときには、再度の始動動作を所定時間にわたって行い、再度の始動動作の終了時になお電源側異常判定部によって異常状態が判定されていれば、少なくとも電力変換部の出力を停止させ、負荷側異常判定部によって異常状態が判定されたときには、電源側異常判定部によって異常状態が判定されていない場合に限り、少なくとも電力変換部の出力を停止させることを特徴とする。

この発明によれば、負荷側異常判定部による異常状態の判定に基いて電力変換部を停止させる動作よりも、電源側異常判定部による異常状態の判定に基いて再度の始動動作を開始する動作が優先されることになるから、直流電源部の異常に伴って負荷側異常判定部で異常状態が誤判定されることによる電力変換部の停止が行われにくくなる。また、再度の始動動作中に解消されない異常状態によって電力が無駄に消費されることを避けることができる。

請求項２の発明は、外部の電源から電力を供給されて直流電力を出力する直流電源部と、直流電源部が出力した直流電力を適宜変換して負荷に出力する電力変換部と、直流電源部の異常状態の有無を判定する電源側異常判定部と、電力変換部と負荷との少なくとも一方の異常状態の有無を判定する負荷側異常判定部と、電源側異常判定部による判定と負荷側異常判定部による判定とに応じて少なくとも電力変換部を制御する制御部とを備え、制御部は、始動時、定常動作を開始する前に、電力変換部から負荷への出力電力を定常動作中よりも少なくする始動動作を行うものであって、制御部は、電源側異常判定部によって異常状態が判定されたときには、再度の始動動作を所定時間にわたって行い、負荷側異常判定部によって異常状態が判定されたときには、電源側異常判定部によって異常状態が判定されていない場合に限り、少なくとも電力変換部の出力を停止させ、制御部は、再度の始動動作が行われた回数を計数し、再度の始動動作が開始された回数が所定の上限回数に達した後、電源側異常判定部によって異常状態が判定されたときには、再度の始動動作を開始することなく、少なくとも電力変換部の出力を停止させることを特徴とする。

この発明によれば、負荷側異常判定部による異常状態の判定に基いて電力変換部を停止させる動作よりも、電源側異常判定部による異常状態の判定に基いて再度の始動動作を開始する動作が優先されることになるから、直流電源部の異常に伴って負荷側異常判定部で異常状態が誤判定されることによる電力変換部の停止が行われにくくなる。

請求項３の発明は、請求項１の発明において、制御部は、再度の始動動作が行われた回数を計数し、再度の始動動作が開始された回数が所定の上限回数に達した後、電源側異常判定部によって異常状態が判定されたときには、再度の始動動作を開始することなく、少なくとも電力変換部の出力を停止させることを特徴とする。

請求項１乃至請求項２の発明によれば、負荷側異常判定部による異常状態の判定に基いて電力変換部を停止させる動作よりも、電源側異常判定部による異常状態の判定に基いて再度の始動動作を開始する動作が優先されることになるから、直流電源部の異常に伴って負荷側異常判定部で異常状態が誤判定されることによる電力変換部の停止が行われにくくなる。

請求項１の発明によれば、制御部は、電源側異常判定部によって異常状態が判定された後、再度の始動動作の終了時になお電源側異常判定部によって異常状態が判定されていれば、少なくとも電力変換部の出力を停止させるので、再度の始動動作中に解消されない異常状態によって電力が無駄に消費されることを避けることができる。

本発明の実施形態１を示す回路ブロック図である。同上の起動部及び制御電源部を示す回路ブロック図である。同上の動作の一例を示す説明図であり、（ａ）は直流電源部の出力電圧の時間変化を示し、（ｂ）はそれぞれ駆動電圧が分圧された各検出電圧及び駆動電圧の時間変化を示し、（ｃ）は起動部の第１スイッチング素子のゲート電圧の時間変化を示し、（ｄ）は制御電圧の時間変化を示し、（ｅ）は停止実行部の出力電圧の時間変化を示し、（ｆ）はドライブ部から電力変換部の一方のスイッチング素子に出力される駆動信号の電圧値の時間変化を示す。同上の発振部とドライブ部と停止実行部とを示す回路ブロック図である。同上の発振部の動作を示す説明図であり、（ａ）は発振部の発振用コンデンサの両端電圧の時間変化を示し、（ｂ）は発振部のコンパレータの出力電圧の時間変化を示し、（ｃ）は第１矩形信号の電圧値の時間変化を示し、（ｄ）は第１駆動信号の電圧値の時間変化を示す。同上の動作の一例を示す説明図であり、（ａ）は制御電圧の時間変化を示し、（ｂ）は停止実行部への入力電圧の時間変化を示し、（ｃ）は停止実行部の出力電圧の時間変化を示し、（ｄ）はシーケンス制御部の出力電圧の時間変化を示し、（ｅ）は制御用コンデンサの両端電圧の時間変化を示し、（ｆ）は動作周波数の時間変化を示し、（ｇ）はクロック周波数の時間変化を示す。同上の要部を示す回路ブロック図である。同上の直流電圧低下検出部を示す回路図である。同上において直流電圧低下状態の継続時間が再始動時間に達しなかった場合の動作を示す説明図であり、（ａ）は直流電源検出部の出力電圧の時間変化を示し、（ｂ）は直流電圧低下判定部のコンパレータの出力電圧の時間変化を示し、（ｃ）は直流電圧低下判定部の出力電圧の時間変化を示し、（ｄ）はシーケンス制御部の出力電圧の時間変化を示し、（ｅ）は動作周波数の時間変化を示し、（ｆ）は駆動用集積回路への停止制御部の出力電圧の時間変化を示す。同上において直流電圧低下状態の継続時間が再始動時間に達した場合の動作を示す説明図であり、（ａ）は直流電源検出部の出力電圧の時間変化を示し、（ｂ）は直流電圧低下判定部のコンパレータの出力電圧の時間変化を示し、（ｃ）は直流電圧低下判定部の出力電圧の時間変化を示し、（ｄ）はシーケンス制御部の出力電圧の時間変化を示し、（ｅ）は動作周波数の時間変化を示し、（ｆ）は駆動用集積回路への停止制御部の出力電圧の時間変化を示す。同上の変更例の要部を示す回路ブロック図である。図１１の変更例のゼロ電流検出部の動作を示す説明図であり、（ａ）は電源ドライブ部の出力電圧の時間変化を示し、（ｂ）はゼロ電流検出部への入力電圧の時間変化を示し、（ｃ）はゼロ電流検出部の入力コンパレータの出力電圧の時間変化を示し、（ｄ）はゼロ電流検出部の保留用コンデンサの両端電圧の時間変化を示し、（ｅ）はワンショット回路の出力電圧の時間変化を示し、（ｆ）はゼロ電流検出部の出力コンパレータの出力電圧の時間変化を示し、（ｇ）はゼロ電流検出部の出力電圧の時間変化を示す。本発明の実施形態２を示すブロック図である。同上の電源検出部及び停止実行部を示す回路ブロック図である。同上の動作の一例を示す説明図であり、（ａ）は停止制御部の出力の時間変化を示し、（ｂ）は電源検出部の出力電圧の時間変化を示し、（ｃ）は停止実行部において電源検出部に接続された入力コンパレータの出力の時間変化を示し、（ｄ）は停止実行部の論理和回路の出力の時間変化を示し、（ｅ）は遅延用コンデンサの両端電圧の時間変化を示し、（ｆ）は報知電圧の時間変化を示す。同上の動作の一例を示す説明図であり、（ａ）は制御電圧の時間変化を示し、（ｂ）は停止制御部の出力電圧の時間変化を示し、（ｃ）は停止実行部の出力電圧の時間変化を示し、（ｄ）はシーケンス制御部の出力電圧の時間変化を示し、（ｅ）は制御用コンデンサの両端電圧の時間変化を示し、（ｆ）は動作周波数の時間変化を示す。本発明の実施形態３を示す回路ブロック図である。同上の要部を示す回路ブロック図である。同上の変更例の要部を示す回路ブロック図である。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

本実施形態は、図１に示すように、一対のフィラメント（図示せず）を有する一般的な熱陰極型の放電灯Ｌａに交流電力を供給して点灯させるものであって、周知のダイオードブリッジからなり外部の交流電源ＡＣから入力された交流電力を全波整流する整流部ＤＢと、整流部ＤＢの出力が入力されて直流電力を出力する直流電源部１と、直流電源部１が出力した直流電力を交流電力に変換して放電灯Ｌａに供給する電力変換部２とを備える。

直流電源部１は周知のいわゆる昇圧チョッパ回路（ブーストコンバータ）である。具体的には、整流部ＤＢの直流出力端間（すなわち整流部ＤＢの高電圧側の直流出力端とグランドとの間）に接続されたインダクタＬ１とダイオードＤ１と出力コンデンサＣ１との直列回路と、一端がインダクタＬ１とダイオードＤ１との接続点に接続され他端がグランドに接続されたスイッチング素子Ｑ１と抵抗Ｒ５との直列回路とを備え、出力コンデンサＣ１の両端電圧を出力電圧としており、周期的にオンオフされるスイッチング素子Ｑ１のオンデューティによって出力電圧が制御される。整流部ＤＢの低電圧側の直流出力端と直流電源部１の低電圧側の出力端とはそれぞれグランドに接続されている。

また、電力変換部２は、直流電源部１の出力端間に接続された２個のスイッチング素子Ｑ２，Ｑ３の直列回路と、スイッチング素子Ｑ２，Ｑ３の接続点に接続され他端が放電灯Ｌａを介してグランドに接続されたコンデンサＣ２とインダクタＬ２との直列回路と、放電灯Ｌａに並列に（すなわち放電灯Ｌａのフィラメント間に）接続されたコンデンサＣ３とを備える、周知のいわゆるハーフブリッジ形のインバータ回路である。すなわち、スイッチング素子Ｑ２，Ｑ３が交互にオンオフされることで放電灯Ｌａに交流電力が出力される。また、上記のコンデンサＣ２とインダクタＬ２とコンデンサＣ３とは放電灯Ｌａとともに共振回路を構成しており、この共振回路の共振周波数とスイッチング素子Ｑ２，Ｑ３のオンオフの周波数との関係により、放電灯Ｌａに出力される電力は増減する。

さらに、本実施形態は、放電灯Ｌａの始動時に放電灯Ｌａの各フィラメントをそれぞれ予熱するための予熱部２０を備える。予熱部２０は、一端がコンデンサＣ６を介して電力変換部２のスイッチング素子Ｑ２，Ｑ３の接続点に接続されるとともに他端がグランドに接続された一次巻線と、それぞれコンデンサＣ４，Ｃ５との直列回路が放電灯Ｌａの一方ずつのフィラメントの両端間に接続された２本の二次巻線とを有するトランスＴｒ１を備える。

さらに、本実施形態は、電力変換部２の各スイッチング素子Ｑ２，Ｑ３に対しそれぞれ抵抗Ｒ１，Ｒ２を介して接続され電力変換部２の各スイッチング素子Ｑ２，Ｑ３をオンオフ駆動することによって電力変換部２から放電灯Ｌａに交流電力を供給させるドライブ部３１と、ドライブ部３１の動作の周波数を制御することによって電力変換部２から放電灯Ｌａに出力される交流電力の周波数を制御するシーケンス制御部４１とを備える。

ドライブ部３１は高耐圧集積回路（ＨＶＩＣ）からなる駆動用集積回路３に設けられ、シーケンス制御部４１はマイクロコントローラ（マイコン）と呼ばれる集積回路からなる制御用集積回路４に設けられている。制御用集積回路４としては入出力の電圧値が２段階のみであってＡ／Ｄ変換器やＤ／Ａ変換器を含まないものを用いれば、制御用集積回路４での消費電力が比較的に抑えられる。

また、本実施形態は、ドライブ部３１の動作開始後に電力変換部２から電力を供給され駆動用集積回路３の電源となる直流電力を出力する駆動電源部５を備える。駆動電源部５は、出力側コンデンサ（図示せず）と、電力変換部２のスイッチング素子Ｑ２，Ｑ３の接続点に接続されて出力側コンデンサを充電する充電回路（図示せず）とを有し、出力側コンデンサの両端電圧を出力電圧としている。ドライブ部３１の動作開始から十分な時間が経過し出力側コンデンサの両端電圧が安定した状態では、出力側コンデンサの両端電圧すなわち駆動電源部５の出力電圧は例えば１０Ｖとなる。

さらに、駆動用集積回路３には、ドライブ部３１の動作開始前に直流電源部１から電力を供給されて駆動電源部５の電源となる直流電力を出力する起動部３２と、駆動電源部５とから電力を供給され、駆動電源部５の出力電圧が所定の基準電圧以上である期間に、制御用集積回路４の電源となる例えば５Ｖの直流電力を生成して制御用集積回路４に供給する制御電源部３３とがそれぞれ設けられている。

詳しく説明すると、図２に示すように、起動部３２は、直流電源部１の高電圧側の出力端に一端が接続され他端が第１スイッチング素子Ｑ１０１を介して駆動電源部５の出力端に接続されたインピーダンス素子Ｚ１を有する。つまり、起動部３２の第１スイッチング素子Ｑ１０１がオンされている期間には、直流電源部１の出力電圧Ｖｄｃがインピーダンス素子Ｚ１と第１スイッチング素子Ｑ１０１とを介して駆動電源部５に出力され、これによって駆動電源部５の出力コンデンサが充電される。上記の第１スイッチング素子Ｑ１０１はｎ型チャネルの高耐圧電界効果トランジスタからなり、第１スイッチング素子Ｑ１０１のゲートは、抵抗Ｒ１０１を介して直流電源部１とインピーダンス素子Ｚ１との接続点に接続されるとともに、ダイオードＤ１０１とツェナーダイオードＺＤ２との直列回路とｎ型チャネルの電界効果トランジスタからなる第２スイッチング素子Ｑ１０２との並列回路を介してグランドに接続されている。また、起動部３２は、それぞれ駆動電源部５の出力電圧（以下、「駆動電圧」と呼ぶ。）Ｖｃｃ２を分圧する４個の分圧抵抗を有し、これらの分圧抵抗の接続点からはそれぞれ電圧（分圧比）が異なる３通りの検出電圧Ｖａ，Ｖｂ，Ｖｃが出力される。さらに、起動部３２は、反転入力端子に所定の第１参照電圧Ｖｒ１が入力されるとともに出力端子が論理和回路ＯＲ１を介して第２スイッチング素子Ｑ１０２のゲートに接続されたコンパレータＣＰ１を備える。コンパレータＣＰ１の非反転入力端子にはトランスファーゲート回路を用いて構成されたマルチプレクサＴＧ１を介して検出電圧Ｖｂ，Ｖｃが入力されている。上記のマルチプレクサＴＧ１はコンパレータＣＰ１の出力端子に接続されており、コンパレータＣＰ１の出力がＨレベルである期間には２番目に低い検出電圧（以下、「第２検出電圧」と呼ぶ。）ＶｂをコンパレータＣＰ１の非反転入力端子に入力し、コンパレータＣＰ１の出力がＬレベルである期間には最も低い検出電圧（以下、「第３検出電圧」と呼ぶ。）ＶｃをコンパレータＣＰ１の非反転入力端子に入力するように構成されている。

図３を用いて起動部３２の動作を説明する。電源がオンされた直後には、コンパレータＣＰ１の出力がＬレベルであることにより、コンパレータＣＰ１の非反転入力端子には第３検出電圧Ｖｃが入力されるとともに、第２スイッチング素子Ｑ１０２がオフされることでツェナーダイオードＺＤ２のツェナー電圧により第１スイッチング素子Ｑ１０１がオンされる。第１スイッチング素子Ｑ１０１がオンされている期間には、駆動電源部５の出力側コンデンサは直流電源部１の出力電力を起動部３２のインピーダンス素子Ｚ１と第１スイッチング素子Ｑ１０１とを介して供給されることで充電され、これにより駆動電圧Ｖｃｃ２が徐々に上昇する。やがて第３検出電圧Ｖｃが第１参照電圧Ｖｒ１に達すると、コンパレータＣＰ１の出力がＨレベルとなる。すると、非反転入力端子への入力電圧が第３検出電圧Ｖｃよりも高い第２検出電圧Ｖｂに変化するとともに、第２スイッチング素子Ｑ１０２がオンされて第１スイッチング素子Ｑ１０１がオフされることで起動部３２から駆動電源部５への電力の供給が停止される。この時点では未だドライブ部３１が動作を開始しておらず、電力変換部２からは駆動電源部５に電力が供給されないから、出力コンデンサの放電により駆動電圧Ｖｃｃ２は低下し始める。やがて第２検出電圧Ｖｂが第１参照電圧Ｖｒ１に達すると、再びコンパレータＣＰ１の出力がＬレベルとなって駆動電源部５の出力電圧が上昇を開始し、次に第３検出電圧Ｖｃが第１参照電圧Ｖｒ１に達すると再びコンパレータＣＰ１の出力がＨレベルとなる。以後、直流電源部１から図３（ａ）に示すような直流電力が供給され、且つ、図３（ｅ）に示す停止実行部３４（後述）から論理和回路ＯＲ１への入力がＬレベルであってドライブ部３１が停止している期間には、上記動作の繰り返しにより、第１スイッチング素子Ｑ１０１のゲート電圧は図３（ｃ）に示すように変動し、駆動電圧Ｖｃｃ２は、図３（ｂ）に示すように、第３検出電圧Ｖｃが第１参照電圧Ｖｒ１となるような上限電圧と、第２検出電圧Ｖｂが第１参照電圧Ｖｒ１となるような下限電圧との間で上下を繰り返す。

ここで、駆動用集積回路３には、ドライブ部３１と起動部３２とをそれぞれ制御する停止実行部３４が設けられている。停止実行部３４の出力は論理和回路ＯＲ１に入力されており、停止実行部３４の出力がＬレベルである期間にはドライブ部３１が停止されるとともに起動部３２から駆動電源部５への電力供給がオンされるが、停止実行部３４の出力がＨレベルである期間にはコンパレータＣＰ１の出力に関わらず第２スイッチング素子Ｑ１０２がオンされ第１スイッチング素子Ｑ１０１がオフされることで起動部３２から駆動電源部５への電力供給がオフされる。ただし、停止実行部３４の出力がＨレベルである期間にはドライブ部３１が動作（つまり図３（ｆ）に示すようなスイッチング素子Ｑ２，Ｑ３の駆動用の出力を生成）することにより電力変換部２から駆動電源部５への電力供給がなされる。

また、駆動用集積回路３には、駆動電源部５から電力を供給され、駆動電源部５の出力電圧が所定の基準電圧以上である期間に、制御用集積回路４の電源となる所定電圧（以下、「制御電圧」と呼ぶ。）Ｖｃｃ１の直流電力を生成して制御用集積回路４に供給する制御電源部３３が設けられている。詳しく説明すると、制御電源部３３は、起動部３２の分圧抵抗が出力する検出電圧のうち最も高い検出電圧（以下、「第１検出電圧」と呼ぶ。）Ｖａが非反転入力端子に入力されるとともに反転入力端子に第１参照電圧Ｖｒ１が入力されたコンパレータＣＰ２と、駆動電源部５の出力端とグランドとの間に接続された定電流回路Ｉｒ１とツェナーダイオードＺＤ３との直列回路と、定電流回路Ｉｒ１とツェナーダイオードＺＤ３との接続点にベースが接続されるとともにコレクタが駆動電源部５の出力端に接続されエミッタが制御電源部３３の出力端として制御用集積回路４に接続されたｎｐｎ型のトランジスタＱ１０３と、ツェナーダイオードＺＤ３に並列に接続されたｎ型チャネルの電界効果トランジスタからなりゲートがコンパレータＣＰ２の出力端子に接続されたスイッチング素子Ｑ１０４とを備える。つまり、図３（ｄ）に示すように第１検出電圧Ｖａが第１参照電圧Ｖｒ１を上回っている期間のみ制御用集積回路４へ制御電圧Ｖｃｃ１が出力され、第１検出電圧Ｖａが第１参照電圧Ｖｒ１を下回っている期間には制御電圧Ｖｃｃ１は出力されない（すなわち制御電源部３３の出力電圧がほぼ０となる）ように構成されているのであり、第１検出電圧Ｖａが第１参照電圧Ｖｒ１となるときの駆動電圧が上記の基準電圧である。ここで、駆動用集積回路３から制御用集積回路４に制御電圧Ｖｃｃ１を出力する電路はノイズ除去用のコンデンサＣ５１を介してグランドに接続されている。

また、駆動用集積回路３には、シーケンス制御部４１の出力に応じた周波数の矩形波を出力する発振部３５が設けられており、ドライブ部３１は発振部３５の出力の周波数で電力変換部２のスイッチング素子Ｑ２，Ｑ３をオンオフ駆動する。さらに、駆動用集積回路３には、停止実行部３４により制御され、ドライブ部３１の動作中には所定の報知電圧Ｖｃｃ３を出力する一方、ドライブ部３１の動作中には出力を停止する駆動電源部３０が設けられている。駆動電源部３０は例えば制御電源部３３と同様の回路構成とすることができる。報知電圧Ｖｃｃ３は、ドライブ部３１の動作状態を制御用集積回路４に報知するために制御用報知回路４へも出力される。また、発振部３５は上記の報知電圧Ｖｃｃ３を電源としている。つまり、停止実行部３４は、報知電源部３０から発振部３５への電力の供給を停止させることで発振部３５及びドライブ部３１をそれぞれ停止させる。

発振部３５は、図４に示すように、非反転入力端子が抵抗Ｒ１０３を介してシーケンス制御部４１に接続されるとともに抵抗Ｒ１０４と制御用コンデンサＣ１０３との並列回路を介してグランドに接続され、出力端子が反転入力端子に接続されるとともに２個の抵抗Ｒ１０６，Ｒ１０２を介してグランドに接続され反転入力端子が出力端子に接続されたオペアンプからなるボルテージフォロワＯＰ１と、非反転入力端子に所定の第２参照電圧Ｖｒ２が入力され反転入力端子が抵抗Ｒ１０６を介してボルテージフォロワＯＰ１の出力端子に接続された制御用オペアンプＯＰ２とを備える。このオペアンプ１０２の出力端子は、各入力端にそれぞれ報知電圧Ｖｃｃ３が入力された充電用カレントミラー回路ＣＭ１の一方の出力端と抵抗Ｒ１０２との間に接続された充電用スイッチング素子Ｑｃのゲートに接続されており、上記の充電用カレントミラー回路ＣＭ１の他方の出力端は発振用コンデンサＣ１０２を介してグランドに接続されている。また、発振部３５は、ゲートが充電用カレントミラー回路ＣＭ１の上記一方の出力端に接続されたｐ型チャネルの電界効果トランジスタからなる第１放電用スイッチング素子Ｑｄを介して一方の入力端に報知電圧Ｖｃｃ３が入力されるとともに他方の入力端に発振用コンデンサＣ１０２が接続され各出力端がそれぞれグランドに接続された放電用カレントミラー回路ＣＭ２を備える。さらに、発振部３５は、反転入力端子が発振用コンデンサＣ１０２に接続されるとともに所定の第３参照電圧Ｖｒ３と第３参照電圧Ｖｒ３よりも低い所定の第４参照電圧Ｖｒ４との一方がトランスファーゲート回路を用いて構成されたマルチプレクサＴＧ２を介して非反転入力端子に入力されるコンパレータＣＰ３を備える。上記のマルチプレクサＴＧ２にはコンパレータＣＰ３の出力端子が接続されており、コンパレータＣＰ３の出力がＨレベルである期間には第３参照電圧Ｖｒ３がコンパレータＣＰ３の非反転入力端子に入力され、コンパレータＣＰ３の出力がＬレベルである期間には第４参照電圧Ｖｒ４がコンパレータＣＰ３の非反転入力端子に入力されるように構成されている。また、放電用カレントミラー回路ＣＭ２には、ｎ型チャネルの電界効果トランジスタからなりゲートがコンパレータＣＰ３の出力端子に接続された第２放電用スイッチング素子Ｑ１０５が並列に接続されている。

発振部３５の動作を説明する。発振用コンデンサＣ１０２が十分に充電されていない状態では、コンパレータＣＰ３の出力がＨレベルとなることにより、コンパレータＣＰ３の非反転入力端子には第３参照電圧Ｖｒ３が入力され、スイッチング素子Ｑ１０５はオンされる。この間、放電用カレントミラー回路ＣＭ２に並列に接続された第２放電用スイッチング素子Ｑ１０５のオンにより、放電用カレントミラー回路ＣＭ２を介した発振用コンデンサＣ１０２の放電は抑えられ、充電用カレントミラー回路ＣＭ１を介した充電により発振用コンデンサＣ１０２の両端電圧は徐々に上昇する。やがて発振用コンデンサＣ１０２の両端電圧が第３参照電圧Ｖｒ３に達すると、コンパレータＣＰ３の出力がＬレベルとなり、コンパレータＣＰ３の非反転入力端子への入力電圧が第４参照電圧Ｖｒ４になるとともに、第２放電用スイッチング素子Ｑ１０５がオフされる。すると、充電用カレントミラー回路ＣＭ１を介した充電電流よりも放電用カレントミラー回路ＣＭ２を介した放電電流が多くなることにより、発振用コンデンサＣ１０２の両端電圧は徐々に低下する。そして発振用コンデンサＣ１０２の両端電圧が第４参照電圧Ｖｒ４に達すると再びコンパレータＣＰ３の出力がＨレベルとなり、以下同様の動作を繰り返す。これにより、発振用コンデンサＣ１０２の両端電圧すなわちコンパレータＣＰ３の反転入力端子への入力電圧は図５（ａ）に示すように第３参照電圧Ｖｒ３と第４参照電圧Ｖｒ４との間で上下を繰り返し、コンパレータＣＰ３の出力は図５（ｂ）に示すような矩形波となる。さらに、発振部３５は、コンパレータＣＰ３の出力を整形してドライブ部３１に出力する出力整形回路３５ａを有する。出力整形回路３５ａは、図５（ｃ）に示すようにコンパレータＣＰ３の出力を例えば２分周することで第１矩形信号を生成する第１矩形信号生成部（図示せず）と、第１矩形信号の出力が反転された第２矩形信号を生成する第２矩形信号生成部（図示せず）と、第１矩形信号のオン（ＬレベルからＨレベルへの反転）のタイミングを所定のデッドタイムｔｄだけ遅らせることで図５（ｄ）に示すような第１駆動信号を生成し第２矩形信号のオンのタイミングを上記と同様に遅らせることで第２駆動信号を生成して第１駆動信号と第２駆動信号とをそれぞれドライブ部３１に出力するデッドタイム生成部（図示せず）とを有する。ドライブ部３１は、電力変換部２の一方のスイッチング素子Ｑ２を第１駆動信号のオン期間（Ｈレベルの期間）にオンさせ第１駆動信号のオフ期間（Ｌレベルの期間）にオフさせる第１ドライブ部３１ａと、電力変換部２の他方のスイッチング素子Ｑ３を第２駆動信号のオン期間にオンさせ第２駆動信号のオフ期間にオフさせる第２ドライブ部３１ｂとを有する。すなわち、上記のデッドタイム生成部により、電力変換部２の２個のスイッチング素子Ｑ２，Ｑ３が同時にオンされることが防止されている。上記構成では発振用コンデンサＣ１０２には特に高い容量値が要求されないので、発振用コンデンサＣ１０２は制御用集積回路４に構成することができる。

ここで、発振用コンデンサＣ１０２の充電電流及び放電電流は、それぞれ、制御用オペアンプＯＰ２の反転入力端子への入力電圧が高いほど、つまり制御用コンデンサＣ１０３の両端電圧が高いほど少なくなる。すなわち、上記の第１駆動信号及び第２駆動信号の周波数、つまりドライブ部３１の動作の周波数であって放電灯Ｌａに出力される交流電力の周波数（以下、「動作周波数」と呼ぶ。）は、制御用コンデンサＣ１０３の両端電圧が高いほど低くなる。

制御用集積回路４のシーケンス制御部４１は、図６（ａ）に示す制御電圧Ｖｃｃ１の供給が開始されてからの時間に応じて、図６（ｅ）に示す制御用コンデンサＣ１０３の両端電圧を変化させることにより、放電灯Ｌａの各フィラメントをそれぞれ予熱する予熱動作ｔ１〜ｔ２の後、放電灯Ｌａの点灯を開始させる始動動作ｔ２〜ｔ３を行い、その後に、放電灯Ｌａの点灯を維持させる定常動作ｔ３〜ｔ４に移行する。例えば、シーケンス制御部４１は、抵抗Ｒ１０３を介して制御用コンデンサＣ１０３に対し図６（ｄ）に示すようなＰＷＭ信号を出力するものであり、このＰＷＭ信号のオンデューティによって制御用コンデンサＣ１０３の両端電圧を変化させる。具体的には、予熱動作ｔ１〜ｔ２中には上記のＰＷＭ信号を停止させ（言い換えると上記のオンデューティを０にし）、定常動作ｔ３〜ｔ４では始動動作ｔ２〜ｔ３よりも上記のオンデューティを高くすることで、段階的に制御用コンデンサＣ１０３の両端電圧を上昇させ、すなわち図６（ｆ）に示すように動作周波数ｆ１〜ｆ３を段階的に低下させる。つまり、動作周波数は、予熱動作ｔ１〜ｔ２中は最も高い動作周波数ｆ１とされ、始動動作ｔ２〜ｔ３中は予熱動作ｔ１〜ｔ２中よりも低い動作周波数ｆ２とされ、定常動作ｔ３〜ｔ４中は始動動作ｔ２〜ｔ３中よりもさらに低い動作周波数ｆ３とされる。なお、シーケンス制御部４１の出力はＰＷＭ信号に限られず、制御用コンデンサＣ１０３の両端電圧を変化させるものであればよい。電力変換部２のローサイドのスイッチング素子Ｑ３の両端間に接続されて放電灯Ｌａを含む共振回路の共振周波数に比べて動作周波数ｆ１〜ｆ３は高くされており、つまり動作周波数ｆ１〜ｆ３が低いほど電力変換部２から放電灯Ｌａに出力される電力は増加する。すなわち、上記のような動作周波数ｆ１〜ｆ３の段階的な低下により、放電灯Ｌａへの出力電力は段階的に増加する。また、始動動作ｔ２〜ｔ３を開始するタイミングｔ２と定常動作ｔ３〜ｔ４を開始するタイミングｔ３とはそれぞれ例えば計時により決定され、予熱動作ｔ１〜ｔ２の継続時間と始動動作ｔ２〜ｔ３の継続時間とはそれぞれほぼ一定とされる。

また、停止実行部３４は、制御用集積回路４への制御電圧Ｖｃｃ１の出力が開始されてから所定の停止時間Ｔ１はドライブ部３１の動作を開始させない。従って、予熱動作ｔ１〜ｔ２が開始されるタイミングは、制御用集積回路４への制御電圧Ｖｃｃ１の出力が開始されてから所定の停止時間Ｔ１の経過後となっている。停止時間Ｔ１は制御用コンデンサＣ１０３の十分な放電が可能な程度に長くされており、従って、定常動作ｔ３〜ｔ４が停止された後にすぐ再度の始動が行われる場合であっても、次の予熱動作ｔ１〜ｔ２が開始される前の停止時間Ｔ１中に十分に制御用コンデンサＣ１０３の放電がなされるから、予熱動作ｔ１〜ｔ２の開始時ｔ１に電力変換部２から放電灯Ｌａへの出力電力が過剰となってしまうことがない。

ここで、制御用集積回路４には、停止実行部３４に接続された停止制御部４２が設けられている。制御用集積回路４の停止制御部４２から駆動用集積回路３の停止実行部３４への電路は、抵抗Ｒ５１を介して制御電圧Ｖｃｃ１の電路に接続されている。停止制御部４２は、通常は上記電路の電位をグランドと等しいＬレベルとし、ドライブ部３１を停止させる際には上記電路の電位を制御電圧Ｖｃｃ１と等しいＨレベルとすることでドライブ部３１の停止を指示する。つまり、ドライブ部３１の停止が指示されている期間には上記の抵抗Ｒ５１では電流が流れず電力が消費されないのであり、上記の抵抗Ｒ５１に常に電流が流れる構成とする場合に比べて消費電力が低減されている。そして、停止実行部３４は停止制御部４２の出力がＨレベルである期間にはドライブ部３１を動作させない。図６の例では制御電圧Ｖｃｃ１の出力が開始されてから定常動作ｔ３〜ｔ４の終了時ｔ４までは停止実行部３４への入力（すなわち停止制御部４２の出力）がＬレベルに維持されていることにより、制御電圧Ｖｃｃ１の出力が開始されてから停止時間Ｔ１の経過後に予熱動作ｔ１〜ｔ２が開始されているが、制御電圧Ｖｃｃ１の出力が開始された後に停止実行部３４への入力がＨレベルとなっていてその後Ｌレベルに変化した場合には、停止実行部３４への入力がＬレベルとなってから停止時間Ｔ１の経過後に予熱動作ｔ１〜ｔ２が開始される。つまり、厳密には制御電源部３３から制御電圧Ｖｃｃ１が出力されていて且つ停止実行部３４への入力がＬレベルであるという状態が停止時間Ｔ１だけ継続された時点で予熱動作ｔ１〜ｔ２が開始されるのであり、定常動作ｔ３〜ｔ４が終了されてから次に予熱動作ｔ１〜ｔ２が開始されるまでの間には少なくとも停止時間Ｔ１の停止は確保される。

さらに、本実施形態は、整流部ＤＢの出力電圧を平滑した電圧に応じた直流電圧を出力する電源検出部６１と、例えば直流電源部１の出力電圧を分圧する分圧抵抗からなり直流電源部１の出力電圧が高いほど高い電圧を出力する直流電源検出部６２とを備える。

また、本実施形態の駆動用集積回路３には、直流電源部１のスイッチング素子Ｑ１を駆動するための回路が設けられている。詳しく説明すると、駆動用集積回路３には、所定の第７参照電圧Ｖｒ７と直流電源検出部６２の出力電圧との差に応じた電圧を出力するエラーアンプＯＰ４と、電源検出部６１の出力とエラーアンプＯＰ４の出力とを乗算する乗算器３６ａと、反転入力端子に乗算器３６ａの出力が入力されて非反転入力端子は直流電源部１のスイッチング素子Ｑ１と抵抗Ｒ５との接続点に接続されたコンパレータＣＰ７と、コンパレータＣＰ７の出力がリセット端子に入力されるフリップフロップ回路３６ｂと、抵抗Ｒ４を介して直流電源部１のスイッチング素子Ｑ１に接続されフリップフロップ回路３６ｂの出力に応じて直流電源部１のスイッチング素子Ｑ１をオンオフ駆動する電源ドライブ部３６ｃとが設けられている。

さらに、直流電源部１のインダクタＬ１には、一端がグランドに接続された２次巻線が設けられており、この２次巻線の他端は、駆動用集積回路３に設けられたゼロ電流検出部３６ｄに接続されている。ゼロ電流検出部３６ｄは、フリップフロップ回路３６ｃのセット端子に接続されており、上記の２次巻線に誘導される電圧に基いてインダクタＬ１のエネルギー放出の完了を検出し、インダクタＬ１のエネルギー放出の完了が検出されたときにフリップフロップ回路３６ｂのセット端子にパルスを入力する。

以上により、直流電源部１のスイッチング素子Ｑ１は周期的にオンオフ駆動され、そのオンデューティは直流電源部１の出力電圧を所定の目標電圧とするようにフィードバック制御される。この目標電圧は、直流電源検出部６２の出力電圧を第７参照電圧Ｖｒ７とするような電圧となる。

さらに、本実施形態は、放電灯Ｌａの寿命末期時に変化するパラメータを検出して検出されたパラメータに応じた電圧を出力する寿命検出部６３を備える。具体的には、本実施形態の寿命検出部６３は、上記パラメータとして放電灯Ｌａに発生する非対称電流を検出し、これに応じた電圧を出力するものである。

また、制御用集積回路４には、放電灯Ｌａが寿命末期である異常状態としての寿命末期状態か否かを寿命検出部６３の出力に基いて判定するとともに判定結果に応じた出力を停止制御部４２に入力する放電灯寿命判定部４３が設けられている。すなわち、放電灯寿命判定部４３が請求項における負荷側異常判定部である。

詳しく説明すると、図７に示すように、寿命検出部６３は、一端が抵抗Ｒ１１１と放電灯Ｌａの一方のフィラメントとを介して電力変換部２のインダクタＬ２に接続され他端がグランドに接続されたコンデンサＣ１０６と抵抗Ｒ１１３との並列回路を備える。また、コンデンサＣ１０６は、カソードをコンデンサＣ１０６に向けたダイオードＤ１０３を介して寿命判定部４３に接続されており、このダイオードＤ１０３と寿命判定部４３との接続点は抵抗Ｒ１１２を介して制御電源部３３の出力端（制御電圧Ｖｃｃ１）に接続されている。

ここで、放電灯Ｌａが寿命末期でない場合、放電灯Ｌａの点灯中、電力変換部２から寿命検出部６３への電流（以下、「流入電流」と呼ぶ。）Ｉｄｃ＋と、寿命検出部６３から電力変換部２への電流（以下、「流出電流」と呼ぶ。）Ｉｄｃ−とは互いに略等しくなる。これにより、寿命検出部６３のコンデンサＣ１０６の両端電圧すなわち寿命検出部６３の出力電圧は略一定の電圧（以下、「正常電圧」と呼ぶ。）に維持され、この正常電圧は制御電圧Ｖｃｃ１を抵抗Ｒ１１２，Ｒ１１３で分圧したものとなる。また、電力変換部２のインダクタＬ２と放電灯Ｌａとの接続点は抵抗Ｒ１１４を介して直流電源部１の高電圧側の出力端に接続されている。

一方、放電灯Ｌａが寿命末期となると、放電灯Ｌａにおいてフィラメントに塗布されたエミッタの消耗量にはフィラメント毎に差が生じることで、上記の電流Ｉｄｃ＋，Ｉｄ−の一方が他方よりも多くなり（つまり非対称電流が生じ）、寿命検出部６３の出力電圧と上記の正常電圧との間には、上記の電流Ｉｄｃ＋，Ｉｄ−の差（非対称電流の大きさ）に応じた差が生じる。例えば流出電流Ｉｄｃ＋が流入電流Ｉｄｃ−よりも多い場合には寿命検出部６３の出力電圧は上記の正常電圧よりも高くなり、逆に流出電流Ｉｄｃ＋が流入電流Ｉｄｃ−よりも少ない場合には寿命検出部６３の出力電圧は上記の正常電圧よりも低くなる。

寿命判定部４３は、寿命検出部６３の出力電圧を、正常電圧よりも高い所定の上限電圧、並びに、正常電圧よりも低い所定の下限電圧とそれぞれ比較し、寿命検出部６３の出力電圧が上限電圧以下且つ下限電圧以上であれば寿命末期状態ではないと判定し、寿命検出部６３の出力電圧が上限電圧を上回るか下限電圧を下回っていれば寿命末期状態であると判定する。例えば、制御電圧Ｖｃｃ１が５Ｖであって正常電圧が２．５Ｖである場合、上限電圧を４Ｖとして下限電圧を１Ｖとする。

さらに、駆動用集積回路３には、直流電源部１の出力電圧が不足している異常状態（以下、「直流電圧低下状態」と呼ぶ。）か否かを直流電源検出部６２の出力に基いて判定し、判定結果に応じた電圧を出力する直流電圧低下判定部３７が設けられている。すなわち、直流電圧低下判定部３７が請求項における電源側異常判定部である。具体的に説明すると、直流電圧低下判定部３７は、図８に示すように、非反転入力端子に直流電源検出部６２の出力電圧が入力されるとともに反転入力端子には第７参照電圧Ｖｒ７よりも低い所定の第８参照電圧Ｖｒ８が入力されたコンパレータＣＰ８と、このコンパレータＣＰ８の出力端子にゲートが接続されたｎチャネル型のＦＥＴからなるスイッチング素子Ｑ１０７とを備える。このスイッチング素子Ｑ１０７は一端がグランドに接続されるとともに他端には抵抗Ｒ３２を介して報知電圧Ｖｃｃ３が入力されており、このスイッチング素子Ｑ１０７と抵抗Ｒ３２との接続点が直流電圧低下判定部３７の出力端として制御用集積回路４に接続されている。上記の第８参照電圧Ｖｒ８は、目標電圧に対応する第７参照電圧Ｖｒ７の５０％〜８０％とされる。すなわち、直流電圧低下判定部３７は、直流電源検出部６２の出力電圧が第８参照電圧Ｖｒ８以上であるときには直流電圧低下状態を判定せず出力をＬレベルとし、直流電源検出部６２の出力電圧が第８参照電圧Ｖｒ８よりも低いときに直流電圧低下状態を判定して出力をＨレベルとする。例えば、第８参照電圧Ｖｒ８を第７参照電圧Ｖｒ７の８０％とした場合、直流電源部１の出力電圧が目標電圧の約８０％未満となったときに直流電圧低下状態が判定される。

また、制御用集積回路４には、直流電圧低下判定部３７の出力を適宜変換して停止制御部４２に入力する判定入力部４４が設けられている。

本実施形態の停止制御部４２は、寿命判定部４３の出力と判定入力部４４の出力とを随時参照し、寿命判定部４３によって寿命末期状態が判定されていれば駆動用集積回路３への出力をＨレベルとして駆動用集積回路３のドライブ部３１等を停止させるとともに、シーケンス制御部４１を停止させる。

また、停止制御部４２は、直流電圧低下判定部３７によって直流電圧低下状態が判定された場合、上記のようにドライブ部３１やシーケンス制御部４１を即座に停止させるのではなく、所定の再始動時間Ｔ５（図１０参照）だけ始動動作を行うようにシーケンス制御部４１を制御し、再始動時間Ｔ５の経過後にも依然として直流電圧低下状態が判定されていれば、その時点で、寿命末期状態が判定されたときと同様に駆動用集積回路３への出力をＨレベルとして駆動用集積回路３のドライブ部３１等を停止させるとともにシーケンス制御部４１を停止させる。

直流電圧低下状態が判定されたときの本実施形態の動作を図９及び図１０に示す。図９及び図１０において、それぞれ、（ａ）は直流電源検出部６２の出力電圧の時間変化を示し、（ｂ）は直流電圧低下判定部３７のコンパレータＣＰ８の出力の時間変化を示し、（ｃ）は直流電圧低下判定部３７の出力の時間変化を示し、（ｄ）はシーケンス制御部４１の出力の時間変化を示し、（ｅ）は動作周波数の時間変化を示し、（ｆ）は駆動用集積回路３に対する停止制御部４２の出力の時間変化を示す。図９の例では、直流電圧低下状態（すなわち直流電圧低下判定部がＨレベルの状態）が再始動時間Ｔ５よりも短い時間Ｔ４で終了したことで、停止制御部４２による停止は行われず、再始動時間Ｔ５の経過後には定常動作が再開されている。また、図１０は、直流電圧低下状態の継続時間が再始動時間Ｔ５に達したことで、停止制御部４２による停止が行われた場合の動作を示す。本実施形態では、駆動用集積回路３の停止実行部３４は停止制御部４２の出力がＨレベルとなったときに電源ドライブ部３６ｃも停止させるものであり、図１０において再始動時間Ｔ５だけ継続された始動動作の終了後は、電源ドライブ部３６ｃの停止により直流電源部１の出力電圧及び直流電源検出部６２の出力電圧が低下している。

ところで、直流電圧低下状態が判定されたときに即座にドライブ部３１や電源ドライブ部３６ｃを停止させる場合には、直流電圧低下状態が例えば瞬時停電などによるもので短時間で解消されたとしても放電灯Ｌａを点灯させることができない。

これに対し、本実施形態では上記のように直流電圧低下状態が判定されたときに再始動時間Ｔ５だけ始動動作が行われることで、上記のような短時間の直流電圧低下状態で放電灯Ｌａが立ち消えた場合には放電灯Ｌａを再度点灯させることができる。また、上記の再始動時間Ｔ５の始動動作の終了後に直流電圧低下状態が判定されている場合にはドライブ部３１や電源ドライブ部３６ｃが停止されるので、例えば短絡などの故障により直流電源検出部６２の出力が直流電源部１の出力電圧を反映せず常に０Ｖとなってしまったような場合であっても、誤ったフィードバック制御で回路素子や放電灯Ｌａに過剰な電気的ストレスがかかることを避けることができる。

また、直流電圧低下状態が発生すると、同時に例えば放電灯Ｌａの立ち消えに伴ってランプ電流が一時的に非対称となることで寿命末期状態が誤判定されてしまうことが考えられ、このような寿命末期状態の誤判定によってドライブ部３１や電源ドライブ部３６ｃの停止がなされてしまうと、上記のような直流電圧低下状態の判定による始動動作が実質的に行われなくなってしまう。例えば動作周波数を電力変換部２と放電灯Ｌａとが構成する共振回路の共振周波数に対して十分に離していわゆる遅相側動作を確保することで上記のような立ち消えによる誤判定を避けることは可能ではあるが、そうすると無効電流が増加することで回路損失が増加するから望ましくない。

そこで、本実施形態の停止制御部４２は、寿命末期状態と直流電圧低下状態との両方が判定されている場合には直流電圧低下状態の判定による動作を優先し、直流電圧低下状態が判定されている期間には寿命末期状態の判定に応じた動作は行わない。これにより、放電灯Ｌａの立ち消え時に寿命末期状態の誤判定によりドライブ部３１等が停止されてしまうことが避けられる。

また、本実施形態の制御用集積回路４には周期的な電気信号であるクロック信号を生成するクロック部４５が設けられており、クロック信号の周波数が高いほど、制御用集積回路４の消費電力が増大する反面、少なくとも停止制御部４２の動作速度が速くなって異常状態の発生に対する応答が速くなる。本実施形態では、寿命末期状態や直流電圧低下状態の発生に対する応答の速さが定常動作中に特に必要とされることに着目し、クロック部４５が図６（ｇ）に示すように定常動作ｔ３〜ｔ４中のクロック周波数ＴＢを他の期間でのクロック周波数ＴＡよりも高くするという構成を採用している。これにより、定常動作ｔ３〜ｔ４中にはクロック周波数が高い周波数ＴＢとされることで高い応答速度を確保しながらも、ドライブ部３１の停止中にはクロック周波数が低い周波数ＴＡとされて消費電力が抑えられることで起動部３２にかかる電気的ストレスを低減し駆動電圧Ｖｃｃ２を安定させることができる。こで、クロック周波数は定常動作ｔ３〜ｔ４中に高い周波数ＴＢとされればよいのであって、クロック周波数を低い周波数ＴＡから高い周波数ＴＢに切り替えるタイミングは図６（ｇ）のような定常動作ｔ３〜ｔ４の開始時ｔ３に限られず、予熱動作ｔ１〜ｔ２の開始時ｔ２から定常動作ｔ３〜ｔ４の開始時ｔ３までの他のタイミングでクロック周波数が切り替えられてもよい。

なお、直流電圧低下状態の判定による再度の始動動作をシーケンス制御部４１が行った回数を計数する計数部（図示せず）を設け、この計数部によって計数された上記の回数が所定の上限回数（例えば５回）に達した後は直流電圧低下状態が判定されてもシーケンス制御部４１が始動動作を開始せず停止制御部４２が出力をＨレベルとしてドライブ部３１等を停止させる構成としてもよい。

また、負荷は放電灯Ｌａに限られず、始動時において供給される電力が徐々に増加されるべきものであればよい。

さらに、ゼロ電流検出部３６ｄを、図１１に示すように構成してもよい。詳しく説明すると、図１１のゼロ電流検出部３６ｄは、反転入力端子が直流電源部１のインダクタＬ１の二次巻線に接続され非反転入力端子に所定の第９参照電圧Ｖｒ９が入力された入力コンパレータＣＰ９と、入力コンパレータＣＰ９の出力がＬレベルからＨレベルに反転したときに所定幅のパルスの出力を開始するワンショット回路ＯＳと、ワンショット回路ＯＳの出力の否定を出力する否定回路ＩＮＶと、入力コンパレータＣＰ９の出力と否定回路ＩＮＶの出力との論理積を出力する第１論理積回路ＡＮＤ１と、制御電圧Ｖｃｃ１を電源とする定電流源Ｉｒ３によって充電される保留用コンデンサＣ１０７と、ｎチャネル型のＦＥＴからなり保留用コンデンサＣ１０７に並列に接続されるとともに第１論理積回路ＡＮＤ１の出力端子がゲートに接続されたスイッチング素子Ｑ１０８と、反転入力端子に所定の第１０参照電圧Ｖｒ１０が入力されるとともに非反転入力端子に保留用コンデンサＣ１０７が接続された出力コンパレータＣＰ１０と、出力コンパレータＣＰ１０の出力とワンショット回路ＯＳの出力との論理積をゼロ電流検出部３６ｄの出力として出力する第２論理積回路ＡＮＤ２とを備える。

図１１のゼロ電流検出部３６ｄの動作を図１２を用いて説明する。直流電源部１のインダクタＬ１の２次巻線からゼロ電流検出部３６ｄへの入力電圧が図１２に（ｂ）で示すように変動した場合を考える。すると、入力コンパレータＣＰ９の出力は図１２に（ｃ）で示すようになり、ワンショット回路ＯＳの出力が図１２に（ｅ）で示すようになる。保留用コンデンサＣ１０７は、第１論理積回路ＡＮＤ１の出力がＨレベルとなったときにはスイッチング素子Ｑ１０８を介して急激に放電されるから、第１論理積回路ＡＮＤ１の出力がＬレベルである期間、すなわち入力コンパレータＣＰ９の出力がＬレベルである期間とワンショット回路ＯＳの出力がＨレベルである期間とに充電されて出力コンパレータＣＰ１０への出力電圧を徐々に上昇させる。ここで、図１２に（ｇ）で示すゼロ電流検出部３６ｄの出力がＨレベルとなる期間はワンショット回路ＯＳの出力がＨレベルであって且つ出力コンパレータＣＰ１０の出力がＨレベルである期間、すなわち、図１２に（ｆ）で示す出力コンパレータＣＰ１０の出力がＨレベルからＬレベルに反転する直前の、ワンショット回路ＯＳの出力のパルス幅分の期間であり、これによって電源ドライブ部３６ｃの出力は図１２に（ａ）で示すようなものとなる。出力コンパレータＣＰ１０の出力がＨレベルとならない限りはゼロ電流検出部３６ｄの出力がＨレベルとなることがないから、ゼロ電流検出部３６ｄへの入力電圧が第９参照電圧Ｖｒ９を下回った後、保留用コンデンサＣ１０７の両端電圧が第１０参照電圧Ｖｒ１０に達するまでの所定の保留時間Ｔ６はゼロ電流検出部３６ｄの出力がＨレベルとなることはない。言い換えると、ゼロ電流検出部３６ｄへの入力電圧が第９参照電圧Ｖｒ９を下回る期間の継続時間が上記の保留時間Ｔ６に達しない限りは、フリップフロップ回路３６ｂの出力がＨレベルとならず、従って直流電源部１のスイッチング素子Ｑ１がオンされない。

ところで、直流電源部１においては、寄生インピーダンスやダイオードＤ１の逆回復時間により、スイッチング素子Ｑ１がオンされた直後に出力コンデンサＣ１からの電流（以下、「逆流電流」と呼ぶ。）が検出用抵抗Ｒ３に流れる。また、駆動用集積回路３においてフリップフロップ回路３６ｂのリセット端子に接続されたコンパレータＣＰ７の反転入力端子への入力電圧は、交流電源ＡＣから入力される電圧（以下、「入力電源電圧」と呼ぶ。）が低下すると低下する。そして、上記の逆流電流に対して入力電源電圧が低くなり上記のコンパレータＣＰ７の出力がＨレベルとなった場合、場合、インダクタＬ１に十分にエネルギーが蓄積されていないにも関わらずスイッチング素子Ｑ１がオフされてしまう。この場合、ごく短時間で再びスイッチング素子Ｑ１がオンされるが、上記と同様にして再びスイッチング素子Ｑ１がオフされ、この繰り返しによってスイッチング素子Ｑ１が短い周期でオンオフされてしまうことが考えられる。このようにスイッチング素子Ｑ１が短い周期でオンオフされると、スイッチング素子Ｑ１に過剰な電気的ストレスがかかってしまう。

これに対し、図１１の構成では、上記のように、ゼロ電流検出部３６ｄへの入力電圧が第９参照電圧Ｖｒ９を下回る期間の継続時間が保留時間Ｔ６に達しない限りは直流電源部１のスイッチング素子Ｑ１がオンされず、つまりスイッチング素子Ｑ１のオフ状態は少なくとも保留時間Ｔ６だけは継続されるから、図１２の右端付近のようにゼロ電流検出部３６ｄの入力電圧が細かく変動した場合であっても、直流電源部１のスイッチング素子Ｑ１が短い周期のオンオフによって寿命を短縮されてしまうようなことを避けられる。

さらに、図１１の例では、ゼロ電流検出部３６ｄの出力は論理和回路ＯＲ３を介してフリップフロップ回路３６ｂのセット端子に接続されており、駆動用集積回路３には、フリップフロップ回路３６ｂの出力を監視してフリップフロップ回路３６ｂの出力が所定時間（例えば１００μ秒）以上継続してＬレベルであったときに上記の論理和回路ＯＲ３を介してフリップフロップ回路３６のセット端子にパルスを入力するリスタート部３６ｅが設けられている。

（実施形態２）
本実施形態の停止実行部３４は、入力電源電圧の低下を電源検出部６１の出力に基いて判定し、入力電源電圧の低下が判定されたときに、停止制御部４２の出力がＨレベルとなったときと同様に出力をＬレベルとしてドライブ部３１や報知電源部３０を停止させる。

具体的に説明すると、電源検出部６１は図１４に示すように整流器ＤＢの出力電圧を分圧抵抗で分圧するとともにコンデンサで平滑した直流電圧を出力するものである。また、停止実行部３４は、非反転入力端子に所定の第５参照電圧Ｖｒ５が入力され反転入力端子に電源検出部６１の出力電圧が入力された入力コンパレータＣＰ４と、非反転入力端子が停止制御部４２に接続され反転入力端子に第５参照電圧Ｖｒ５が入力された入力コンパレータＣＰ５と、上記２個の入力コンパレータＣＰ４，ＣＰ５の出力の論理和を出力する論理和回路ＯＲ２と、駆動用集積回路３の外部に設けられた遅延用コンデンサＣ１０５を充電する定電流源Ｉｒ２と、ｎチャネル型のＦＥＴからなり遅延用コンデンサＣ１０５に並列に接続されるとともに論理和回路ＯＲ２の出力がゲートに入力されたスイッチング素子Ｑ１０６と、非反転入力端子に遅延用コンデンサＣ１０５が接続され反転入力端子に所定の第６参照電圧Ｖｒ６が入力された出力コンパレータＣＰ６とを備える。この出力コンパレータＣＰ６の出力がＨレベルとなる期間がすなわちドライブ部３１及び報知電源部３０が動作する期間であって報知電圧Ｖｃｃ３が出力される期間である。

上記の停止実行部３４の動作を説明する。停止実行部３４は制御電源部３３から出力される制御電圧Ｖｃｃ１を電源としていることにより、始動時においては遅延用コンデンサＣ１０５の充電は制御電源部３３からの制御電圧Ｖｃｃ１の出力開始とともに開始され、遅延用コンデンサＣ１０５の両端電圧が第６参照電圧Ｖｒ６に達したときに出力コンパレータＣＰ６の出力がＨレベルとなることによりドライブ部３１の動作と報知電圧Ｖｃｃ３の出力とが開始され、このとき起動部３２ではスイッチング素子Ｑ１０１がオフ状態に固定される。つまり、遅延用コンデンサＣ１０５の容量値と第６参照電圧Ｖｒ６との積を、停止実行部３４の定電流源Ｉｒ２の出力電流で除して得られる充電時間Ｔ２が、すなわち停止時間Ｔ１に一致する。

また、電源検出部６１の出力電圧が第５参照電圧Ｖｒ５を下回った場合や、停止制御部４２の出力がＨレベルとなった場合には、いずれかの入力コンパレータＣＰ４，ＣＰ５の出力がＨレベルとなることでスイッチング素子Ｑ１０６がオンされることにより、スイッチング素子Ｑ１０６を介して遅延用コンデンサＣ１０５が急激に放電され、遅延用コンデンサＣ１０５の両端電圧が第６参照電圧Ｖｒ６を下回って出力コンパレータＣＰ６の出力がＬレベルとなることにより、ドライブ部３１や報知電圧Ｖｃｃ３の停止がなされる。ここにおいて、スイッチング素子Ｑ１０６がオフされてから出力コンパレータＣＰ６の出力がＬレベルとなるまでの時間（以下、「保持時間」と呼ぶ。）Ｔ３（図１５参照）は十分に短くなっている。

図１５に本実施形態の動作の一例を示す。図１５の例では、図１５（ａ）に示す停止制御部４２の出力がＬレベルとなった時点では図１５（ｂ）に示す電源検出部６１の出力電圧が第５参照電圧Ｖｒ５を下回っていることにより図１５（ｃ）に示す一方の入力コンパレータＣＰ４の出力がＨレベルであり、従って図１５（ｄ）に示す論理和回路２の出力もＨレベルとなっている。やがて電源検出部６１の出力電圧が第５参照電圧Ｖｒ５を上回ると、論理和回路ＯＲ２の出力がＬレベルとなってスイッチング素子Ｑ１０６がオフされることで遅延用コンデンサＣ１０５の充電が開始される。さらに充電時間Ｔ２が経過して遅延用コンデンサＣ１０５の両端電圧が第６参照電圧Ｖｒ６に達すると、出力コンパレータＣＰ６の出力がＨレベルとなってドライブ部３１の動作と図１５（ｆ）に示す報知電圧Ｖｃｃ３の出力とが開始される。その後、電源検出部６１の出力電圧が低下して第５参照電圧Ｖｒ５を下回ると、非常に短い保持時間Ｔ３で出力コンパレータＣＰ６の出力がＬレベルとなり、ここにおいてドライブ部３１の動作と報知電圧Ｖｃｃ３の出力とがそれぞれ停止される。

また、本実施形態では、図１６に示すように、シーケンス制御部４１は発振部３５へ出力するＰＷＭ信号（図１６（ｄ））のオンデューティを予熱動作ｔ１〜ｔ２の開始時ｔ１から始動動作ｔ２〜ｔ３の終了時ｔ３にかけて連続的に徐々に大きくしている。これにより、図１６（ｅ）に示す制御用コンデンサＣ１０３の両端電圧は上記期間ｔ１〜ｔ３にわたって直線状に大きくなり、図１６（ｆ）に示す動作周波数は予熱動作ｔ１〜ｔ２の開始時ｔ１の動作周波数ｆ１から定常動作ｔ３〜ｔ４中の動作周波数ｆ３にかけて直線状に低くなっている。

（実施形態３）
本実施形態の基本構成は実施形態２と共通であるので、共通する部分については同じ符号を付して詳細な図示及び説明を省略する。

本実施形態において、図１７に示すように、駆動用集積回路３には、直流電源部１の出力電圧Ｖｄｃが異常に高くなった過電圧状態か否かを判定して過電圧状態が判定されたときに直流電源部１の出力電圧を低下させる過電圧保護部３９が設けられている。

また、制御用集積回路４には、電源装置が使用されている時間の累計である累積使用時間を計時する計時部４６と、不揮発性メモリからなり少なくとも電源がオフされている期間に累積使用時間を保持する記憶部４７と、計時部４６によって計時された累積使用時間が電源装置の寿命とされる所定の装置寿命時間に達するまでは出力をＬレベルとし、累積使用時間が装置寿命時間に達した以後は出力をＨレベルとする報知部４８とが設けられている。累積使用時間は例えば駆動用集積回路３からの報知電圧Ｖｃｃ３が入力されている期間（すなわちドライブ部３１が動作している期間）に計時される。

さらに、駆動用集積回路３には、報知部４８の出力が入力される報知入力部３８が設けられている。報知入力部３８は過電圧保護部３９に接続されており、過電圧保護部３９は報知部４８の出力に応じて動作を変化させる。

詳しく説明すると、図１８に示すように、報知入力部３８は、反転入力端子が報知部４８に接続されるとともに非反転入力端子に所定の第１１参照電圧Ｖｒ１１が入力され出力端子が抵抗Ｒ３３を介して制御用オペアンプＯＰ２の反転入力端子に接続されたコンパレータＣ１１からなる。第１１参照電圧Ｖｒ１１は報知部４８のＨレベルの出力の電圧値よりも低く且つ報知部４８のＬレベルの出力の電圧値よりも高くされている。すなわち、報知入力部３８はいわゆる否定回路であって、報知入力部３８の出力すなわち上記のコンパレータＣ１１の出力は、報知部４８の出力を反転させたものとなる。

過電圧保護部３９は、直流電源検出部６２の出力が非反転入力端子に入力されるとともに反転入力端子に所定の第１２参照電圧Ｖｒ１２が入力されたコンパレータＣＰ１２と、このコンパレータＣＰ１２の出力と報知入力部３８の出力との論理積をフリップフロップ回路３６ｂのリセット端子に出力する論理積回路ＡＮＤ３とを備える。すなわち、累積使用時間が装置寿命時間に達していないときには、直流電源検出部６２の出力電圧が第１２参照電圧Ｖｒ１２を上回ったときに直流電源部１のスイッチング素子Ｑ４がオフ制御されることで直流電源部１の出力電圧Ｖｄｃを低下させるという過電圧保護動作が行われ、累積使用時間が装置寿命時間に達した後は報知入力部３８の出力がＬレベルとなることにより論理積回路ＡＮＤ３の出力がＬレベルに固定されて上記の過電圧保護動作が行われなくなる。

上記構成によれば、累積使用時間が装置寿命時間に達した後は、過電圧保護動作が行われなくなることで直流電源部１のスイッチング素子Ｑ４に高い電気的ストレスがかかりやすくなる。従って、スイッチング素子Ｑ４が他の回路素子よりも先に寿命を迎える可能性が高くなるから周知の電流ヒューズ（図示せず）等を用いた対策を立てやすく、また、スイッチング素子Ｑ４が寿命を迎えて故障するタイミングはばらつきがあるので、同時に複数個の電源装置の使用が開始された場合であってもそれら複数個の電源装置の寿命時に放電灯Ｌａが一斉に消灯されてしまうことがない。

なお、過電圧保護部３９は上記に限られず、論理積回路ＡＮＤ３を設ける代わりに例えば図１９に示すように第１２参照電圧Ｖｒ１２と第１２参照電圧Ｖｒ１２よりも高い所定の第１３参照電圧Ｖｒ１３とをそれぞれトランスファーゲート回路を用いて構成されたマルチプレクサＴＧ３を介してコンパレータＣＰ１２の反転入力端子に入力し、報知部４８の出力がＨレベルである期間には過電圧保護部３９のコンパレータＣＰ１２の反転入力端子に入力される電圧が第１２参照電圧Ｖｒ１２より高い第１３参照電圧Ｖｒ１３とされるように構成してもよい。この構成を採用すれば、累積使用時間が装置寿命時間に達した後は過電圧保護部３９のコンパレータＣＰ１２の反転入力端子に入力される電圧が高くなって過電圧保護動作が行われにくくなることで、同様の効果が得られる。

１直流電源部
２電力変換部
３７直流電圧低下判定部（請求項における電源側異常判定部）
４１シーケンス制御部（請求項における制御部）
４２停止制御部（請求項における制御部）
４３放電灯寿命判定部（請求項における負荷側異常判定部）
ＡＣ交流電源（請求項における外部の電源）
Ｌａ放電灯（請求項における負荷）

Claims

外部の電源から電力を供給されて直流電力を出力する直流電源部と、
直流電源部が出力した直流電力を適宜変換して負荷に出力する電力変換部と、
直流電源部の異常状態の有無を判定する電源側異常判定部と、
電力変換部と負荷との少なくとも一方の異常状態の有無を判定する負荷側異常判定部と、
電源側異常判定部による判定と負荷側異常判定部による判定とに応じて少なくとも電力変換部を制御する制御部とを備え、
制御部は、始動時、定常動作を開始する前に、電力変換部から負荷への出力電力を定常動作中よりも少なくする始動動作を行うものであって、
制御部は、電源側異常判定部によって異常状態が判定されたときには、再度の始動動作を所定時間にわたって行い、再度の始動動作の終了時になお電源側異常判定部によって異常状態が判定されていれば、少なくとも電力変換部の出力を停止させ、
負荷側異常判定部によって異常状態が判定されたときには、電源側異常判定部によって異常状態が判定されていない場合に限り、少なくとも電力変換部の出力を停止させることを特徴とする電源装置。
外部の電源から電力を供給されて直流電力を出力する直流電源部と、
直流電源部が出力した直流電力を適宜変換して負荷に出力する電力変換部と、
直流電源部の異常状態の有無を判定する電源側異常判定部と、
電力変換部と負荷との少なくとも一方の異常状態の有無を判定する負荷側異常判定部と、
電源側異常判定部による判定と負荷側異常判定部による判定とに応じて少なくとも電力変換部を制御する制御部とを備え、
制御部は、始動時、定常動作を開始する前に、電力変換部から負荷への出力電力を定常動作中よりも少なくする始動動作を行うものであって、
制御部は、電源側異常判定部によって異常状態が判定されたときには、再度の始動動作を所定時間にわたって行い、
負荷側異常判定部によって異常状態が判定されたときには、電源側異常判定部によって異常状態が判定されていない場合に限り、少なくとも電力変換部の出力を停止させ、
制御部は、再度の始動動作が行われた回数を計数し、
再度の始動動作が開始された回数が所定の上限回数に達した後、電源側異常判定部によって異常状態が判定されたときには、再度の始動動作を開始することなく、少なくとも電力変換部の出力を停止させることを特徴とする電源装置。
制御部は、再度の始動動作が行われた回数を計数し、
再度の始動動作が開始された回数が所定の上限回数に達した後、電源側異常判定部によって異常状態が判定されたときには、再度の始動動作を開始することなく、少なくとも電力変換部の出力を停止させることを特徴とする請求項１記載の電源装置。