JP5345201B2 - 符号化および/または復号化メモリ装置および方法 - Google Patents
符号化および/または復号化メモリ装置および方法 Download PDFInfo
- Publication number
- JP5345201B2 JP5345201B2 JP2011500685A JP2011500685A JP5345201B2 JP 5345201 B2 JP5345201 B2 JP 5345201B2 JP 2011500685 A JP2011500685 A JP 2011500685A JP 2011500685 A JP2011500685 A JP 2011500685A JP 5345201 B2 JP5345201 B2 JP 5345201B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- codeword
- decoding
- data
- ecc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Description
110 メモリセルアレイ
111 サブアレイ
120 デコーダ
210 第1復号化モジュール
220 第2復号化モジュール
230 第3復号化モジュール
Claims (19)
- メモリセルアレイと、
少なくとも1つのデコーダおよびエンコーダを含む、プロセッサとを備え、
前記プロセッサは、各チャネルの冗長情報比率を調整するように構成され、
前記各チャネルは、データが少なくとも1回は格納または読み出された前記メモリセルアレイの経路であるとともに、
前記冗長情報比率は、以前のコードワードからの情報に基づいて少なくとも1つのコードワードを生成することによって調整され、
前記プロセッサに含まれる前記デコーダは、前記メモリセルアレイから読み出した第1データから生成された第1コードワードに対して誤り制御コード(ECC)復号化を行って第1メッセージを推定し、前記推定された第1メッセージおよび前記メモリセルアレイから読み出した第2データを結合して第2コードワードを生成するとともに、前記第2コードワードに対して誤り制御コード復号化を行って第2メッセージを推定するように構成されたデコーダであるメモリ装置。 - 前記メモリセルアレイは、マルチビットデータを格納する複数のマルチビットセルを含むとともに、
前記デコーダは、前記第1データが読み出されるマルチビットセルから前記第2データを読み出す請求項1に記載のメモリ装置。 - 前記第2メッセージは、前記第1メッセージの再推定値を含む請求項1に記載のメモリ装置。
- 前記デコーダは、前記第2データのうち前記第1メッセージの少なくとも一部分を前記推定された第1メッセージに置き換えて前記第2コードワードを生成する請求項1に記載のメモリ装置。
- 前記デコーダは、第1チャネルを経由して前記メモリセルアレイから前記第1データを読み出し、前記第1チャネルの特性に基づいて第1復号化法を選択し、前記選択された第1復号化法に基づいて前記第1コードワードに対して誤り制御コード復号化を行うとともに、
前記デコーダは、第2チャネルを経由して前記メモリセルアレイから前記第2データを読み出し、前記第2チャネルの特性に基づいて第2復号化法を選択し、前記選択された第2復号化法に基づいて前記第2コードワードに対して誤り制御コード復号化を行う請求項1に記載のメモリ装置。 - 前記デコーダは、
前記第1復号化法に対応し、かつ前記第1コードワードに対して誤り制御コード復号化を行って前記第1メッセージを推定するように構成された第1復号化モジュールと、
前記第2復号化法に対応し、かつ前記第2コードワードに対して誤り制御コード復号化を行って前記第2メッセージを推定するように構成された第2復号化モジュールと、
を含む請求項5に記載のメモリ装置。 - 前記デコーダは、前記第1復号化法に基づいて前記第1コードワードのメッセージおよび冗長情報の大きさを設定して前記第1コードワードに対して誤り制御コード復号化を行うとともに、前記第2復号化法に基づいて前記第2コードワードのメッセージおよび冗長情報の大きさを設定して前記第2コードワードに対して誤り制御コード復号化を行う請求項5に記載のメモリ装置。
- 前記メモリセルアレイに第1コードワードおよび第2コードワードを格納するプログラミング部をさらに含み、
前記プロセッサに含まれる前記エンコーダは、第1メッセージに対して誤り制御コード
(ECC)符号化を行って第1コードワードを生成するとともに、前記第1メッセージおよび第2メッセージに対して誤り制御コード(ECC)符号化を行って第2コードワードを生成するように構成されたエンコーダである請求項1に記載のメモリ装置。 - 前記メモリセルアレイは、マルチビットデータを格納する複数のマルチビットセルを含むとともに、
前記プログラミング部は、前記第1コードワードを格納する前記複数のマルチビットセルに前記第2コードワードを格納する請求項8に記載のメモリ装置。 - 前記エンコーダは、前記第1コードワードを格納する第1チャネルの特性に基づいて第1符号化法を選択し、前記選択された第1符号化法に基づいて前記第1メッセージに対して誤り制御コード符号化を行うとともに、
前記エンコーダは、前記第2コードワードを格納する第2チャネルの特性に基づいて第2符号化法を選択し、前記選択された第2符号化法に基づいて前記第1メッセージおよび前記第2メッセージに対して誤り制御コード符号化を行う請求項8に記載のメモリ装置。 - 前記エンコーダは、
前記第1符号化法に対応し、かつ前記第1メッセージに対して誤り制御コード符号化を行って前記第1コードワードを生成するように構成された第1符号化モジュールと、
前記第2符号化法に対応し、かつ前記第1メッセージおよび前記第2メッセージに対して誤り制御コード符号化を行って前記第2コードワードを生成するように構成された第2符号化モジュールと、
を含む請求項10に記載のメモリ装置。 - 前記エンコーダは、前記第1符号化法に基づいて前記第1コードワードのメッセージおよび冗長情報の大きさを設定して前記第1メッセージに対して誤り制御コード符号化を行うとともに、前記第2符号化法に基づいて前記第2コードワードのメッセージおよび冗長情報の大きさを設定して前記第1メッセージおよび前記第2メッセージに対して誤り制御コード符号化を行う請求項10に記載のメモリ装置。
- 各チャネルの冗長情報比率が調整されるように、少なくとも1つの誤り制御コード(ECC)復号化および符号化を行うステップを備え、
前記各チャネルは、データが少なくとも1回は格納または読み出されたメモリセルアレイの経路であるとともに、
前記冗長情報比率は、以前のコードワードからの情報に基づいて少なくとも1つのコードワードを生成することによって調整され、
受信された第1データから生成された第1コードワードに対して誤り制御コード(ECC)復号化を行って第1メッセージを推定するステップと、
前記推定された第1メッセージおよび受信された第2データを結合して第2コードワードを生成するステップと、
前記第2コードワードに対して誤り制御コード(ECC)復号化を行って第2メッセージを推定するステップと、
をさらに備えるコーディング方法。 - 前記第2メッセージは、前記推定された第1メッセージの再推定値を含む請求項13に記載のコーディング方法。
- 前記第2コードワードに対して誤り制御コード(ECC)復号化するステップは、前記第2データのうち前記第1メッセージの少なくとも一部分を前記推定された第1メッセージに置き換える請求項13に記載のコーディング方法。
- 請求項13に記載の方法を実行するためのコンピュータプログラムが符号化されたコンピュータ読み出し可能記録媒体。
- 第1メッセージに対して誤り制御コード(ECC)符号化を行って第1コードワードを生成するステップと、
前記第1メッセージおよび第2メッセージに対して誤り制御コード(ECC)符号化を行って第2コードワードを生成するステップと、
をさらに備える請求項13に記載のコーディング方法。 - 前記第1コードワードを前記メモリセルアレイのマルチビットセルに格納するステップと、
マルチビットプログラミング技法に基づいて、前記第1コードワードを格納するマルチビットセルに前記第2コードワードを格納するステップと、
をさらに備える請求項17に記載の符号化方法。 - 請求項17に記載の方法を実行するためのコンピュータプログラムが符号化されたコンピュータ読み出し可能記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080024929A KR101398212B1 (ko) | 2008-03-18 | 2008-03-18 | 메모리 장치 및 인코딩/디코딩 방법 |
KR10-2008-0024929 | 2008-03-18 | ||
PCT/KR2008/006587 WO2009116716A1 (en) | 2008-03-18 | 2008-11-07 | Encoding and/or decoding memory devices and methods thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011515784A JP2011515784A (ja) | 2011-05-19 |
JP5345201B2 true JP5345201B2 (ja) | 2013-11-20 |
Family
ID=41090075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011500685A Active JP5345201B2 (ja) | 2008-03-18 | 2008-11-07 | 符号化および/または復号化メモリ装置および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8713411B2 (ja) |
JP (1) | JP5345201B2 (ja) |
KR (1) | KR101398212B1 (ja) |
WO (1) | WO2009116716A1 (ja) |
Families Citing this family (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010039869A1 (en) | 2008-09-30 | 2010-04-08 | Lsi Corporation | Methods and apparatus for soft data generation for memory devices using reference cells |
KR20100104623A (ko) * | 2009-03-18 | 2010-09-29 | 삼성전자주식회사 | 데이터 처리 시스템 및 그것의 부호율 제어 스킴 |
US8407449B1 (en) | 2010-02-26 | 2013-03-26 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory storing an inverse map for rebuilding a translation table |
US8386895B2 (en) | 2010-05-19 | 2013-02-26 | Micron Technology, Inc. | Enhanced multilevel memory |
TW201216288A (en) * | 2010-06-21 | 2012-04-16 | Univ Ramot | Optimized flash memory without dedicated parity area and with reduced array size |
US8578250B2 (en) * | 2010-09-10 | 2013-11-05 | Qualcomm Incorporated | Data classification in a wireless communication system |
US8612825B2 (en) | 2010-09-10 | 2013-12-17 | Qualcomm Incorporated | Data classification based on cyclic redundancy check and decoder metric |
JP2013542533A (ja) * | 2010-10-27 | 2013-11-21 | エルエスアイ コーポレーション | フラッシュメモリベースのデータ記憶のための順応ecc技術 |
JP2012128660A (ja) * | 2010-12-15 | 2012-07-05 | Toshiba Corp | 半導体記憶装置 |
US9292377B2 (en) | 2011-01-04 | 2016-03-22 | Seagate Technology Llc | Detection and decoding in flash memories using correlation of neighboring bits and probability based reliability values |
US9898361B2 (en) | 2011-01-04 | 2018-02-20 | Seagate Technology Llc | Multi-tier detection and decoding in flash memories |
US9106264B2 (en) * | 2011-01-04 | 2015-08-11 | Lsi Corporation | Encoding and decoding in flash memories using convolutional-type low-density parity check codes |
KR101712619B1 (ko) | 2011-01-19 | 2017-03-06 | 삼성전자주식회사 | 에러 정정 코드의 인코딩 및 디코딩 방법 |
US9502117B2 (en) | 2011-03-14 | 2016-11-22 | Seagate Technology Llc | Cell-level statistics collection for detection and decoding in flash memories |
KR101234373B1 (ko) * | 2011-04-28 | 2013-02-22 | 한국과학기술원 | 다차원 격자-rs 연접 부호의 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치를 위한 오류 정정 회로, 및 플래쉬 메모리 장치 |
US9311969B2 (en) | 2011-07-22 | 2016-04-12 | Sandisk Technologies Inc. | Systems and methods of storing data |
US20130031431A1 (en) * | 2011-07-28 | 2013-01-31 | Eran Sharon | Post-Write Read in Non-Volatile Memories Using Comparison of Data as Written in Binary and Multi-State Formats |
US8737133B2 (en) * | 2011-10-18 | 2014-05-27 | Seagate Technology Llc | Shifting cell voltage based on grouping of solid-state, non-volatile memory cells |
US9047214B1 (en) | 2012-05-22 | 2015-06-02 | Pmc-Sierra, Inc. | System and method for tolerating a failed page in a flash device |
US9176812B1 (en) | 2012-05-22 | 2015-11-03 | Pmc-Sierra, Inc. | Systems and methods for storing data in page stripes of a flash drive |
US9021337B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for adaptively selecting among different error correction coding schemes in a flash drive |
US9021333B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for recovering data from failed portions of a flash drive |
US9021336B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for redundantly storing error correction codes in a flash drive with secondary parity information spread out across each page of a group of pages |
US9183085B1 (en) | 2012-05-22 | 2015-11-10 | Pmc-Sierra, Inc. | Systems and methods for adaptively selecting from among a plurality of error correction coding schemes in a flash drive for robustness and low latency |
US8954817B2 (en) | 2012-07-31 | 2015-02-10 | Kabushiki Kaisha Toshiba | Storage apparatus and controller |
US8898548B1 (en) | 2012-08-24 | 2014-11-25 | Western Digital Technologies, Inc. | Methods, data storage devices and systems having variable size ECC page size |
US20140089561A1 (en) * | 2012-09-26 | 2014-03-27 | Kiran Pangal | Techniques Associated with Protecting System Critical Data Written to Non-Volatile Memory |
US9268682B2 (en) | 2012-10-05 | 2016-02-23 | Skyera, Llc | Methods, devices and systems for physical-to-logical mapping in solid state drives |
US9507523B1 (en) | 2012-10-12 | 2016-11-29 | Western Digital Technologies, Inc. | Methods, devices and systems for variable size logical page management in a solid state drive |
US9489296B1 (en) | 2012-10-17 | 2016-11-08 | Western Digital Technologies, Inc. | Methods, devices and systems for hardware-based garbage collection in solid state drives |
US8972826B2 (en) | 2012-10-24 | 2015-03-03 | Western Digital Technologies, Inc. | Adaptive error correction codes for data storage systems |
KR102002925B1 (ko) | 2012-11-01 | 2019-07-23 | 삼성전자주식회사 | 메모리 모듈, 그것을 포함하는 메모리 시스템, 그것의 구동 방법 |
US9577673B2 (en) * | 2012-11-08 | 2017-02-21 | Micron Technology, Inc. | Error correction methods and apparatuses using first and second decoders |
US9021339B2 (en) | 2012-11-29 | 2015-04-28 | Western Digital Technologies, Inc. | Data reliability schemes for data storage systems |
US9059736B2 (en) | 2012-12-03 | 2015-06-16 | Western Digital Technologies, Inc. | Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme |
US9214963B1 (en) | 2012-12-21 | 2015-12-15 | Western Digital Technologies, Inc. | Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system |
US9098425B2 (en) | 2013-01-10 | 2015-08-04 | International Business Machines Corporation | Implementing user mode foreign device attachment to memory channel |
US20140201599A1 (en) * | 2013-01-15 | 2014-07-17 | International Business Machines Corporation | Error protection for integrated circuits in an insensitive direction |
US9021328B2 (en) | 2013-01-15 | 2015-04-28 | International Business Machines Corporation | Shared error protection for register banks |
US9201727B2 (en) | 2013-01-15 | 2015-12-01 | International Business Machines Corporation | Error protection for a data bus |
US9041428B2 (en) | 2013-01-15 | 2015-05-26 | International Business Machines Corporation | Placement of storage cells on an integrated circuit |
US9043683B2 (en) | 2013-01-23 | 2015-05-26 | International Business Machines Corporation | Error protection for integrated circuits |
US9124300B2 (en) * | 2013-02-28 | 2015-09-01 | Sandisk Technologies Inc. | Error correction coding in non-volatile memory |
US9208018B1 (en) | 2013-03-15 | 2015-12-08 | Pmc-Sierra, Inc. | Systems and methods for reclaiming memory for solid-state memory |
US9081701B1 (en) | 2013-03-15 | 2015-07-14 | Pmc-Sierra, Inc. | Systems and methods for decoding data for solid-state memory |
US9053012B1 (en) | 2013-03-15 | 2015-06-09 | Pmc-Sierra, Inc. | Systems and methods for storing data for solid-state memory |
US9009565B1 (en) | 2013-03-15 | 2015-04-14 | Pmc-Sierra, Inc. | Systems and methods for mapping for solid-state memory |
US9026867B1 (en) * | 2013-03-15 | 2015-05-05 | Pmc-Sierra, Inc. | Systems and methods for adapting to changing characteristics of multi-level cells in solid-state memory |
KR102157672B1 (ko) | 2013-11-15 | 2020-09-21 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
US9354955B1 (en) | 2014-03-19 | 2016-05-31 | Western Digital Technologies, Inc. | Partial garbage collection for fast error handling and optimized garbage collection for the invisible band |
WO2015163901A1 (en) * | 2014-04-25 | 2015-10-29 | Empire Technology Development Llc | Storing data in storage devices |
KR102392821B1 (ko) * | 2015-03-16 | 2022-05-02 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
US9766976B2 (en) * | 2015-06-08 | 2017-09-19 | Sandisk Technologies Llc | Data storage device and method for storing multiple codewords and redundancy information at a word line |
SG11201700048PA (en) * | 2015-10-13 | 2017-05-30 | Huawei Tech Co Ltd | Decoding device and method and signal transmission system |
US9792175B2 (en) * | 2015-10-21 | 2017-10-17 | Sandisk Technologies Llc | Bad column management in nonvolatile memory |
US10019314B2 (en) | 2016-04-27 | 2018-07-10 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
CN111679787B (zh) | 2016-04-27 | 2023-07-18 | 慧荣科技股份有限公司 | 闪存装置、闪存控制器及闪存存储管理方法 |
CN107391026B (zh) | 2016-04-27 | 2020-06-02 | 慧荣科技股份有限公司 | 闪存装置及闪存存储管理方法 |
US10289487B2 (en) | 2016-04-27 | 2019-05-14 | Silicon Motion Inc. | Method for accessing flash memory module and associated flash memory controller and memory device |
CN107391296B (zh) | 2016-04-27 | 2020-11-06 | 慧荣科技股份有限公司 | 存取闪存模块的方法及相关的闪存控制器与记忆装置 |
US9910772B2 (en) * | 2016-04-27 | 2018-03-06 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
TWI594255B (zh) * | 2016-07-01 | 2017-08-01 | 群聯電子股份有限公司 | 解碼方法、記憶體控制電路單元及記憶體儲存裝置 |
CN107590018B (zh) * | 2016-07-07 | 2020-12-01 | 群联电子股份有限公司 | 译码方法、存储器控制电路单元及存储器存储装置 |
TWI675374B (zh) * | 2018-07-24 | 2019-10-21 | 群聯電子股份有限公司 | 位元判斷方法、記憶體控制電路單元以及記憶體儲存裝置 |
US10771189B2 (en) | 2018-12-18 | 2020-09-08 | Intel Corporation | Forward error correction mechanism for data transmission across multi-lane links |
KR20200099438A (ko) * | 2019-02-14 | 2020-08-24 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 |
US11637657B2 (en) * | 2019-02-15 | 2023-04-25 | Intel Corporation | Low-latency forward error correction for high-speed serial links |
US11249837B2 (en) | 2019-03-01 | 2022-02-15 | Intel Corporation | Flit-based parallel-forward error correction and parity |
US11296994B2 (en) | 2019-05-13 | 2022-04-05 | Intel Corporation | Ordered sets for high-speed interconnects |
US11740958B2 (en) | 2019-11-27 | 2023-08-29 | Intel Corporation | Multi-protocol support on common physical layer |
US11546000B2 (en) * | 2020-05-04 | 2023-01-03 | Samsung Electronics Co., Ltd. | Mobile data storage |
KR20210147686A (ko) * | 2020-05-29 | 2021-12-07 | 에스케이하이닉스 주식회사 | 오류 정정 회로 및 오류 정정 인코딩 방법 |
US11387848B1 (en) * | 2021-03-11 | 2022-07-12 | Samsung Electronics Co., Ltd. | Hierarchical error correction code |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3893071A (en) * | 1974-08-19 | 1975-07-01 | Ibm | Multi level error correction system for high density memory |
JPS5376637A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Diagnostic system of memory device only for reading |
JPS5984141A (ja) | 1982-11-05 | 1984-05-15 | Nissan Motor Co Ltd | 水滴検知装置 |
JPS61338U (ja) * | 1984-06-06 | 1986-01-06 | クラリオン株式会社 | 復号装置 |
JPS6356879A (ja) * | 1986-08-28 | 1988-03-11 | Canon Inc | 情報記録再生装置 |
JPH01208029A (ja) | 1988-02-15 | 1989-08-22 | Hitachi Ltd | 符号器及び復号器 |
JPH02131625A (ja) * | 1988-11-11 | 1990-05-21 | Matsushita Electric Ind Co Ltd | 誤り訂正装置 |
JPH06161906A (ja) * | 1992-11-19 | 1994-06-10 | Toshiba Corp | 半導体メモリー回路 |
US5600663A (en) * | 1994-11-16 | 1997-02-04 | Lucent Technologies Inc. | Adaptive forward error correction system |
JP3316414B2 (ja) | 1996-03-28 | 2002-08-19 | 株式会社沖データ | 画像符号化方法及び装置並びに画像復号化方法及び装置 |
JPH09115252A (ja) * | 1996-10-21 | 1997-05-02 | Canon Inc | 情報記録媒体 |
DE19731021A1 (de) * | 1997-07-18 | 1999-01-21 | Meyer Joerg | In vivo abbaubares metallisches Implantat |
JPH1165944A (ja) | 1997-08-13 | 1999-03-09 | Fujitsu Ltd | データ誤り検出装置 |
US6405338B1 (en) | 1998-02-11 | 2002-06-11 | Lucent Technologies Inc. | Unequal error protection for perceptual audio coders |
JP4759903B2 (ja) * | 2000-01-21 | 2011-08-31 | ソニー株式会社 | 光ディスク判別方法と光ディスク再生方法および光ディスク装置 |
US6580769B1 (en) | 2000-02-14 | 2003-06-17 | Motorola, Inc. | Method and apparatus for backward recursion next state generation in recursive convolutional decoding |
FR2810152A1 (fr) * | 2000-06-13 | 2001-12-14 | St Microelectronics Sa | Memoire eeprom securisee comprenant un circuit de correction d'erreur |
US6621871B2 (en) * | 2001-03-30 | 2003-09-16 | Nokia Corporation | Incremental redundancy packet combiner and decoder |
US7269781B2 (en) * | 2004-06-25 | 2007-09-11 | Hewlett-Packard Development Company, L.P. | Discrete universal denoising with reliability information |
JP2006260619A (ja) | 2005-03-15 | 2006-09-28 | Matsushita Electric Ind Co Ltd | 誤り訂正装置、誤り訂正方法及びデジタルデータ記録再生装置 |
US7227797B2 (en) | 2005-08-30 | 2007-06-05 | Hewlett-Packard Development Company, L.P. | Hierarchical memory correction system and method |
KR100737912B1 (ko) * | 2005-10-11 | 2007-07-10 | 삼성전자주식회사 | 반도체 메모리 장치의 에러 검출 및 정정 회로 |
US8792555B2 (en) * | 2006-01-31 | 2014-07-29 | Qualcomm Incorporated | Methods and systems for resizing multimedia content |
JP4953648B2 (ja) * | 2006-02-03 | 2012-06-13 | パナソニック株式会社 | 不揮発性記憶装置およびメモリコントローラ |
JP2010092574A (ja) * | 2008-10-12 | 2010-04-22 | Kyoto Software Research Inc | フラッシュファイルシステムの誤り訂正機能 |
-
2008
- 2008-03-18 KR KR1020080024929A patent/KR101398212B1/ko active IP Right Grant
- 2008-09-12 US US12/232,258 patent/US8713411B2/en active Active
- 2008-11-07 WO PCT/KR2008/006587 patent/WO2009116716A1/en active Application Filing
- 2008-11-07 JP JP2011500685A patent/JP5345201B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20090241009A1 (en) | 2009-09-24 |
KR20090099756A (ko) | 2009-09-23 |
US8713411B2 (en) | 2014-04-29 |
JP2011515784A (ja) | 2011-05-19 |
KR101398212B1 (ko) | 2014-05-26 |
WO2009116716A1 (en) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5345201B2 (ja) | 符号化および/または復号化メモリ装置および方法 | |
KR101398200B1 (ko) | 메모리 장치 및 인코딩/디코딩 방법 | |
US10135465B2 (en) | Error correction methods and apparatuses using first and second decoders | |
US8321760B2 (en) | Semiconductor memory device and data processing method thereof | |
US8560901B2 (en) | Apparatus, method and memory device for error correction by increasing or decreasing a read voltage and analyzing frequency information for a read error pattern | |
US9298546B2 (en) | Semiconductor memory device | |
JP5324652B2 (ja) | メモリ装置およびエラー制御コード復号化方法 | |
TWI451430B (zh) | 用於利用乘積碼糾正非揮發性記憶體中的錯誤的系統和方法 | |
US8966347B2 (en) | Forward error correction with parallel error detection for flash memories | |
JP5502064B2 (ja) | メモリ装置およびデータ判定方法 | |
US8301978B2 (en) | Memory device and method of storing data with error correction using codewords | |
KR101386489B1 (ko) | 메모리 장치 및 멀티 비트 프로그래밍 방법 | |
JP2008165805A (ja) | フラッシュメモリ装置のecc制御器及びそれを含むメモリシステム | |
US9654147B2 (en) | Concatenated error correction device | |
JP2010287305A (ja) | 多値レベルメモリデバイスにおける増大した記憶容量のための誤り訂正符号 | |
JP2019057752A (ja) | メモリシステム | |
US9639421B2 (en) | Operating method of flash memory system | |
KR101480383B1 (ko) | 코드 인코딩 장치 | |
US12009840B2 (en) | Systems and methods of decoding error correction code of a memory device with dynamic bit error estimation | |
KR102532611B1 (ko) | 컨트롤러 및 그것의 동작 방법 | |
US10673465B2 (en) | Memory controller, memory system, and control method | |
Kousa et al. | Error control coding for multi-level cell memories |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5345201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |