JP5343721B2 - Silicon substrate evaluation method and semiconductor device manufacturing method - Google Patents
Silicon substrate evaluation method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP5343721B2 JP5343721B2 JP2009141232A JP2009141232A JP5343721B2 JP 5343721 B2 JP5343721 B2 JP 5343721B2 JP 2009141232 A JP2009141232 A JP 2009141232A JP 2009141232 A JP2009141232 A JP 2009141232A JP 5343721 B2 JP5343721 B2 JP 5343721B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- junction
- electron beam
- evaluating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
Description
本発明は、カソードルミネッセンス法によるシリコン基板の評価方法に関する。 The present invention relates to a method for evaluating a silicon substrate by a cathodoluminescence method.
最近では、半導体デバイスのさらなる微細化、高性能化のため、より高品質なシリコン基板が求められている。このシリコン基板の評価法としては、物理・化学分析を用いた多種多様の手法が知られており、極めて範囲が広い。この中でも、電気特性評価は、実際のデバイスに近い方法であり、また感度の点からも有望視されている。 Recently, a higher quality silicon substrate has been demanded for further miniaturization and higher performance of semiconductor devices. As a method for evaluating this silicon substrate, various methods using physical and chemical analysis are known, and the range is extremely wide. Among these, the electrical property evaluation is a method close to an actual device, and is promising from the viewpoint of sensitivity.
デバイス材料としてのシリコンウェーハの電気特性評価法としては、ＧＯＩ（Ｇａｔｅ Ｏｘｉｄｅ Ｉｎｔｅｇｒｉｔｙ）やライフタイム、ＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）等が知られている。特にＧＯＩは、ＣＺシリコン結晶中に存在するＣＯＰや、酸素析出などに感度が良く、重要な評価手法である。しかし、このＧＯＩはシリコン基板の最表面を２０ｎｍ程度酸化し、これに電極を形成して絶縁破壊特性を評価するものであり、シリコン基板表層の評価を行う方法である。 Known methods for evaluating electrical characteristics of a silicon wafer as a device material include GOI (Gate Oxide Integrity), lifetime, and DLTS (Deep Level Transient Spectroscopy). In particular, GOI is an important evaluation method because it has high sensitivity to COP and oxygen precipitation present in CZ silicon crystals. However, this GOI is a method of evaluating the surface layer of a silicon substrate by oxidizing the outermost surface of the silicon substrate by about 20 nm and forming an electrode on this to evaluate the dielectric breakdown characteristics.
一方、デバイス活性領域（表面近傍）の評価手法の一つとして、接合リーク電流特性がある。
接合リーク電流特性は、図５に示すように、シリコン基板５１表面の酸化膜５２が除去された位置に、基板５１とは異なる導電型のドーパントを拡散した拡散層５３を形成することによりＰＮ接合を作製して、電極５４から逆方向電圧を加え、その漏れ電流による評価手法である。
On the other hand, as one method for evaluating the device active region (near the surface), there is a junction leakage current characteristic.
As shown in FIG. 5, the junction leakage current characteristic is obtained by forming a
具体例を上げて説明する。ここでは、Ｐ型基板にＮ型ドーパントを拡散させた場合で説明すると、Ｎ型領域に＋の電界を印加すると、Ｐ型領域に向かって空乏領域（空間電荷領域）が形成される。この空乏領域に重金属などの欠陥が存在することで、キャリアが発生し、印加電圧により電流（リーク電流）として検出される（非特許文献１参照）。 A specific example will be described. Here, a case where an N-type dopant is diffused in a P-type substrate will be described. When a + electric field is applied to the N-type region, a depletion region (space charge region) is formed toward the P-type region. Due to the presence of defects such as heavy metals in this depletion region, carriers are generated and detected as current (leakage current) by the applied voltage (see Non-Patent Document 1).
通常のリーク電流値は非常に小さく、測定にはシールドを施したシステムが必須である。
また、リーク電流値は、空乏領域（空間電荷領域）の大きさにも影響を受ける。すなわち、基板抵抗が大きければ、その分空乏領域も大きくなり、これに伴い、リーク電流も大きくなる傾向がある。
このように、接合リーク電流測定は有効な手段であるが、リーク電流値が小さいため、寄生抵抗の影響を受けやすい。また、材料評価の観点からは、シリコン基板抵抗率の影響を受けやすいという特徴がある。
Normal leakage current is very small, and a shielded system is essential for measurement.
The leak current value is also affected by the size of the depletion region (space charge region). That is, if the substrate resistance is large, the depletion region is correspondingly large, and accordingly, the leakage current tends to be large.
As described above, the junction leakage current measurement is an effective means, but since the leakage current value is small, it is easily affected by the parasitic resistance. In addition, from the viewpoint of material evaluation, it is characterized by being easily affected by the resistivity of the silicon substrate.
また、電気特性劣化原因は電気特性測定のみからは判断することが出来ず、物理解析も必要である。従来、このような解析にはＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を代表とした電子線をプローブとした手法が用いられているが、主に形態観察、元素分析が主目的である。一方、ＦＴ−ＩＲ（Ｆｏｕｒｉｅ−Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ ｓｐｅｃｔｒｏｓｃｏｐｙ）やラマン、フォトルミネッセンス（ＰＬ）法などに代表される分光学的手法は、元素情報以外の重要な情報、例えば、有機材料の結合状態や結晶の応力・歪、欠陥、キャリア濃度等の情報を得ることが出来るものの、空間分解能という点では必ずしも充分でない。 In addition, the cause of electrical characteristic deterioration cannot be determined only from electrical characteristic measurement, and physical analysis is also required. Conventionally, a technique using an electron beam typified by TEM (Transmission Electron Microscopy) as a probe has been used for such analysis, but mainly for morphological observation and elemental analysis. On the other hand, spectroscopic techniques represented by FT-IR (Fourier-Transform Infrared spectroscopy), Raman, and photoluminescence (PL) methods are used for important information other than elemental information, for example, the bonding state of organic materials and the state of crystals. Although information such as stress / strain, defects, and carrier concentration can be obtained, it is not always sufficient in terms of spatial resolution.
一方、カソードルミネッセンス（ＣＬ）法は、電子線をプローブとして、高い空間分解能で試料の応力・歪分布、欠陥分布、キャリア分布を評価することが出来る。ＣＬとは電子線を試料に照射したときに放出される紫外・可視・近赤外領域の発光のことである。 On the other hand, the cathodoluminescence (CL) method can evaluate the stress / strain distribution, defect distribution, and carrier distribution of a sample with high spatial resolution using an electron beam as a probe. CL refers to light emission in the ultraviolet, visible, and near infrared regions that is emitted when an electron beam is irradiated onto a sample.
図６に電子線遷移の模式図を示す。特性Ｘ線は内郭電子遷移に由来しており、主に元素情報を反映するが、ＣＬは伝導帯の底付近から価電子帯の頂上付近への遷移に対応するため、元素情報でなく結晶としての性質を反映する。近年の半導体基板の特性向上及び半導体デバイスの微細化に伴い、半導体デバイス不良原因が必ずしも形態として捉えられることができない、いわゆる点欠陥に起因していることが多くなってきており、ＣＬが結晶としての性質を反映することは大きなポイントであり、結晶性を維持しつつ、その中で結晶性の違いを検出できる点がＣＬ法の大きな特徴であり、利点である。 FIG. 6 shows a schematic diagram of electron beam transition. Characteristic X-rays are derived from inner electron transitions and mainly reflect elemental information, but CL corresponds to a transition from near the bottom of the conduction band to near the top of the valence band. Reflects the nature as. With the recent improvement in characteristics of semiconductor substrates and the miniaturization of semiconductor devices, the cause of semiconductor device failures is not necessarily taken as a form, but is often caused by so-called point defects, and CL is a crystal. It is a big point to reflect the properties of the CL method, and the point that the difference in crystallinity can be detected while maintaining the crystallinity is a great feature and advantage of the CL method.
このＣＬ法における発光のメカニズムは材料によって異なるが、半導体の場合は、（１）電子・正孔対の生成、（２）キャリアの拡散、（３）発光再結合の３つが存在する。シリコンの場合は、バンドギャップ（約１．１ｅＶ）に相当するＴＯフォノン線が強く観察される。これは、シリコンが間接遷移型半導体であるためのフォノン放出を伴うバンド間遷移である。結晶欠陥や不純物がバンドギャップ内にエネルギー準位を形成するとバンド間遷移発光以外にこの欠陥や不純物を介した発光が生じる。 The light emission mechanism in the CL method differs depending on the material, but in the case of a semiconductor, there are three types: (1) generation of electron / hole pairs, (2) carrier diffusion, and (3) emission recombination. In the case of silicon, a TO phonon line corresponding to a band gap (about 1.1 eV) is strongly observed. This is an interband transition with phonon emission because silicon is an indirect transition semiconductor. When crystal defects and impurities form energy levels in the band gap, light emission through the defects and impurities occurs in addition to interband transition light emission.
装置としては、一般的に電子線源としてＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用い、これに試料からの発光を検出する検出器・分光器、さらに格子振動を押さえて発光強度を得るためのステージ冷却などの機構が必要である。電子線源としてＳＥＭを使用する装置概要からも分かる通り、ＣＬ法の特徴としては、ＳＥＭ像との比較が可能、広範囲波長の発光スペクトルが得られる、高分解能、加速電圧を変化させることで深さ分析が可能な点がある。 As an apparatus, a scanning electron microscope (SEM) is generally used as an electron beam source, a detector / spectrometer for detecting light emission from the sample, and stage cooling for suppressing light emission and obtaining light emission intensity, etc. This mechanism is necessary. As can be seen from the outline of an apparatus using an SEM as an electron beam source, the CL method can be compared with an SEM image, an emission spectrum of a wide range of wavelengths can be obtained, high resolution, and deep by changing the acceleration voltage. There is a point that can be analyzed.
以上のように、シリコン基板の評価において、電気特性のみでは欠陥を十分に検出することは不可能に近く、シリコン基板の品質を改善するにはおのずから限界がある。一方、物理解析であるＣＬは、発光特性を利用するため、発光強度が極めて小さい間接遷移型材料であるシリコンにとっては、正確な解析に必要なデータを充分に得ることは難しいという問題点があった。 As described above, in the evaluation of a silicon substrate, it is almost impossible to sufficiently detect defects by using only the electric characteristics, and there is a natural limit to improving the quality of the silicon substrate. On the other hand, CL, which is a physical analysis, uses the light emission characteristics, so that it is difficult for silicon, which is an indirect transition material with extremely low light emission intensity, to obtain sufficient data necessary for accurate analysis. It was.
本発明は、上記問題点に鑑みてなされたものであって、ＣＬ法の感度を向上させてシリコン基板を評価することで、デバイス活性領域の点欠陥を精密に非破壊検査により評価することができるシリコン基板の評価方法、及びその評価方法を用いた半導体デバイスの製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and by evaluating the silicon substrate by improving the sensitivity of the CL method, it is possible to accurately evaluate point defects in the device active region by nondestructive inspection. An object of the present invention is to provide a method for evaluating a silicon substrate, and a method for manufacturing a semiconductor device using the evaluation method.
上記目的を達成するために、本発明は、少なくとも、シリコン基板表面にＰＮ接合を作製し、該ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射して、該電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行うことを特徴とするシリコン基板の評価方法を提供する。 In order to achieve the above object, the present invention at least forms a PN junction on the surface of a silicon substrate, irradiates an electron beam to a depletion region of the silicon substrate on which the PN junction is fabricated, and the electron beam is irradiated. There is provided a silicon substrate evaluation method characterized in that a silicon substrate is evaluated from the wavelength and intensity of light emission obtained from the silicon substrate.
このように、シリコン基板表面にＰＮ接合を作製することで、バンドが曲がり、このＰＮ接合の空乏領域に電子線を照射すれば、ＰＮ接合が作製されていないシリコン基板に比べキャリアがより拡散する。これにより基板から得られる発光が、シリコン基板のデバイス活性領域を含む周辺領域に存在する欠陥の影響を受けた十分な発光特性を有するため、欠陥の検出感度が向上する。従って、シリコン基板であっても、電子線をプローブとして欠陥を精密に評価することができる。また、本発明であれば、ＰＮ接合を作製して評価できるため、実際の半導体デバイスを作製したものに近い構造で評価することができ、さらに、リーク電流測定のようなＰＮ接合を作製して行う他の評価との対比も可能になる。
以上より、本発明であれば、シリコン基板のデバイス活性領域の結晶評価を非破壊検査で精密に行うことができるため、この結果に基づいて半導体デバイス用のシリコン基板の品質を効果的に向上させることができる。
Thus, by producing a PN junction on the surface of the silicon substrate, the band is bent, and if a depletion region of the PN junction is irradiated with an electron beam, carriers are more diffused than a silicon substrate on which no PN junction is produced. . As a result, the light emission obtained from the substrate has sufficient light emission characteristics affected by the defects existing in the peripheral region including the device active region of the silicon substrate, so that the defect detection sensitivity is improved. Therefore, even with a silicon substrate, it is possible to accurately evaluate defects using an electron beam as a probe. In addition, according to the present invention, since a PN junction can be fabricated and evaluated, it can be evaluated with a structure close to that of an actual semiconductor device, and a PN junction such as leak current measurement can be fabricated. Comparison with other evaluations to be performed is also possible.
As described above, according to the present invention, since the crystal evaluation of the device active region of the silicon substrate can be accurately performed by nondestructive inspection, the quality of the silicon substrate for semiconductor devices is effectively improved based on this result. be able to.
このとき、前記ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射する際に、前記シリコン基板を７７Ｋ以下に冷却しながら行うことが好ましい。
このように、基板を７７Ｋ以下に冷却しながら行うことで、格子振動の影響を受けにくく、発光波長がブロードにならないため、より強い発光を得ることができる。
At this time, when the electron beam is irradiated to the depletion region of the silicon substrate on which the PN junction is formed, it is preferable to perform the cooling while cooling the silicon substrate to 77K or less.
In this way, by performing the process while cooling the substrate to 77K or less, it is difficult to be affected by the lattice vibration, and the emission wavelength does not become broad, so that stronger light emission can be obtained.
また、本発明は、半導体デバイスの製造方法であって、少なくとも、本発明のシリコン基板の評価方法によりシリコン基板を評価し、該評価により欠陥が検出されないシリコン基板を用いて半導体デバイスを製造することを特徴とする半導体デバイスの製造方法を提供する。
このように、非破壊検査である本発明の評価方法により検出感度良く欠陥評価して、欠陥が検出されないシリコン基板を用いることで、製造される半導体デバイスを高品質とすることができるとともに、歩留まりも良くなる。
Further, the present invention is a method for manufacturing a semiconductor device, wherein at least the silicon substrate is evaluated by the silicon substrate evaluation method of the present invention, and the semiconductor device is manufactured using the silicon substrate in which no defect is detected by the evaluation. A method for manufacturing a semiconductor device is provided.
As described above, by performing defect evaluation with high detection sensitivity by the evaluation method of the present invention, which is a nondestructive inspection, and using a silicon substrate in which no defect is detected, a semiconductor device to be manufactured can be of high quality and yield can be improved. Also gets better.
以上のように、本発明の評価方法によれば、シリコン基板のデバイス活性領域の結晶評価を非破壊検査で精密に行うことができるため、半導体デバイス用のシリコン基板の品質を効果的に向上させることができ、当該評価方法を用いて半導体デバイスを製造することで、品質の保証されたものを歩留まり良く製造することができる。 As described above, according to the evaluation method of the present invention, since the crystal evaluation of the device active region of the silicon substrate can be accurately performed by nondestructive inspection, the quality of the silicon substrate for semiconductor devices is effectively improved. In addition, by manufacturing a semiconductor device using the evaluation method, a device whose quality is guaranteed can be manufactured with a high yield.
以下、本発明のシリコン基板の評価方法及び半導体デバイスの製造方法について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は、本発明のシリコン基板の評価方法を説明するための説明図である。図７は、入射電子線の加速電圧によりシリコン中に発生する電子・正孔対の分布を示すグラフである。
Hereinafter, the silicon substrate evaluation method and the semiconductor device manufacturing method of the present invention will be described in detail as an example of an embodiment with reference to the drawings. However, the present invention is not limited thereto.
FIG. 1 is an explanatory diagram for explaining a silicon substrate evaluation method of the present invention. FIG. 7 is a graph showing the distribution of electron-hole pairs generated in silicon by the acceleration voltage of the incident electron beam.
本発明の評価方法によって評価できるシリコン基板としては、特に限定されず、ＰＷ（Ｐｏｌｉｓｈｅｄ Ｗａｆｅｒ）、エピタキシャルウェーハ又はＳＯＩウェーハ等を評価することができる。
そして、これらのようなシリコン基板表面にＰＮ接合を作製するが、作製方法は特に限定されず、例えば以下のように作製することができる。
The silicon substrate that can be evaluated by the evaluation method of the present invention is not particularly limited, and a PW (Polished Wafer), an epitaxial wafer, an SOI wafer, or the like can be evaluated.
And although PN junction is produced in the silicon substrate surfaces like these, the production method is not specifically limited, For example, it can produce as follows.
まず、シリコン基板表面に酸化膜を形成する。
ここで形成される酸化膜は、この後工程のドーパント拡散時のマスクとして形成されるものであり、熱酸化膜を形成してもよいし、ＣＶＤ酸化膜をデポしてもよい。また、形成する酸化膜の厚さとしては、後工程でドーパントが拡散しない程度の厚さであれば良く、５００ｎｍ以上の厚さとすることが好ましい。なお、ＣＶＤ酸化膜を形成する場合、特にプラズマＣＶＤの場合は、プラズマによる基板へのチャージダメージに注意すべきである。
First, an oxide film is formed on the surface of the silicon substrate.
The oxide film formed here is formed as a mask at the time of subsequent dopant diffusion, and a thermal oxide film or a CVD oxide film may be deposited. In addition, the thickness of the oxide film to be formed may be a thickness that does not allow the dopant to diffuse in a subsequent process, and is preferably 500 nm or more. When a CVD oxide film is formed, particularly in the case of plasma CVD, attention should be paid to charge damage to the substrate caused by plasma.
次に、フォトリソにより酸化膜に窓明け用のパターンを形成する。
酸化膜のエッチングとしては、特に限定されず、ドライエッチングでも、ＨＦをベースにしたウェットエッチングでも良い。ドライエッチングの方が微細パターンを加工するのに向いているが、プラズマダメージに注意すべきである。一方、ウエットエッチングは、プラズマダメージは生じないが、微細パターンの加工には不向きである。
Next, a pattern for opening a window is formed in the oxide film by photolithography.
The etching of the oxide film is not particularly limited, and may be dry etching or wet etching based on HF. Although dry etching is more suitable for processing fine patterns, attention should be paid to plasma damage. On the other hand, wet etching does not cause plasma damage, but is not suitable for processing a fine pattern.
酸化膜への窓明け後に、ドーパントの拡散を行う。
基板とは導電型の異なるドーパントを拡散させて、ＰＮ接合を形成する。例えばシリコン基板がボロンドープされたＰ型である場合には、ドーパントとしてリンを拡散させることで、ＰＮ接合を作製することができる。拡散方法としては、イオン注入、ガラスデポ、塗布拡散等の各種手法、どれを用いても良い。ＰＮ接合深さは、アニール条件に依存するため、予備実験で所望の深さになるようにアニール時間を調整する。また、拡散後の基板最表面のドーパント濃度を、１Ｅ２０／ｃｍ３以上の高濃度にすると、測定時の電極を特別に形成する必要が無く、拡散最表層をそのまま電極として使えるため好ましい。
After the window to the oxide film is opened, the dopant is diffused.
A PN junction is formed by diffusing a dopant having a conductivity type different from that of the substrate. For example, when the silicon substrate is a P-type doped with boron, a PN junction can be produced by diffusing phosphorus as a dopant. As a diffusion method, any of various methods such as ion implantation, glass deposition, and coating diffusion may be used. Since the PN junction depth depends on the annealing conditions, the annealing time is adjusted to a desired depth in a preliminary experiment. Further, it is preferable to set the dopant concentration on the outermost surface of the substrate after diffusion to a high concentration of 1E20 / cm 3 or more because it is not necessary to form an electrode at the time of measurement and the outermost diffusion layer can be used as it is.
また、別のＰＮ接合の作製方法としては、酸化膜を形成せずにドーパントを拡散させて、フォトリソによりパターンを形成して、エッチング等によりＭＥＳＡ構造のＰＮ接合を作製することもできる。 As another method for forming a PN junction, a dopant can be diffused without forming an oxide film, a pattern can be formed by photolithography, and a PN junction having a MESA structure can be manufactured by etching or the like.
このように、シリコン基板表面にＰＮ接合を作製することで、ＰＮ接合界面付近には空乏領域が形成される。そして、本発明の評価方法では、このＰＮ接合の空乏領域に電子線を照射して、電子線が照射されたシリコン基板から得られる発光の波長及び強度からシリコン基板の評価を行う。 In this way, by producing a PN junction on the surface of the silicon substrate, a depletion region is formed in the vicinity of the PN junction interface. In the evaluation method of the present invention, the depletion region of the PN junction is irradiated with an electron beam, and the silicon substrate is evaluated from the wavelength and intensity of light emission obtained from the silicon substrate irradiated with the electron beam.
このように、シリコン基板表面にＰＮ接合を作製することで、バンドが曲がり、このＰＮ接合の空乏領域に電子線を照射すれば、ＰＮ接合が作製されていないシリコン基板に比べキャリアがより拡散する。これにより基板から得られる発光が、シリコン基板のデバイス活性領域を含む周辺領域に存在する欠陥の影響を受けた十分な発光特性を有するため、欠陥の検出感度が向上する。従って、シリコン基板であっても、電子線をプローブとして欠陥を精密に評価することができる。また、本発明であれば、ＰＮ接合を作製して評価できるため、実際の半導体デバイスを作製したものに近い構造で評価することができ、さらに、リーク電流測定のようなＰＮ接合を作製して行う他の評価との対比も可能になる。
以上より、本発明であれば、シリコン基板のデバイス活性領域の結晶評価を非破壊検査で精密に行うことができるため、この情報を基に半導体デバイス用のシリコン基板の品質を効果的に向上させることができる。
Thus, by producing a PN junction on the surface of the silicon substrate, the band is bent, and if a depletion region of the PN junction is irradiated with an electron beam, carriers are more diffused than a silicon substrate on which no PN junction is produced. . As a result, the light emission obtained from the substrate has sufficient light emission characteristics affected by the defects existing in the peripheral region including the device active region of the silicon substrate, so that the defect detection sensitivity is improved. Therefore, even with a silicon substrate, it is possible to accurately evaluate defects using an electron beam as a probe. In addition, according to the present invention, since a PN junction can be fabricated and evaluated, it can be evaluated with a structure close to that of an actual semiconductor device, and a PN junction such as leak current measurement can be fabricated. Comparison with other evaluations to be performed is also possible.
As described above, according to the present invention, since the crystal evaluation of the device active region of the silicon substrate can be accurately performed by nondestructive inspection, the quality of the silicon substrate for semiconductor devices is effectively improved based on this information. be able to.
本発明の評価方法では、例えば図１に示すように、冷却機構のついたステージにＰＮ接合が作製された基板を載置し、真空チャンバーに入れて真空状態に保ち、十分に冷却した後、フィラメントから電子線を例えば加速電圧３０ｋｅＶでＰＮ接合の空乏領域に照射して、基板からの発光（Ｃａｔｈｏｄｅ ｌｕｍｉｎｅｓｃｅｎｃｅ）を検出器で検出し、その発光スペクトルを取得することができる。
このとき、電子線の加速電圧を３０ｋｅＶ以上にすることで、図７に示すように、約５μｍの深さ位置をピークに最大１０μｍの深さまでキャリアが拡散する。このため、ＰＮ接合の空乏領域まで、好ましくはＰＮ接合界面まで十分に電子線が照射される。
In the evaluation method of the present invention, for example, as shown in FIG. 1, a substrate on which a PN junction is formed is placed on a stage with a cooling mechanism, and the substrate is placed in a vacuum chamber and kept in a vacuum state. An electron beam can be irradiated from the filament to the depletion region of the PN junction, for example, at an acceleration voltage of 30 keV, and light emission from the substrate (Cathode luminescence) can be detected by a detector to obtain an emission spectrum.
At this time, by setting the acceleration voltage of the electron beam to 30 keV or more, as shown in FIG. 7, carriers diffuse up to a depth of 10 μm at the maximum at a depth position of about 5 μm. For this reason, the electron beam is sufficiently irradiated to the depletion region of the PN junction, preferably to the PN junction interface.
このとき、ＰＮ接合が作製されたシリコン基板の空乏領域に電子線を照射する際に、シリコン基板を７７Ｋ以下に冷却しながら行うことが好ましく、３０Ｋ以下に冷却することがより好ましい。
このように、基板を７７Ｋ以下、さらには３０Ｋ以下に冷却しながら行うことで、格子振動の影響を受けにくく、発光波長がブロードにならないため、より強い発光を得ることができる。冷却方法としては、特に限定されず、例えば、上記したようにシリコン基板を載置するステージに冷却機構をつけて冷却することができる。
At this time, when the electron beam is irradiated to the depletion region of the silicon substrate on which the PN junction is formed, it is preferably performed while cooling the silicon substrate to 77K or less, and more preferably to 30K or less.
Thus, by cooling the substrate to 77K or lower, further 30K or lower, it is difficult to be affected by the lattice vibration and the emission wavelength does not become broad, so that stronger light emission can be obtained. The cooling method is not particularly limited. For example, as described above, a cooling mechanism can be attached to the stage on which the silicon substrate is placed to cool the stage.
そして、例えば図２に示すような得られた発光の強度及び波長から、ピークの位置を調べて欠陥に帰属する波長付近に発光が得られている場合には、評価した基板のデバイス活性領域に欠陥が存在することがわかる。本発明の評価方法であれば、図２に示すように、ピークが明確に出るため、正確な欠陥評価を行うことができる。 Then, for example, from the intensity and wavelength of the obtained light emission as shown in FIG. 2, when the light emission is obtained near the wavelength attributed to the defect by examining the peak position, the device active region of the evaluated substrate It can be seen that a defect exists. According to the evaluation method of the present invention, as shown in FIG. 2, since a peak appears clearly, accurate defect evaluation can be performed.
また、本発明は、上記のように本発明の評価方法によりシリコン基板を評価し、欠陥が検出されないシリコン基板を用いて半導体デバイスを製造する。
このように、非破壊検査である本発明の評価方法により欠陥検出感度良く評価して、欠陥が検出されないシリコン基板を用いることで、製造される半導体デバイスの品質の良さを保証することができ、歩留まりが良くなる。
Further, according to the present invention, a silicon substrate is evaluated by the evaluation method of the present invention as described above, and a semiconductor device is manufactured using the silicon substrate in which no defect is detected.
Thus, by evaluating the defect detection sensitivity with the evaluation method of the present invention, which is a nondestructive inspection, by using a silicon substrate in which no defects are detected, it is possible to guarantee the quality of the manufactured semiconductor device, Yield is improved.
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
測定対象ウェーハとしては、導電型Ｐ型、直径２００ｍｍ、結晶方位＜１００＞であるシリコンウェーハを用いた。なお、ウェーハをＰ型にするためのドーパントとしてボロンを用い、基板抵抗は１０Ω・ｃｍにした。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
Example 1
As a wafer to be measured, a silicon wafer having a conductivity type P type, a diameter of 200 mm, and a crystal orientation <100> was used. Boron was used as a dopant for making the wafer P-type, and the substrate resistance was 10 Ω · cm.
このシリコンウェーハに１０００℃のパイロ酸化を行い、１μｍの酸化膜を形成した。形成後、０．５ｍｍ角のパターンを多数配置したマスクを用いてフォトリソを行い、バッファードＨＦで酸化膜へ窓開けエッチングを行い、０．５ｍｍ角の開口部を酸化膜に１０ｍｍ間隔で形成した。そして、ウェーハにＰＯＣｌ３を原料にしてリンガラスをデポし、引き続き、１０００℃で窒素アニールを２時間行なった後、リンガラスをＨＦで除去してＰＮ接合を作製した。なお、このときのリンの拡散深さは、およそ２μｍであった。 This silicon wafer was pyrooxidized at 1000 ° C. to form a 1 μm oxide film. After the formation, photolithography is performed using a mask in which a large number of 0.5 mm square patterns are arranged, and window opening is performed on the oxide film with buffered HF, and 0.5 mm square openings are formed in the oxide film at intervals of 10 mm. . Then, phosphor glass was deposited on the wafer using POCl 3 as a raw material. Subsequently, nitrogen annealing was performed at 1000 ° C. for 2 hours, and then the phosphor glass was removed with HF to produce a PN junction. At this time, the diffusion depth of phosphorus was about 2 μm.
次に、ＰＮ接合が作製されたウェーハ（サンプル）を、冷却機構のついたステージに乗せ、真空チャンバーに入れて真空状態に保ち、サンプルが１０Ｋにまで十分冷却された後に、電子線の照射を空乏領域まで十分に照射されるように加速電圧３０ｋｅＶで行い、発光スペクトルを取得した。このとき得られた発光スペクトルを図２に示す。
図２に示すように、波長が１４００及び１５００ｎｍ付近にＤ２、Ｄ１線と呼ばれる発光が明確に得られている。これは転位に帰属するといわれており、本実施例では、酸素析出周辺部に存在する転位によるものと考えられ、サンプルのデバイス活性領域に点欠陥が存在していることが分かる。ＴＯ線というのはシリコンバンド端発光であり、これは材料特有のものである。なお、図中に複数のスペクトルが存在しているが、これは、ＰＮ接合のある位置を複数箇所測定したデータであり、全部で１６箇所の測定を行っている。
Next, the wafer (sample) on which the PN junction is fabricated is placed on a stage with a cooling mechanism, put in a vacuum chamber and kept in a vacuum state, and after the sample has been sufficiently cooled to 10K, electron beam irradiation is performed. An emission spectrum was obtained at an acceleration voltage of 30 keV so that the depletion region was sufficiently irradiated. The emission spectrum obtained at this time is shown in FIG.
As shown in FIG. 2, light emission called D2 and D1 lines is clearly obtained in the vicinity of wavelengths of 1400 and 1500 nm. This is said to be attributed to dislocations, and in this example, it is considered to be due to dislocations present in the vicinity of oxygen precipitation, and it can be seen that point defects exist in the device active region of the sample. The TO line is silicon band edge emission, which is unique to the material. In addition, although the some spectrum exists in the figure, this is the data which measured several places with a PN junction, and has measured 16 places in total.
（実施例２）
測定対象ウェーハとして、実施例１と同様のシリコンウェーハを用いた。
このシリコンウェーハに、ＰＯＣｌ３を原料にしてリンガラスをデポし、引き続き、１０００℃で窒素アニールを２時間行なった後、リンガラスをＨＦで除去して、０．５ｍｍ角のパターンを多数配置したマスクを用いてフォトリソを行い、ＲＩＥにて深さ２μｍ程度のＭＥＳＡエッチングを行うことで、ウェーハにＰＮ接合を作製した。なお、このときのリンの拡散深さは、およそ２μｍであった。
(Example 2)
A silicon wafer similar to that in Example 1 was used as a measurement target wafer.
Phosphor glass was deposited on this silicon wafer using POCl 3 as a raw material. Subsequently, nitrogen annealing was performed at 1000 ° C. for 2 hours, and then the phosphorus glass was removed with HF to arrange a large number of 0.5 mm square patterns. Photolithography was performed using a mask, and MESA etching with a depth of about 2 μm was performed by RIE, thereby producing a PN junction on the wafer. At this time, the diffusion depth of phosphorus was about 2 μm.
このようにＰＮ接合が作製されたウェーハを、実施例１と同様に電子線照射し、発光スペクトルを取得した。このとき得られた発光スペクトルを図３に示す。
図３に示すように、実施例２においても、波長が１４００及び１５００ｎｍ付近にＤ２、Ｄ１線と呼ばれる発光が明確に得られ、点欠陥が存在していることが分かる。
Thus, the wafer by which the PN junction was produced was irradiated with an electron beam similarly to Example 1, and the emission spectrum was acquired. The emission spectrum obtained at this time is shown in FIG.
As shown in FIG. 3, also in Example 2, light emission called D2 and D1 lines is clearly obtained near wavelengths of 1400 and 1500 nm, and it can be seen that point defects exist.
（比較例）
測定対象ウェーハとして、実施例１、２と同様のシリコンウェーハを準備した。
このシリコンウェーハに、ＰＯＣｌ３を原料にしてリンガラスをデポし、引き続き、１０００℃で窒素アニールを２時間行なった後、リンガラスをＨＦで除去して、０．５ｍｍ角のパターンを多数配置したマスクを用いてフォトリソを行い、ＲＩＥにて深さ２μｍ程度のＭＥＳＡエッチングを行うことで、ウェーハにＰＮ接合を作製した。なお、このときのリンの拡散深さは、およそ２μｍであった。
(Comparative example)
As a measurement target wafer, the same silicon wafer as in Examples 1 and 2 was prepared.
Phosphor glass was deposited on this silicon wafer using POCl 3 as a raw material. Subsequently, nitrogen annealing was performed at 1000 ° C. for 2 hours, and then the phosphorus glass was removed with HF to arrange a large number of 0.5 mm square patterns. Photolithography was performed using a mask, and MESA etching with a depth of about 2 μm was performed by RIE, thereby producing a PN junction on the wafer. At this time, the diffusion depth of phosphorus was about 2 μm.
次に、ＰＮ接合が作製されたウェーハ（サンプル）を、冷却機構のついたステージに乗せ、真空チャンバーに入れて真空状態に保ち、サンプルが１０Ｋにまで十分冷却された後に、電子線を加速電圧３０ｋｅＶでサンプルに照射し、発光スペクトルを取得した。今回は、ＭＥＳＡ構造のＰＮ接合のない位置４箇所の発光スペクトルを測定することで、比較例とした。このとき得られた発光スペクトルを図４に示す。
図４に示すように、波長が１５００ｎｍ付近にＤ１線と呼ばれる発光が得られているが、実施例１、２と比べても、ＴＯ線に対して欠陥起因のＤ１線は弱く、またＤ２線についてはほとんど出ていない。
Next, the wafer (sample) on which the PN junction has been fabricated is placed on a stage with a cooling mechanism, put in a vacuum chamber and kept in a vacuum state, and after the sample has been sufficiently cooled to 10K, the electron beam is subjected to an acceleration voltage. The sample was irradiated at 30 keV, and an emission spectrum was obtained. This time, it was set as the comparative example by measuring the emission spectrum of four positions without PN junction of MESA structure. The emission spectrum obtained at this time is shown in FIG.
As shown in FIG. 4, light emission called a D1 line is obtained in the vicinity of a wavelength of 1500 nm, but the defect-induced D1 line is weaker than the TO line, and the D2 line is weaker than the TO line. There is almost no out.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
５１…シリコン基板、 ５２…酸化膜、 ５３…拡散層、 ５４…電極。 51 ... Silicon substrate, 52 ... Oxide film, 53 ... Diffusion layer, 54 ... Electrode.
Claims (3)
A method of manufacturing a semiconductor device, wherein at least the silicon substrate is evaluated by the silicon substrate evaluation method according to claim 1, and the semiconductor device is manufactured using a silicon substrate in which no defect is detected by the evaluation. A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009141232A JP5343721B2 (en) | 2009-06-12 | 2009-06-12 | Silicon substrate evaluation method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009141232A JP5343721B2 (en) | 2009-06-12 | 2009-06-12 | Silicon substrate evaluation method and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010287778A JP2010287778A (en) | 2010-12-24 |
| JP5343721B2 true JP5343721B2 (en) | 2013-11-13 |
Family
ID=43543246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009141232A Active JP5343721B2 (en) | 2009-06-12 | 2009-06-12 | Silicon substrate evaluation method and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5343721B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5720560B2 (en) * | 2011-12-21 | 2015-05-20 | 信越半導体株式会社 | Semiconductor substrate evaluation method |
| JP5615303B2 (en) * | 2012-01-24 | 2014-10-29 | 三菱電機株式会社 | Impurity concentration measuring method and impurity concentration measuring apparatus |
| JP5751531B2 (en) * | 2012-06-15 | 2015-07-22 | 信越半導体株式会社 | Semiconductor substrate evaluation method, semiconductor substrate for evaluation, semiconductor device |
| JP6083404B2 (en) * | 2014-03-17 | 2017-02-22 | 信越半導体株式会社 | Semiconductor substrate evaluation method |
| JP6296001B2 (en) * | 2015-05-20 | 2018-03-20 | 信越半導体株式会社 | Manufacturing method and evaluation method of silicon epitaxial wafer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6244652A (en) * | 1985-08-22 | 1987-02-26 | Nobuo Mikoshiba | Crystal defect analyzing device |
| JPH036819A (en) * | 1989-06-02 | 1991-01-14 | Mitsubishi Electric Corp | Method for inspecting etching state and structure of pattern to be inspected |
| JP2006073572A (en) * | 2004-08-31 | 2006-03-16 | Oki Electric Ind Co Ltd | Semiconductor crystal defect testing method and equipment thereof, and semiconductor device manufacturing method using the semiconductor crystal defect testing equipment |
| JP4629493B2 (en) * | 2005-05-11 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | Inspection method of semiconductor device |
-
2009
- 2009-06-12 JP JP2009141232A patent/JP5343721B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010287778A (en) | 2010-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI609177B (en) | Wafer imaging and processing method and apparatus | |
| US7947967B2 (en) | Method for evaluating a semiconductor substrate | |
| JP5343721B2 (en) | Silicon substrate evaluation method and semiconductor device manufacturing method | |
| KR20080011098A (en) | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it | |
| Papež et al. | Degradation analysis of GaAs solar cells at thermal stress | |
| JP4483583B2 (en) | SOI wafer inspection method, analysis apparatus, and SOI wafer manufacturing method | |
| Ametowobla et al. | Laser induced lifetime degradation in p-type crystalline silicon | |
| JP5938969B2 (en) | Epitaxial wafer manufacturing method and solid-state imaging device manufacturing method | |
| JP5720560B2 (en) | Semiconductor substrate evaluation method | |
| US9748151B2 (en) | Method for evaluating semiconductor substrate | |
| Kwapil et al. | Influence of surface texture on the defect‐induced breakdown behavior of multicrystalline silicon solar cells | |
| JP5561245B2 (en) | Semiconductor substrate evaluation method | |
| JP5652379B2 (en) | Semiconductor substrate evaluation method and semiconductor substrate for evaluation | |
| JP6634962B2 (en) | Method for evaluating epitaxial layer of silicon epitaxial wafer and method for manufacturing silicon epitaxial wafer | |
| JP6369349B2 (en) | Cathodoluminescence measuring jig and cathodoluminescence measuring method | |
| TWI657504B (en) | Method for evaluating impurity absorption capability of epitaxial silicon wafer and epitaxial silicon wafer | |
| JP5003434B2 (en) | Evaluation method of wafer for device formation | |
| Altmann et al. | Combined electron beam induced current imaging (EBIC) and focused ion beam (FIB) techniques for thin film solar cell characterization | |
| JP7003942B2 (en) | Wafer evaluation method | |
| JP6766786B2 (en) | Carbon concentration evaluation method in silicon single crystal substrate and manufacturing method of semiconductor device | |
| JP6520782B2 (en) | Evaluation method and manufacturing method of epitaxial wafer | |
| Duru et al. | Photoluminescence imaging for slip line detection and characterization in silicon substrates | |
| JP2017044570A (en) | Semiconductor evaluation method | |
| KR20200130809A (en) | Carbon concentration evaluation method | |
| Xiao et al. | New approach to remove crystal originated pits in Czochralski-grown silicon: combination of germanium ion implantation with solid-phase epitaxy |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5343721 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |