JP5342486B2 - Ａ／ｄ変換器用テスト回路 - Google Patents

Description

本発明は、Ａ／Ｄ変換器のテスト回路及びテスト方法に関する。

アナログ信号をフィードバック制御する半導体集積回路において、アナログ制御からＡ／Ｄ変換器を用いたディジタル制御への置き換えが進んでいる。そして、このＡ／Ｄ変換器のテスト方法につき、従来いくつかの方法が考案されている（図４参照）。

図４（ａ）に示す集積回路７０は、Ａ／Ｄ変換器２０とＤ／Ａ変換器７２の両方が同一基板上に実装されている。Ａ／Ｄ変換器２０の出力をＤ／Ａ変換器７２の入力に接続して、Ａ／Ｄ，Ｄ／Ａの両変換器を同時にテストする（特許文献１，２参照）。なお、Ｄ／Ａ変換器７２の入力をＡ／Ｄ変換器２０の出力に接続してテストを行っても良い。７１はセレクタ、２１はＡ／Ｄ変換器２０によって変換されたディジタルデータを利用する回路である。

図４（ｂ）に示す集積回路８０は、Ａ／Ｄ変換器２０によって変換生成されたＮビットのディジタルデータをピンによって外部出力可能に構成されており、このピンから出力されるディジタルデータをテスター又はＢＯＳＴ（Built-out Self-Test）でサンプリングして良否を判定する（特許文献３参照）。

図４（ｃ）に示す集積回路９０は、テスト回路９１と内部メモリ９２を備えており、Ａ／Ｄ変換器２０によって変換生成されたディジタル信号を内部メモリ９２に記録し、テスト回路９１がこのデータを読み出してテストする（特許文献４参照）。

特開平５−２９７０６１号公報 特開２００７−１７８３８７号公報 特開昭５８−２００３１号公報 特開２００１−３５８５８６号公報

しかし、特許文献１及び２に記載のテスト方法は、Ａ／Ｄ変換器２０とＤ／Ａ変換器７２の両方が実装された集積回路にしか適用できない。このため、Ａ／Ｄ変換器２０のみが実装されている集積回路のテストには利用できない。

特許文献３に記載のテスト方法は、ビット数（Ｎ）個のピン（出力端子）が基板に必要となる。アナログ信号をフィードバック制御するＬＥＤドライバや電源デバイス等の小型デバイスではパッケージやデバイスサイズに制限があるため、設けられる外部端子数に限界があり、場合によってはテストを行うのに必要な数だけピンを設けることができない。また、外部のテスターにてディジタルデータをサンプリングする構成であるため、テスターでのデータ処理に時間を要し、そのためテスト時間が増加するという問題や、出力バッファが動作することによりノイズが発生してＳ／Ｎ比がテスト起因で低下するという問題もある。

特許文献４に記載のテスト方法は、変換生成後のディジタルデータをいったん内部メモリに記録し、テスト時にこのメモリから当該データを読み出す構成である。このため、そもそも大容量のメモリが必要となる。ＬＥＤドライバや電源デバイス等においては、もともとそのような大容量メモリを実装していないことが多いため、かかる場合にはこの方法を採用することができない。

また、ディジタルデータをメモリから読み出してテストを行うため、メモリからデータを読み出す動作に要する時間だけテスト時間が増加する。この読み出されたデータを用いて内部ＣＰＵで判定する場合、マイコンなどの大規模ロジックを内蔵する必要があり、やはり小型デバイス上に実装するのが困難となる。

本発明は、上記の問題点に鑑み、少ないピン数で、Ｄ／Ａ変換器及び大容量メモリを有しない小型の基板上に実装されたＡ／Ｄ変換器のテストが可能なテスト回路及びその方法を提供することを目的とする。

本発明に係るＡ／Ｄ変換器用テスト回路は、
変換対象であるアナログ信号を一連の基礎ディジタルデータに変換するＡ／Ｄ変換器のテスト回路であって、前記Ａ／Ｄ変換器と同一基板上に構成されており、
前記基礎ディジタルデータが入力される最大値検出回路、最小値検出回路、及び分散値計算回路を備え、
前記最大値検出回路、前記最小値検出回路、前記分散値計算回路は、それぞれ前記Ａ／Ｄ変換器に対する前記アナログ信号の入力開始前に所定の初期値にリセットされる構成であって、
前記最大値検出回路は、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力データが保持データよりも大きい場合に当該保持データを入力データに更新し、
前記最小値検出回路は、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力データが保持データよりも小さい場合に当該保持データを入力データに更新し、
前記分散値計算回路は、前記基礎ディジタルデータの分散値計算を行ってそのデータを保持し、
前記基礎ディジタルデータの入力完了後、前記最大値検出回路、前記最小値検出回路、及び前記分散値計算回路の各保持データを、それぞれ前記基礎ディジタルデータの最大値、最小値、及び分散値として外部に出力可能に構成されていることを特徴とする。

本発明のテスト回路によれば、入力されるアナログ信号を変換した一連の基礎ディジタルデータの、最小値、最大値、分散値がそれぞれ求められる。そして、この値を外部に出力する構成であるため、シリアルデータとして外部出力でき、多くのピン数を必要としない。

そして、入力されるアナログ信号がＤＣ信号のように小振幅信号である場合、電圧レベルは平均値から大きく離れることがないため、このことは分散値が一定の範囲内に抑制されることを意味する。よって、小振幅信号をディジタル変換したディジタルデータの分散値が、目標の範囲内の値に収まっていれば、正しくＡ／Ｄ変換できたと判定することが可能である。

一方、入力されるアナログ信号が振幅の大きい大振幅信号（例えば、Ａ／Ｄ変換器によって変換可能な下限電圧と上限電圧の間で振動するフルスイング信号の振幅に近い信号）である場合、電圧レベルの変動が大きく、すなわちPeak-to-Peak値は大きい。従って、仮にディジタルデータへの変換時にノイズが重畳したとしても、元々の電圧レベルに対するノイズレベルが小さいため、変換後のディジタル信号に影響を及ぼすのは下位ビットに留まり、上位ビットへの影響はない。

よって、大振幅信号においては、ディジタルデータへの変換後の最大値と最小値からPeak-to-Peak値を検出し、この値が目標の範囲内の値に収まっていれば、正しくＡ／Ｄ変換できたと判定することが可能である。

本発明は、このように変換後の一連の前記基礎ディジタルデータの分散値とPeak-to-Peak値を評価することによってＡ／Ｄ変換器のテストを可能にしたものである。そして、そのために必要なデータ（最小値、最大値、分散値）を外部出力可能な構成とすることで、ピン数を削減しながらもＡ／Ｄ変換器のテストを可能な構成としたものである。

なお、上記構成に加えて、一連の前記基礎ディジタルデータの平均値の算出を行う平均値計算回路を備える構成とすることができる。

また、本発明において、前記分散値計算回路を以下のような構成とするのが好適である。すなわち、
前記分散値計算回路は、
前記Ａ／Ｄ変換器から出力されるディジタルデータとリファレンス設定回路において設定されたリファレンスデータの差分絶対値を計算する差分絶対値計算回路と、
前記差分絶対値計算回路から出力されるディジタルデータに対して二乗処理を施す二乗回路と、
前記二乗回路から出力される一連の二乗処理後データの平均値を計算する分散用平均値計算回路を備え、
前記分散用平均値計算回路は、
前記Ａ／Ｄ変換器によって前記アナログ信号がＡ／Ｄ変換された前記基礎ディジタルデータの平均値を前記リファレンスデータとして設定した状態で、前記Ａ／Ｄ変換器によって同一の前記アナログ信号がＡ／Ｄ変換された前記基礎ディジタルデータが前記差分絶対値計算回路に入力される間、前記二乗回路から出力される前記二乗処理後データの平均値計算を行って保持データを更新し、前記差分絶対値計算回路に対する前記基礎ディジタルデータの入力完了後に、この保持データを前記基礎ディジタルデータの分散値として外部に出力可能に構成されている。

分散値の測定方法としては、ディジタルデータの２乗値の平均ａと、ディジタルデータそのものの平均ｂを順次計測し、Ｖ＝（ａ−ｂ^２）によって得られるＶ値によって分散値を測定する方法も考えられる。しかし、この場合、Ａ／Ｄ変換器２０からのディジタルデータのビット数がｎである場合、ｎ×ｎビットの乗算器、ｂ値を得るためのｎビットの平均値測定回路、ａ値を得るための２ｎビットの平均値計算回路、及び差分計算のための２ｎビットの減算器が必要となる。

これに対し、本発明のように、いったんディジタルデータから平均値を算出した後、再度ディジタルデータを入力して、前記の平均値との差分の２乗値の平均を算出することで分散値Ｖを得る方法によれば、ｎ×ｎビットの乗算器、２ｎビットの平均値計算回路、及びｎビットの減算器によって実現できる。よって、前者の方法と比較して、一定の回路規模の縮小化が図れる。

なお、後者の方法の場合、いったん算出した平均値を基に分散値を算出するため、分散値を求めるに際してディジタルデータの平均値が変動しないことが必要である。本発明では、同一のアナログ信号から変換されたディジタルデータを２回入力することで、平均値の変動の影響を排除している。

更に、上記特徴に加えて、前記分散値計算回路が、前記差分絶対値計算回路から出力されるディジタルデータのうち、所定数の上位ビットが全て０であるかどうかを判定し、全て０である場合に当該上位ビットを欠落させた残りの下位ビットを出力する二乗前処理回路を有し、
前記二乗回路が、前記二乗前処理回路から出力されるディジタルデータに対して二乗処理を施す構成とするのが好ましい。

上記構成では、二乗回路によって二乗処理を行うことで分散値を算定している。ここで、二乗回路は、二乗（乗算）対象となるデータのビット数が大きくなると、この二乗（乗算）処理を行うための回路の規模が拡大してしまう。

本発明では、上述したように、小振幅信号の場合のみ分散を算出する構成とすることで、乗算回路（二乗回路）を小振幅信号をディジタルデータに変換したときのビット数に対応した回路設計としている。二乗前処理回路では、二乗回路の規模縮小を図るべく、桁落ち処理を施している。小振幅信号をＡ／Ｄ変換したディジタルデータであるため、変換後の値の変化も小さく、所定数の上位ビットは０であることが予想される。つまり、二乗前処理回路において所定数の上位ビットが０であることを判定した上で、当該上位ビットを欠落させることで、乗算対象となるディジタルデータのビット数を縮小させている。

一方、大振幅信号をＡ／Ｄ変換したディジタルデータに対して分散値を計算するには、多ビット×多ビットの乗算処理が必要となるため、二乗回路の規模が拡大してしまう。このため、大振幅信号の場合には、専ら最小値と最大値が検出できていれば、これらの値から導出されるPeak-to-Peak値によって評価を行う構成である。大振幅信号の場合、ノイズの影響が相対的に小さくなるため、Peak-to-Peakの値の測定及びこれを用いた演算によってＡ／Ｄ変換器の評価を行うことが可能となる。

平均値計算回路と上記の分散用平均値計算回路は、同一の回路として兼用することも可能である。この場合、平均値計算回路の直前にセレクタを設け、平均値計算回路に対して、Ａ／Ｄ変換器から出力されるディジタルデータを入力するか、二乗回路によって二乗処理されたディジタルデータを入力するかを選択する構成とすれば良い。

分散値を測定するに際しては、まずテスト用のアナログ信号をＡ／Ｄ変換器に入力して、変換後のディジタルデータの平均値を計算する。そして、この平均値をいったんリファレンス値として設定した後、再度同一のアナログ信号をＡ／Ｄ変換器に入力し、変換後のディジタルデータを分散値計算回路（の差分絶対値計算回路）に入力する。差分絶対値計算回路において、一連の基礎ディジタルデータと予め測定されていた平均値との差分絶対値が計算される。アナログ信号が小振幅信号である場合には、この差分絶対値の大きさが小さいため、所定数の上位ビットは０が連続しているところ、これらを欠落させた下位ビットのみの二乗処理の平均値でもって分散値と算定しても問題ない。

なお、上記の構成において、最大値、最小値、平均値、或いは分散値等の各値を外部のテスターに出力し、当該テスターにおいてこれらの値を用いた評価を行うものとしても構わないし、評価までをもテスト回路内部で実行する構成としても構わない。

後者の場合、テスト回路内部に、四則演算を行う演算回路、比較器、及びデータ保持回路を有する評価部を設ける。評価部は、外部より基準値の設定が可能な構成であり、この基準値（理想Peak-to-Peak値、理想平均値、理想分散値等）をデータ保持回路に書き込むことができる構成とする。そして、上記の方法で算出された最大値及び最小値よりPeak-to-Peak値を導出して理想Peak-to-Peak値との乖離が所定の範囲内であるかを評価する。同様に、平均値、分散値についてもそれぞれ理想平均値或いは理想分散値との乖離が所定の範囲内であるかを評価する。そして、外部にはこれらの評価結果のみを出力する構成とする。これにより、テスト回路内部でＡ／Ｄ変換器の評価までも行うことができる。なお、テスト回路内部には、四則演算回路に加えて、平方根回路やビットシフト回路、その他必要な演算回路を備える構成としても構わない。

最大値検出回路或いは最小値検出回路に対して、入力データと保持データの差が所定値以下である場合に限りデータの更新を行う機能を付すことで、単調増加或いは単調減少するアナログ信号を用いたＡ／Ｄ変換器のテストを行うことができる。

例えば、前記最大値検出回路を、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力時点での保持データよりも大きく、且つ入力データと保持データの差が所定値以下である場合に限り当該保持データを入力データに更新する構成とした状態で、前記アナログ信号として前記Ａ／Ｄ変換器によって変換可能な下限電圧から上限電圧まで連続的に単調増加する信号を前記Ａ／Ｄ変換器に入力して、前記最大値検出回路によって前記Ａ／Ｄ変換器から出力される前記基礎ディジタルデータの最大値を検出させることで、前記最大値検出回路から出力された最大値が前記上限電圧に対応していれば前記Ａ／Ｄ変換器が全てのコード値の出力可能であると判定することができる。

同様に、前記最小値検出回路を、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力時点での保持データよりも小さく、且つ、入力データと保持データの差が所定値以下である場合に限り当該保持データを入力データに更新する構成とした状態で、前記アナログ信号として、前記Ａ／Ｄ変換器によって変換可能な上限電圧から下限電圧まで連続的に単調減少する信号を前記Ａ／Ｄ変換器に入力して、前記最小値検出回路によって前記Ａ／Ｄ変換器から出力される前記基礎ディジタルデータの最小値を検出させることで、前記最小値検出回路から出力された最小値が前記下限電圧に対応していれば前記Ａ／Ｄ変換器が全てのコード値の出力可能であると判定することができる。

更に、前記Ａ／Ｄ変換器によって変換可能な上限電圧と下限電圧の幅を分割して得られる１ビット相当の入力振幅に対応コード値を乗じた値に前記下限電圧を加えたＤＣ電圧を前記アナログ信号として入力し、前記リファレンス値として前記対応コード値を設定した状態で前記分散回路によって分散値を計算させて出力し、
以後、前記対応コード値を１ずつ増加させて同様に分散値を計算させて前記テスターに出力することで、前記対応コード間で分散値が著しく変化する箇所を検知することでリニアリティ検査を行うことができる。

本発明のＡ／Ｄ変換器のテスト回路は、入力されるアナログ信号を変換した一連のディジタルデータの最小値、最大値、分散値を算定し、これらの値を外部に出力する構成である。よって、シリアルデータとして外部出力できるため、多くのピン数を必要としない。更には、Ｄ／Ａ変換器や大容量メモリを必要とする構成でもない。

よって、本発明のテスト回路は、小型の基板上に実装することが可能となり、かかるテスト回路を搭載することで、Ａ／Ｄ変換器のテスト機能を有した小型の集積回路の実現が可能となる。

本発明のテスト回路を備えた集積回路の概略構成を示すブロック図 本発明のテスト回路の概略構成を示すブロック図 本発明のテスト回路の概略構成を示す別ブロック図 従来のテスト方法を説明するための図

本発明の実施形態につき、図面を参照して詳細に説明する。なお、図４と同一の構成要素については同一の符号を付している。

図１は、本発明のテスト回路を備えた集積回路の概略構成を示すブロック図である。この集積回路１０は、Ａ／Ｄ変換器２０によって変換生成されたディジタルデータ（「基礎ディジタルデータ」に対応）を、集積回路２１と本発明のテスト回路１に出力可能に構成されている。テスト回路１は、ディジタルデータをシリアルに出力する構成であるため、集積回路１０は、図４（ｂ）のようにＮ個のピンを備える必要はない。

図２に本発明のテスト回路の構成を示す。テスト回路１は、最大値検出回路２，最小値検出回路３，平均値計算回路４，分散値計算回路５，リファレンス設定回路６を備える。分散値計算回路５は、差分絶対値計算回路８，二乗回路１２，平均値計算回路１３，及び二乗前処理回路１５を備える。

最大値検出回路２，最小値検出回路３，平均値計算回路４，リファレンス設定回路６，平均値計算回路１３は、それぞれ少なくとも一のデータを保持可能に構成されている。更に、最大値検出回路２，最小値検出回路３は比較器を有し、平均値計算回路４，１３は、カウンタ、加算回路、除算回路を有している。

Ａ／Ｄ変換器２０のテストを行う際に、当該Ａ／Ｄ変換器２０に入力するテスト用のアナログ信号（テスト信号）としては、振幅が小さくほぼＤＣに近いような信号（小振幅信号）と、それよりも十分に振幅の大きい信号（大振幅信号）を用いるのが一般的である。

まず、テスト信号として小振幅信号を用いる場合につき説明する。テスト信号として用いる小振幅信号を符号ＶＴｓと記載する。

テスト信号ＶＴｓがＡ／Ｄ変換器２０に入力された場合、これに変換処理が施されて得られるディジタルデータの値の変化は小さい。よって、仮に変換時にノイズが重畳すると、そのノイズ成分が小さいものであっても場合によっては変換後のディジタル信号の上位ビットに影響を及ぼし兼ねない。この場合、入力したテスト信号を正しくディジタルデータに変換できないことになる。

ところで、テスト信号としてＤＣ信号を採用する場合、その電圧レベルは常時一定値を示す。また、完全にＤＣ信号でなくても、振幅が小さい信号であれば信号の電圧レベルはその電圧平均値からは大きく離れることがない。つまり、小振幅信号は分散値が一定レベルを超えないということが期待でき、このことは変換後のディジタルデータにおいても同じである。

これを踏まえ、テスト信号として小振幅信号を用いる場合においては、Ａ／Ｄ変換器２０によって得られる変換後のディジタルデータの分散を測定し、この分散値が所定の範囲内に収まっているかどうかを判定することでＡ／Ｄ変換器２０の評価を行う。

まず、新たにテストを開始するに当たり、最大値検出回路２，最小値検出回路３，平均値計算回路４，リファレンス設定回路６，平均値計算回路１３に保持されているデータを初期化（初期設定）する。例えば、最大値検出回路２，リファレンス設定回路６においては、保持データを各ビットが０となる最小値に設定し、最小値検出回路３においては保持データを各ビットが１となる最大値に設定する。また、平均値計算回路４，１３においては、保持されているデータ並びにカウンタを各ビットが０となる最小値に設定する。

そして、Ａ／Ｄ変換器２０にテスト信号ＶＴｓが入力されると、定められたサンプリング間隔τでサンプリングされた電圧値に応じてディジタル変換が施される。

まず、時刻ｔ１の時点で示される電圧値ＶＴｓ（ｔ１）にディジタル変換が施されて得られるディジタル値Ｄｓ（ｔ１）を、最大値検出回路２，最小値検出回路３，平均値計算回路４に送出する。

最大値検出回路２は、直前に保持されているデータと新たに送られてきたデータの大小比較を行い、値が大きい方のデータを保持する。逆に、最小値検出回路３は値が小さい方のデータを保持する。

平均値計算回路４は、送られてくるディジタルデータの値の平均値を計算する。一例としては、データが送られてくる毎にカウンタ値を１カウントすると共に、直前までに保持していた累積値に新たに送られてきたデータを加算して新たな累積値としてこれを保持する。そして、全てのデータを取得が完了した後、保持した累積値をカウンタ値で除算する。

上記方法の場合、最終のデータが取得されるまで累積値を保持しなければならないため、保持すべき値のビット数が非常に大きくなってしまう。このため、別の方法としては、所定のカウンタ値毎に累積値をカウンタ値で除算し、除算後の値を新たな累積値として設定すると共に、カウンタ値を１にクリアする。そして、最終のデータが取得された後、得られている累積値をカウンタ値で除算した値でもって平均値とする。なお、データ取得の回数が所定のカウンタ値の倍数であれば、カウンタ値＝１であるため、最終時点での累積値が平均値となる。

更に、上記方法において、「所定のカウンタ値」を２の累乗に設定することで、カウンタ値の除算演算に代えてビットシフトによって実現することができる。

上記の演算処理を、時刻ｔ２においてＡ／Ｄ変換器２０から出力されるディジタル値Ｄｓ（ｔ２），時刻ｔ３において出力される信号値Ｄｓ（ｔ３），……に対して順次行う。そして、最終のサンプリング時刻ｔＥにおいて出力されるディジタル値Ｄｓ（ｔＥ）に対する処理が完了すると、最大値検出回路２にはテスト信号ＶＴｓのディジタル変換処理後の最大値ＤｓＭが、最小値検出回路３にはテスト信号ＶＴｓのディジタル変換処理後の最小値Ｄｓｍが、平均値計算回路４にはテスト信号ＶＴｓのディジタル変換処理後の平均値Ｄｓａが、それぞれ保持されることとなる。

そして、これらの最大値ＤｓＭ，最小値Ｄｓｍ，平均値Ｄｓａを、それぞれテスターに出力する。これらのデータ出力の際には、それぞれ最上位ビットから最下位ビットに向かって順次各ビット位置の値を並べた一のデータ列としてシリアルに送出する。無論、並べる順序は逆（最下位ビットから最上位ビットに向かう方向）でも良い。

次に、前記の平均値Ｄｓａをシリアルデータとしてテスターからリファレンス設定回路６に入力し、これをリファレンス値に設定する。そして、Ａ／Ｄ変換器２０に対して再び同じテスト信号ＶＴｓを入力する。Ａ／Ｄ変換器２０は、先ほどと同様に、定められたサンプリング間隔τでサンプリングされた電圧値に応じたディジタル変換処理を施し、今度は、変換処理後のディジタル値を分散値計算回路５（より具体的には差分絶対値計算回路８）に送出する。

差分絶対値計算回路８は、まず減算器９においてＡ／Ｄ変換器２０から送出されたディジタル値とリファレンス設定回路６に設定されている値（すなわち平均値Ｄｓａ）の差分値を算出した後、絶対値回路１１においてその絶対値を算出して二乗前処理回路１５に出力する。

二乗前処理回路１５は、上位ビットゼロ判定回路１６と上位ビット桁落とし回路１７を有する。上位ビットゼロ判定回路１６は、差分絶対値計算回路８から送られたディジタル値（Ｎビット値）のうち、上位（Ｎ−Ｍ）ビットが全て０であるかどうかを判定する回路である。上位ビットゼロ判定回路１６によって、差分絶対値計算回路８から送られたディジタル値の上位（Ｎ−Ｍ）ビットが全て０であると判定されると、上位ビット桁落とし回路１７が当該上位（Ｎ−Ｍ）ビットを桁落ちさせ、下位Ｍビット分のディジタルデータのみを二乗回路１２に送出する。一方、上位（Ｎ−Ｍ）ビットのうち１ビットでも「１」が存在すれば、上位ビットゼロ判定回路１６はＦＡＩＬ信号をテスターに出力し、以後の処理を停止させる。

二乗回路１２は、二乗前処理回路１５によってＭビットに桁落ちしたディジタルデータに対して二乗処理を施し、平均値計算回路１３に送出する。平均値計算回路１３は、平均値計算回路４と同様の方法によって、二乗回路１２から送られてくるディジタルデータ（「二乗処理後データ」に対応）の値の平均値を計算する。

上記の演算処理を、時刻ｔ２においてＡ／Ｄ変換器２０から出力されるディジタル値Ｄｓ（ｔ２），時刻ｔ３において出力される信号値Ｄｓ（ｔ３），……に対して順次行う。そして、最終のサンプリング時刻ｔＥに至るまで、上位ビットゼロ判定回路１６がＦＡＩＬ信号を出力することなく、そのディジタル値Ｄｓ（ｔＥ）に対する上記処理が完了すると、平均値計算回路１３には、テスト信号ＶＴｓのディジタル変換処理後のデータに対する分散値が２Ｍビットデータとして保持されることとなる。平均値計算回路１３はこの値をテスターに出力する。出力の際は、最大値や最小値の場合と同様にシリアルのデータ列としてテスターに出力する。

小振幅信号ＶＴｓをテスト信号とする場合、上述したように、そもそも振幅の変動が小さいため、分散値も一定レベル以下の大きさに留まることが期待される。分散値は、各値（ここでは各時刻におけるディジタル変換値）の平均値からの誤差の２乗の平均値として規定されるため、この分散値が一定レベル以下の大きさに留まることは、すなわち各時刻におけるディジタル値の平均値からの誤差も一定レベル以下の大きさに留まることを意味する。よって、各時刻ｔにおけるディジタル値Ｄｓ（ｔ）と、リファレンス設定回路６に設定されている平均値Ｄｓａの差分絶対値が一定レベル以下の大きさに留まり、そのディジタル値は上位の数ビットが０であることが期待できる。逆に言えば、最上位ビットを含む上位の数ビットの値が「０」でない（「１」である）場合には、テスト信号ＶＴｓが小振幅信号であることを鑑みれば、もはや正しくＤ／Ａ変換処理されていないと判断できる。これは、テスト信号ＶＴｓがＤＣ信号である場合には顕著である。

二乗回路１２は、入力されるディジタルデータ同士を乗算する回路であり、入力データのビット数の２倍の長さのデータが生成される。このため、入力データのビット数が大きいと、その回路規模も大きくなる。よって、仮に入力されるＮビットのディジタルデータをそのまま二乗処理すると、Ｎビット×Ｎビットの演算が行われることとなるため、その回路規模も大きくなってしまう。しかし、本発明では予め上位（Ｎ−Ｍ）ビットの桁落としをしているため、Ｎビットより小さいＭビットのディジタルデータの二乗処理（Ｍビット×Ｍビットの演算処理）に留まり、これによって二乗回路１２の規模を縮小できる。しかも、テスト信号ＶＴｓが小振幅信号であり、桁落ちしている上位（Ｎ−Ｍ）ビットの値は全て「０」であるため、このような桁落ち処理を施しても得られる分散値に影響を及ぼすことがない。

なお、本実施形態では、小振幅のテスト信号ＶＴｓを用いてＡ／Ｄ変換器２０のテストを行うに際し、最小値、最大値、平均値、及び分散値をそれぞれ測定してテスターに送出するものとしたが、分散値によって評価を行うことを想定しているため、最小値と最大値に関するデータは必ずしも必要というわけではない。本実施形態では、平均値計算回路４によって平均値を算出するのと並行して最小値と最大値も算出できるため、評価の要素としてこれらを算出するものとした。

次に、テスト信号として大振幅信号を用いる場合につき説明する。テスト信号として用いる大振幅信号を符号ＶＴＬと記載する。

テスト信号ＶＴＬがＡ／Ｄ変換器２０に入力された場合、これに変換処理が施されて得られるディジタルデータＤＬ（ｔ）のビット数は大きい。このため、小振幅のテスト信号ＶＴｓとは異なり、仮に変換時にノイズが重畳したとしても、変換後のディジタル信号に影響を及ぼすのは下位ビットに留まり、上位ビットへの影響はない。

一方で、大振幅のテスト信号ＶＴＬの場合、小振幅のテスト信号ＶＴｓと比較してディジタルデータＤＬ（ｔ）の変動も大きいため、分散値も大きくなることが予想される。このため、小振幅のテスト信号ＶＴｓのように、上位数ビットが全て０でなければディジタル変換処理が正しく行われていないというような判断はできず、従って二乗前処理回路１５によって桁落ち処理を行うことができない。かといって、この二乗前処理回路１５を用いずに分散を求めようとすると、二乗回路１２によって多ビット×多ビットの乗算を行わねばならず、その回路規模が大きくなる。

つまり、大振幅のテスト信号ＶＴＬの場合には、小振幅のテスト信号ＶＴｓと違って分散を測定する必要性が低く、むしろその測定を行った場合に必要とされる二乗回路１２の回路規模が極めて大きくなることから、敢えて分散値による評価を行わない。そして、これに代えて、テスト信号ＶＴＬの最大値のディジタルデータＤＬＭと最小値のディジタルデータＤＬｍの距離（すなわちディジタルデータのPeak-to-Peak値）によってディジタル変換の評価を行う。言い換えると、テスト信号ＶＴｓの信号強度をディジタルデータに変換した値によって評価を行う。

テスト信号ＶＴＬは、そもそも振幅が十分に大きいため、最大値と最小値の差分であるPeak-to-Peak値も大きい値が予想される。そして、テスト信号ＶＴＬの振幅の大きさに比べればノイズの大きさはある程度小さいため、多少のノイズが重畳していたとしても、Peak-to-Peak値には影響を及ぼさない。よって、ディジタルのPeak-to-Peak値が所定の範囲内に収まっていれば、正しくディジタル変換が行われたと判定することができる。

最大値と最小値の算出方法は、小振幅のテスト信号ＶＴｓの場合と同じであるため、説明を割愛する。また、最大値や最小値に加えて平均値に関するデータも併せてテスターに出力しても良い。

なお、大振幅信号ＶＴＬを用いてテストを行う場合につき、「敢えて分散値による評価を行わない」と記載したが、これは、最大値や最小値、平均値をいったんテスターに出力した後、Peak-to-Peak値によって大振幅信号であることを認識すると、もはやリファレンス設定回路６に対してリファレンス値の設定を行わないようにすることで実現できる。逆に言えば、テスター側で最大値と最小値のデータからPeak-to-Peak値を評価して、テスト信号が小振幅信号であることを認識した場合に、リファレンス設定回路６に対して平均値をリファレンス値とするように設定し、再度テスト信号を入力するものとしても良い。

テストの方法として、小振幅信号ＶＴｓと大振幅信号ＶＴＬの両者を用い、それぞれの結果を踏まえてＡ／Ｄ変換器２０の評価を行うという方法も考えられる。例えば、両信号に対してそれぞれディジタル変換処理を行い、それらの値によって得られるＳ／Ｎ比によってＡ／Ｄ変換器２０の評価を行うことが挙げられる。以下、その一例となる方法につき説明する。

まず、大振幅信号ＶＴＬとして所定の電圧信号（例えば基準周波数のsin信号）を用い、上記方法によって、最大値、最小値、平均値に係るディジタルデータをそれぞれ計算してテスターに出力する。そして、最大値と最小値の差分（すなわちPeak-to-Peak値）、並びに平均値がそれぞれ初期の条件を満たしているかどうかを確認する。前記Peak-to-Peakの中間値を用いて評価しても良い。

次に、小振幅信号ＶＴｓとして所定の電圧信号（例えばＤＣ信号）を用い、まず、最大値、最小値、平均値に係るディジタルデータをそれぞれ計算してテスターに出力した後、リファレンス値に前記平均値を設定して再度ＶＴｓを入力することで分散値を計算してテスターに出力する。このとき、上位ビットゼロ判定回路１６によって所定の（Ｎ−Ｍ）ビットがオールゼロを満足していなければＦＡＩＬ値をテスターに返す。

次に、テスト信号として大振幅信号ＶＴＬを用いた場合のPeak-to-Peakの中間値を振幅とするsin信号のサンプリング期間τにおける２乗平均値の平方根と、前記計算した分散値の平方根の比率を算出して（若しくは必要に応じて補正係数を乗じて）Ｓ／Ｎ比を得る。このＳ／Ｎ比が予め定められた範囲内の値であるか否かの判定を行う。なお、テスト信号ＶＴＬとしてsin信号やcos信号以外の信号を利用する場合には、テスト信号ＶＴＬの振幅の最大値とPeak-to-Peak測定値の比を計算し、この比の計算結果とテスト信号ＶＴＬの２乗を乗算した値をサンプリング期間τにわたって積分した値を利用するものとして良い。

ここで、必要に応じて補正係数を乗じるとあるのは、Peak-to-Peakを算出する際に利用した回路（最大値検出回路２，最小値検出回路３）と、分散を算出する際に利用した回路（平均値計算回路４，分散値計算回路５）が異なり、これら異なる回路を用いて得られた値の比率を単純に算出すると誤差が生じる可能性があるため、この誤差（ズレ分）を抑制する目的で行われるものである。補正係数は予め導出しておいた値を利用するものとして構わない。

補正係数の導出方法としては、以下の方法が考えられる。まず、上位ビットゼロ判定回路１６が動作しないギリギリの振幅値、すなわち上位（Ｎ−Ｍ）ビットが全て０であり、それよりも振幅を拡げると前記ビットの中に「１」が含まれてしまうような振幅値を決定し、この振幅値の下でPeak-to-Peak値と分散値をそれぞれ算出してこれらの比率をもって補正係数と決定する。この値は、桁落ちが発生しないギリギリの値であるため、両者の誤差が最も小さいテスト電圧ということができ、かかる比率をもって補正係数とすることができる。

また、別の方法としては、Ａ／Ｄ変換器２０にＤＣ電圧を入力してPeak-to-Peak値を測定する。ここで得られるPeak-to-Peak値は重畳されたノイズ成分由来のPeak-to-Peak値を示す。その後、テスト信号として大振幅信号ＶＴＬを用いた場合のPeak-to-Peak値に、先ほど測定したノイズ成分由来のPeak-to-Peak値を差し引いた値を用いてＳ／Ｎ比を導出する。これにより、ＤＣ電圧に重畳するノイズの影響を抑制した状態でＳ／Ｎ比を算出することができる。

なお、サンプリング期間τにおける２乗平均値を利用するのに代えて、Peak-to-Peakの中間値に各サンプリング時刻（ｔ１，ｔ２，……，ｔＥ）毎の電圧値を乗じて２乗した値の平均値を利用するものとしても良い。

Ｓ／Ｎ比の測定の他、ＬＰＦ減衰量測定やクロストーク測定の際にも、上記と同様に、小振幅信号ＶＴｓと大振幅信号ＶＴＬの両者を用いて実行することができる。詳細な説明は割愛する。

また、Ａ／Ｄ変換器２０の別のテストとして、入力されるテスト信号に対応しないディジタルデータを出力していないかを検査するものがある。このテストを行うに際しては、最大値検出回路２に比較器と共に減算器を設け、新たに入力されたディジタル値が現時点で保持されているディジタル値よりも大きく、且つ、両者の差が所定の大きさ（例えば「１」）以下である場合に限り、入力値を新たな保持データとして更新する。一方、入力されたデータが保持データの値以下か、両データに前記所定の大きさより大きい差異があった場合には、その旨の信号を出力して処理を終了する。これにより、例えばテスト信号として単調に増加するアナログ信号（例えばランプ波形）を入力した場合に、テスト信号入力完了後に最大値検出回路２から出力されたデータが、アナログ信号の上限値をＡ／Ｄ変換して得られたディジタル値であることが確認されれば、変換後のディジタルデータも、単調且つ連続的に増加しているか否かの検査を行うことができる。

単調に減少するアナログ信号についても同様の方法によりテストできる。すなわち、最小値検出回路３に比較器と共に減算器を設け、新たに入力されたディジタル値が現時点で保持されているディジタル値よりも小さく、且つ、両者の差が所定の大きさ（例えば「１」）以下である場合に限り、入力値を新たな保持データとして更新する。一方、入力されたデータが保持データの値以上か、両データに前記所定の大きさより大きい差異があった場合には、その旨の信号を出力して処理を終了する。

特に、前記所定の大きさを「１」とすることにより、対応する全てのディジタル値（コード）が出力されているかどうかを検査することができる。

更に別のテストとして、入力信号と出力信号のリニアリティに関するものが想定される。このテストを行うに際しては、入力レンジの下限電圧と上限電圧を計測後、両者間を分割してＡ／Ｄ変換器２０の１ビット（ＬＳＢ）に対応する振幅を算出する。そして、前記１ＬＳＢ分の電圧にコード値を乗じた値を入力レンジの下限電圧に加算したアナログ信号をテスト電圧として入力し、この分散値を分散値計算回路５によって求めてテスターに出力する。このとき、リファレンス値としては当該コード値を設定しておく。この処理を、各コード値を１ずつ変化させながら算出し、分散値が大きいコードが存在するか否かの検討を行う。他と比較して分散値が大きい値を示すコード値においてリニアリティが悪いことが検知できる。

この方法によれば、各分散値の比較を行うのみで良いため、テスター側で特別な演算処理を行う必要がないという効果がある。

なお、入力レンジの下限電圧の計測方法としては、最大値検出回路２が「０」を出力する上限の電圧とする方法、最小値検出回路３が「０」を出力しなくなる直前の下限の電圧とする方法の他、これら両者の平均値でもって下限電圧とする方法を用いることができる。上限電圧はこの逆の方法を採用すれば良い。

［別実施形態］
以下において、別実施形態につき説明する。

〈１〉 上記実施形態では、本発明のテスト回路１は、テストを実施するに際して必要なデータを生成してテスターにシリアルで出力し、テスターが所定の演算を行うことで初めてテスト結果が認識できる構成とした。これに対し、テスト回路内部でテスト結果までを認識可能な構成（ＢＩＳＴ：Built-in Self-Test）としても構わない。

より具体的には、外部より基準値の設定が可能な評価部を設ける。評価部は、比較器、簡易な四則演算を行う演算回路、及びデータ保持回路を備えている。データ保持回路に対して外部から各基準値（すなわち、理想Peak-to-Peak値、理想平均値、理想分散値等）が書き込まれる。

最大値検出回路２及び最小値検出回路３によって得られた最大値及び最小値のデータを評価部に出力し、評価部において演算が施されてPeak-to-Peak測定値が得られる。そして、この測定値と理想Peak-to-Peak値の乖離を算出し、この乖離が所定の範囲内に留まっているかどうかの結果を外部に出力する。

また、分散値計算回路５、平均値計算回路４によって得られた分散値、平均値についても、同様に評価部内のデータ保持回路に保持された理想分散値、理想平均値と比較してこれらの乖離を算出し、この乖離が所定の範囲内に留まっているかどうかの結果を外部に出力する。

この構成の場合、テスト回路外でテストを行う場合に比べて、理想Peak-to-Peak値、理想分散値、理想平均値を保持するための保持回路と、乖離を算出するための演算器、比較器を必要とするが、もともとマイコン等が内蔵されている集積回路であれば、別途新たな構成要素を追加することなく対応可能である。また、Peak-to-Peak値、分散値、平均値等を評価するに際し、それぞれの評価前に理想値を保持回路に書き込む構成とすることで、保持回路の回路規模を最小限に抑えることができる。なお、実際には、少なくとも理想分散値がとり得る最大ビット数（２Ｎ）のデータを保持可能な構成とすれば良い。

〈２〉 上記実施形態では、本発明のテスト回路１は、分散値計算回路５内に平均値計算回路４とは別の平均値計算回路１３を設ける構成としたが、これらの平均値計算回路を共通化しても良い（図３）。

図３に示すテスト回路１Ａは、平均値計算回路４を備えない代わりにセレクタ１８を設け、二乗回路１２の出力データをセレクタ１８に出力する構成である。また、Ａ／Ｄ変換器２０の出力データもこのセレクタ１８に出力される。セレクタ１８は、入力されるデータの一方を選択して平均値計算回路１３に出力する。

この場合、小振幅のテスト信号ＶＴｓを用いてＡ／Ｄ変換器２０のテストを行う際、まず、セレクタ１８はＡ／Ｄ変換器２０の出力データを選択して、時刻ｔ（ｔ＝ｔ１，ｔ２，……，ｔＥ）において出力されるディジタルデータＤｓ（ｔ）を平均値計算回路１３に出力し、平均値計算回路１３において平均値Ｄｓａを計算する。この平均値Ｄｓａをテスターに出力後、リファレンス設定回路６に設定値として書き込む。次に、セレクタ１８は、二乗回路１２の出力データを選択して、二乗回路１２から順次出力されるデータを平均値計算回路１３に出力し、平均値計算回路１３において平均値（すなわちこれが分散値に相当する）を計算する。このように構成することで、平均値計算回路４と１３を共通化することができる。

この場合、平均値計算回路１３は、Ａ／Ｄ変換器２０から出力されるＮビットのデータと、二乗回路１２から出力される２Ｍビットのデータにつき、平均値の算出を行う必要がある。つまり、Ｎと２Ｍのうち大きい方のビット数に合わせて平均値計算回路１３の設計を行う必要がある。このとき、例えばＮ＝２Ｍと設定しておき、これらのビット数を平均値計算回路１３による演算可能最大ビット数に設定することで、回路規模の縮小と演算精度の確保の両立を最大限図ることができる。

〈３〉 上記実施形態では、平均値計算回路４によって計算された平均値をいったんテスターに出力後、テスターからリファレンス設定回路６に対して当該平均値を書き込む構成としたが、平均値計算回路４の計算結果を直接リファレンス設定回路６に出力する構成としても良い。

〈４〉 上記実施形態では、上位ビットゼロ判定回路１６が、上位（Ｎ−Ｍ）ビットのうち１ビットでも「１」が存在すれば、ＦＡＩＬ信号をテスターに出力して以後の処理を停止させるものとした。これに対し、上位（Ｎ−Ｍ）ビットのうち１ビットでも「１」が存在する回数をカウントするカウンタを設け、このカウンタが示す値が所定値を上回るまでは下位Ｍビット分のディジタルデータを二乗回路１２に送出する処理を継続する構成としても良い。

〈５〉 上記実施形態では、二乗前処理回路１５を用いて二乗処理を行うビット数を削減することで回路規模の縮小を図ったが、ディジタルデータのビット数が著しく大きくない場合であれば、差分絶対値計算回路の出力データを直接二乗回路１２に入力しても良い。

〈６〉 上記実施形態では、各ディジタルデータの平均値からの差分を２乗した値の平均値を算出することで分散値の測定を行った。ところで、各ディジタルデータの平均値からの差分に対する平均値と、前記の分散値との間には一定の相関関係が認められる。このため、回路規模がどうしても大きくなってしまってＩＣに搭載できない場合には、次善の策として、二乗回路１２を排除し、平均値計算回路１３が（二乗）前処理回路１５の出力データの平均値を計算し、この値から推定される分散値によってＡ／Ｄ変換器２０の評価を行うものとしても構わない。

この場合、平均値計算回路１３によって得られる値は「分散値」ではなく、あくまで分散値を推定する基礎となる値に留まる。つまり、本別実施形態のテスト回路は、「分散値」を計算する「分散値計算回路５」は備えず、その分散値を推定する基礎となる値を計算する「分散推定値計算回路」を備える。この分散推定値計算回路は、分散値計算回路５から二乗回路１２を除いた要素で構成される。

１： 本発明のテスト回路
２： 最大値検出回路
３： 最小値検出回路
４： 平均値計算回路
５： 分散値計算回路
６： リファレンス設定回路
８： 差分絶対値計算回路
９： 減算器
１０： 本発明のテスト回路を搭載した集積回路
１１： 絶対値回路
１２： 二乗回路
１３： 平均値計算回路
１５： 二乗前処理回路
１６： 上位ビットゼロ判定回路
１７： 上位ビット桁落とし回路
１８： セレクタ
２０： Ａ／Ｄ変換器
２１： ディジタルデータを利用する集積回路
７０： 従来のテスト機能が搭載された集積回路
７１： セレクタ
７２： Ｄ／Ａ変換器
８０： 従来のテスト機能が搭載された集積回路
９０： 従来のテスト機能が搭載された集積回路
９１： テスト回路
９２： ＲＡＭ

Claims (10)

1. 変換対象であるアナログ信号を一連の基礎ディジタルデータに変換するＡ／Ｄ変換器用のテスト回路であって、前記Ａ／Ｄ変換器と同一基板上に構成されており、
   前記基礎ディジタルデータが入力される最大値検出回路、最小値検出回路、及び分散値計算回路を備え、
   前記最大値検出回路は、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力データが保持データよりも大きい場合に当該保持データを入力データに更新し、
   前記最小値検出回路は、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力データが保持データよりも小さい場合に当該保持データを入力データに更新し、
   前記分散値計算回路は、前記基礎ディジタルデータの分散値計算を行ってそのデータを保持し、
   前記基礎ディジタルデータの入力完了後、前記最大値検出回路、前記最小値検出回路、及び前記分散値計算回路の各保持データを、それぞれ前記基礎ディジタルデータの最大値、最小値、及び分散値として外部に出力可能に構成されていることを特徴とするＡ／Ｄ変換器用テスト回路。
2. 前記基礎ディジタルデータが入力される平均値計算回路を備え、
   前記平均値計算回路は、前記基礎ディジタルデータが入力される間、逐次平均値計算を行って保持データを更新し、前記基礎ディジタルデータの入力完了後に、この保持データを前記基礎ディジタルデータの平均値として外部に出力可能に構成されていることを特徴とする請求項１に記載のＡ／Ｄ変換器用テスト回路。
3. 前記分散値計算回路は、
   前記Ａ／Ｄ変換器から出力されるディジタルデータとリファレンス設定回路において設定されたリファレンスデータの差分絶対値を計算する差分絶対値計算回路と、
   前記差分絶対値計算回路から出力されるディジタルデータに対して二乗処理を施す二乗回路と、
   前記二乗回路から出力される一連の二乗処理後データの平均値を計算する分散用平均値計算回路を備え、
   前記分散用平均値計算回路は、
   前記Ａ／Ｄ変換器によって前記アナログ信号がＡ／Ｄ変換された前記基礎ディジタルデータの平均値を前記リファレンスデータとして設定した状態で、前記Ａ／Ｄ変換器によって同一の前記アナログ信号がＡ／Ｄ変換された前記基礎ディジタルデータが前記差分絶対値計算回路に入力される間、前記二乗回路から出力される前記二乗処理後データの平均値計算を行って保持データを更新し、前記差分絶対値計算回路に対する前記基礎ディジタルデータの入力完了後に、この保持データを前記基礎ディジタルデータの分散値として外部に出力可能に構成されていることを特徴とする請求項２に記載のＡ／Ｄ変換器用テスト回路。
4. 前記分散値計算回路は、
   前記Ａ／Ｄ変換器から出力されるディジタルデータとリファレンス設定回路において設定されたリファレンスデータの差分絶対値を計算する差分絶対値計算回路と、
   前記差分絶対値計算回路から出力されるディジタルデータに対して二乗処理を施す二乗回路と、
   前記Ａ／Ｄ変換器の出力データと前記二乗回路の出力データのいずれか一方を選択して出力するセレクタと、
   前記セレクタから入力される一連のディジタルデータの平均値を計算する平均値計算回路を備え、
   前記平均値計算回路は、
   前記セレクタによって前記Ａ／Ｄ変換器の出力データが選択されている場合において、前記Ａ／Ｄ変換器によって前記アナログ信号がＡ／Ｄ変換された前記基礎ディジタルデータが入力される間にわたって、平均値計算を行って保持データを更新し、前記基礎ディジタルデータの入力完了後に、この保持データを前記基礎ディジタルデータの平均値として出力可能な構成であると共に、
   前記セレクタによって前記二乗回路の出力データが選択されている場合において、前記基礎ディジタルデータの平均値を前記リファレンスデータとして設定した状態で、前記Ａ／Ｄ変換器によって同一の前記アナログ信号がＡ／Ｄ変換された前記基礎ディジタルデータが前記差分絶対値計算回路に入力される間にわたって、逐次前記二乗回路から出力される一連の二乗処理後データの平均値計算を行って保持データを更新し、前記差分絶対値計算回路に対する前記基礎ディジタルデータの入力完了後に、この保持データを前記基礎ディジタルデータの分散値として外部に出力可能に構成されていることを特徴とする請求項１に記載のＡ／Ｄ変換器用テスト回路。
5. 前記分散値計算回路は、前記差分絶対値計算回路から出力されるディジタルデータのうち、所定数の上位ビットが全て０であるかどうかを判定し、全て０である場合に当該上位ビットを欠落させた残りの下位ビットを出力する二乗前処理回路を有し、
   前記二乗回路が、前記二乗前処理回路から出力されるディジタルデータに対して二乗処理を施すことを特徴とする請求項３に記載のＡ／Ｄ変換器用テスト回路。
6. 前記分散値計算回路は、前記差分絶対値計算回路から出力されるディジタルデータのうち、所定数の上位ビットが全て０であるかどうかを判定し、全て０である場合に当該上位ビットを欠落させた残りの下位ビットを出力する二乗前処理回路を有し、
   前記二乗回路が、前記二乗前処理回路から出力されるディジタルデータに対して二乗処理を施すことを特徴とする請求項４に記載のＡ／Ｄ変換器用テスト回路。
7. 前記所定数の上位ビットが、前記Ａ／Ｄ変換器から出力されるディジタルデータの最大ビット数の１／２であることを特徴とする請求項６に記載のＡ／Ｄ変換器用テスト回路。
8. 前記リファレンス設定回路が、設定するリファレンス値のカウントアップ若しくはカウントダウン若しくはその両者の実行が可能な構成であることを特徴とする請求項３〜７の何れか１項に記載のＡ／Ｄ変換器用テスト回路。
9. 前記最大値検出回路は、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力時点での保持データよりも大きく、且つ入力データと保持データの差が所定値以下である場合に限り当該保持データを入力データに更新する制限機能を有することを特徴とする請求項１〜８の何れか１項に記載のＡ／Ｄ変換器用テスト回路。
10. 前記最小値検出回路は、前記基礎ディジタルデータが入力される間、逐次保持データと入力データの大小比較を行い、入力時点での保持データよりも小さく、且つ、入力データと保持データの差が所定値以下である場合に限り当該保持データを入力データに更新する制限機能を有することを特徴とする請求項１〜９の何れか１項に記載のＡ／Ｄ変換器用テスト回路。

Images