JP5341928B2 - 時間的に分離した冗長プロセッサの実行を使用しての周辺機器への読み書き - Google Patents

Description

本発明は、一般的には安全システムに関し、特に、高安全性または高信頼性システムに対する適用可能性を有する、時間的に分離した冗長プロセッサ命令の実行に関する。

高信頼性ソフトウェアは、広範囲の様々な用途で一般的になっている。例えば、多くの自動車、銀行、航空宇宙、防衛、インターネット決済、および他の用途が、冗長性、多様性、またはこれら両方によって安全な動作の確認を必要とするあるクリティカルパスを有する。

クリティカルパスの安全な動作を保証する一般的な手法は、２つのアルゴリズムを計算し、独立した比較器を使用して一貫性または妥当性に関して結果を比較する。一般に、これは、２つの異なる方法を介して実施されている。第１に、２つ以上の処理チャネルを有するシステムでは、それ自体の処理チャネルで処理される１つのアルゴリズムで同一のアルゴリズムを同時に計算することができ、一貫性に関して結果を比較する。第２に、１つのアクティブ処理チャネルに制限されるシステムでは、２つ（または３つ以上）の異なったアルゴリズムを時間的に分離して計算することができる。これらの結果を一貫性または妥当性に関してクロスチェックする。いずれの手法でも、各実行で同じ符号実行が同じデータに対して実行されることを保証する必要がある。

これらの実施の両方に問題が存在する。特に、インタフェース周辺機器または共有資源に対する読み書きに伴う問題が存在する。物理的に分離した処理ユニットが使用される場合、トランザクションが同時に発行されるため、読み取りデータのハードウェア比較が可能である。１つだけの処理ユニットが読み取りバストランザクションを駆動し、そして他の冗長プロセッサに対する読み取りデータが、共有周辺機器または共有メモリからマスタプロセッサに転送される際、冗長プロセッサによりバスから監視または「スヌーピング」される。同様に、書き込みデータの場合でも、１つだけの処理ユニットがバス自体に接続され、この処理ユニットからアクチュエータ制御インタフェースへの書き込みが行われる。しかし、バスレベルでのこの単一トランザクションに問題がある。読み取りコマンドおよび書き込みコマンドの両方がバスレベルにおいて単一のトランザクションだけであるため、冗長性チェックはプロセッサだけをカバーし、中間ブリッジまたはオンチップ通信基盤を通るセンササブシステムからの読み取りデータまたは書き込みデータの転送は一切カバーしない。

反対に、単一の処理ユニットが使用され、処理動作をチェックするために符号シーケンスが繰り返される場合、読み取りデータまたは書き込みデータの直接のハードウェアとハードウェアとの比較は不可能である。共有資源からの読み取りまたは書き込みからのデータが、１回目の実行時または実行前に、メモリ内の一時領域にコピーされるように、冗長実行に対する符号をわずかに変更しなければならない。アルゴリズムが完了すると、この一時値を、冗長実行値を含むハードウェアレジスタの値と比較することができる。複数のプロセッサの場合と同じ制限がここでも当てはまり得る。読み取りコマンドおよび書き込みコマンドの両方がバスレベルにおいて単一のトランザクションだけであるため、冗長性チェックはプロセッサだけをカバーし、中間ブリッジまたはオンチップ通信基盤を通るセンササブシステムからのデータの読み取りデータまたは書き込みデータの転送は一切カバーしない。さらに、続く比較のために初期コピーをメモリに記録するために、符号シーケンスを変更しなければならないという要件は、プログラマに対して追加の複雑性を生み出すだけならず、時間的に分離した実行が全く同じ命令を実行することを保証することを難しくもする。

実施形態は、周辺機器に対して読み書きを行うシステムおよび方法に関する。１つの実施形態では、方法は、第１のプロセッサにより周辺機器からデータを読み取ること、データをレジスタにコピーすること、第２のプロセッサによる周辺機器の読み取り試行をレジスタに迂回させること、および第２のプロセッサによりレジスタからデータを読み取ることを含む。

１つの実施形態では、方法は、第１のプロセッサによりデータを周辺機器に書き込むこと、ログ装置により第１のプロセッサによるデータ書き込みをログ記録すること、第２のプロセッサにより周辺機器にデータを書き込むことを試みること、ログ装置により第２のプロセッサによるデータ書き込みをログ記録すること、および出力非生成周辺機器への第２のプロセッサによるデータ書き込みを復号化することを含む。

１つの実施形態では、システムは、少なくとも２つのプロセッサのうちの一方がマスタプロセッサである、少なくとも２つのプロセッサと、少なくとも２つのプロセッサのうちの少なくとも一方により読み書きされるように構成された周辺機器と、マスタプロセッサによる周辺機器のデータ読み取りをコピーし、少なくとも２つのプロセッサのうちの他方による迂回された周辺機器読み取り試行に応答して、データ読み取りを少なくとも２つのプロセッサのうちの他方に提供するように構成されたレジスタと、マスタプロセッサによる周辺機器へのデータ書き込みをログ記録し、そのデータ書き込みを少なくとも２つのプロセッサのうちの他方のデータ書き込みと比較するように構成されたアクセスログ装置と、少なくとも２つのプロセッサのうちの他方からリダイレクトされたデータ書き込みを受信するように構成されたヌル応答周辺機器とを備える。

１つの実施形態では、システムは、第１の実行モードおよび第２の実行モードを有するプロセッサと、第１の実行モード中にプロセッサにより読み書きされるように構成された周辺機器と、第１の実行モードのプロセッサによる周辺機器のデータ読み取りをコピーし、読み取り要求に応答して、第２の実行モードのプロセッサにデータ読み取りを提供するように構成されたレジスタと、第１の実行モードのプロセッサによる周辺機器へのデータ書き込みをログ記録し、そのデータ書き込みを第２の実行モードのプロセッサのデータ書き込みと比較するように構成されたアクセスログ装置と、第２の実行モードのプロセッサからリダイレクトされたデータ書き込みを受信するように構成されたヌル応答周辺機器とを備える。

本発明は、添付図面に関連して本発明の各種実施形態の以下の詳細な説明に鑑みてより完全に理解することができる。

１つの実施形態によるマルチプロセッサ安全システムの読み取りモードのブロック図である。 図１の実施形態に関連するフローチャートである。 １つの実施形態によるシングルプロセッサ安全システムの読み取りモードのブロック図である。 １つの実施形態によるマルチプロセッサ安全システムの書き込みモードのブロック図である。 図４の実施形態に関連するフローチャートである。 １つの実施形態によるシングルプロセッサ安全システムの書き込みモードのブロック図である。

本発明は、様々な変更および代替の形態を受け入れることが可能であるが、その詳細が図面中に例として示され、詳細に説明される。しかし、説明される特定の実施形態に本発明を限定する意図がないことを理解されたい。逆に、すべての変更、均等物、および代替が、添付の特許請求の範囲に定義される本発明の主旨および範囲内にあることが意図される。

実施形態は、時間的に分離した冗長実行を利用するロバスト計算中に、インタフェース周辺機器または他の共有資源に対して読み書きを行うシステムおよび方法に関する。実施形態は、自動車、銀行金融、航空宇宙、防衛、インターネット決済等の安全に関連のある用途で利用することができる。「安全」は、自動車システム等の人の安全または物理的な安全ならびに特に銀行金融システム等のセキュリティの文脈を指すことができる。各種実施形態が、デュアル中央処理ユニット（ＣＰＵ）または他のマルチＣＰＵ構成に対する用途を有し得るが、シングルＣＰＵ構成用への適応も意図される。シングルＣＰＵ構成またはマルチＣＰＵ構成は、実施形態では、１つもしくは複数の集積回路および／または１つもしくは複数の集積回路パッケージに集積し得る。

図１を参照して、安全システム構成１００のブロック図を示す。システム１００は、第１のＣＰＵ１０２および第２のＣＰＵ１０４を備えるが、他の実施形態では、システム１００は、任意の数の並列処理ユニットに拡張し得る。さらに、システム１００はシングルＣＰＵを備えてもよく、これについてさらに詳細に後述する。ここで考察されるマルチＣＰＵの例は、図１に示されるように、デュアルＣＰＵ実施形態の状況であるが、より多数または少数のＣＰＵを有する実施形態に対する制限はない。

ＣＰＵ１０２および１０４は、共有相互接続およびブリッジ１０６を介して周辺サブシステムに結合される。周辺サブシステムは、センサ、メモリデータ構造等の１つまたは複数の周辺機器１０８を含む。システム１００は、単一の周辺機器１０８を有して示されるが、他の実施形態は追加の、かつ／または様々な周辺機器１０８を備え得る。

システム１００は、１つの実施形態では、読み取りスヌープ先入れ先出し（ＦＩＦＯ）装置１１０も備える。動作に際して、ＣＰＵ１０２および１０４は同一の符号シーケンスを実行する。しかし、１つの実施形態では、ＣＰＵ１０４は、周辺機器１０８に対して別個のバストランザクションを生成する。周辺機器１０８のアクセスログ構成要素がこれらトランザクションを記録し、ＦＩＦＯ１１０は、読み取りデータがプロセッサに達した際、周辺サブシステムからＣＰＵ１０２および１０４への読み取りデータが同一であることを保証する能力を提供する。

図２も参照すると、安全な実行および動作を保証するために、処理シーケンス（すなわち、命令、読み取りデータおよび書き込みデータ）が、ＣＰＵ１０２およびＣＰＵ１０４による各冗長実行に対して同一であることが望ましい。しかし、従来のロックステップ手法と異なり、実施形態では、命令実行を時間内で分離することができる。２０２において、各ＣＰＵ１０２および１０４は、プログラムカウンタをシステム１００内のその他のＣＰＵのプログラムカウンタと比較して、ＣＰＵ１０２または１０４のいずれが先に、特定の読み取りトランザクションを実行するかを判断する。次に、第１のプロセッサが、プログラムシーケンスでの「マスタプロセッサ」として指定される。本明細書での例では、ＣＰＵ１０２がマスタプロセッサとして指定される。１つの実施形態では、マスタプロセッサは永久的に割り当てられる必要はなく、別のＣＰＵがマスタＣＰＵとしてのステータスを引き継ぐことも可能である。

１つの実施形態では、マスタＣＰＵ１０２は、２０４において、周辺機器１０８から直接読み取ることができるが、マスタＣＰＵ１０２によるいかなるデータ読み取りも「スヌーピング」され、２０６において、ＦＩＦＯ１１０に自動的に書き込まれる。２０８において、ＣＰＵ１０４等の他のプロセッサが、同じ読み取りトランザクションを後に実行する場合、これらの非マスタＣＰＵは、読み取り値がマスタＣＰＵ１０２が読み取ったものと異なり得るため、周辺機器１０８からの読み取りが阻止される。例えば、周辺機器１０８がセンサ装置を含む１つの実施形態では、周辺機器１０８により感知した特性が、マスタＣＰＵ１０２が読み取ってからＣＰＵ１０４が読み取るまでに経過する時間中に変化し得る。非マスタＣＰＵによる周辺機器１０８からの直接読み取りの阻止は、１つの実施形態では、マスタＣＰＵ識別タグに関連するバスサイドバンド信号のＣＰＵハードウェア変更により達成される。このタグは、トランザクションを、周辺機器１０８から、ＦＩＦＯ１１０からスヌーピングされた読み取りデータをその後供給する特別なスレーブ装置に迂回すべきバスアドレス復号器を指す。命令ストリームが各ＣＰＵ１０２および１０４に対して同一であることが望ましいため、ＦＩＦＯ１１０からスヌーピングされたデータを読み取ることにより、読み取りデータが各ＣＰＵ１０２および１０４に対して同じであることが保証される。１つの実施形態では、各ＣＰＵ１０２および１０４は、読み取り命令シーケンス内の各ＣＰＵの現在の位置を示すＦＩＦＯ１１０内の読み取りポインタを有する。各冗長プロセッサがデータ値を読み取った後、２１０において、ＦＩＦＯ１１０内のデータ値を無効化し上書きすることができる。

１つの実施形態では、上述したマスタＣＰＵ識別タグを使用して、特定のＣＰＵが現在、冗長モードで動作中であるか否かを示すこともできる。２０５において、チェックを行うことができる。特定のＣＰＵが冗長モードで動作中ではない場合、システム１００は、冗長実行が必要ないモードに切り替わることができ、それにより、２１２において、ＦＩＦＯ１１０および特別なバス動作を無効にし、２１４において、周辺機器１０８からデータを直接読み取ることができる。

システム１００に対するさらなる適応は、シングルＣＰＵ実施形態の状況において、システム１００がスヌーピングのオンオフを切り替えることを可能とする。図３では、システム３００はシングルＣＰＵ１０２を備える。ＣＰＵ１０２は、時間的に分離した冗長実行を行うように動作し、２つの実行モード：実モード１１２およびチェッカーモード１１４を有する。実モード１１２では、ＣＰＵ１０２はマスタＣＰＵとして動作し、周辺機器１０８から読み取る。続く時間的に分離した実行において、ＣＰＵ１０２は、ＦＩＦＯ１１０から読み取るために上述した特別なバス挙動を有する非マスタＣＰＵとして、チェッカーモード１１４で動作する。モード１１２および１１４で実行する符号は同一であり、サイドバンドタグ信号が実施されて、ＣＰＵ１０２がモード１１２で動作中であるか、それともモード１１４で動作中であるかを示す。したがって、ＣＰＵ１０２の読み取りモード１１２およびチェッカーモード１１４のそれぞれは、周辺機器１０８から生じる同じデータを取得し、同じ命令シーケンスが実行される。したがって、図３の実施形態は、安全レベルをあまり犠牲にすることなく、より安価な実施を提供することができる。

マルチプロセッサシステムでの周辺機器へのデータの書き込みを参照すると、従来のシステムは通常、データが書き込まれる周辺機器に１つだけのプロセッサが結合された状態で、ロックステップで複数のプロセッサを実行する。そのような構成では、冗長書き込みデータの比較はそのプロセッサに制限され、中間基盤を通るデータの転送をカバーしない。この理由および他の理由により、複数のプロセッサに影響する共通原因故障のリスク増大が、そのようなシステムに存在する。シングルプロセッサシステムにも、後続実行において書き込みアドレスを変更する必要があるなどの欠点が存在する。

図４を参照すると、実施形態では、従来のシングルプロセッサおよびマルチプロセッサの安全システムに関連する欠点を回避しながら、周辺機器に書き込むことも可能である。システム４００は上述したシステム１００と同様であり、プロセッサ１０２および１０４を備えるが、他の実施形態では、任意の数の並列プロセッサを使用することができる。システム１００と同様に、ＣＰＵ１０２および１０４は、動作に際して同一の符号シーケンスを実行する。従来のシステムとは対照的に、ＣＰＵ１０４は、周辺機器１０８に対する別個のバストランザクションを生成し、ログ装置１１６はこれらトランザクションを記録し、各ＣＰＵ１０２および１０４からのトランザクションが、周辺サブシステムに到着した際に同一であることをチェックする能力を提供する。

システム１００と同様に、システム４００内のＣＰＵ１０２および１０４により実行される命令は同一でなければならない。しかし、従来のロックステップ手法とは対照的に、各プロセッサによる命令実行を時間的に分離することができる。システム４００では、図５も参照すると、周辺機器１０８への並列プロセッサによる複数の冗長書き込みは時間的に分離され、１つはバスサイドバンド信号により「マスタトランザクション」として識別される。５０２において、プロセッサのうちの１つはマスタとして指定される。例では、ＣＰＵ１０２がマスタＣＰＵ１０２として指定される。

実施形態では、新しい符号が、フレキシブル周辺機器（ＦＰＩ）アドレスフェーズと共に送信される既存のＦＰＩマスタ識別タグフィールドに使用される。これらの新しい符号は、ＣＰＵ番号、およびＣＰＵが、５０４において判断することができる、シグネチャ解析モードで現在動作中であるか否かを含むことができる。５０６において、バスアドレス復号器は、シグネチャ解析モードにおいて特定のＣＰＵタグ（すなわち、マスタタグ）を有するデータ書き込みだけが周辺機器１０８へ対して復号化されるように変更される。他のタグを有するデータ書き込み（すなわち、マスタＣＰＵ１０２以外のＣＰＵから生じるデータ）は、５０８において、今までどおりログ装置１１６によりログ記録され、比較されるが、ヌル応答を返す５１０において、デフォルトスレーブを選択するために復号化される。

別の実施形態では、データ読み取りおよび図１に関連して説明したのと同様に、データ書き込みは、アクセスログ装置１１６の使用に代えてＦＩＦＯ１１０を使用してチェックされる。アクセスログ装置１１６およびシステム４００は、ＦＩＦＯ１１０を使用する書き込みデータ実施形態と比較して全体の単純性に関する利点を提供し得る。

システム３００と同様に、システム４００も、ログ装置の機能が有効化および無効化されるように構成することができる。図６を参照すると、これはシングルプロセッサの実施形態を可能にする。システム６００において、ＣＰＵ１０２は、冗長的に、かつ、時間的に分離して実行する２つの動作モード：実モード１１２およびチェッカーモード１１４を有する。実モード１１２では、ＣＰＵ１１２は周辺機器１０８に書き込み、書き込みデータはログ装置１１６にログ記録される。チェッカーモード１１４での続く実行において、ＣＰＵ１０２により生成されるか、またはＣＰＵ１０２から生じる書き込みデータが、ログ装置１１６にログ記録された実モード１１２からの書き込みデータと突き合わせてチェックされて、一致することを保証する。システム６００において、図４を参照して上述した復号化マスキングのオンオフを、シグネチャ解析モードの状態から独立して切り替えることができる。

したがって、実施形態は、冗長実行からの同一の読み取りトランザクションが周辺サブシステムに到着したことを確かめる機会と、ＣＰＵに到着した読み取りデータが各冗長実行に対して同一であること（すなわち、読み取りデータが周辺機器の１回の読み取りから導出されること）を保証する機会を含め、いくつかの有益な側面を提供する。書き込み側では、実施形態は、冗長実行からの同一の書き込みトランザクション実行が別の周辺サブシステムに到着したことを確かめる機会と、アクチュエータ周辺機器自体が１つの書き込みトランザクションだけに応答し、冗長書き込みトランザクションが無視されることを保証する機会を提供する。したがって、実施形態では、周辺サブシステムとプロセッサとの間での両方向での全体のデータ読み書きパスの冗長性を介する暗黙的なチェックが、特別な符号を準備する必要なく提供される。

システム、装置、および方法の様々な実施形態を本明細書に説明した。これら実施形態は、単なる例として与えられており、本発明の範囲を限定する意図はない。さらに、説明した実施形態の様々な特徴を様々な方法で組み合わせて、多くの追加の実施形態を生成し得ることを理解されたい。さらに、様々な材料、寸法、形状、実施場所等を、開示された実施形態と併せて使用するものとして説明したが、本発明の範囲を超えずに、開示されるもの以外を利用することも可能である。

本発明が、上述された任意の個々の実施形態に示されるよりも少数の特徴を備えてもよいことを当業者は認識しよう。本明細書に説明された実施形態は、本発明の様々な特徴を組み合わせ得る方法の網羅的な表現であることを意味していない。したがって、実施形態は、特徴の相互に排他的な組み合わせではなく、むしろ、本発明は、当業者に理解されるように、異なる個々の実施形態から選択された異なる個々の特徴の組み合わせを含み得る。

上記において参照により援用されるいかなる文献も、本明細書における明示的な開示とは逆の主旨が援用されないように制限される。上記において参照により援用されるいかなる文献も、その文献に含まれる請求項が参照により本明細書に援用されないようにさらに制限される。上記において参照により援用されるいかなる文献も、その文献で提供されるいかなる定義も、本明細書に明示的に含まれない限り、参照により本明細書に援用されないようにさらに制限される。

本発明の特許請求の範囲を解釈するために、特定の用語「する手段」または「するステップ」が請求項内に記載されない限り、米国特許法第１１２条第６段落の規定を発動すべきではないことが明白に意図される。

１００、３００、４００、６００ システム
１０２ 第１のＣＰＵ
１０４ 第２のＣＰＵ
１０６ ブリッジ
１０８ 周辺機器
１１０ 読み取りスヌープ先入れ先出し装置
１１２ 実モード
１１４ チェッカーモード
１１６ アクセスログ装置

Claims (21)

1. 第１のプロセッサにより周辺機器からデータを読み取ること、
   前記データをレジスタにコピーすること、
   第２のプロセッサによる前記周辺機器の読み取り試行を前記レジスタに迂回させること、
   前記第２のプロセッサにより前記レジスタから前記データを読み取ること、
   前記第１のプロセッサをマスタプロセッサとして識別すること、および
   前記周辺機器の読み取り試行を前記レジスタに迂回させるか否かを、マスタプロセッサタグの有無に基づいて判断すること
   を含む、方法。
2. 前記データをコピーすることは、前記データを先入れ先出し（ＦＩＦＯ）レジスタにコピーすることを含む、請求項１に記載の方法。
3. 前記第１のプロセッサおよび前記第２のプロセッサにより同一の処理シーケンスを実行することをさらに含む、請求項１に記載の方法。
4. 前記第１のプロセッサおよび前記第２のプロセッサにより時間的に分離した同一の処理シーケンスを実行することをさらに含む、請求項３に記載の方法。
5. 前記レジスタにコピーされた前記データを上書きすることをさらに含む、請求項１に記載の方法。
6. 非冗長モードで動作するため、前記レジスタを無効にすることをさらに含む、請求項１に記載の方法。
7. 前記第１のプロセッサは、第１の動作モードの処理ユニットを含み、前記第２のプロセッサは、第２の動作モードの前記処理ユニットを含み、前記第１の動作モードおよび前記第２の動作モードは、前記処理ユニットにより時間的に分離して実行される、請求項１に記載の方法。
8. サイドバンドタグ付け信号に基づいて、前記処理ユニットの前記第１の動作モードまたは前記第２の動作モードを選択することをさらに含む、請求項７に記載の方法。
9. 前記第１のプロセッサにより前記周辺機器にデータを書き込むこと、
   前記第１のプロセッサにより書き込まれたデータを、ログ装置によりログ記録すること、
   前記第２のプロセッサにより前記周辺機器にデータを書き込むことを試みること、
   前記第２のプロセッサにより書き込まれた前記データを、前記ログ装置によりログ記録すること、および、
   前記第２のプロセッサにより書き込まれた前記データを、出力非生成周辺機器に復号化すること
   をさらに含む、請求項１に記載の方法。
10. 第１のプロセッサにより周辺機器にデータを書き込むこと、
    前記第１のプロセッサにより書き込まれた前記データを、ログ装置によりログ記録すること、
    第２のプロセッサにより前記周辺機器にデータを書き込むことを試みること、
    前記第２のプロセッサにより書き込まれた前記データを、前記ログ装置によりログ記録すること、
    前記第２のプロセッサにより書き込まれた前記データを、出力非生成周辺機器に復号化すること、
    前記第１のプロセッサをマスタプロセッサとして識別すること、および
    データを前記周辺機器に書き込むか、それとも前記出力非生成周辺機器に書き込むかを、マスタプロセッサタグの有無に基づいて判断すること
    を含む、方法。
11. 前記第１のプロセッサおよび前記第２のプロセッサにより同一の処理シーケンスを実行することをさらに含む、請求項１０に記載の方法。
12. 前記第１のプロセッサおよび前記第２のプロセッサにより時間的に分離した同一の処理シーケンスを実行することをさらに含む、請求項１１に記載の方法。
13. 前記第２のプロセッサからの書き込みデータを前記第１のプロセッサからの書き込みデータと比較することをさらに含む、請求項１０に記載の方法。
14. 前記第１のプロセッサは、第１の動作モードの処理ユニットを含み、前記第２のプロセッサは、第２の動作モードの前記処理ユニットを含み、前記第１の動作モードおよび前記第２の動作モードは、前記処理ユニットにより時間的に分離して実行される、請求項１０に記載の方法。
15. 第１のプロセッサにより周辺機器からデータを読み取ること、
    前記データをレジスタにコピーすること、
    第２のプロセッサによる前記周辺機器の読み取り試行を前記レジスタに迂回させること、および、
    前記第２のプロセッサにより前記レジスタから前記データを読み取ること
    をさらに含む、請求項１０に記載の方法。
16. 請求項１ないし１５のいずれか一項に記載の方法に使用されるシステムであって、
    少なくとも２つのプロセッサのうちの一方がマスタプロセッサである、少なくとも２つのプロセッサと、
    前記少なくとも２つのプロセッサのうちの少なくとも一方により読み書きされるように構成された周辺機器と、
    前記マスタプロセッサによる前記周辺機器へのデータ読み取りをコピーし、前記少なくとも２つのプロセッサのうちの他方による迂回された周辺機器読み取り試行に応答して、前記データ読み取りを前記少なくとも２つのプロセッサのうちの前記他方のプロセッサに提供するように構成されたレジスタと、
    前記マスタプロセッサによる前記周辺機器へのデータ書き込みをログ記録し、前記データ書き込みを前記少なくとも２つのプロセッサのうちの他方のデータ書き込みと比較するように構成されたアクセスログ装置と、
    前記少なくとも２つのプロセッサのうちの前記他方からリダイレクトされたデータ書き込みを受信するように構成されたヌル応答周辺機器と
    を備える、システム。
17. 前記周辺機器はセンサまたはメモリ装置を含む、請求項１６に記載のシステム。
18. 前記レジスタは先入れ先出し（ＦＩＦＯ）レジスタを含む、請求項１６に記載のシステム。
19. 請求項１ないし１５のいずれか一項に記載の方法に使用されるシステムであって、
    第１の実行モードおよび第２の実行モードを有するプロセッサと、
    前記第１の実行モード中に前記プロセッサにより読み書きされるように構成された周辺機器と、
    前記第１の実行モードの前記プロセッサによる前記周辺機器のデータ読み取りをコピーし、読み取り要求に応答して、前記第２の実行モードの前記プロセッサに前記データ読み取りを提供するように構成されたレジスタと、
    前記第１の実行モードの前記プロセッサによる前記周辺機器へのデータ書き込みをログ記録し、前記データ書き込みを前記第２の実行モードの前記プロセッサのデータ書き込みと比較するように構成されたアクセスログ装置と、
    前記第２の実行モードの前記プロセッサからリダイレクトされたデータ書き込みを受信するように構成されたヌル応答周辺機器と
    を備える、システム。
20. 前記第１および第２の実行モードで実行される命令は同一である、請求項１９に記載のシステム。
21. 前記周辺機器はセンサまたはメモリ装置を含む、請求項１９に記載のシステム。

Images