JP5340392B2 - 多層メタマテリアルアイソレータ - Google Patents

Description

［関連出願に対する相互参照］
本出願は、本参照により本明細書に組み込まれている、35U.S.C.§§119、120、363、365、および37C.F.R.§1.55および§1.78のもとで2008年9月30日に出願した米国特許出願第12/286,332号の利益および優先権を主張するものである。

本発明は、絶縁技術、マイクロ波アンテナアレイ、およびメタマテリアルアイソレータに関する。

レーダシステムは、通常、しばしばアレイ内にいくつかの放射エレメントを含む。より良い性能を得る試みにおいて、放射エレメントの数を増加させるのが最近の傾向である。位相アレイ内の放射エレメントの数と、ゲイン、ビームステアリング、ECCM(対電子妨害手段、たとえば妨害対策)、ヌルステアリング、および先進のビームフォーミング能力に関するシステム性能との間に関係がある。その結果、しばしば、信号ルーティング、熱管理、アレイのその意図される場所への搬送などの複雑性を増大させる、より大きいサイズのアレイになる。これらの懸念事項に対処するのに、アレイのサイズを縮小するとき、放射エレメントは、共により接近して配置される。その結果、隣接する放射エレメント間の干渉が存在する。隣接する放射エレメント間の結合(たとえばクロストーク)は、放射パターン変形およびスキャンブラインドネスを含む、大きい性能低下をもたらす。実際に、共振エレメント間の干渉は、分離距離の逆二乗程度で増大する。

本参照により本明細書に組み込まれている、論文Buellらによる「Metamaterial Insulator Enabled Superdirective Array」(IEEE Transactions on Antennas and Propagation、Vol.55、No.4、2007年4月)は、金属被覆(銅など)された平面スパイラルを有する面を含む誘電体から形成される単位セルを含むメタマテリアルアイソレータを説明している。いくつかのこれらの単位セルは、共に積み重ねられ、電磁エネルギーが1つの放射エレメントから他の放射エレメントに伝送されるのを阻止する目的で、隣接する放射エレメント間の絶縁壁として機能する。その結果、隣接する放射エレメント間に極めて狭いバンドギャップ絶縁領域(透過および反射の両方に関して)が存在した。さらに、個々の各単位セルは、隣接する単位セルと一直線に合わせられなければならず、正確な位置合せの必要性、および単位セル間のエアギャップから生じる変更された挙動の可能性をもたらした。後者の問題への対処は、基板と同じ電磁的特性を示すポリマー充填材料の使用を必要とする。提案された技術は、放射エレメントおよび対応する給電ネットワークを含む基板の表面機械加工も必要とする。個々の単位セルの統合に関する追加ステップが、コストおよびシステムレベルの解決法の複雑性を増大させる。最終的に、共振器ループを構成する金属被覆が、単一の垂直平面に拘束された。

「Reduction of Mutual Coupling Between Closely-Packed Antenna Elements」、IEEE Transactions on Antennas and Propagations、Vol.55、No.6(2007年6月)においてChiuらは、密充填アンテナエレメント間の相互結合を低減する目的で、新しい接地平面構造を提案する。そのような技術の1つの欠点は、狭いバンドであり、解決法は、極めて狭いエレメント間隔のみに有用である。「Design of a Planer EBG Structure to Reduce Mutual Coupling in Multilayer Patch Antennas」、2007 Loughborough Antennas and Propagation Conference、(2007年4月2日〜3日)においてRajo-Iglesiasらは、狭いバンド幅も示す、比較的大きい埋込型単一層電磁バンドギャップ構造を提案した。「Elimination of Scan Blindness in Phase Array of Microscript Patches Using Electromagnetic Band Gap Materials」、IEEE Antennas and Wireless Propagation Letters、Vol.3、(2004年)においてFuらは、極めて大きいアイソレータおよび特殊な誘電体材料を必要とする電磁バンドギャップ(EBG)構造を提案した。「Elimination of Scan Blindness in Phased Array Antennas Using a Grounded-Dielectric EBG Material」、IEEE Transactions on Antennas and Propagation、Vol.6、(2007年)においてDonzelliらが、狭いバンド幅および複雑かつ高価な基板構造を示す、接地された誘電体EBG基板を提案した。「Scan Impedance of RSW Microstrip Antennas in a Finite Array」、IEEE Transactions on Antennas and Propagation、Vol.53、No.3(2005年3月)においてChenらは、表面波を低減させ、変動をスキャンするのに使用されるが、20°スキャニングに制限され、大きいエレメント間隔および極めて大きいエレメントを必要とする、アンテナパッチ内に組み込まれる短絡環状リングを開示した。

Buellら、「Metamaterial Insulator Enabled Superdirective Array」(IEEE Transactions on Antennas and Propagation、Vol.55、No.4、2007年4月) Chiuら、「Reduction of Mutual Coupling Between Closely-Packed Antenna Elements」、IEEE Transactions on Antennas and Propagations、Vol.55、No.6(2007年6月) Rajo-Iglesiasら、「Design of a Planer EBG Structure to Reduce Mutual Coupling in Multilayer Patch Antennas」、2007 Loughborough Antennas and Propagation Conference、(2007年4月2日〜3日) Fuら、「Elimination of Scan Blindness in Phase Array of Microscript Patches Using Electromagnetic Band Gap Materials」、IEEE Antennas and Wireless Propagation Letters、Vol.3、(2004年) Donzelliら、「Elimination of Scan Blindness in Phased Array Antennas Using a Grounded-Dielectric EBG Material」、IEEE Transactions on Antennas and Propagation、Vol.6、(2007年) Chenら、「Scan Impedance of RSW Microstrip Antennas in a Finite Array」、IEEE Transactions on Antennas and Propagation、Vol.53、No.3(2005年3月)

したがって、本発明の目的は、レーダアレイ用の新しいアイソレータを提供することである。

本発明の別の目的は、より簡単な方法で、かつより低いコストで作成することができるアイソレータを提供することである。

別の目的は、確立された技術を使用して作成することができるアイソレータを提供することである。

別の目的は、より広いバンドギャップ絶縁を示すアイソレータを提供することである。

別の目的は、より小型のシステム内で高密度の放射エレメントを可能にするアイソレータを提供することである。

別の目的は、先進のビームフォーミング能力を有する超指向性位相アレイを可能にするアイソレータを提供することである。

本発明の別の目的は、レーダアレイ以外の電子システム用の新しいアイソレータを提供することである。

改善されたアイソレータが、多層誘電体基板の厚さ方向に延び、基板の異なる層上に形成される他の脚部と相互接続する、少なくとも1つの脚部を有する金属被覆共振器ループを含むことを実現することに、本発明は、少なくとも部分的に由来する。

本発明は、多層誘電体基板と、第1の共振器ループの第1の脚部を含む多層誘電体基板の第1の層または表面と、第1の共振器ループの第2の脚部を含む多層誘電体基板の第2の層または表面と、多層誘電体基板を通って延び、第1の共振器ループの第1および第2の脚部と相互接続する第1の共振器ループの第3の脚部とを含む、多層メタマテリアルアイソレータを特徴とする。

1つの典型的な実施形態において、第1の共振器ループの第1の脚部に隣接する、多層誘電体基板の1つの層または表面上の第1の脚部と、第1の共振器ループの第2の脚部に隣接する、多層誘電体基板の異なる層または表面上の第2の脚部と、多層誘電体基板を通って延び、第2の共振器ループの第1および第2の脚部と相互接続する第3の脚部とを含む、第2の共振器ループが存在する。1つの例において、第1および第2の共振器ループの第2の脚部は、相互交差離間指状部を含む。通常、多層誘電体基板の第1および第2の層は、多層誘電体基板の中間層によって分離される。1つの例において、第1の共振器ループの第1の脚部および第2の脚部は、ずれている。

本発明の1つの態様において、第1の共振器ループは、単位セルを構成し、アイソレータは、隣接する単位セルを有するストリップをさらに含む。このアイソレータストリップは、多くの環境で使用することができる。1つの例において、多層誘電体基板は、前記ストリップによって分離された隣接するパッチ放射器をさらに含む。別の例において、第1のサブシステムは、前記ストリップによって第2のサブシステムから分離している。第1のサブシステムは、レーダ伝送サブシステムを含むことができ、第2のサブシステムは、レーダ受信サブシステムを含むことができる。さらに別の例において、多層基板は、集積回路を含み、ストリップは、選択された回路要素間に配置される。アイソレータは、隣接する単位セルを有する複数のストリップをさらに含むことができる。

本発明の1つの態様において、メタマテリアルアイソレータは、誘電体基板を含み、誘電体基板の1つの領域は、共振器ループの第1の脚部を含む。誘電体基板の第2の領域は、共振器ループの第2の脚部を含む。共振器ループの第3の脚部は、誘電体基板を通って延び、共振器ループの第1および第2の脚部と相互接続する。

本発明の別の態様は、第1および第2の離間した平面ならびに第3の横断する平面によって画定される基板を特徴とする。共振器ループは、基板の第1の平面上の1つの脚部と、第2の平面上の1つの脚部と、第3の平面上の1つの脚部とを含む。本発明のさらに別の態様は、一方向に延びる第1の脚部と、第1の脚部から離間し、同じ方向に延びる第2の脚部と、異なる方向に延び、第1および第2の脚部と相互接続する第3の脚部とを含む、第1の共振器ループを特徴とする。第2の共振器ループは、第1の共振器ループの第1の脚部に隣接する第1の脚部と、第1の共振器ループの第2の脚部に隣接する第2の脚部と、第2の共振器ループの第1および第2の脚部と相互接続する第3の脚部とを含むことができる。1つの例において、第1および第2の共振器ループの第2の脚部は、相互交差離間指状部を含む。

本発明による放射エレメントのアレイを作成する1つの方法は、誘電体基板の1つの層または表面上に、第1の共振器ループの第1の脚部を形成するステップを含む。誘電体基板の別の層または表面上で、第1の共振器ループの第2の脚部が、隣接する放射エレメント間に形成される。誘電体基板を通るビアが、金属被覆され、第1および第2の脚部と相互接続する、第1の共振器ループの第3の脚部を形成する。

通常、隣接する放射エレメントは、第2の脚部と同じ層上に形成される。第2の共振器ループの作成は、第1の共振器ループの第1の脚部に隣接する第1の脚部を形成するステップと、第1の共振器ループの第2の脚部に隣接する第2の脚部を形成するステップと、誘電体基板層を通って延び、第2の共振器ループの第1および第2の脚部と相互接続する第3の脚部を形成するステップとを含むことができる。

本方法は、第1および第2の共振器ループの相互交差離間指状部を形成するステップをさらに含むことができる。第1の共振器ループが単位セルを構成する方法は、隣接する単位セルを有するストリップを形成するステップをさらに含むことができる。

しかし、他の実施形態において、本発明は、これら全ての目的を達成する必要はなく、本発明の特許請求の範囲は、これらの目的を達成することができる構造または方法に限定されるべきでない。

他の目的、特徴部および利点は、好ましい実施形態の以下の説明および添付の図面から、当業者に見出されるであろう。

先行技術のアイソレータ単位セル構造の概略前面図である。 先行技術による、メタマテリアルアイソレータの提案された実施形態の3次元概略上面図である。 図2に示されるメタマテリアルアイソレータを使用した、隣接する放射エレメント間の透過および反射特性を示すグラフである。 本発明による、多層メタマテリアルアイソレータ単位セルの例の概略上面図である。 図4に示される多層メタマテリアルアイソレータ単位セルの3次元部分概略上面である。 本発明による、より小型の多層メタマテリアルアイソレータを示す3次元概略上面図である。 本発明による、位相レーダアレイ内の隣接する放射エレメント間に配置される多層メタマテリアルアイソレータストリップの3次元概略上面図である。 図7Aに示されるアイソレータストリップの一部分の拡大図である。 図7A〜7Bに示されるアイソレータにおける単一のセル壁のバンド幅を示すグラフである。 図7Aおよび7Bに示されるメタマテリアルアイソレータ技術を使用して、スキャンブラインドネスがどのようにして低減されるかを示すグラフである。 本発明による、位相レーダアレイ内の隣接する放射エレメント間に配置される、いくつかのアイソレータストリップを示す3次元概略上面図である。 図9に示される複数のメタマテリアルアイソレータストリップを介して得られる拡張されたバンド幅を示すグラフである。 先行技術による、レーダパネルアレイの端縁効果を示す概略上面図である。 パネルアレイを絶縁させるために、図11Aのパネルアレイの周縁部の周りの多層メタマテリアルアイソレータのストリップを示す概略上面図である。 本発明によって、異なるレーダサブシステムを絶縁するのに、本発明の多層メタマテリアルアイソレータ技術をどのようにして使用することができるかを示す高度概略図である。 先行技術による、集積回路チップの回路要素間のクロストークを示す3次元概略上面図である。 クロストークを低減するために、本発明による多層メタマテリアルアイソレータのストリップをここで含む、図13Aの回路の一部分を示す概略上面図である。 本発明による、多層メタマテリアルアイソレータ単位セルの別の例を示す3次元概略前面図である。 図14の多層メタマテリアルアイソレータ単位セルのバンド幅を示すグラフである。 本発明による、多層メタマテリアルアイソレータを作成する1つの方法に関する主要なステップを示す3次元高度概略前面図である。 本発明による、多層メタマテリアルアイソレータを作成する1つの方法に関する主要なステップを示す3次元高度概略前面図である。 本発明による、多層メタマテリアルアイソレータを作成する1つの方法に関する主要なステップを示す3次元高度概略前面図である。

好ましい実施形態または以下に開示される実施形態に加えて、本発明は、他の実施形態でも、様々な方法で実施または実行することも可能である。したがって、本発明は、その適用例において、構造の詳細、および以下の説明で述べられ、または図面に示される要素の構成に限定されないことを理解されたい。1つの実施形態のみを本明細書で説明するとき、本発明の特許請求の範囲は、その実施形態に限定されない。さらに、本発明の特許請求の範囲は、ある除外事項、制限、または権利放棄を明示する明確な確固たる証拠が存在しなければ、限定的に読まれるべきでない。

図1は、Buellら、「Metamaterial Insulator Enabled Superdirective Array」、IEEE Transactions on Antennas and Propagation、Vol.55、No.4(2007年4月)に説明されるような単位セルアイソレータ10を示す。金属トレース12が、誘電体基板16の表面14上に形成される。したがって、トレースは、1つの平面に閉じ込められる。図2に示されるように、いくつかのこれらの単位セル10a〜10dおよび同様のものは、基板24aおよび24b上のそれぞれの放射エレメント22aと22bとの間のストリップ20(「メタマテリアルスラブ」)内に共に付着している。図3は、単位セルを有するストリップ方向の透過特性30および反射特性28を示す。アイソレータの適用例において興味の対象となる領域は、2GHzのわずか上で発生する強い阻止バンド領域である。スパイラルに銅が使用され、市販のホスト誘電体(host dielectric)が使用されたとき、シミュレーションは、バンド幅の2%の10dB絶縁阻止バンドおよび25dBのピーク絶縁を示した。

以上の背景のセクションで説明したように、その結果は、透過および反射の両方に関して、極めて狭いバンドギャップ絶縁領域になる。さらに、各単位セルは、隣接するセルと一直線に合わせられなければならず、個々の単位セル全体を2つの放射エレメント間のストリップ内に統合することは、一般的にシステムのコストおよび複雑性を増大させる。

図4〜5の、本発明による新しい多層メタマテリアルアイソレータ40は、最下層であってもよいがその必要はない可能性がある第1の層44aを含む、破線で示された多層誘電体基板42(通常プリント回路基板材料から形成される)を含む。第1の共振器ループ48aの第1の脚部46aは、層44a上にある。多層誘電体基板42は、最上層であってもよいがその必要はない可能性がある第2の層44bを含む。第2の層44bは、通常、多層誘電体基板42の他の中間層(明確に示されていない)によって第1の層44aから離間している。第2の層44bは、第1の共振器ループ48aの脚部46bを含む。第1の共振器ループ48aの第3の脚部46cは、誘電体基板層の厚さ方向に延び、第1の脚部46aおよび第2の脚部46bと相互接続する。第3の脚部46cは、通常、当技術分野で知られているビアを形成し、かつ金属被覆することによって作成される。共振器ループの各脚部に銅を使用することができる。

この特定の例において、各単位セルは、基板層44a上の第1の脚部46a'と、基板層44bの上の第2の脚部46b'と、誘電体基板層の厚さ方向に延び、脚部46a'および46b'と相互接続する第3の脚部46c'とを有する、第2の共振器ループ48bをさらに含む。

図示されるように、ループ48bの脚部46a'は、ループ48aの脚部46aに隣接し、それと同じ方向に延び、ループ48bの脚部46b'は、ループ48aの脚部46bに隣接し、それと同じ方向に延びる。(図中で)垂直な脚部46cおよび46c'は、互いにずれて、対向する。しかし、この構造は、本発明を限定するものではなく、共振器ループ48bの脚部46a'および46b'は、共振器ループ48aの脚部46aおよび46bと異なる誘電体基板層上にあることもできる。さらに、各共振器ループに対して3つの脚部のみが示されているが、スパイラル共振器ループ構成となる、追加の脚部が存在することができる。さらに、脚部は、図4〜5に示されるように直線状である必要はない。

1つの実施形態において、脚部46b'から延びる指状部52a〜52cおよび同様のものと相互交差になるループ48aの脚部46bから延びる図4の指状部50a〜50cおよび同様のものを含むことによって、容量性結合に関する良好な結果が得られた。そのような構造は、図1〜3に関して上述した先行技術によって可能とはならない。

図6に示されるように、総ループ面積(および、ゆえにインダクタンス)が、一定に維持するように、単位セルの高さは、縮小するが、単位セルの幅は、増加することができる。縮小した高さは、発生しうる作成制限に適合し、幅は、総ループ面積を維持するように拡張される。しかし、高さが縮小するとき、頂部層と底部層との間の容量性結合は、増大し、共振器ループ48aと48bとの間の所望の容量性結合とは対照的に、各共振器ループ内に分布容量を形成する可能性があることに留意されたい。共振器周波数が、所望の動作バンドから偏位しないことが望ましい。単位セルの最小許容高さは、内部共振器容量に寄与する材料特性に依存する。基板材料のより大きい比誘電率は、表面44b上の相互交差領域内の容量性結合の増大よりも大幅に、基板の頂部層と底部層との間の容量性結合を増大させる。これは、スーパーストレート(たとえば空気)が基板よりも低い誘電率を示すことを想定する、スーパーストレート電磁界干渉(superstrate field interaction)によって、表面に画定された金属皮膜上でより低い実効容量を経験するためである。所与の単位セルのアスペクト比制限は、材料の選択および動作周波数によって決定されるが、1:5程度の比が可能である。

本発明によると、典型的なメタマテリアルアイソレータストリップは、図4〜6に示される単位セルの複数の具体例を含む。メタマテリアル挙動の総体効果は、個々の単位セル挙動の結果であるので、最初に、単位セルを説明する。通常、メタマテリアル単位セルは、総共振器ループ面積に関するインダクタンスと、分離した共振器ループ48aと48bとの間の容量性結合によって支配される静電容量とを含む。静電容量およびインダクタンスの両方は、共振周波数などの単位セル挙動を決定する。垂直金属ビアは、単一の層または積層基板の積重ねの反対面上にある金属通路に接続するために使用することができる。2つの隣接する金属ストリップは、多少の距離、離間して配置され、ビア用の拡大された金属表面領域を収容する隣接領域を越えて延びる。ビアセルのインダクタンスは、2つの独立した共振器が結合して単一の矩形構造を形成するかのように、2つの分離した共振器ループによって規定される面積の関数である。表面金属被覆のパターン画定およびビア形成に関する製作公差は、層表面上の隣接する線に起こりうる容量性結合の量および垂直ビア間の容量性結合の量を制限する可能性がある。必要な静電容量を提供するために、頂部および/または底部表面の物質は、図4および5に示されるように、相互交差指状部結合の領域を含むように画定することができる。単位セル共振器に沿った相互交差部の位置は、メタマテリアル挙動に対する大きな影響はないようにみえる。したがって、容量性構造は、最小間隔および最高の公差を許容する共振器のセクション上にあるべきである。表面層は、隣接する金属の間隔および幅において、形成されるビアよりも大幅に大きい制御を可能にする。最高の性能および公差に関して、この例では、容量性結合などの限界寸法を有する全ての特徴部が、表面層上にある。

単一の単位セルは、2つの隣接する放射パッチを絶縁するには不十分である可能性がある。単位セルは、放射される波長に比べて極めて小さいので、単一のセルと干渉するエネルギーも小さい。有用な量の絶縁を提供するために、図7A〜7Bのアイソレータのストリップ60が、クロストークが最高である放射エレメント22aと22bとの間に作成される。図示されるように、ストリップ60は、パッチ放射器22aと22bとの間に作成され、単一のセル壁に関しては図8Bに示される14%のバンド幅、および複数セル接続形態に関しては40%を超えるバンド幅をもたらす、単位セル40a、40b、40cおよび同様のものを含む。図8Bは、本発明によるアイソレータ単位セルを有するストリップを介してスキャンブラインドネスが、さらに、どのようにして低減されるかを示す。アイソレータは、他のビーム変形現象を軽減するのに使用することもできる。

さらに、埋込式共振器ループは、パッチ放射器および位相アレイレーダシステムの他の要素と同時に、およびそれらと同じ方法で作成することができる。実際に、図9は、パッチ放射器22aと22bとの間の複数のストリップ60a、60b、60cおよび同様のものを示す。本発明の小型形状因子は、複数セルが放射エレメント22aと22bとの間にあることを許容する。各セル壁は、バンドの一部分を有効範囲とするように合わせることができる。総バンド幅は、許容可能な複数セル壁幅によってのみ制限される。複数セル壁幅は、セルの高さを増加させ、または各セル内に追加の共振器ループを設けることによって最小化することができる、個々のセル幅に依存する。図10に示されるように、重なりバンドは、システムに追加コストをほとんど、または全く必要とせず、40%を超えるバンド幅にわたってメタマテリアルバンドギャップをもたらす。

別の例において、図11Aの従来のレーダパネルアレイ70は、あらゆる不連続部で散射させる有限な接地面を有する。散射エネルギーは、近傍のアレイと干渉し、前後電界比を低下させる可能性もある。図11Bに示されるように、本発明によるアイソレータ単位セルを有するストリップ60'は、アレイを取り囲み、メタマテリアル絶縁壁は、電界をあらゆる接地不連続部に到達する前に反射し、それによって、前後電界比を改善し、近傍のアレイとの干渉を回避する。

別の例において、図12は、本発明による絶縁単位セルを有する1つまたは複数のストリップ60''によって各々が互いに絶縁する、第1のサブシステム80a(たとえばレーダ伝送サブシステム)および第2のサブシステム80b(たとえばレーダ受信サブシステム)を示す。先行技術において、アレイ間の干渉は、しばしば、高価なアブソーバおよび大きい離間距離を必要とする。本発明のメタマテリアルアイソレータ技術を使用することによって、アレイをより簡単に絶縁させることが可能である。したがって、本発明のアイソレータ技術を、独立絶縁材料ブロックとして使用することができる。

図13A〜13Bは、集積回路チップ90が導体92a、92bを含む、本発明の別の使用形態を示す。クロストークを回避するために、図13Bの絶縁ストリップ60'''が使用される。1つの例において、集積回路チップは、フィードバックを形成することができ、低減した感度を示すレーダMMICモジュールである。本発明のメタマテリアルアイソレータ技術の使用は、現行の方法よりも大きい絶縁をもたらす。

図14は、別のバージョンの幅1.6mm、長さ1.4mm、および高さ2.5mmの絶縁単位セルを示す。第1の共振器ループ100aは、図示されるように、金属脚部102a〜102fを含む。脚部102fおよび102aは、通常、誘電体基板の一方の層または表面上にあり、脚部102cおよび102dは、誘電体基板の他方の層または表面上にあり、脚部102bおよび102eは、基板の厚さ方向に延び、脚部102aおよび102c、ならびに102fおよび102dとそれぞれ相互接続する。この構造において、脚部102fおよび102aは、脚部102cから垂直に延びる脚部102dのために互いにずれている。脚部102eおよび102bも、図示されるようにずれている。共振器ループ100bは、同様に、脚部104a〜104fを含む。この構造において、相互交差セクションは、必要でない可能性があり、基本セル構造は、共に結合する、2つの分離リング共振器ループを含む。この構造によって、製作公差に対する感度も低減する。シミュレーションされたアイソレータバンド幅の結果が、図15に示される。

図16A〜16Cは、本発明による放射エレメントのアレイを作成する、1つの方法を示す。多層誘電体基板の1つの層44a上で、図16Aの2つの共振器ループの脚部46aおよび46a'は、通常、金属被覆層をマスキングし、所望の脚部形状以外の全てをエッチング除去することによって形成される。隣接層110は、たとえば接地面とすることができる。次に、図16Bに示されるように、パネルの他の層が形成され、ビア112aおよび112bが、層44bから脚部46aおよび46a'にそれぞれ延びるように形成される。次に、ビアは、金属で満たされ、図16Cの脚部46cおよび46c'になる。層44b上でマスキングおよびエッチング操作が行われ、脚部46bおよび46b'(所望の場合、相互交差指状部になる)およびパッチ放射器22aおよび22bを形成する。

いずれかの実施形態において、先行技術の平面単位セル概念に関する様々な問題は、本発明の3次元方法によって軽減される。通常、多層アンテナアレイ基板内の既存の層は、表面層上の内部共振結合および分離層上の各共振器ループのセクションを接続するビアを有するメタマテリアルアイソレータのストリップを形成するのに使用される。メタマテリアル挙動、具体的には高レベルの絶縁を、平面方法よりも大幅に低いコストで達成することができる。既存の多層基板内の3次元空間内にメタマテリアルアイソレータストリップまたは「メタソレノイド」を画定することによって、本発明の目的が、実現される。金属被覆層を単一の垂直平面に閉じ込める代わりに、容量性結合および共振リングの両方の軸が、別の軸に変換される。さらに、これらの新しい両軸は、互いに直交し、かつ崩壊した(collapsed)共振器ループの全体幅を規定する軸に直交する。本発明のメタマテリアルアイソレータは、物理的に小さいアンテナアレイを最小の性能低下で絶縁させる最高の手段を提供する。その結果、追加のメタマテリアル構造にほとんど、または全く追加コストを必要とせず、大きいシステムコストの利点がある。

このように、より簡単に作成され、より低コストのメタマテリアルアイソレータは、先行技術の2次元構造に対して3次元構造になる多層基板の厚さ方向に延びる少なくとも1つの脚部を有する共振器ループを含む。さらに、本発明のアイソレータは、図7〜13に関して以上に示されたように、極めて多用途である。さらに、当業者は、本発明の実施形態に新しい使用形態を発見するであろう。

したがって、本発明の特定の特徴部は、他ではなく、いくつかの図面に示されるが、これは、利便性のためだけであって、各特徴部を、本発明による他の特徴部のいくつか、または全てと結合させることができる。本明細書に使用される用語「含む」、「構成する」、「有する」、および「含んだ」は、広く包括的に解釈されるべきであり、あらゆる物理的相互結合に限定されない。さらに、本出願に開示されたあらゆる実施形態は、唯一の可能な実施形態と受け取られるべきでない。

それに加えて、この特許の特許出願の審査経過中に提出されるあらゆる補正は、申請される出願において提出されるあらゆる特許請求範囲の構成要素の放棄にはならない。全ての可能な均等物を文字通りに含む特許請求の範囲を起草することを、当業者に期待することは論理的に不可能であり、多くの均等物は、補正の時点で予見できず、放棄されるべきもの(何であっても)の公平な解釈を越えており、補正の基礎となる論理的根拠は、多くの均等物に無関係のものだけを有する可能性があり、および/または、補正されたあらゆる特許請求範囲の構成要素に対するいくつかの些細な代用物を記載することを、出願人に期待することができない多くの他の理由がある。

他の実施形態が、当業者には見出され、以下の特許請求の範囲内にある。

22a、22b 放射エレメント(パッチ放射器)
40 多層メタマテリアルアイソレータ
42 多層誘電体基板
44a 第1の基板
44b 第2の基板
46a 第1の脚部(第1の共振器ループ)
46b 第2の脚部(第1の共振器ループ)
46c 第3の脚部(第1の共振器ループ)
46a' 第1の脚部(第2の共振器ループ)
46b' 第2の脚部(第2の共振器ループ)
46c' 第3の脚部(第2の共振器ループ)
48a 第1の共振器ループ
48b 第2の共振器ループ
50a、50b、50c 指状部(第1の共振器ループ)
52a、52b、52c 指状部(第2の共振器ループ)
60、60a、60b、60c ストリップ
60'、60''、60''' アイソレータ単位セルを有するストリップ
70 レーダパネルアレイ
80a、80b サブシステム
90 集積回路チップ
92a、92b 導体
100a 第1の共振器ループ
100b 共振器ループ
102a〜102f 脚部(第1の共振器ループ)
104a〜104f 脚部(共振器ループ)
110 隣接層
112a、112b ビア

Claims (28)

1. 多層誘電体基板と、
   第1の共振器ループの第1の金属脚部を含む前記多層誘電体基板の第1の層または表面と、
   前記第1の共振器ループの第2の金属脚部を含む前記多層誘電体基板の第2の層または表面と、
   前記多層誘電体基板を通って延び、前記第1の共振器ループの前記第1および第2の脚部と相互接続する前記第1の共振器ループの第3の金属脚部とを含み、
   前記第1の共振器ループの前記第1の金属脚部および前記第2の金属脚部は、ずれている多層メタマテリアルアイソレータ。
2. 前記第1の共振器ループの前記第1の脚部に隣接する、前記多層誘電体基板の前記1つの層または表面上の第1の脚部と、
   前記第1の共振器ループの前記第2の脚部に隣接する、前記多層誘電体基板の異なる層または表面上の第2の脚部と、
   前記多層誘電体基板を通って延び、前記第2の共振器ループの前記第1および第2の脚部と相互接続する第3の脚部とを有する、第2の共振器ループをさらに含む、請求項1に記載のアイソレータ。
3. 前記第1および第2の共振器ループの前記第2の脚部は、相互交差離間指状部を含む、請求項2に記載のアイソレータ。
4. 前記多層誘電体基板の前記第1および第2の層は、前記多層誘電体基板の中間層によって分離される、請求項1に記載のアイソレータ。
5. 前記第1の共振器ループは、単位セルを構成し、前記アイソレータは、隣接する単位セルを有するストリップをさらに含む、請求項1に記載のアイソレータ。
6. 前記多層誘電体基板は、前記ストリップによって分離された隣接するパッチ放射器をさらに含む、請求項5に記載のアイソレータ。
7. 前記多層誘電体基板は、前記ストリップによって少なくとも部分的に取り囲まれる放射器のアレイを含む、請求項5に記載のアイソレータ。
8. 前記ストリップによって第2のサブシステムから分離している第1のサブシステムをさらに含む、請求項5に記載のアイソレータ。
9. 前記第1のサブシステムは、レーダ伝送サブシステムを含み、前記第2のサブシステムは、レーダ受信サブシステムを含む、請求項8に記載のアイソレータ。
10. 前記多層基板は、集積回路を含み、前記ストリップは、選択された集積回路要素間に配置される、請求項5に記載のアイソレータ。
11. 隣接する単位セルを有する複数のストリップをさらに含む、請求項5に記載のアイソレータ。
12. 誘電体基板と、
    共振器ループの第1の金属脚部を含む前記誘電体基板の1つの領域と、
    前記共振器ループの第2の金属脚部を含む前記誘電体基板の第2の領域と、
    前記誘電体基板を通って延び、前記共振器ループの前記第1および第2の脚部と相互接続する前記共振器ループの第3の金属脚部とを含み、
    前記共振器ループの前記第1の金属脚部および前記第2の金属脚部は、ずれているメタマテリアルアイソレータ。
13. 互いに離間している第1および第2の平面と、該第１および第２の平面を横断する第3の平面と、によって画定される誘電体基板と、
    前記誘電体基板の前記第1の平面上の第1の金属脚部、前記第2の平面上の第2の金属脚部、ならびに前記第1および第2の金属脚部と相互接続する前記第3の平面上の第3の金属脚部を有する、共振器ループとを含み、
    前記共振器ループの前記第1の金属脚部および前記第2の金属脚部は、ずれているメタマテリアルアイソレータ。
14. 一方向に延びる第1の金属脚部、
    前記第1の脚部から離間し、同じ方向に延びる第2の金属脚部、ならびに
    異なる方向に延び、前記第1および第2の脚部と相互接続する第3の金属脚部を含む、第1の共振器ループと、
    前記第1の共振器ループの前記第1の脚部に隣接する第1の金属脚部、
    前記第1の共振器ループの前記第2の脚部に隣接する第2の金属脚部、ならびに第2の共振器ループの前記第1および第2の脚部と相互接続する第3の金属脚部を有する、第2の共振器ループとを含み、
    前記第1の共振器ループ及び前記第２の共振器ループが誘電体基板に形成されており、
    前記第1の共振器ループの前記第1の金属脚部および前記第2の金属脚部は、ずれているアイソレータ。
15. 前記第1および第2の共振器ループの前記第2の脚部は、相互交差離間指状部を含む、請求項14に記載のアイソレータ。
16. 前記第1および第2の共振器ループは、単位セルを構成し、前記アイソレータは、隣接するセルを有するストリップをさらに含む、請求項14に記載のアイソレータ。
17. 前記ストリップは、隣接するパッチ放射器間に配置される、請求項16に記載のアイソレータ。
18. 前記ストリップは、放射器のアレイを取り囲む、請求項16に記載のアイソレータ。
19. 第1のサブシステムは、前記ストリップによって第2のサブシステムから分離している、請求項16に記載のアイソレータ。
20. 前記第1のサブシステムは、レーダ伝送サブシステムを含み、前記第2のサブシステムは、レーダ受信サブシステムを含む、請求項19に記載のアイソレータ。
21. ストリップは、選択された集積回路要素間に配置される、請求項16に記載のアイソレータ。
22. 隣接する単位セルを有する複数のストリップを含む、請求項16に記載のアイソレータ。
23. 誘電体基板をさらに含み、前記第1および第2の共振器ループの前記第1の脚部が、前記誘電体基板の第1の層または表面上に存在し、前記第1および第2の共振器ループの前記第2の脚部が、前記誘電体基板の第2の層または表面上に存在し、前記第1および第2の共振器ループの前記第3の脚部が、前記誘電体基板を通って延びる、請求項14に記載のアイソレータ。
24. 放射エレメントのアレイを作成する方法であって、
    誘電体基板の1つの層または表面上に、第1の共振器ループの第1の脚部を形成するステップと、
    前記誘電体基板の別の層または表面上で、前記第1の共振器ループの第2の脚部を、隣接する放射エレメント間に形成するステップと、
    前記誘電体基板を通るビアを形成するステップと、
    前記ビアを金属被覆し、前記第1および第2の脚部と相互接続する、前記第1の共振器ループの第3の脚部を形成するステップとを含み、
    前記第1の共振器ループの前記第1の脚部および前記第2の脚部は、ずれている方法。
25. 前記隣接する放射エレメントは、前記第2の脚部と同じ層上に形成される、請求項24に記載の方法。
26. 前記第1の共振器ループの前記第1の脚部に隣接する第1の脚部を形成するステップと、
    前記第1の共振器ループの前記第2の脚部に隣接する第2の脚部を形成するステップと、
    前記誘電体基板を通って延び、第2の共振器ループの前記第1および第2の脚部と相互接続する第3の脚部を形成するステップとによって、第2の共振器ループを作成するステップをさらに含む、請求項24に記載の方法。
27. 前記第1および第2の共振器ループの相互交差離間指状部を形成するステップをさらに含む、請求項26に記載の方法。
28. 前記第1の共振器ループは、単位セルを構成し、前記方法は、隣接する単位セルを有するストリップを形成するステップをさらに含む、請求項24に記載の方法。

Images