JP5339789B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5339789B2 JP5339789B2 JP2008160911A JP2008160911A JP5339789B2 JP 5339789 B2 JP5339789 B2 JP 5339789B2 JP 2008160911 A JP2008160911 A JP 2008160911A JP 2008160911 A JP2008160911 A JP 2008160911A JP 5339789 B2 JP5339789 B2 JP 5339789B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- drain
- contact
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、従来とは異なる技術思想によって、ESD耐量が改善された半導体装置を提供することを目的としている。
この形態によると、最も寄生のトランジスタが動作し易い箇所を強制的に動作しないようにすることができる。このため、寄生のトランジスタがオンしにくくなり、スナップバック現象が発生する時のドレイン電流値をさらに大きくすることができる。
この形態によると、トレンチ型ゲート部の側面のエッジ中央近傍でインパクトイオン化現象によって発生した正孔は、ボディ領域に流れ込むが、ボディコンタクト領域から離れたソース領域の直下には絶縁領域が設けられているので、この領域の寄生のトランジスタがオンしない。絶縁領域が設けられていないソース領域の側面の電位が寄生のトランジスタのベース・エミッタ間の順方向電圧を越えるまで寄生のトランジスタはオンしない。この結果、スナップバック現象が発生する時のドレイン電流値をさらに大きくすることができる。
図9〜図13を参照して、半導体装置10の製造方法を説明する。なお、従来技術を適用可能な工程に関しては説明を省略する。以下では、絶縁領域22を形成する工程のみを説明する。
次に、図10に示すように、リソグラフィー技術及びエッチング技術を利用して、半導体層20の表層部にトレンチ52を形成する。トレンチ52は、ボディ領域21内に形成される。
次に、図11に示すように、熱酸化技術を利用して、トレンチ52の底面に絶縁領域22を形成する。
次に、図12に示すように、エピタキシャル成長技術を利用して、シリコンを充填し、ソース領域23を形成する。
次に、図13に示すように、熱処理技術を利用して、ソース領域23を熱拡散させる。
図14〜図16に、本明細書で開示される技術を利用した他の半導体装置を例示する。なお、半導体装置10と共通する構成要素に関しては共通の符号を付し、その説明を省略する。
図15に示す半導体装置200も、最もオンし易い寄生のnpnトランジスタが動作しない。また、寄生のトランジスタのベース・エミッタ間の接合面積が小さくなるので、オンした後にソース領域223から注入される電子量が減少する。その結果、スナップバック現象が発生する時のドレイン電流値を大きくすることができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
21:ボディ領域
22,122,222:絶縁領域
23:ソース領域
24:ボディコンタクト領域
25:ドリフト領域
26:ドレイン領域
40:トレンチ型絶縁ゲート部
Claims (3)
- 半導体装置であって、
ドレイン電極と、
そのドレイン電極に接する第1導電型のドレイン領域と、
そのドレイン領域に接しており、ドレイン領域よりも薄い不純物濃度を有する第1導電型のドリフト領域と、
そのドリフト領域に接しており、ドリフト領域及びドレイン領域によってドレイン電極から隔てられている第2導電型のボディ領域と、
そのボディ領域に接しており、ボディ領域によってドリフト領域から隔てられている第1導電型のソース領域と、
そのボディ領域に接しており、ボディ領域よりも濃い不純物濃度を有する第2導電型のボディコンタクト領域と、
ソース領域とボディコンタクト領域に接するソース電極と、
ドリフト領域とソース領域を隔てているボディ領域に対向する絶縁ゲート部と、
ソース領域とボディ領域の間の一部に設けられており、ソース領域とボディ領域の双方に接触する絶縁領域と、を備えている半導体装置。 - ソース領域とボディコンタクト領域が隣接しており、
ソース領域とボディ領域は、絶縁領域とボディコンタクト領域の間で接していることを特徴とする請求項1に記載の半導体装置。 - ドレイン領域とドリフト領域とボディ領域とソース領域とボディコンタクト領域は、半導体層の表層部に設けられており、
ボディコンタクト領域は、ドレイン領域とソース領域の間に配置されており、
絶縁ゲート部は、その半導体層の表層部に形成されているトレンチ型絶縁ゲート部であることを特徴とする請求項1又は2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160911A JP5339789B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160911A JP5339789B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010003836A JP2010003836A (ja) | 2010-01-07 |
JP5339789B2 true JP5339789B2 (ja) | 2013-11-13 |
Family
ID=41585319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008160911A Expired - Fee Related JP5339789B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5339789B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4897029B2 (ja) | 2009-11-09 | 2012-03-14 | 株式会社東芝 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4225177B2 (ja) * | 2002-12-18 | 2009-02-18 | 株式会社デンソー | 半導体装置およびその製造方法 |
DE102004038369B4 (de) * | 2004-08-06 | 2018-04-05 | Austriamicrosystems Ag | Hochvolt-NMOS-Transistor und Herstellungsverfahren |
-
2008
- 2008-06-19 JP JP2008160911A patent/JP5339789B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010003836A (ja) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6320545B2 (ja) | 半導体装置 | |
US8022414B2 (en) | Silicon carbide semiconductor device, and method of manufacturing the same | |
JP6299581B2 (ja) | 半導体装置 | |
US20190348412A1 (en) | Power semiconductor devices | |
US9660071B2 (en) | Semiconductor device | |
JP5795452B1 (ja) | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 | |
JP5537359B2 (ja) | 半導体装置 | |
JP6606007B2 (ja) | スイッチング素子 | |
JP2011129924A (ja) | 金属キャリアを有する半導体デバイスおよび製造方法 | |
US10361267B2 (en) | Semiconductor device | |
JP2007207784A (ja) | 半導体装置 | |
JP2009088199A (ja) | 半導体装置 | |
US8253222B2 (en) | Semiconductor device and fabrication method of semiconductor device | |
JP2012191053A (ja) | 半導体装置およびその製造方法 | |
JP2017162969A (ja) | 半導体装置 | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP6639365B2 (ja) | 半導体装置 | |
JP2016062975A (ja) | 半導体装置およびその製造方法 | |
JP5567437B2 (ja) | 半導体装置および集積回路 | |
JP5833274B1 (ja) | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 | |
JP5542623B2 (ja) | 半導体装置及びその製造方法 | |
JP5339789B2 (ja) | 半導体装置 | |
JP2010016284A (ja) | 半導体装置 | |
US9905686B2 (en) | Insulated gate bipolar transistor with improved on/off resistance | |
JP5151636B2 (ja) | トレンチゲートを有する横型半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130806 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |