JP5338353B2 - 並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置 - Google Patents

並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置 Download PDF

Info

Publication number
JP5338353B2
JP5338353B2 JP2009029334A JP2009029334A JP5338353B2 JP 5338353 B2 JP5338353 B2 JP 5338353B2 JP 2009029334 A JP2009029334 A JP 2009029334A JP 2009029334 A JP2009029334 A JP 2009029334A JP 5338353 B2 JP5338353 B2 JP 5338353B2
Authority
JP
Japan
Prior art keywords
voltage
current
inverter
command
inv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009029334A
Other languages
English (en)
Other versions
JP2010187459A5 (ja
JP2010187459A (ja
Inventor
正和 宗島
寛 材津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2009029334A priority Critical patent/JP5338353B2/ja
Priority to PCT/JP2010/050988 priority patent/WO2010092870A1/ja
Publication of JP2010187459A publication Critical patent/JP2010187459A/ja
Publication of JP2010187459A5 publication Critical patent/JP2010187459A5/ja
Application granted granted Critical
Publication of JP5338353B2 publication Critical patent/JP5338353B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0019—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being load current fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Inverter Devices (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Description

本発明は、並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置に関する。
一般に、電力系統（以下、系統という）においては、負荷急変や落雷等が原因の瞬時電圧低下（以下、瞬低という）による機器の停止や誤動作などを防止する目的で並列型瞬低補償装置が用いられている。このような並列型瞬低補償装置の一例が下記特許文献１に開示されている。
図７は、並列型瞬低補償装置の回路構成例を示した図である。なお、図７中、Ｃはコンデンサ、Ｌ1，Ｌ2はコイル、ＶSは系統電圧、ＩSは系統電流、ＶLは負荷電圧、ＩLは負荷電流、Ｖdcは直流電圧、ＩINVはインバータ電流、ＶINVはインバータ電圧、ＩCはフィルタコンデンサ（以下、コンデンサという）電流、ＶCはコンデンサ電圧、ＩOUTは出力電流、ｇａｔｅSWは後述する高速スイッチ５のゲート、ｇａｔｅINVは後述するインバータ３のゲートを意味する。
図７に示すように、並列型瞬低補償装置は、インバータ３と、ＬＣＬ型又はＬＣ型のＡＣフィルタ４と、高速スイッチ５とにより構成されている。
ここで、並列型瞬低補償装置の動作について説明する。
並列型瞬低補償装置は、瞬低が発生していない平常時は、高速スイッチ５を閉じて系統６と連系して待機するか、蓄電部７を充電する。そして、並列型瞬低補償装置は、瞬低が発生すると瞬低を検出し、高速スイッチ５を開放してインバータ３から負荷８へ電力を供給する。
図８は、並列型瞬低補償装置の制御ブロックを示した図である。
図８に示すように、並列型瞬低補償装置は、平常時は系統６と連系するため、系統電圧ＶSの検出値に位相同期回路（以下、ＰＬＬ（Ｐｈｅｓｅ−ｌｏｃｋｅｄ ｌｏｏｐ）という）１２を介し正弦波発生器１３により得られた位相から、定格電圧に相当する系統電圧ＶSに同期した三相の基準電圧ＶBASEを作成する。また、系統電圧ＶSにおける瞬低検出時に瞬低検出ブロック１４から出力される瞬低検出信号ｄｉｐｄｅｔを作成する。
瞬低検出信号ｄｉｐｄｅｔの出力に基づき高速スイッチ５のゲート信号ｇａｔｅSWと、ＡＣＲブロック１５における自動電流調整器（以下、ＡＣＲ（Ａｕｔｏｍａｔｉｃ ｃｕｒｒｅｎｔ Ｒｅｇｕｌａｔｅｒ）という）１０の電流制御のゲインｇACRから、ＡＶＲブロック１６における自動電圧調整器（以下、ＡＶＲ（Ａｕｔｏｍａｔｉｃ ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｅｒ）という）１１の電圧制御のゲインｇAVRに切り換える。
図９は、並列型瞬低補償装置のタイミングチャートを示した図である。なお、図９においては、系統電圧ＶSは定格値を１とした単位法で表す。
図９に示すように、ｔ1において瞬低が発生した後、ｔ2の時間で瞬低を検出すると同時にｇａｔｅSWをゼロにして高速スイッチ５を遮断し、ｇACRをゼロに、ｇAVRを１に切り換える動作を行う。なお、瞬低の誤検出を防止するために、瞬低発生と瞬低検出にはタイムラグを設ける。このタイムラグは、例えば、瞬低を所定のＮ回検出したときに瞬低検出と判定するなどとして設定する。
インバータ３のゲートｇａｔｅINVは、ＡＣＲ１０又はＡＶＲ１１の出力に基準電圧ＶBASEを加算し、リミッタ１７を施して作成した電圧指令Ｖ*にＰＷＭ変調器１８によりパルス幅変調（以下、ＰＷＭという）を施して作成する。瞬低検出時には、電圧指令値ＶREFと負荷電圧ＶLとの偏差がゼロになるようにＡＶＲ１１を動作させる。
特開平９−１８２３１６号公報
しかしながら、従来の並列型瞬低補償装置は、瞬低を検出してから高速スイッチ５を遮断して、ＡＣＲ１０による電流調整からＡＶＲ１１による電圧調整に切り換えている。ここで、従来の並列型瞬低補償装置において、瞬低が発生してから瞬低を検出するまでの間の動作を考えると、従来の並列型瞬低補償装置は、系統６と連系して待機しているか、蓄電部７を充電する動作を行っている。
そして、従来の並列型瞬低補償装置は、瞬低発生と瞬低検出との間にタイムラグがあるため、瞬低発生時から瞬低検出時までの時間は、負荷８に電力を供給することができない。このため、負荷電流ＩL及び負荷電圧ＶLに瞬断やひずみが生ずるという問題がある。
図１０は、従来の並列型瞬低補償装置における瞬低発生時の各部の電流波形及び電圧波形を示した図である。
図１０に示すように、時間ｔ1で瞬低が発生し、系統電圧ＶSと系統電流ＩSが低下する。このとき、コンデンサ電流ＩCは、瞬低の影響を緩和する方向に放電した後、振動する波形になる。
次に、従来の並列型瞬低補償装置は、時間ｔ2で瞬低を検出してから高速スイッチ５を遮断し、ＡＣＲ１０による電流調整からＡＶＲ１１による電圧調整に切り換えるので、インバータ電流ＩINVが立ち上がり、コンデンサ電流ＩCとインバータ電流ＩINVとを加算した電流が出力電流ＩOUTとなり出力される。
この結果、負荷電流ＩLと負荷電圧ＶLは図１０に示すような波形となる。図１０より時間ｔ1から時間ｔ2の間と時間ｔ2付近において、負荷電流ＩLと負荷電圧ＶLに歪が生じていることが分かる。そして、負荷電流ＩLと負荷電圧ＶLのひずみは、コンデンサ電流ＩCに振動があること、瞬低が発生してから瞬低を検出するまでの時間に遅れがあること、瞬低を検出してからでないとインバータ電流ＩINVが立ち上がらないことことに起因して生じている。
以上のことから、本発明は、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制することができる並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置を提供することを目的とする。
上記の課題を解決する本発明の並列型瞬低補償装置の電圧制御方法の構成は、
系統電圧（Ｖ S ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ S ）を負荷に供給すると共に、前記系統電圧（Ｖ S ）に瞬低が検出されると遮断される高速スイッチと、
前記系統電圧（Ｖ S ）の瞬低時に電圧指令（Ｖ * ）をパルス幅変調して得たゲート（
ｇａｔｅ INV ）に応じたインバータ電圧（Ｖ INV ）及びインバータ電流（Ｉ INV ）により負荷へ電力を供給するインバータと、
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、
前記瞬低を検出する瞬低検出ブロックと、
電流指令値（Ｉ REF ）と前記インバータ電流（Ｉ INV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、
電圧指令値（Ｖ REF ）と負荷電圧（Ｖ L ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、
電圧指令（Ｖ * ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ INV ）を送るパルス幅変調器と、
を備えた並列型瞬低補償装置の電圧制御方法において、
前記インバータ電流（Ｉ INV ）に微分と二次遅れを施して得た振動抑制信号（Ｉ dump ）を求め、
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ BASE ）とを加算したものから、前記振動抑制信号（Ｉ dump ）を減算して前記電圧指令（Ｖ * ）を求めることを特徴とする。
また本発明の並列型瞬低補償装置の構成は、
系統電圧（Ｖ S ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ S ）を負荷に供給すると共に、前記系統電圧（Ｖ S ）に瞬低が検出されると遮断される高速スイッチと、
前記系統電圧（Ｖ S ）の瞬低時に電圧指令（Ｖ * ）をパルス幅変調して得たゲート（
ｇａｔｅ INV ）に応じたインバータ電圧（Ｖ INV ）及びインバータ電流（Ｉ INV ）により負荷へ電力を供給するインバータと、
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、
前記瞬低を検出する瞬低検出ブロックと、
電流指令値（Ｉ REF ）と前記インバータ電流（Ｉ INV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、
電圧指令値（Ｖ REF ）と負荷電圧（Ｖ L ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、
電圧指令（Ｖ * ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ INV ）を送るパルス幅変調器と、
を備えた並列型瞬低補償装置において、
前記インバータ電流（Ｉ INV ）に微分と二次遅れを施して得た振動抑制信号（Ｉ dump ）を求める第1の制御ブロックと、
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ BASE ）とを加算したものから、前記振動抑制信号（Ｉ dump ）を減算して前記電圧指令（Ｖ * ）を求める減算部とを備えたことを特徴とする。
また本発明の並列型瞬低補償装置の電圧制御方法の構成は、
系統電圧（Ｖ S ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ S ）を負荷に供給すると共に、前記系統電圧（Ｖ S ）に瞬低が検出されると遮断される高速スイッチと、
前記系統電圧（Ｖ S ）の瞬低時に電圧指令（Ｖ * ）をパルス幅変調して得たゲート（
ｇａｔｅ INV ）に応じたインバータ電圧（Ｖ INV ）及びインバータ電流（Ｉ INV ）により負荷へ電力を供給するインバータと、
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、
前記瞬低を検出する瞬低検出ブロックと、
入力された信号と前記インバータ電流（Ｉ INV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、
電圧指令値（Ｖ REF ）と負荷電圧（Ｖ L ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ BASE ）とを加算して得た電圧指令（Ｖ * ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ INV ）を送るパルス幅変調器と、
を備えた並列型瞬低補償装置の電圧制御方法において、
前記ＡＣフィルタの前記コンデンサのコンデンサ電流（Ｉ C ）と前記コンデンサの瞬時電圧実効値の変動分（ΔＶ C ＲＭＳ）とゲイン（Ｋｐ）を乗算した電流指令値（Ｉ C ａｓｓｉｓｔ）を求め、
前記電流指令値（Ｉ C ａｓｓｉｓｔ）と電流指令値（Ｉ REF ）とを加算し、この加算した信号を前記自動電流調整ブロックに入力することを特徴とする。
また本発明の並列型瞬低補償装置の構成は、
系統電圧（Ｖ S ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ S ）を負荷に供給すると共に、前記系統電圧（Ｖ S ）に瞬低が検出されると遮断される高速スイッチと、
前記系統電圧（Ｖ S ）の瞬低時に電圧指令（Ｖ * ）をパルス幅変調して得たゲート（
ｇａｔｅ INV ）に応じたインバータ電圧（Ｖ INV ）及びインバータ電流（Ｉ INV ）により負荷へ電力を供給するインバータと、
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、
前記瞬低を検出する瞬低検出ブロックと、
入力された信号と前記インバータ電流（Ｉ INV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、
電圧指令値（Ｖ REF ）と負荷電圧（Ｖ L ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ BASE ）とを加算して得た電圧指令（Ｖ * ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ INV ）を送るパルス幅変調器と、
を備えた並列型瞬低補償装置において、
前記ＡＣフィルタの前記コンデンサのコンデンサ電流（Ｉ C ）と前記コンデンサの瞬時電圧実効値の変動分（ΔＶ C ＲＭＳ）とゲイン（Ｋｐ）を乗算した電流指令値（Ｉ C ａｓｓｉｓｔ）を求めて出力する第２の制御ブロックと、
前記電流指令値（Ｉ C ａｓｓｉｓｔ）と電流指令値（Ｉ REF ）とを加算し、この加算した信号を前記自動電流調整ブロックに入力する加算部とを備えたことを特徴とする。
本発明によれば、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制することができる並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置を提供することができる。
本発明の実施例に係る並列型瞬低補償装置の制御ブロックを示した図である。 ＶINVからＶCまでの伝達関数を示した図である。 第１の制御ブロックを追加したＶINVからＶCまでの伝達関数を示した図である。 式（１）と、第１の制御ブロックを追加して改善した式（６）の伝達関数、及び、式（５）の伝達関数のボード線図である。 瞬低発生時の各部の電流波形及び電圧波形を示した図である。 第１の制御ブロックと第２の制御ブロックを用いたときの瞬低発生時の各部の電流波形及び電圧波形を示した図である。 並列型瞬低補償装置の回路構成例を示した図である。 並列型瞬低補償装置の制御ブロックを示した図である。 並列型瞬低補償装置のタイミングチャートを示した図である。 従来の並列型瞬低補償装置における瞬低発生時の各部の電流波形及び電圧波形を示した図である。
以下、本発明に係る並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置について、図面を参照しながら説明する。
本発明に係る並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置は、従来の並列型瞬低補償装置において、瞬低発生時の負荷電流ＩLと負荷電圧ＶLのひずみは、コンデンサ電流ＩCに振動があること、瞬低が発生してから瞬低を検出するまでの時間に遅れがあること、瞬低を検出してからでないとインバータ電流ＩINVが立ち上がらないことことに起因して生じている問題を解決することを目的としている。そして、課題を解決するための手段として、以下の２つの手段を提案する。
瞬低が発生するとコンデンサは瞬低の影響を緩和する方向に放電し、その後コンデンサ電流ＩCは振動する。この振動が原因で負荷電流ＩLと負荷電圧ＶLにひずみが生じる。このため、第１の解決手段として、インバータにより常時コンデンサ電流ＩCの振動を抑制する制御を行う。これにより、コンデンサ電流ＩCの過渡的な振動を抑制し、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制する。
また、第２の解決手段として、コンデンサ電流ＩCの振動を常時抑制しておき、さらに、瞬低発生時のコンデンサの放電を検出し、インバータからコンデンサの電流と同じ方向の電流を出力する制御を行うことで、瞬低の影響を緩和する制御を行うことで、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制する。
以下、本発明に係る並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置の実施例について説明する。
図１は、本発明の実施例に係る並列型瞬低補償装置の制御ブロックを示した図である。
図１に示すように、本発明の実施例に係る並列型瞬低補償装置は、コンデンサ電流ＩCの振動を抑制する制御を行う第１の制御ブロック１、及び、瞬低が発生したときのコンデンサによる放電を検出して、インバータ３からコンデンサと同じ方向に放電させる制御を行う第２の制御ブロック２を追加した構成となっている。
はじめに、第１の制御ブロック１の原理について説明する。
インバータ３がＡＣＲ１０による電流調整を行っているとき、系統電圧ＶSとインバータ電圧ＶINVから電流を制御しているため、インバータ３は電圧を発生させている。そこで、インバータ３が発生させている電圧とコンデンサ電圧ＶCの関係を考えるため、図７に示す負荷８をオープンとし、入力をインバータ電圧、出力をコンデンサ電圧ＶCとしたときの伝達関数を求めると下記式（１）となる。また、この共振周波数は下記式（２）により表すことができる。
Figure 0005338353
これにより、インバータ３から発生させた電圧によって、コンデンサの電圧が式（２）の共振周波数で振動しやすいということが分かる。インバータ電圧ＶINVは、電圧指令Ｖ*をＰＷＭ変調器１８を介して得られたｇａｔｅINVによりインバータ３に発生させたパルス電圧であり、電圧指令Ｖ*とインバータ電圧ＶINVの平均電圧は一致するものとする。なお、式（１）は図２に示すようなブロック図に表すことができる。
次に、図１に示す第１の制御ブロック１を追加した場合を考える。まず、式（２）の共振周波数から時定数Ｔ0を下記式（３）のように求める。
Figure 0005338353
そして、Ｔ0から第１の制御ブロック１の時定数Ｔ1とＴ2を下記式（４）のように求める。
Figure 0005338353
 ここで、ｎは非ゼロの正の実数（ｎ＞０，ｎ≠０）である。
第１の制御ブロック１は、インバータ電流検出値ＩINVに下記式（５）のように微分、二次遅れ（一次遅れを２回）を施して得たフィードバック信号Ｉ dump を、減算器２１により、電圧指令Ｖ*に負帰還でフィードバックする制御をする。
リアクトルのインダクタンス設計値Ｌ1と、実際のインダクタンス値に誤差が無い理想的な条件においては、Ｔ1とＴ2は基本的にはＴ0を用いればよい。しかし、インダクタンス設計値Ｌ1に誤差がある場合、式（５）のゲインを下げるなどの対策が必要となる。このように、式（５）のゲインを変えたい場合は、Ｔ1を１／ｎ倍、Ｔ2をｎ倍した時定数を用いることで、遮断周波数と通過周波数の帯域幅を変えることなく、容易にゲインを変えることができる。なお、ｎ＝１のとき、式（５）のゲインが最大でｎ＝１を中心にｎ＞１，ｎ＜１で対称にゲインを下げることができる。
図２において、インバータ電流検出値ＩINVに式（５）のフィルタを施して電圧指令Ｖ*にフィードバックするループを追加すると図３に示すようなブロック図に表すことができる。これを伝達関数で表すと下記式（６）のようになる。なお、下記式（６）は理想的な条件、すなわちｎ＝１として計算した。
Figure 0005338353
式（１）と式（６）の伝達関数をボード線図にすると図４に示すようになる。なお、図４は、リアクトルのインダクタンス設計値Ｌ1を装置容量の６％、コンデンサを装置容量の５％、Ｔ1＝Ｔ2＝１７４μｓとしたときのボード線図である。
図４に示すように、式（１）と比較して式（５）は、共振周波数付近のゲインのピーク及び位相の急変が改善されることが分かる。なお、式（５）は、図４に示すようなバンドパスフィルタである。
そして、コンデンサ電圧ＶCとコンデンサ電流ＩCとの関係は下記式（７）により示されるから、コンデンサ電圧ＶCの振動を抑制すればコンデンサ電流ＩCの振動も抑制することができる。
Figure 0005338353
 以上の原理から、図１に示す第１の制御ブロック１を追加して振動抑制信号Ｉ dump を
出力することで、インバータ３が常時コンデンサ電流ＩCの振動を抑制する動作を行うことができる。
次に、第２の制御ブロック２の原理について説明する。
図５は、瞬低発生時の各部の電流波形及び電圧波形を示した図である。
図５に示す瞬低発生時の各部の電流波形及び電圧波形において、コンデンサ電圧ＶC、コンデンサ電流ＩC及びインバータ電流ＩINVの波形に着目する。瞬低が発生すると、コンデンサは急峻な放電をした後に振動する波形になる。このとき、コンデンサは、急峻な放電によってエネルギーを放出するのでコンデンサ電圧ＶCが低下する。
その後、瞬低を検出してＡＣＲ１０からＡＶＲ１１に切り換えてインバータ電流ＩINVが立ち上がる。しかし、瞬低を検出する前にインバータ電流ＩINVが立ち上がらないので負荷電流ＩLと負荷電圧ＶLにひずみが生じている。
そこで、瞬低を検出してからではなく、瞬低が発生したときに放電するコンデンサに合わせてインバータ３からコンデンサと同方向の電流を出力し、瞬低による負荷電流ＩLと負荷電圧ＶLのひずみを抑制する図１に示す第２の制御ブロック２を追加する。
第２の制御ブロック２は、下記式（８）に示すようにコンデンサの電流ＩC、コンデンサの瞬時電圧実行値の変動分ΔＶCＲＭＳ及びゲインＫｐを乗算した電流指令値ＩCａｓｓｉｓｔを演算しこれを、加算器２２により電流指令値ＩREFに加算することでインバータ３からコンデンサの放電と同方向の電流を出力させる。ゲインＫｐによりＩCａｓｓｉｓｔを増幅すればコンデンサの放電量よりも大きい電流をインバータから出力することができる。
Figure 0005338353
式（８）のように、コンデンサ電流ＩCとコンデンサの瞬時電圧実行値ΔＶCＲＭＳから電流指令値ＩCａｓｓｉｓｔを作成することで、瞬低が発生していないときにコンデンサの瞬時電圧実行値ΔＶCＲＭＳに変動がなければ式（８）の電流指令値ＩCａｓｓｉｓｔはゼロとなる。つまり、このような場合はインバータ３から電流を出力しない。しかし、実際に瞬低が発生したときにはコンデンサの瞬時電圧実行値ΔＶCＲＭＳが変動するため電流指令値ＩCａｓｓｉｓｔに値が出る。
したがって、実際に瞬低が発生したときのみ、電流指令値ＩCａｓｓｉｓｔに応じた電流をインバータ３から出力させることができる。なお、図１においては、電流指令値ＩCａｓｓｉｓｔに元の電流指令値ＩREFを加算し、過電流を防止するため電流指令値ＩREFにリミッタ１９を施してからＡＣＲ１０に入力している。
また、下記式（９）のように、コンデンサ電圧ＶCをｄｑ変換して求めた有効分（ｄ軸）の変動分の絶対値｜ΔＶCｄ｜を用いても、瞬低が発生してコンデンサから有効電力が放電されたときにのみ、コンデンサの放電と同じ方向の電流をインバータ３から出力させることができる。
Figure 0005338353
ここで、式（８）の電流指令値ＩCａｓｓｉｓｔを実現する一例を述べる。
図１に示す第２の制御ブロック２では、下記式（１０）に示すコンデンサ電圧ＶCとコンデンサ電流ＩCとの関係式にしたがって、コンデンサの電流ＩCからコンデンサ電圧ＶCを推定する。
Figure 0005338353
次に、式（１０）で推定したコンデンサ電圧ＶCから、式（８）で用いる瞬時電圧実効値の変動分ΔＶCＲＭＳを演算する。下記式（１１）に示すように、推定したコンデンサ電圧ＶCをｄｑ変換してｄ軸とｑ軸の電圧の二乗和の平方根を演算し、瞬時電圧実行値の変動分ΔＶCＲＭＳを演算することができる。
Figure 0005338353
同様に、式（９）の｜ΔＶCｄ｜は下記式（１２）のように演算する。
Figure 0005338353
図６は、第１の制御ブロック１と第２の制御ブロック２を用いたときの瞬低発生時の各部の電流波形及び電圧波形を示した図である。図６においては、ＡＣＲ１０に比例積分（ＰＩ）制御を用いたときの簡易的な波形を示している。
図６に示すように、時間ｔ1で瞬低が発生し、これと同時にコンデンサは瞬低を緩和する方向に放電する。さらに、図１に示す第２の制御ブロック２によってコンデンサの放電と同じ方向にインバータ電流ＩINVが立ち上がる。このとき、図１に示す第１の制御ブロック１により、コンデンサ電流ＩCに生じる振動は抑制されている。そして、瞬低を検出して高速スイッチ５を遮断し、ＡＣＲ１０からＡＶＲ１１に切り換わる。
図６に示した本発明に係る第１の制御ブロック１と第２の制御ブロック２を用いたときの瞬低発生時の各部の電流波形及び電圧波形と、図１０に示した従来の技術を用いたときの瞬低発生時の各部の電流波形及び電圧波形とを比較すると、本発明に係る第１の制御ブロック１と第２の制御ブロック２を用いた場合、瞬低発生時から瞬低検出時、及び、瞬低検出後の負荷電流ＩLと負荷電圧ＶLのひずみ又は瞬断を抑制することができていることが分かる。
本実施例に係る並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置は、瞬低が発生すると、コンデンサは瞬低の影響を緩和する方向に放電し、その後コンデンサ電流ＩCは振動するので、常時インバータにより、コンデンサ電流ＩCの振動を抑制する制御を行っておく。これにより、コンデンサ電流ＩCの過渡的な振動を常時抑制できる。
これを実現するために、インバータ電流ＩINV検出値に微分、二次遅れ（一次遅れを２回）を施して電圧指令Ｖ*にフィードバックする制御を追加している。この制御を追加しない場合と比較して、入力をインバータ電圧ＶINV、出力をコンデンサ電圧ＶCとしたときの伝達関数において共振周波数付近のゲインのピーク及びゲインの位相の急変を改善することができる。
さらに、本実施例に係る並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置は、常時、コンデンサ電流ＩCの振動を抑制しておいて、瞬低発生時のコンデンサの放電を検出して並列型瞬低補償装置が同じ方向の電流を出力することで、瞬低による負荷電流ＩLと負荷電圧ＩVのひずみを抑制することができる。瞬低検出前でも瞬低が発生していればインバータ３からコンデンサの放電と同方向の電流を出力させることができる。
これを実現するため，式（８）に示すようにコンデンサ電流ＩC、コンデンサの電圧実効値の変動分ΔＶCＲＭＳ及びゲインＫｐを乗算して作成した電流指令値ＩCａｓｓｉｓｔを電流指令値に加算する制御を追加している。コンデンサの電圧実効値の変動分ΔＶCＲＭＳは式（１１）のように作成する。
また、式（８）のように、コンデンサ電圧ＶCをｄｑ変換して求めた有効分（ｄ軸）の変動分の絶対値｜ΔＶCｄ｜を用いても、瞬低が発生してコンデンサから有効電力が放電されたときにのみ、コンデンサの放電と同じ方向の電流をインバータ３から出力させることができる。なお、｜ΔＶCｄ｜は式（１２）から演算することができる。
以上説明したように本発明に係る並列型瞬低補償装置の電圧制御方法は、コイル及びコンデンサを用いＬＣ又はＬＣＬにより構成されるＡＣフィルタ４を介してインバータ３が負荷８側に接続される並列型瞬低補償装置において、インバータ３により常時コンデンサ電流ＩCの振動を抑制する制御を行うことにより、常時コンデンサ電流ＩCの振動を抑制することができる。
さらに、瞬低発生時のコンデンサの放電を検出し、インバータ３からコンデンサ電流ＩCと同じ方向の電流を出力する制御を行うことにより、瞬低による負荷電流ＩLと負荷電圧ＩVのひずみを抑制することができる。また、瞬低検出前であっても、実際に瞬低が発生していればインバータ３からコンデンサの放電と同方向の電流を出力させることができる。
また、本発明に係る並列型瞬低補償装置は、コイル及びコンデンサを用いＬＣ又はＬＣＬにより構成されるＡＣフィルタ４を介してインバータ３が負荷８側に接続される並列型瞬低補償装置において、インバータ３により常時コンデンサ電流ＩCの振動を抑制する制御を行う第１の制御手段として第１の制御ブロック１を備えることにより、常時コンデンサ電流ＩCの振動を抑制することができる。
さらに、瞬低発生時のコンデンサの放電を検出し、インバータ３からコンデンサ電流ＩCと同じ方向の電流を出力する制御を行う第２の制御手段として第２の制御ブロック２を備えることにより、瞬低による負荷電流ＩLと負荷電圧ＩVのひずみを抑制することができる。また、瞬低検出前であっても、実際に瞬低が発生していればインバータ３からコンデンサの放電と同方向の電流を出力させることができる。
本発明は、例えば、並列型瞬低補償装置とその制御方法に利用することが可能である。
１ 第１の制御ブロック
２ 第２の制御ブロック
３ インバータ
４ ＡＣフィルタ
５ 高速スイッチ
６ 系統
７ 蓄電部
８ 負荷
１０ ＡＣＲ
１１ ＡＶＲ
１２ ＰＬＬ
１３ 正弦波発生器
１４ 瞬低検出ブロック
１５ ＡＣＲブロック
１６ ＡＶＲブロック
１７ リミッタ
１８ ＰＷＭ変調器
１９ リミッタ

Claims (4)

  1. 系統電圧（Ｖ S ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ S ）を負荷に供給すると共に、前記系統電圧（Ｖ S ）に瞬低が検出されると遮断される高速スイッチと、
    前記系統電圧（Ｖ S ）の瞬低時に電圧指令（Ｖ * ）をパルス幅変調して得たゲート（
    ｇａｔｅ INV ）に応じたインバータ電圧（Ｖ INV ）及びインバータ電流（Ｉ INV ）により負荷へ電力を供給するインバータと、
    コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、
    前記瞬低を検出する瞬低検出ブロックと、
    電流指令値（Ｉ REF ）と前記インバータ電流（Ｉ INV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、
    電圧指令値（Ｖ REF ）と負荷電圧（Ｖ L ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、
    電圧指令（Ｖ * ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ INV ）を送るパルス幅変調器と、
    を備えた並列型瞬低補償装置の電圧制御方法において、
    前記インバータ電流（Ｉ INV ）に微分と二次遅れを施して得た振動抑制信号（Ｉ dump ）を求め、
    前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ BASE ）とを加算したものから、前記振動抑制信号（Ｉ dump ）を減算して前記電圧指令（Ｖ * ）を求めることを特徴とする並列型瞬低補償装置の電圧制御方法。
  2. 系統電圧（Ｖ S ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ S ）を負荷に供給すると共に、前記系統電圧（Ｖ S ）に瞬低が検出されると遮断される高速スイッチと、
    前記系統電圧（Ｖ S ）の瞬低時に電圧指令（Ｖ * ）をパルス幅変調して得たゲート（
    ｇａｔｅ INV ）に応じたインバータ電圧（Ｖ INV ）及びインバータ電流（Ｉ INV ）により負荷へ電力を供給するインバータと、
    コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、
    前記瞬低を検出する瞬低検出ブロックと、
    電流指令値（Ｉ REF ）と前記インバータ電流（Ｉ INV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、
    電圧指令値（Ｖ REF ）と負荷電圧（Ｖ L ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、
    電圧指令（Ｖ * ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ INV ）を送るパルス幅変調器と、
    を備えた並列型瞬低補償装置において、
    前記インバータ電流（Ｉ INV ）に微分と二次遅れを施して得た振動抑制信号（Ｉ dump ）を求める第1の制御ブロックと、
    前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ BASE ）とを加算したものから、前記振動抑制信号（Ｉ dump ）を減算して前記電圧指令（Ｖ * ）を求める減算部と、
    を備えたことを特徴とする並列型瞬低補償装置。
  3. 系統電圧（Ｖ S ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ S ）を負荷に供給すると共に、前記系統電圧（Ｖ S ）に瞬低が検出されると遮断される高速スイッチと、
    前記系統電圧（Ｖ S ）の瞬低時に電圧指令（Ｖ * ）をパルス幅変調して得たゲート（
    ｇａｔｅ INV ）に応じたインバータ電圧（Ｖ INV ）及びインバータ電流（Ｉ INV ）により負荷へ電力を供給するインバータと、
    コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、
    前記瞬低を検出する瞬低検出ブロックと、
    入力された信号と前記インバータ電流（Ｉ INV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、
    電圧指令値（Ｖ REF ）と負荷電圧（Ｖ L ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、
    前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ BASE ）とを加算して得た電圧指令（Ｖ * ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ INV ）を送るパルス幅変調器と、
    を備えた並列型瞬低補償装置の電圧制御方法において、
    前記ＡＣフィルタの前記コンデンサのコンデンサ電流（Ｉ C ）と前記コンデンサの瞬時電圧実効値の変動分（ΔＶ C ＲＭＳ）とゲイン（Ｋｐ）を乗算した電流指令値（Ｉ C ａｓｓｉｓｔ）を求め、
    前記電流指令値（Ｉ C ａｓｓｉｓｔ）と電流指令値（Ｉ REF ）とを加算し、この加算した信号を前記自動電流調整ブロックに入力することを特徴とする並列型瞬低補償装置の電圧制御方法。
  4. 系統電圧（Ｖ S ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ S ）を負荷に供給すると共に、前記系統電圧（Ｖ S ）に瞬低が検出されると遮断される高速スイッチと、
    前記系統電圧（Ｖ S ）の瞬低時に電圧指令（Ｖ * ）をパルス幅変調して得たゲート（
    ｇａｔｅ INV ）に応じたインバータ電圧（Ｖ INV ）及びインバータ電流（Ｉ INV ）により負荷へ電力を供給するインバータと、
    コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、
    前記瞬低を検出する瞬低検出ブロックと、
    入力された信号と前記インバータ電流（Ｉ INV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、
    電圧指令値（Ｖ REF ）と負荷電圧（Ｖ L ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、
    前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ BASE ）とを加算して得た電圧指令（Ｖ * ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ INV ）を送るパルス幅変調器と、
    を備えた並列型瞬低補償装置において、
    前記ＡＣフィルタの前記コンデンサのコンデンサ電流（Ｉ C ）と前記コンデンサの瞬時電圧実効値の変動分（ΔＶ C ＲＭＳ）とゲイン（Ｋｐ）を乗算した電流指令値（Ｉ C ａｓｓｉｓｔ）を求めて出力する第２の制御ブロックと、
    前記電流指令値（Ｉ C ａｓｓｉｓｔ）と電流指令値（Ｉ REF ）とを加算し、この加算した信号を前記自動電流調整ブロックに入力する加算部と、
    を備えたことを特徴とする並列型瞬低補償装置。
JP2009029334A 2009-02-12 2009-02-12 並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置 Expired - Fee Related JP5338353B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009029334A JP5338353B2 (ja) 2009-02-12 2009-02-12 並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置
PCT/JP2010/050988 WO2010092870A1 (ja) 2009-02-12 2010-01-26 電圧制御方法及び電圧制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009029334A JP5338353B2 (ja) 2009-02-12 2009-02-12 並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置

Publications (3)

Publication Number Publication Date
JP2010187459A JP2010187459A (ja) 2010-08-26
JP2010187459A5 JP2010187459A5 (ja) 2012-03-29
JP5338353B2 true JP5338353B2 (ja) 2013-11-13

Family

ID=42561715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009029334A Expired - Fee Related JP5338353B2 (ja) 2009-02-12 2009-02-12 並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置

Country Status (2)

Country Link
JP (1) JP5338353B2 (ja)
WO (1) WO2010092870A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5736997B2 (ja) * 2011-06-17 2015-06-17 株式会社明電舎 交流電源の瞬低補償装置
CN103475033B (zh) * 2013-09-27 2015-04-08 重庆大学 无锁相环节三相lcl型并网逆变器电流控制方法及***
CN103746587A (zh) * 2014-01-22 2014-04-23 开封光利高科实业有限责任公司 应用于llcl单相并网逆变器谐振抑制的控制阻尼法
KR101793416B1 (ko) * 2016-03-18 2017-11-03 주식회사 동아일렉콤 전원 인버터의 제어 장치, 시스템 및 그 방법
KR101760247B1 (ko) * 2016-03-18 2017-07-21 주식회사 동아일렉콤 전원 인버터의 병렬 제어 장치, 시스템 및 그 방법
CN106053986B (zh) * 2016-06-13 2019-02-12 南方电网科学研究院有限责任公司 一种交流滤波器投切策略的测试方法
KR102274048B1 (ko) * 2019-08-29 2021-07-08 효성중공업 주식회사 독립 마이크로그리드 시스템 및 인버터 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006067728A (ja) * 2004-08-27 2006-03-09 Fuji Electric Systems Co Ltd 無停電電源装置
JP4973147B2 (ja) * 2006-11-21 2012-07-11 株式会社明電舎 インバータの出力電圧制御装置
JP4940933B2 (ja) * 2006-11-21 2012-05-30 株式会社明電舎 Ｐｗｍインバータの出力電圧制御装置

Also Published As

Publication number Publication date
WO2010092870A1 (ja) 2010-08-19
JP2010187459A (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5338353B2 (ja) 並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置
TWI548182B (zh) 用於調適性暫態控制之方法，電源系統及電腦可讀式儲存硬體
JP5387859B2 (ja) マトリクスコンバータの制御装置及びその出力電圧発生方法
JP2012513187A (ja) 電力インバータのグリッド接続遷移制御
JP6735039B1 (ja) 系統連系インバータ及び系統周波数の変動抑制方法
US11128237B2 (en) Electrically coupling a first electrical supply network to a second electrical supply network
CN112840549B (zh) 逆变器装置的测试装置
JP5134691B2 (ja) 自励式無効電力補償装置
KR101562848B1 (ko) 능동댐핑기반 반복제어기법을 이용한 무정전전원장치 제어 방법
JP2010187459A5 (ja) 並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置
JP2010124557A (ja) 無停電電源装置
JP2012161163A (ja) 直流送電システム
JP5398233B2 (ja) インバータの単独運転検出装置および単独運転検出方法
JP5783694B2 (ja) 単独運転検出装置および単独運転検出方法
JP2018121379A (ja) 周波数変換システムの制御装置
JP5392649B2 (ja) 自励式無効電力補償装置
JP5760860B2 (ja) 無効電力補償装置
JP2011188690A (ja) インバータの単独運転検出装置および単独運転検出方法
JP2008048520A (ja) アクティブフィルタ及び電圧フリッカ抑制方法
JP2013212021A (ja) 無効電力補償装置
JP5776308B2 (ja) 系統連系電力変換装置
JP2015109781A (ja) 系統連系電力変換装置
JP2022148986A (ja) 系統連系電力変換装置および系統連系電力変換装置の制御方法
Nazib et al. Dynamic grid frequency support using a self-synchronising grid-following inverter
JP5332229B2 (ja) 瞬低補償装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees