JP5332841B2 - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP5332841B2
JP5332841B2 JP2009094639A JP2009094639A JP5332841B2 JP 5332841 B2 JP5332841 B2 JP 5332841B2 JP 2009094639 A JP2009094639 A JP 2009094639A JP 2009094639 A JP2009094639 A JP 2009094639A JP 5332841 B2 JP5332841 B2 JP 5332841B2
Authority
JP
Japan
Prior art keywords
transistor
liquid crystal
region
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009094639A
Other languages
English (en)
Other versions
JP2010243931A (ja
JP2010243931A5 (ja
Inventor
智幸 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009094639A priority Critical patent/JP5332841B2/ja
Publication of JP2010243931A publication Critical patent/JP2010243931A/ja
Publication of JP2010243931A5 publication Critical patent/JP2010243931A5/ja
Application granted granted Critical
Publication of JP5332841B2 publication Critical patent/JP5332841B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、素子基板の一方の基板面に画素領域および駆動回路領域が構成された電気光学装置、および当該電気光学装置を備えた電子機器に関するものである。
液晶装置および有機エレクトロルミネッセンス装置などの電気光学装置では、図7(a)に示すように、素子基板10の一方の基板面に、画素電極や画素トランジスターが複数設けられた画素領域10bを有している。
また、液晶装置の素子基板10として、画素領域10bより外周側に駆動用トランジスターが複数設けられた駆動回路領域10eを設けた構成が提案されており、この場合、画素トランジスターと駆動用トランジスターとは実質的には同一の構造をもって構成される(特許文献1、2参照)。
また、液晶装置に関しては、画素トランジスターの上層側に下電極層、誘電体層および上電極層を形成して各画素に保持容量を形成した構成が提案されている(特許文献3参照)。
特開2004−46201号公報の図1 特開2008−170758号公報の図2 特開2003−202596号公報の図3
しかしながら、特許文献3に記載の構成のように、画素トランジスターの上層側に保持容量を形成すると、特許文献1、2に示す駆動回路を形成したときに、図7(b)、(c)に曲線LC1、LD1で示すように、素子基板10の表面が中央側で高く、周辺部分で低くなってしまうという問題点がある。その理由は、画素領域10bでは、画素トランジスターの上層側には保持容量を形成するが、駆動回路領域10eでは、駆動用トランジスターの上層側に保持容量が形成されていないため、下電極層の膜厚、誘電体層の膜厚、上電極層の膜厚の合計した厚さ分だけ、駆動回路領域10eの上層側が低くなってしまうのである。
かかる高低差は、例えば、素子基板10と対向基板との間隔をシール材に配合したギャップ材で制御した場合に画素領域10b内において液晶層の厚さばらつきを発生させてしまう。また、画素トランジスターや保持容量を覆う上層側の絶縁膜を研磨して表面を平坦化しようとした場合、あるいは上層側の絶縁膜を樹脂によって平坦化膜として形成しようとした場合、下地側に図7(b)、(c)に示すような高低差があると、上層側の絶縁膜の表面を平坦化することが不可能となる。
かかる問題点は液晶装置に限らず、有機エレクトロルミネッセンス装置などといった他の電気光学装置でも同様に発生する。
以上の問題点に鑑みて、本発明の課題は、画素トランジスターの上層側に保持容量を形成した場合でも、画素領域と駆動回路領域との間の高低差を緩和することができる電気光学装置、およびかかる電気光学装置を備えた電子機器を提供することにある。
上記課題を解決するために、本発明は、画素領域に形成された複数の第1トランジスターと、前記画素領域の外側に設けられた第2トランジスターと、前記第1トランジスターと平面視で重なる領域に設けられ、第1容量電極層、前記第1容量電極層の前記第1トランジスターの反対側に設けられた第2容量電極層および前記第1容量電極層と前記第2容量電極層との間に設けられた第1誘電体層を備えた保持容量と、前記第2トランジスターと平面視で重なる領域に設けられ、互いに積層された前記第1容量電極層と同層の第1導電膜、前記第1誘電体層と同層の第2誘電体膜および前記第2容量電極層と同層の第2導電膜を備えた容量素子と、含む。
また、前記第1トランジスターと電気的に接続され、前記保持容量の一部と平面視で重なるデータ線と、第1定電位が供給され、前記データ線と同層に形成され、前記容量素子の一部と平面視で重なる第1定電位線と、前記第1定電位と異なる第2定電位が供給され、前記データ線と同層に形成され、前記容量素子の一部と平面視で重なる第2定電位線と、前記第2トランジスターと導電型が相違し、前記容量素子の一部と平面視で重なる領域に設けられた第3トランジスターと、を含み、前記第2トランジスターと前記第3トランジスターとは相補型トランジスター回路を構成し、前記第1導電膜は、前記第2トランジスターおよび前記第1定電位線と電気的に接続され、前記第2導電膜は、前記第3トランジスターおよび前記第2定電位線と電気的に接続されている。

本発明において、「第1のトランジスターと平面視で重なる領域」「第2のトランジスターと平面視で重なる領域」でいう「トランジスター」とは、半導体膜と、ゲート電極と、ゲート絶縁層のうち半導体膜とゲート電極との間に介在する部分と、を構成要素とし、ソース電極およびドレイン電極は「トランジスター」の構成要素として含まない。また、「平面視で重なる」とは、互いの少なくとも一部が重なっていればよい。
本発明において、画素領域では、第1のトランジスターの上層側に設けられている保持容量の厚さ分だけ画素領域の最表面が高くなっているが、画素領域より外周側に設けられた第2のトランジスターの上層側に下電極層、誘電体層および上電極層のうちの少なくとも1つと同一の層を備えている。このため、画素領域と画素領域より外周側との間の高低差を緩和することができる。
本発明では、前記第2のトランジスターと平面視で重なる領域において、前記下電極層と同層の導電膜と、前記誘電体層と同層の誘電体膜と、前記上電極層と同層の導電膜と、が互いに積層されていることが好ましい。かかる構成によれば、画素領域と画素領域より外周側との間の高低差を、より容易に緩和することができる。
本発明において、前記下電極層と同層の導電膜、前記誘電体層と同層の誘電体膜、および前記上電極層と同層の導電膜は、前記画素領域より外周側において容量素子を構成していることが好ましい。
本発明において、第1の定電位が供給される第1定電位線と、該第1の定電位とは異なる第2の定電位が供給される第2定電位線とをさらに備え、前記容量素子は、前記第1定電位線と前記第2定電位線とに電気的に接続していることが好ましい。
本発明において、前記第2のトランジスターとは導電型が相違する第3のトランジスターをさらに有し、前記第2のトランジスターと前記第3のトランジスターとは相補型トランジスター回路を構成し、前記上電極層と同層の導電膜は、前記第2のトランジスターおよび前記第3のトランジスターのうちの一方と電気的に接続された前記第1定電位線に電気的に接続し、前記下電極層と同層の導電膜は、前記第2のトランジスターおよび前記第3のトランジスターのうちの他方と電気的に接続された前記第2定電位線に電気的に接続していることが好ましい。かかる構成によれば、容量素子と第1定電位線との電気的な接続、および容量素子と第2定電位線との電気的に接続が容易である。
本発明に係る電気光学装置は、液晶装置や有機エレクトロルミネッセンス装置など、各種の電気光学装置として構成することができ、本発明に係る電気光学装置を液晶装置として構成する場合、電気光学装置は、前記素子基板の前記一方の基板面に対向する対向基板と、前記素子基板と前記対向基板との間に保持された液晶層と、を有することになる。
本発明を適用した電気光学装置は、携帯電話機やモバイルコンピューターなどの電子機器に用いることができる。また、本発明を適用した液晶装置は、投射型表示装置(電子機器)に用いることができる。
(a)、(b)は各々、本発明を適用した液晶装置(電気光学装置)の電気的構成を示すブロック図、および駆動回路領域に形成された相補型トランジスター回路の説明図である。 (a)、(b)は各々、本発明を適用した液晶装置の液晶パネルを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。 本発明を適用した液晶装置の画素1つ分の説明図である。 本発明を適用した液晶装置の素子基板に設けた駆動回路領域の相補型トランジスター回路の説明図である。 (a)、(b)は各々、本発明を適用した液晶装置の素子基板に設けた駆動回路領域の相補型トランジスターのA−A′断面図、およびB−B′断面図である。 本発明を適用した液晶装置を用いた投射型表示装置の概略構成図である。 従来の問題点を示す説明図である。
図面を参照して、本発明の実施の形態を説明する。以下の説明では、各種の電気光学装置のうち、液晶装置に本発明を適用した場合を中心に説明する。また、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。なお、電界効果型トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、以下の説明では、便宜上、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとして説明する。
(全体構成)
図1(a)、(b)は各々、本発明を適用した液晶装置(電気光学装置)の電気的構成を示すブロック図、および駆動回路領域に形成された相補型トランジスター回路の説明図である。
図1(a)に示おいて、液晶装置100(電気光学装置)は、TN(Twisted Nematic)モードあるいはVA(Vertical Alignment)モードの液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画素領域10bを備えている。かかる液晶パネル100pにおいて、後述する素子基板10では、画素領域10bの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、電界効果型トランジスターからなる画素トランジスター30、および後述する画素電極9aが形成されている。画素トランジスター30のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには走査線3aが電気的に接続され、画素トランジスター30のドレインには、画素電極9aが電気的に接続されている。
素子基板10において、画素領域10bより外周側には走査線駆動回路104やデータ線駆動回路101が形成された駆動回路領域10eが設けられている。データ線駆動回路101は各データ線6aの一端に電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。
各画素100aにおいて、画素電極9aは、後述する対向基板に形成された共通電極と液晶を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に保持容量55が付加されている。本形態では、保持容量55を構成するために、複数の画素100aに跨って走査線3aと並行して延びた容量線5bが形成されている。容量線5bは共通電位線(COM)に接続され、所定の電位に保持されている。なお、保持容量55は前段の走査線3aとの間に形成される場合もある。
かかる液晶装置100において、駆動回路領域10e(走査線駆動回路104やデータ線駆動回路101)では、第1定電位線6eおよび第2定電位線6gが延在しており、第1定電位線6eおよび第2定電位線6gとの間には、図1(b)、図4および図5を参照して後述する相補型トランジスター回路70が構成されている。
(液晶パネル100pおよび素子基板10の構成)
図2(a)、(b)は各々、本発明を適用した液晶装置100の液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。図2(a)、(b)に示すように、液晶パネル100pでは、素子基板10と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の縁に沿うように配置されている。シール材107は、光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
素子基板10において、シール材107の外側領域では、素子基板10の一辺に沿ってデータ線駆動回路101(駆動回路領域10e)および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104(駆動回路領域10e)が形成されている。また、対向基板20のコーナー部の少なくとも1箇所においては、素子基板10と対向基板20との間で電気的導通をとるための上下導通材109が形成されている。
詳しくは後述するが、素子基板10の一方の基板面には、図1(a)を参照して説明した画素トランジスター30、および画素トランジスター30に電気的に接続する画素電極9aがマトリクス状に形成されている。これに対して、対向基板20には、シール材107の内側領域に遮光性材料からなる額縁108が形成され、その内側が画像表示領域10aとされている。また、対向基板20には共通電極21が形成されている。かかる共通電極21は、対向基板20の略全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。なお、画素領域10bには、額縁108と重なる領域にダミーの画素が構成される場合があり、この場合、画素領域10bのうち、ダミー画素を除いた領域が画像表示領域10aとして利用されることになる。
かかる構成の液晶装置100において、画素電極9aおよび共通電極21を透光性導電膜により形成すると、透過型の液晶装置を構成することができる。これに対して、画素電極9aおよび共通電極21の一方を透光性導電膜により形成し、他方を反射性導電膜により形成すると、反射型の液晶装置を構成することができる。
液晶装置100は、モバイルコンピューター、携帯電話機などといった電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラーフィルター(図示せず)や保護膜が形成される。また、液晶装置100では、使用する液晶層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが液晶パネル100pに対して所定の向きに配置される。さらに、液晶装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各液晶装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。
(画素の具体的構成)
図3は、本発明を適用した液晶装置の画素の説明図であり、図3(a)、(b)は各々、本発明を適用した液晶装置に用いた素子基板において隣り合う画素の平面図、および図3(a)のF−F′線に相当する位置で液晶装置100を切断したときの断面図である。なお、図3(a)では、半導体層は細くて短い点線で示し、走査線3aは太い実線で示し、データ線6aおよびそれと同時形成された薄膜は一点鎖線で示し、容量線5bは二点鎖線で示し、画素電極9aは太くて長い点線で示し、後述する下電極層は細い実線で示してある。
図3(a)に示すように、素子基板10上には、複数の画素100aの各々に矩形状の画素電極9aが形成されており、各画素電極9aの縦横の境界に各々沿ってデータ線6aおよび走査線3aが形成されている。データ線6aおよび走査線3aは各々、直線的に延びており、データ線6aと走査線3aとが交差する領域に画素トランジスター30が形成されている。また、素子基板10上には、走査線3aと重なるように容量線5bが形成されている。本形態において、容量線5bは、走査線3aと重なるように直線的に延びた主線部分と、データ線6aと走査線3aとの交差部分でデータ線6aに重なるように延びた副線部分とを備えている。
図3(a)、(b)に示すように、素子基板10は、石英基板やガラス基板などの透光性の基板本体10dの液晶層50側の表面に形成された画素電極9a、画素スイッチング用の画素トランジスター30、および配向膜16を主体として構成されており、対向基板20は、石英基板やガラス基板などの透光性の基板本体20d、その液晶層50側表面に形成された共通電極21、および配向膜29を主体として構成されている。
素子基板10において、複数の画素100aの各々には画素トランジスター30が形成されている。画素トランジスター30において、半導体層1aは、走査線3aの一部からなるゲート電極3cに対してゲート絶縁層2を介して対向するチャネル領域1gと、ソース領域1bと、ドレイン領域1cとを備えており、ソース領域1bおよびドレイン領域1cは各々、低濃度領域および高濃度領域を備えている。半導体層1aは、例えば、基板本体10d上に下地絶縁膜12を介して形成された多結晶シリコン膜などによって構成され、ゲート絶縁層2は、CVD法などにより形成されたシリコン酸化膜やシリコン窒化膜からなる。また、ゲート絶縁層2は、半導体層1aを熱酸化してなるシリコン酸化膜と、CVD法などにより形成されたシリコン酸化膜やシリコン窒化膜との2層構造を有する場合もある。走査線3aには、ポリシリコンやアモルファスシリコン、単結晶シリコン膜などのシリコン膜や、これらのポリサイドやシリサイド、さらには金属膜が用いられる。
走査線3aの上層側にはシリコン酸化膜などからなる第1層間絶縁膜41が形成されており、第1層間絶縁膜41の上層には下電極層4aが形成されている。下電極層4aは、走査線3aとデータ線6aとの交差する位置を基点として走査線3aおよびデータ線6aに沿って延出する略L字型に形成されている。下電極層4aは、導電性のポリシリコン膜や金属膜等からなり、コンタクトホール7cを介してドレイン領域1cに電気的に接続されている。
下電極層4aの上層側には、シリコン窒化膜などからなる誘電体層42が形成されている。誘電体層42の上層側には、誘電体層42を介して下電極層4aと対向するように容量線5b(上電極層)が形成され、かかる容量線5b、誘電体層42および下電極層4aによって、保持容量55が形成されている。容量線5bは、導電性のポリシリコン膜、高融点金属を含む金属シリサイド膜、それらの積層膜、金属膜からなる。
ここで、下電極層4a、誘電体層42および容量線5b(上電極層)は、画素トランジスター30の上層側に形成され、画素トランジスター30に対して平面視で重なっている。このため、保持容量55は、画素トランジスター30の上層側に形成され、少なくとも画素トランジスター30に対して平面視で重なっている。
容量線5bの上層側には、シリコン酸化膜などからなる第2層間絶縁膜43が形成され、第2層間絶縁膜43の上層にはデータ線6aおよびドレイン電極6bが形成されている。データ線6aはコンタクトホール7aを介してソース領域1bに電気的に接続している。ドレイン電極6bはコンタクトホール7bを介して下電極層4aに電気的に接続し、下電極層4aを介してドレイン領域1cに電気的に接続している。データ線6aおよびドレイン電極6bは、導電性のポリシリコン膜、高融点金属を含む金属シリサイド膜、それらの積層膜、金属膜からなる。
データ線6aおよびドレイン電極6bの上層側には、シリコン酸化膜などからなる第3層間絶縁膜44が形成されている。第3層間絶縁膜44には、ドレイン電極6bへ通じるコンタクトホール7dが形成されている。第3層間絶縁膜44の上層には、画素電極9aが形成されており、画素電極9aは、コンタクトホール7dを介してドレイン電極6bに電気的に接続されている。本形態において、第3層間絶縁膜44の表面は平坦面になっている。
画素電極9aの表面には配向膜16が形成されている。配向膜16は、ポリイミドなどの樹脂膜、あるいはシリコン酸化膜などの斜方蒸着膜からなる。配向膜16に無機配向膜を用いた場合、配向膜16と画素電極9aとの層間にシリコン酸化膜やシリコン窒化膜などの保護膜が形成されることもある。
対向基板20では、石英基板やガラス基板などの透光性の基板本体20dの液晶層50側の表面(素子基板10に対向する側の面)に共通電極21が形成されており、かかる共通電極21を覆うように配向膜29が形成されている。配向膜29は、配向膜16と同様、ポリイミドなどの樹脂膜、あるいはシリコン酸化膜などの斜方蒸着膜からなる。配向膜29として無機配向膜を用いた場合、配向膜29と共通電極21との層間にシリコン酸化膜やシリコン窒化膜などの保護膜が形成されることもある。
(駆動回路領域10eの構成)
図1(a)および図2(a)に示すように、本形態の液晶装置100では、素子基板10の一方の基板面には、画素領域10bより外側に駆動回路領域10e(データ線駆動回路101および走査線駆動回路104)が形成されている。このような駆動回路領域10eは、図1(b)に示すように、Nチャネル型の駆動用トランジスター80とPチャネル型の駆動用トランジスター90とを備えた相補型トランジスター回路70を有しており、かかる相補型トランジスター回路70はインバーター回路を構成している。従って、本形態の液晶装置100には、図1に示す画素トランジスター30が「第1のトランジスター」として形成され、駆動用トランジスター80および駆動用トランジスター90の一方が「第2のトランジスター」として形成され、他方が「第3のトランジスター」として形成されている。本形態では、便宜上、駆動用トランジスター80を「第2のトランジスター」とし、駆動用トランジスター90を「第3のトランジスター」として説明する。
以下、図4および図5を参照して駆動回路領域10eの構成を説明する。図4は、本発明を適用した液晶装置100の素子基板10に設けた駆動回路領域10eの相補型トランジスター回路70の説明図であり、図4(a)、(b)は各々、相補型トランジスター回路70の平面図、および二点鎖線G−G′線に沿って相補型トランジスター回路70を切断したときの断面図である。図5(a)、(b)は各々、本発明を適用した液晶装置100の素子基板10に設けた駆動回路領域10eの相補型トランジスター回路70を実線A−A′線に沿って切断したときの断面図、および一点鎖線B−B′線に沿って切断したときの断面図である。
図4(a)、(b)および図5(a)、(b)において、相補型トランジスター回路70は、Nチャネル型の駆動用トランジスター80(第2のトランジスター)とPチャネル型の駆動用トランジスター90(第3のトランジスター)とを備えており、かかる駆動用トランジスター80、90は、画素トランジスター30(第1のトランジスター)の製造工程の一部を利用して形成されたものである。このため、駆動用トランジスター80、90を構成する半導体層1h、1nは、画素トランジスター30を構成する半導体層1aと同じく多結晶シリコン膜からなる。
本形態の相補型トランジスター回路70では、並列する2つのNチャネル型の駆動用トランジスター80と、並列する2つのPチャネル型の駆動用トランジスター90とが用いられている。Nチャネル型の駆動用トランジスター80は、チャネル形成領域1iの両側にソース領域1j、およびドレイン領域1kを備えており、これらの領域は、画素トランジスター30のソース領域およびドレイン領域と同時形成された領域である。Pチャネル型の駆動用トランジスター90は、チャネル形成領域1rの両側にソース領域1sおよびドレイン領域1pを備えている。
相補型トランジスター回路70では、第1定電位線6eが第2層間絶縁膜43などを貫通するコンタクトホール7eを介して、駆動用トランジスター80を構成する半導体層1hのソース領域1jに電気的に接続されており、また、第2定電位線6gが第2層間絶縁膜43などを貫通するコンタクトホール7gを介して、駆動用トランジスター90を構成する半導体層1nのソース領域1sに電気的に接続されている。入力配線6hは、第2層間絶縁膜43などを貫通するコンタクトホール7hを介して共通のゲート電極3eに接続されている。出力配線6fは、第2層間絶縁膜43などを貫通するコンタクトホール7f、7kを介して半導体層1h、1nのドレイン領域1k、1pに電気的にそれぞれ接続されている。また、出力配線6fは、第2層間絶縁膜43などを貫通するコンタクトホール7sを介して次段の入力配線3fに接続されている。ここで、第1定電位線6e、第2定電位線6g、入力配線6h、および出力配線6fは、図3を参照して説明したデータ線6aと同層であり、第2層間絶縁膜43の上層側に形成されている。
このように構成した駆動回路領域10eにおいて、本形態では、駆動用トランジスター80、90の上層側には、少なくとも駆動用トランジスター80、90に平面視で重なる領域に、図3を参照して説明した保持容量55の下電極層4aと同層の導電膜4eと、誘電体層42と同層の誘電体膜42eと、容量線5bと同層の導電膜5eが形成されている。ここで、導電膜4e、誘電体膜42e、および導電膜5eは、駆動用トランジスター80、90の形成領域の双方にわたって、共通のゲート電極3eに対して平面視で重なっている。さらに、導電膜4e、誘電体膜42e、および導電膜5eは、次段の入力配線3fの一部に重なる位置まで延在している。
本形態では、第1定電位線6eにおいて、駆動用トランジスター80のソース電極部分として形成されている部分(駆動用トランジスター80から第1定電位線6eとして延在している部分)がコンタクホール7sを介して導電膜5eに接続されている。また、第2定電位線6gにおいて、駆動用トランジスター90のソース電極部分として形成されている部分(駆動用トランジスター90から第2定電位線6gとして延在している部分)がコンタクホール7tを介して導電膜4eに接続されている。
このため、導電膜4e、誘電体膜42e、および導電膜5eは、第1定電位線6eと第2定電位線6gとの間に電気的に接続された容量素子58を構成しており、かかる容量素子58は、駆動用トランジスター80、90の上層側で駆動用トランジスター80、90に対して平面視で重なっている。
(本形態の主な効果)
以上説明したように、本形態の液晶装置100において、画素領域10bでは、画素トランジスター30の上層側で画素トランジスター30に平面視で重なる領域に保持容量55が形成され、駆動回路領域10eでは、駆動用トランジスター80、90の上層側で駆動用トランジスター80、90に平面視で重なる領域に容量素子58が形成されている。このように、駆動用トランジスター80、90が設けられた領域において、第3層間絶縁膜44の下地層の最表面は容量素子58によって底上げされているため、第3層間絶縁膜44の表面を研磨すれば、図7(b)、(c)に直線LC2、LD2で示すように、素子基板10上における画素領域10bと駆動回路領域10eとの高低差を容易に緩和することができる。
このため、画素トランジスター30や保持容量55を覆う上層側の第3層間絶縁膜44を研磨して表面を平坦面とした場合、あるいは上層側の第3層間絶縁膜44を樹脂によって平坦化膜として形成しようとした場合、第3層間絶縁膜44の下地に高低差がない分、第3層間絶縁膜44の表面を平坦化することができる。それ故、画素電極9aを平坦面上に形成することができるので、配向膜16を適正に形成することができ、液晶層50を良好に配向させることができる。また、画像表示領域10aにおいて、素子基板10の最表面の高さが駆動回路領域10eからの距離に関わらずほぼ一定であるため、画像表示領域10a内での液晶層の厚さをほぼ均一にすることができる。
また、図2に示すシール材107を駆動回路領域10eと平面視で重なる領域に形成し、シール材107に含まれるギャップ材によって素子基板10と対向基板20との間隔を制御した場合、素子基板10上で画素領域10bと駆動回路領域10eとの間に高低差がないので、画素領域10bでは、素子基板10の最表面と対向基板20の最表面との間隔を精度よく制御することができる。それ故、液晶層50の層厚を精度よく制御することができる。
さらに、本形態では、素子基板10上における画素領域10bと駆動回路領域10eとの高低差を解消する目的で駆動回路領域10eに設けた容量素子58が第1定電位線6eと第2定電位線6gとの間に電気的に接続している。このため、例えば、駆動用トランジスター80、90の動作速度の向上により第1定電位線6eおよび第2定電位線6gに流れる電流が増大した場合や、画素数が増大して第1定電位線6eおよび第2定電位線6gに流れる電流が増大した場合でも、第1定電位線6eおよび第2定電位線6gの電位変化を容量素子58からの電荷の供給によって小さくすることができる。
しかも、本形態では、容量素子58を第1定電位線6eと第2定電位線6gとの間に電気的に接続するにあたって、第1定電位線6eにおいて、駆動用トランジスター80のソース電極部分として形成されている部分を導電膜5eに接続し、第2定電位線6gにおいて、駆動用トランジスター90のソース電極部分として形成されている部分を導電膜4eに接続している。このため、空きスペースを有効に利用して駆動用トランジスター80、90の各々に容量素子58を設けることができるので、第1定電位線6eと第2定電位線6gとの間に静電容量の大きな容量を設けることができる。また、容量素子58と第1定電位線6eとの電気的な接続や、容量素子58と第2定電位線6gとの電気的な接続が容易である。
[他の実施の形態]
上記実施の形態では、駆動用トランジスター80、90の上層側において駆動用トランジスター80、90に平面視で重なる領域に、保持容量55の下電極層4aと同層の導電膜4eと、誘電体層42と同層の誘電体膜42eと、容量線5bと同層の導電膜5eとを設けたが、導電膜4e、誘電体膜42e、および導電膜5eのうちの1層あるいは2層を設けてもよい。かかる構成を採用した場合も、素子基板10上における画素領域10bと駆動回路領域10eとの高低差を緩和することができる。
また、上記実施の形態では、保持容量55を画素トランジスター30の上層に設け、導電膜4eと誘電体膜42eと導電膜5eとを駆動用トランジスター80、90の上層に設けたが、保持容量55を画素トランジスター30の下層に設け、導電膜4eと誘電体膜42eと導電膜5eとを駆動用トランジスター80、90の下層に設けてもよい。
また、上記実施の形態では、駆動回路領域10eに走査線駆動回路104やデータ線駆動回路101が形成され、かかる駆動回路において容量素子58を利用したが、駆動回路領域10eに検査回路やプリチャージ回路が形成されている場合、検査回路やプリチャージ回路において容量素子58を利用してもよい。また、上記実施の形態では、容量素子58を第1定電位線6eと第2定電位線6gとの間に電荷供給用に用いたが、駆動回路領域10eにおいてカップリング用あるいはハイパスフィルター用など、その他の用途に容量素子58を利用してもよい。
また、上記実施の形態では、容量素子58を駆動用トランジスター80、90と平面視で重なる領域に設けたが、容量素子58を設ける位置は駆動用トランジスター80、90と平面視で重なっていなくてもよい。導電膜4e、誘電体膜42e、および導電膜5eのうち少なくともいずれかが、駆動用トランジスター80と駆動用トランジスター90のうち少なくとも一方と平面視で重なる領域に設けられていれば、素子基板10上における画素領域10bと駆動回路領域10eとの高低差を緩和することができる。
さらに、上記実施の形態では、液晶装置100に本発明を適用したが、画素電極9aの下地の平坦化や、素子基板と封止基板との間隔の制御は、有機エレクトロルミネッセンス装置でも同様に求められる。それ故、本発明は、有機エレクトロルミネッセンス装置に適用してもよい。
[電子機器への搭載例]
図6を参照して、上述した実施形態に係る液晶装置100を適用した電子機器について説明する。図6は、本発明を適用した液晶装置を用いた投射型表示装置の概略構成図であり、図6(a)、(b)は各々、透過型の液晶装置100を用いた投射型表示装置の説明図、および透過型の液晶装置100を用いた投射型表示装置の説明図である。
(投射型表示装置の第1例)
図6(a)に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117(液晶装置100)と、投射光学系118と、クロスダイクロイックプリズム119と、リレー系120とを備えている。
光源112は、赤色光、緑色光及び青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光を透過させると共に緑色光及び青色光を反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光及び青色光のうち青色光を透過させると共に緑色光を反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光と緑色光と青色光とに分離する色分離光学系を構成する。
ここで、ダイクロイックミラー113と光源112との間には、インテグレーター121及び偏光変換素子122が光源112から順に配置されている。インテグレーター121は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子122は、光源112からの光を例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。
液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の液晶装置(電気光学装置)である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、液晶パネル115c及び第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光は、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。
λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル115cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光を変調し、変調した赤色光をクロスダイクロイックプリズム119に向けて射出する構成となっている。
なお、λ/2位相差板115a及び第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a及び第1偏光板115bが発熱によって歪むのを回避することができる。
液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光を画像信号に応じて変調する透過型の液晶装置である。そして、液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、液晶パネル116c及び第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光は、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、液晶パネル116cは、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプリズム119に向けて射出する構成となっている。
液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光を画像信号に応じて変調する透過型の液晶装置である。そして、液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、液晶パネル117c及び第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光は、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。
λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル117cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光を変調し、変調した青色光をクロスダイクロイックプリズム119に向けて射出する構成となっている。なお、λ/2位相差板117a及び第1偏光板117bは、ガラス板117eに接した状態で配置されている。
リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光の光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光をリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光を液晶ライトバルブ117に向けて反射するように配置されている。
クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光を反射して緑色光を透過する膜であり、ダイクロイック膜119bは赤色光を反射して緑色光を透過する膜である。したがって、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光学系118に向けて射出するように構成されている。
なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を有効に合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光及び青色光をs偏光とし、ダイクロイック膜119a、119bを透過する緑色光をp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。
(投射型表示装置の第2例)
図6(b)に示す投射型表示装置1000において、光源部890は、システム光軸Lに沿って光源810、インテグレーターレンズ820および偏光変換素子830が配置された偏光照明装置800を有している。また、光源部890は、システム光軸Lに沿って、偏光照明装置800から出射されたS偏光光束をS偏光光束反射面841により反射させる偏光ビームスプリッター840と、偏光ビームスプリッター840のS偏光光束反射面841から反射された光のうち、青色光(B)の成分を分離するダイクロイックミラー842と、青色光が分離された後の光束のうち、赤色光(R)の成分を反射させて分離するダイクロイックミラー843とを有している。
また、投射型表示装置1000は、各色光が入射する3つの反射型の液晶装置100(液晶装置100R、100G、100B)を備えており、光源部890は、3つの液晶装置100(液晶装置100R、100G、100B)に所定の色光を供給する。
かかる投射型表示装置1000においては、3つの液晶装置100R、100G、100Bにて変調された光をダイクロイックミラー842、843、および偏光ビームスプリッター840にて合成した後、この合成光を投射光学系850によってスクリーン860などの被投射部材に投射する。
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源などを用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(他の電子機器)
本発明を適用した液晶装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルスチールカメラ、液晶テレビ、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器に用いてもよい。
1a、1h、1n・・半導体層、3a・・走査線、3c・・画素トランジスターのゲート電極、3e・・駆動用トランジスターのゲート電極、4a・・保持容量の下電極層、4e・・下電極層と同層の導電膜、5b・・容量線(保持容量の上電極層)、5e・・容量線と同層の導電膜、6a・・データ線、6e・・第1定電位線、6g・・第2定電位線、9a・・画素電極、10・・素子基板、10b・・画素領域、10e・・駆動回路領域、20・・対向基板、30・・画素トランジスター(第1のトランジスター)、42・・誘電体層、42e・・誘電体層と同層の誘電体膜、50・・液晶層、55・・保持容量、58・・容量素子、80・・駆動用トランジスター(第2のトランジスター)、90・・駆動用トランジスター(第3のトランジスター)、100・・液晶装置、100a・・画素

Claims (3)

  1. 画素領域に形成された複数の第1トランジスターと、
    前記画素領域の外側に設けられた第2トランジスターと、
    前記第1トランジスターと平面視で重なる領域に設けられ、第1容量電極層、前記第1容量電極層の前記第1トランジスターの反対側に設けられた第2容量電極層および前記第1容量電極層と前記第2容量電極層との間に設けられた第1誘電体層を備えた保持容量と、
    前記第2トランジスターと平面視で重なる領域に設けられ、互いに積層された前記第1容量電極層と同層の第1導電膜、前記第1誘電体層と同層の第2誘電体膜および前記第2容量電極層と同層の第2導電膜を備えた容量素子と、
    を含むことを特徴とする電気光学装置。
  2. 前記第1トランジスターと電気的に接続され、前記保持容量の一部と平面視で重なるデータ線と、
    第1定電位が供給され、前記データ線と同層に形成され、前記容量素子の一部と平面視で重なる第1定電位線と、
    前記第1定電位と異なる第2定電位が供給され、前記データ線と同層に形成され、前記容量素子の一部と平面視で重なる第2定電位線と、
    前記第2トランジスターと導電型が相違し、前記容量素子の一部と平面視で重なる領域に設けられた第3トランジスターと、
    を含み、
    前記第2トランジスターと前記第3トランジスターとは相補型トランジスター回路を構成し、
    前記第1導電膜は、前記第2トランジスターおよび前記第1定電位線と電気的に接続され、
    前記第2導電膜は、前記第3トランジスターおよび前記第2定電位線と電気的に接続されていることを特徴とする請求項に記載の電気光学装置。
  3. 請求項1又は2に記載の電気光学装置を備えていることを特徴とする電子機器。
JP2009094639A 2009-04-09 2009-04-09 電気光学装置および電子機器 Expired - Fee Related JP5332841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009094639A JP5332841B2 (ja) 2009-04-09 2009-04-09 電気光学装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009094639A JP5332841B2 (ja) 2009-04-09 2009-04-09 電気光学装置および電子機器

Publications (3)

Publication Number Publication Date
JP2010243931A JP2010243931A (ja) 2010-10-28
JP2010243931A5 JP2010243931A5 (ja) 2012-05-31
JP5332841B2 true JP5332841B2 (ja) 2013-11-06

Family

ID=43096985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009094639A Expired - Fee Related JP5332841B2 (ja) 2009-04-09 2009-04-09 電気光学装置および電子機器

Country Status (1)

Country Link
JP (1) JP5332841B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP4284950B2 (ja) * 2001-10-04 2009-06-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4269659B2 (ja) * 2002-11-26 2009-05-27 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2005203675A (ja) * 2004-01-19 2005-07-28 Seiko Epson Corp 電気光学装置とその製造方法、及び電子機器
JP4442570B2 (ja) * 2005-04-11 2010-03-31 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器

Also Published As

Publication number Publication date
JP2010243931A (ja) 2010-10-28

Similar Documents

Publication Publication Date Title
JP5849489B2 (ja) 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
JP2012083513A (ja) 液晶装置および電子機器
US8953129B2 (en) Liquid crystal device and projection-type display apparatus
US8643814B2 (en) Liquid crystal device and projection-type display apparatus
JP2012098577A (ja) 液晶装置および投射型表示装置
JP2012208302A (ja) 液晶装置および投射型表示装置
JP5736656B2 (ja) 液晶装置および電子機器
JP5910009B2 (ja) 液晶装置および電子機器
JP2012208301A (ja) 液晶装置および投射型表示装置
JP3199691U (ja) 電気光学装置および電子機器
JP5810589B2 (ja) 電気光学装置、投射型表示装置、および電子機器
JP3199692U (ja) 電気光学装置および電子機器
JP6311811B2 (ja) 電気光学装置、投射型表示装置及び電子機器
JP5982094B2 (ja) 電気光学装置、投射型表示装置および電子機器
JP2017009887A (ja) 電気光学装置および電子機器
JP2012255960A (ja) 電気光学装置の製造方法
JP2013003184A (ja) 電気光学装置および投射型表示装置
JP2009276588A (ja) 電気光学装置および投射型表示装置
JP2012185422A (ja) 液晶装置、液晶装置の製造方法、および投射型表示装置
JP6107919B2 (ja) 電気光学装置、電子機器
JP5332841B2 (ja) 電気光学装置および電子機器
JP2018045018A (ja) 液晶装置および電子機器
JP5751046B2 (ja) 液晶装置および投射型表示装置
JP2012208294A (ja) 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器
JP2013109258A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Ref document number: 5332841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees