JP5331018B2 - ソリッド・ステート・ドライブ装置およびミラー構成再構成方法 - Google Patents
ソリッド・ステート・ドライブ装置およびミラー構成再構成方法 Download PDFInfo
- Publication number
- JP5331018B2 JP5331018B2 JP2010012203A JP2010012203A JP5331018B2 JP 5331018 B2 JP5331018 B2 JP 5331018B2 JP 2010012203 A JP2010012203 A JP 2010012203A JP 2010012203 A JP2010012203 A JP 2010012203A JP 5331018 B2 JP5331018 B2 JP 5331018B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- data storage
- nonvolatile
- chip
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 40
- 239000007787 solid Substances 0.000 title claims description 6
- 238000012545 processing Methods 0.000 claims description 69
- 238000013500 data storage Methods 0.000 claims description 67
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 230000008569 process Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
- G06F11/2071—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring using a plurality of controllers
- G06F11/2079—Bidirectional techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
- G06F11/2084—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring on the same storage unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
- G06F11/2087—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring with a common controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0617—Improving the reliability of storage systems in relation to availability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
また、その不揮発データ記憶制御部は、不揮発データ記憶部に記憶するページデータの論理アドレスと物理アドレスとを対応付けるアドレス変換テーブルと、不揮発データ記憶部に対してページデータの書き込みまたは読み出しの制御を行うページ・リード・ライト制御部と、不揮発データ記憶部から空きページの物理アドレスを選択する物理アドレス選択処理部と、アドレス変換テーブルを参照して論理アドレスに対応する物理アドレスを取得するアドレス変換処理部と、を含んで構成される。
そして、前記ページ・リード・ライト制御部は、前記不揮発データ記憶部を構成する不揮発性メモリチップのいずれかが故障していることを検出したときには、その故障した不揮発性メモリチップとミラー関係にある不揮発性メモリチップからページデータを読み出し、その読み出したページデータを、故障した不揮発性メモリチップおよびその故障した不揮発性メモリチップとミラー関係にある不揮発性メモリチップ以外の、前記2系統の不揮発データ記憶部のそれぞれに属し、互いにミラー関係となっている不揮発性メモリチップへコピーする。
(1)データ読み出し・書き込みは、ページ212の単位で行う。(2)データの消去はブロック211の単位で行う。(3)ページ212が消去された状態でなければ、そのページ212への書き込みはできない。(4)ブロック211の消去回数には、上限がある。
以上に説明した実施形態では、一方の系のNVMチップ21が故障した場合には、その故障チップとミラー関係にある他方の系のNVMチップ21は、故障していなくても使用できなくなる。このような不利益は、A系およびB系で同じアドレス変換テーブル15が用いられるために生じる。すなわち、A系およびB系で同じアドレス変換テーブル15が用いられることによって、A系およびB系の完全なミラー構成が保証されるわけであるが、それ故に、一方の系のNVMチップ21が故障した場合には、その故障チップとミラー関係にある他方の系のNVMチップ21が使用できなくなる、つまり、故障したことになるのは、やむを得ない事態である。
2 ホスト装置
3 ホストバス
10 不揮発データ記憶制御部
11 ページ・リード・ライト制御部
12 故障チップデータコピー処理部
13 アドレス変換処理部
14 物理アドレス選択処理部
15 アドレス変換テーブル
16 故障チップテーブル
20 不揮発データ記憶部
21 NVMチップ(不揮発性メモリチップ)
Claims (6)
- それぞれが複数の不揮発性メモリチップを含んでなり、それぞれが所定の形式の同じページデータを記憶するミラー構成の2系統の不揮発データ記憶部と、前記ミラー構成の2系統の不揮発データ記憶部を制御する不揮発データ記憶制御部と、を含んで構成されたソリッド・ステート・ドライブ装置であって、
前記不揮発データ記憶制御部は、
前記不揮発データ記憶部に記憶するページデータを識別する論理アドレスと、前記ページデータを記憶する前記不揮発性メモリチップおよびその内部のページアドレスを識別する物理アドレスと、を対応付けたアドレス変換テーブルと、
前記不揮発データ記憶部に対してページデータの書き込みまたは読み出しの制御を行うページ・リード・ライト制御部と、
前記ページデータを前記不揮発データ記憶部に書き込むとき、前記不揮発データ記憶部から空きページの物理アドレスを選択する物理アドレス選択処理部と、
前記不揮発データ記憶部から論理アドレスを指定してページデータを読み出すとき、前記アドレス変換テーブルを参照して前記論理アドレスに対応する物理アドレスを取得するアドレス変換処理部と、
を備え、
前記ページ・リード・ライト制御部は、
前記不揮発データ記憶部を構成する不揮発性メモリチップのいずれかが故障していることを検出したときには、
前記故障した不揮発性メモリチップとミラー関係にある不揮発性メモリチップから、その不揮発性メモリチップに記憶されているページデータを読み出し、
前記読み出したページデータを、前記故障した不揮発性メモリチップおよび前記故障した不揮発性メモリチップとミラー関係にある不揮発性メモリチップ以外の、前記2系統の不揮発データ記憶部のそれぞれに属し、互いにミラー関係となっている不揮発性メモリチップへコピーすること
を特徴とするソリッド・ステート・ドライブ装置。 - 前記ミラー構成の2系統の不揮発データ記憶部のそれぞれにおける物理アドレスの総領域サイズは、前記論理アドレスの総領域サイズと前記不揮発性メモリチップ1個に含まれる物理アドレスの領域サイズとを合算したサイズよりも大きいこと
を特徴とする請求項1に記載のソリッド・ステート・ドライブ装置。 - 前記不揮発データ記憶部に記憶される前記ページデータには、論理アドレスが含まれていること
を特徴とする請求項1に記載のソリッド・ステート・ドライブ装置。 - それぞれが複数の不揮発性メモリチップを含んでなり、それぞれが所定の形式の同じページデータを記憶するミラー構成の2系統の不揮発データ記憶部と、前記ミラー構成の2系統の不揮発データ記憶部を制御する不揮発データ記憶制御部と、を含んで構成されたソリッド・ステート・ドライブ装置のミラー構成再構成方法であって、
前記不揮発データ記憶制御部は、
前記不揮発データ記憶部に記憶するページデータを識別する論理アドレスと、前記ページデータを記憶する前記不揮発性メモリチップおよびその内部のページアドレスを識別する物理アドレスと、を対応付けたアドレス変換テーブルと、
前記不揮発データ記憶部に対してページデータの書き込みまたは読み出しの制御を行うページ・リード・ライト制御部と、
前記ページデータを前記不揮発データ記憶部に書き込むとき、前記不揮発データ記憶部から空きページの物理アドレスを選択する物理アドレス選択処理部と、
前記不揮発データ記憶部から論理アドレスを指定してページデータを読み出すとき、前記アドレス変換テーブルを参照して前記論理アドレスに対応する物理アドレスを取得するアドレス変換処理部と、
を備え、
前記ページ・リード・ライト制御部は、
前記不揮発データ記憶部を構成する不揮発性メモリチップのいずれかが故障していることを検出したときには、
前記故障した不揮発性メモリチップとミラー関係にある不揮発性メモリチップから、その不揮発性メモリチップに記憶されているページデータを読み出し、
前記読み出したページデータを、前記故障した不揮発性メモリチップおよび前記故障した不揮発性メモリチップとミラー関係にある不揮発性メモリチップ以外の、前記2系統の不揮発データ記憶部のそれぞれに属し、互いにミラー関係となっている不揮発性メモリチップへコピーすること
を特徴とするソリッド・ステート・ドライブ装置のミラー構成再構成方法。 - 前記ミラー構成の2系統の不揮発データ記憶部のそれぞれにおける物理アドレスの総領域サイズは、前記論理アドレスの総領域サイズと前記不揮発性メモリチップ1個に含まれる物理アドレスの領域サイズとを合算したサイズよりも大きいこと
を特徴とする請求項4に記載のソリッド・ステート・ドライブ装置のミラー構成再構成方法。 - 前記不揮発データ記憶部に記憶される前記ページデータには、論理アドレスが含まれていること
を特徴とする請求項4に記載のソリッド・ステート・ドライブ装置のミラー構成再構成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010012203A JP5331018B2 (ja) | 2010-01-22 | 2010-01-22 | ソリッド・ステート・ドライブ装置およびミラー構成再構成方法 |
PCT/JP2011/050707 WO2011090012A1 (ja) | 2010-01-22 | 2011-01-18 | ソリッド・ステート・ドライブ装置およびミラー構成再構成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010012203A JP5331018B2 (ja) | 2010-01-22 | 2010-01-22 | ソリッド・ステート・ドライブ装置およびミラー構成再構成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011150590A JP2011150590A (ja) | 2011-08-04 |
JP5331018B2 true JP5331018B2 (ja) | 2013-10-30 |
Family
ID=44306815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010012203A Expired - Fee Related JP5331018B2 (ja) | 2010-01-22 | 2010-01-22 | ソリッド・ステート・ドライブ装置およびミラー構成再構成方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5331018B2 (ja) |
WO (1) | WO2011090012A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102470627B (zh) * | 2009-07-31 | 2014-09-10 | 新日铁住金株式会社 | 层叠钢板 |
JP5964265B2 (ja) * | 2013-03-07 | 2016-08-03 | 株式会社日立超エル・エス・アイ・システムズ | 半導体集積回路装置 |
US20140258792A1 (en) * | 2013-03-08 | 2014-09-11 | Ross S. Scouller | Symmetrical Data Replication For Failure Management In Non-Volatile Memory Systems |
JP6331773B2 (ja) | 2014-06-30 | 2018-05-30 | 富士通株式会社 | ストレージ制御装置、およびストレージ制御プログラム |
JP7208000B2 (ja) * | 2018-12-28 | 2023-01-18 | キヤノン株式会社 | 情報処理装置及び情報処理装置の制御方法 |
CN110187833A (zh) * | 2019-05-22 | 2019-08-30 | 西安微电子技术研究所 | 一种芯片级的存储阵列的冗余方法 |
CN116842589A (zh) * | 2023-07-04 | 2023-10-03 | 沈阳安华晟源信息科技有限公司 | 一种flash芯片底层物理镜像提取方法及装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004139503A (ja) * | 2002-10-21 | 2004-05-13 | Matsushita Electric Ind Co Ltd | 記憶装置及びその制御方法 |
JP4863749B2 (ja) * | 2006-03-29 | 2012-01-25 | 株式会社日立製作所 | フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム |
JP5014821B2 (ja) * | 2007-02-06 | 2012-08-29 | 株式会社日立製作所 | ストレージシステム及びその制御方法 |
US20090271564A1 (en) * | 2008-04-25 | 2009-10-29 | Hitachi, Ltd. | Storage system |
-
2010
- 2010-01-22 JP JP2010012203A patent/JP5331018B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-18 WO PCT/JP2011/050707 patent/WO2011090012A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2011150590A (ja) | 2011-08-04 |
WO2011090012A1 (ja) | 2011-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5388976B2 (ja) | 半導体記憶制御装置 | |
JP5525605B2 (ja) | フラッシュメモリモジュール | |
US9304685B2 (en) | Storage array system and non-transitory recording medium storing control program | |
JP5331018B2 (ja) | ソリッド・ステート・ドライブ装置およびミラー構成再構成方法 | |
US7984325B2 (en) | Storage control device, data recovery device, and storage system | |
US8694865B2 (en) | Data storage device configured to reduce buffer traffic and related method of operation | |
US9176817B2 (en) | Data management in solid state storage devices | |
JP4901968B2 (ja) | 半導体記憶装置 | |
US20050229033A1 (en) | Disk array controller and information processing apparatus | |
JP4828816B2 (ja) | メモリカード、半導体装置、及びメモリカードの制御方法 | |
JP2008204041A (ja) | ストレージ装置及びデータ配置制御方法 | |
JP5651457B2 (ja) | 半導体記憶装置 | |
JP5364807B2 (ja) | メモリコントローラ及び不揮発性記憶装置 | |
JP2011165063A (ja) | 半導体記憶装置 | |
JP2010015195A (ja) | 記憶制御装置及び記憶制御方法 | |
US10067833B2 (en) | Storage system | |
US11042310B2 (en) | Reading of start-up information from different memory regions of a memory system | |
JP4460967B2 (ja) | メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法 | |
JP2013125513A (ja) | 不揮発性半導体記憶装置及びその管理方法 | |
US10229742B2 (en) | Flash memory device | |
JP2010079856A (ja) | 記憶装置およびメモリ制御方法 | |
US7293193B2 (en) | Array controller for disk array, and method for rebuilding disk array | |
JP2010282369A (ja) | メモリシステム | |
US11410741B2 (en) | Memory controller and flash memory system | |
JP6707939B2 (ja) | 制御装置、ストレージ装置、制御方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5331018 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |