JP5364807B2 - メモリコントローラ及び不揮発性記憶装置 - Google Patents
メモリコントローラ及び不揮発性記憶装置 Download PDFInfo
- Publication number
- JP5364807B2 JP5364807B2 JP2012043489A JP2012043489A JP5364807B2 JP 5364807 B2 JP5364807 B2 JP 5364807B2 JP 2012043489 A JP2012043489 A JP 2012043489A JP 2012043489 A JP2012043489 A JP 2012043489A JP 5364807 B2 JP5364807 B2 JP 5364807B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- logical
- nonvolatile memory
- error correction
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
アクセス装置と通信可能であり、前記アクセス装置からの指示によりデータの読み出し及び/又は書き込みを行う不揮発性記憶装置であって、
データを記憶する一つ以上の不揮発性メモリと、
前記不揮発性メモリの制御を行うメモリコントローラとを備え、
前記不揮発性メモリは、
消去単位であるブロックを複数含み、
前記ブロックはデータの書き込み単位であるページを複数含み、
前記メモリコントローラは、
複数の前記ブロックを組み合わせて一の領域に第1の論理ブロックを配置し、及び、複数の前記ブロックを組み合わせて別の領域に第2の論理ブロックを配置し、
前記第1の論理ブロックには複数の前記ページから構成される誤り訂正グループを複数割り当て、
前記誤り訂正グループにはデータと、前記データに対する第1及び第2の誤り訂正符号とを割り当て、
前記第2の論理ブロックには複数の前記ページから構成される多重化グループを複数割り当て、
前記多重化グループにはデータと前記データに対する第1の誤り訂正符号とを、それぞれ多重化して割り当て、
データを書き込むときに、前記不揮発メモリに書き込むデータサイズが所定のサイズ未満である場合は、データを第2の論理ブロックに書き込み、前記不揮発メモリに書き込むデータサイズが所定のサイズ以上である場合は、データを第1の論理ブロックに書き込み、
同一論理アドレスに対して、第1の論理ブロックと第2の論理ブロックとのいずれの論理ブロックに有効なデータが格納されているかを管理するための有効データ管理テーブルを備えている。
前記不揮発性メモリは、
消去単位であるブロックを複数含み、
前記ブロックはデータの書き込み単位であるページを複数含み、
前記メモリコントローラは、
複数の前記ブロックを組み合わせて一の領域に第1の論理ブロックを配置し、及び、複数の前記ブロックを組み合わせて別の領域に第2の論理ブロックを配置し、
第1の論理ブロックには複数の前記ページから構成される誤り訂正グループを複数割り当て、
前記誤り訂正グループにはデータと、前記データに対する第1及び第2の誤り訂正符号とを割り当て、
第2の論理ブロックには複数の前記ページから構成される多重化グループを複数割り当て、
前記多重化グループにはデータと前記データに対する第1の誤り訂正符号とを、それぞれ多重化して割り当て、
データを書き込むときに、前記不揮発メモリに書き込むデータサイズが所定のサイズ未満である場合は、データを第2の論理ブロックに書き込み、前記不揮発メモリに書き込むデータサイズが所定のサイズ以上である場合は、データを第1の論理ブロックに書き込み、
同一論理アドレスに対して、第1の論理ブロックと第2の論理ブロックとのいずれの論理ブロックに有効なデータが格納されているかを管理するための有効データ管理テーブルを備えている。
1.1.不揮発性記憶システムの構成
本発明の実施の形態1に係る不揮発性記憶システム1000の構成について、図1から図6を用いて説明する。
次に、メモリコントローラ11が不揮発性メモリ12にデータを格納する際の、第1及び第2の誤り訂正符号の配置について図7から図10を用いて説明する。
次に、不揮発性記憶システム1000の動作について図11から図13を用いて説明する。
アクセス装置2が不揮発性記憶装置1に書き込みコマンドを発行し、書き込みデータを転送することにより、不揮発性記憶装置1では書き込み処理が行われる。図11は、本発明の実施の形態1に係る不揮発性記憶装置1の書き込み処理の手順を示すフローチャートである。
アクセス装置2が不揮発性記憶装置1に読み出しコマンドを発行することにより、不揮発性記憶装置1では読み出し処理が行われる。読み出しデータは、順次、不揮発性記憶装置1からアクセス装置2に転送される。図12は、本発明の実施の形態1に係る不揮発性記憶装置1の読み出し処理の手順を示すフローチャートである。
アクセス装置2に不揮発性記憶装置1が装着され、アクセス装置2から不揮発性記憶装置1への電源供給が開始された後、アクセス装置2が不揮発性記憶装置1に初期化コマンドを発行することにより、アクセス装置2から不揮発性記憶装置1へのデータの読み書きが可能となる。図13は、本発明の実施の形態1に係る不揮発性記憶装置1の初期化処理の手順を示すフローチャートである。
本実施の形態の不揮発性記憶装置1は、アクセス装置2と通信可能であり、アクセス装置2からの指示によりデータの読み出し及び/又は書き込みを行う不揮発性記憶装置である。不揮発性記憶装置1は、データを記憶する一つ以上の不揮発性メモリ12と、不揮発性メモリ12の制御を行うメモリコントローラ11とを備える。不揮発性メモリ12は、消去単位であるブロック121を複数含み、ブロック121はデータの書き込み単位であるページ122を複数含む。
なお、本発明について、上述の実施の形態に基づいて説明してきたが、本発明は、勿論、上述の実施の形態のみに限定されるものではなく、本発明の技術的思想を逸脱しない範囲で実施の形態を変更することができる。また、以下のように変更することも可能である。
1 不揮発性記憶装置
2 アクセス装置
11 メモリコントローラ
12 不揮発性メモリ
101 CPU
102 RAM
103 ROM
104 アクセス装置IF部
105 バッファ
106 不揮発性メモリIF部
111 コマンド処理部
112 アドレス管理部
113 符号処理部
114 不揮発性メモリ制御部
121 ブロック
122 ページ
125 第1のデータ記録領域
126 第2のデータ記録領域
127 アドレス管理テーブル領域
128 ワーク領域
129 システム情報領域
Claims (8)
- アクセス装置と通信可能であり、前記アクセス装置からの指示によりデータの読み出し及び/又は書き込みを行う不揮発性記憶装置であって、
データを記憶する一つ以上の不揮発性メモリと、
前記不揮発性メモリの制御を行うメモリコントローラとを備え、
前記不揮発性メモリは、
消去単位であるブロックを複数含み、
前記ブロックはデータの書き込み単位であるページを複数含み、
前記メモリコントローラは、
複数の前記ブロックを組み合わせて一の領域に第1の論理ブロックを配置し、及び、複数の前記ブロックを組み合わせて別の領域に第2の論理ブロックを配置し、
前記第1の論理ブロックには複数の前記ページから構成される誤り訂正グループを複数割り当て、
前記誤り訂正グループにはデータと、前記データに対する第1及び第2の誤り訂正符号とを割り当て、
前記第2の論理ブロックには複数の前記ページから構成される多重化グループを複数割り当て、
前記多重化グループにはデータと前記データに対する第1の誤り訂正符号とを、それぞれ多重化して割り当て、
データを書き込むときに、前記不揮発メモリに書き込むデータサイズが所定のサイズ未満である場合は、データを第2の論理ブロックに書き込み、前記不揮発メモリに書き込むデータサイズが所定のサイズ以上である場合は、データを第1の論理ブロックに書き込み、
同一論理アドレスに対して、第1の論理ブロックと第2の論理ブロックとのいずれの論理ブロックに有効なデータが格納されているかを管理するための有効データ管理テーブルを備えていること、
を特徴とする不揮発性記憶装置。 - 請求項1に記載の不揮発性記憶装置であって、
前記第2の論理ブロックで構成される論理アドレス空間のサイズは、前記第1の論理ブロックで構成される論理アドレス空間のサイズより小さいこと、
を特徴とする不揮発性記憶装置。 - 請求項1に記載の不揮発性記憶装置であって、
1つの前記第1の論理ブロックを構成するブロック数と、1つの前記第2の論理ブロックを構成するブロック数とが、同一であること、
を特徴とする不揮発性記憶装置。 - 請求項1に記載の不揮発性記憶装置であって、
前記不揮発性メモリはセル毎に2値を超える情報を格納可能なフラッシュメモリであって、
少なくとも前記第2の論理ブロックを構成するブロックへの書き込みは、セル毎に2値までの情報しか格納しないこと、
を特徴とする不揮発性記憶装置。 - データを記憶する一つ以上の不揮発性メモリの制御を行うメモリコントローラであって、
前記不揮発性メモリは、
消去単位であるブロックを複数含み、
前記ブロックはデータの書き込み単位であるページを複数含み、
前記メモリコントローラは、
複数の前記ブロックを組み合わせて一の領域に第1の論理ブロックを配置し、及び、複数の前記ブロックを組み合わせて別の領域に第2の論理ブロックを配置し、
第1の論理ブロックには複数の前記ページから構成される誤り訂正グループを複数割り当て、
前記誤り訂正グループにはデータと、前記データに対する第1及び第2の誤り訂正符号とを割り当て、
第2の論理ブロックには複数の前記ページから構成される多重化グループを複数割り当て、
前記多重化グループにはデータと前記データに対する第1の誤り訂正符号とを、それぞれ多重化して割り当て、
データを書き込むときに、前記不揮発メモリに書き込むデータサイズが所定のサイズ未満である場合は、データを第2の論理ブロックに書き込み、前記不揮発メモリに書き込むデータサイズが所定のサイズ以上である場合は、データを第1の論理ブロックに書き込み、
同一論理アドレスに対して、第1の論理ブロックと第2の論理ブロックとのいずれの論理ブロックに有効なデータが格納されているかを管理するための有効データ管理テーブルを備えていること、
を特徴とするメモリコントローラ。 - 請求項5に記載のメモリコントローラであって、
前記第2の論理ブロックで構成される論理アドレス空間のサイズは、前記第1の論理ブロックで構成される論理アドレス空間のサイズより小さいこと、
を特徴とするメモリコントローラ。 - 請求項5に記載のメモリコントローラであって、
1つの前記第1の論理ブロックを構成するブロック数と、1つの前記第2の論理ブロックを構成するブロック数とが、同一であること、
を特徴とするメモリコントローラ。 - 請求項5に記載のメモリコントローラであって、
前記不揮発性メモリはセル毎に2値を超える情報を格納可能なフラッシュメモリであって、
少なくとも前記第2の論理ブロックを構成するブロックへの書き込みは、セル毎に2値までの情報しか格納しないこと、
を特徴とするメモリコントローラ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012043489A JP5364807B2 (ja) | 2011-06-08 | 2012-02-29 | メモリコントローラ及び不揮発性記憶装置 |
US13/435,493 US8856427B2 (en) | 2011-06-08 | 2012-03-30 | Memory controller and non-volatile storage device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011127886 | 2011-06-08 | ||
JP2011127886 | 2011-06-08 | ||
JP2012043489A JP5364807B2 (ja) | 2011-06-08 | 2012-02-29 | メモリコントローラ及び不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013016147A JP2013016147A (ja) | 2013-01-24 |
JP5364807B2 true JP5364807B2 (ja) | 2013-12-11 |
Family
ID=47294140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012043489A Expired - Fee Related JP5364807B2 (ja) | 2011-06-08 | 2012-02-29 | メモリコントローラ及び不揮発性記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8856427B2 (ja) |
JP (1) | JP5364807B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9626517B2 (en) * | 2013-01-23 | 2017-04-18 | Seagate Technology Llc | Non-deterministic encryption |
JP5950286B2 (ja) | 2014-05-29 | 2016-07-13 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | アドレス変換テーブルを書き込む装置及び方法 |
JP6901831B2 (ja) * | 2015-05-26 | 2021-07-14 | 株式会社半導体エネルギー研究所 | メモリシステム、及び情報処理システム |
JP6696280B2 (ja) | 2016-04-13 | 2020-05-20 | 富士通株式会社 | 情報処理装置、raid制御方法、およびraid制御プログラム |
US10372566B2 (en) * | 2016-09-16 | 2019-08-06 | Micron Technology, Inc. | Storing memory array operational information in nonvolatile subarrays |
US10579471B2 (en) * | 2017-03-02 | 2020-03-03 | Toshiba Memory Corporation | Storage device and error correction method for storage device |
US11249845B2 (en) | 2017-12-06 | 2022-02-15 | Rambus Inc. | Error-correction-detection coding for hybrid memory module |
US11521690B2 (en) | 2018-03-16 | 2022-12-06 | Micron Technology, Inc. | NAND data placement schema |
US11635894B2 (en) | 2018-03-16 | 2023-04-25 | Micron Technology, Inc. | Clustered parity for NAND data placement schema |
JP7184632B2 (ja) * | 2018-12-25 | 2022-12-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
FR3100346B1 (fr) | 2019-09-04 | 2022-07-15 | St Microelectronics Rousset | Détection d'erreurs |
FR3100347B1 (fr) * | 2019-09-04 | 2022-07-22 | St Microelectronics Rousset | Détection d'erreurs |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01246649A (ja) * | 1988-03-29 | 1989-10-02 | Toshiba Corp | メモリシステム |
JPH06187249A (ja) | 1992-12-16 | 1994-07-08 | Nec Eng Ltd | ディスクアレイ装置 |
US5956743A (en) * | 1997-08-25 | 1999-09-21 | Bit Microsystems, Inc. | Transparent management at host interface of flash-memory overhead-bytes using flash-specific DMA having programmable processor-interrupt of high-level operations |
EP0959400A1 (en) * | 1997-12-05 | 1999-11-24 | Sony Corporation | Data recorder/reproducer, recording/reproducing method and av server |
US6230240B1 (en) | 1998-06-23 | 2001-05-08 | Hewlett-Packard Company | Storage management system and auto-RAID transaction manager for coherent memory map across hot plug interface |
JP2002043953A (ja) * | 2000-07-26 | 2002-02-08 | Mitsubishi Electric Corp | 誤り訂正方法及び誤り訂正装置 |
US7076606B2 (en) | 2002-09-20 | 2006-07-11 | Quantum Corporation | Accelerated RAID with rewind capability |
US7173852B2 (en) * | 2003-10-03 | 2007-02-06 | Sandisk Corporation | Corrected data storage and handling methods |
JP2005292925A (ja) | 2004-03-31 | 2005-10-20 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
EP3422583B1 (en) * | 2004-08-30 | 2020-07-08 | Google LLC | Systems and methods for providing nonvolatile memory management in wireless phones |
JP4580724B2 (ja) * | 2004-09-29 | 2010-11-17 | 株式会社タイテック | 不揮発性メモリの制御方法 |
US8307149B2 (en) * | 2005-12-09 | 2012-11-06 | Panasonic Corporation | Nonvolatile memory device including a logical-to-physical logig-to-physical address conversion table, a temporary block and a temporary table |
JP2008090519A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 記憶装置 |
US7975109B2 (en) * | 2007-05-30 | 2011-07-05 | Schooner Information Technology, Inc. | System including a fine-grained memory and a less-fine-grained memory |
JP4564520B2 (ja) * | 2007-08-31 | 2010-10-20 | 株式会社東芝 | 半導体記憶装置およびその制御方法 |
JP2009124276A (ja) | 2007-11-13 | 2009-06-04 | Kddi Corp | Raidを用いて分割し且つ冗長化したパケットを送受信する送信装置、受信装置及びプログラム |
JP2009294869A (ja) | 2008-06-04 | 2009-12-17 | Toshiba Corp | メモリシステム |
JP2010015195A (ja) | 2008-06-30 | 2010-01-21 | Toshiba Corp | 記憶制御装置及び記憶制御方法 |
TWI382420B (zh) * | 2008-08-22 | 2013-01-11 | Genesys Logic Inc | 利用多值式快閃記憶體實施單值式快閃記憶體功能之儲存裝置與方法 |
US8726126B2 (en) * | 2010-03-23 | 2014-05-13 | Apple Inc. | Non-regular parity distribution detection via metadata tag |
-
2012
- 2012-02-29 JP JP2012043489A patent/JP5364807B2/ja not_active Expired - Fee Related
- 2012-03-30 US US13/435,493 patent/US8856427B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120317340A1 (en) | 2012-12-13 |
JP2013016147A (ja) | 2013-01-24 |
US8856427B2 (en) | 2014-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5364807B2 (ja) | メモリコントローラ及び不揮発性記憶装置 | |
US11714750B2 (en) | Data storage method and system with persistent memory and non-volatile memory | |
JP5426711B2 (ja) | メモリコントローラ及び不揮発性記憶装置 | |
US8904261B2 (en) | Data management in solid state storage devices | |
KR20190054974A (ko) | 메모리 시스템 및 그것의 동작 방법 | |
US8055873B2 (en) | Data writing method for flash memory, and controller and system using the same | |
US8510502B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
US8601347B1 (en) | Flash memory device and storage control method | |
US20110231713A1 (en) | Flash memory module | |
US8516184B2 (en) | Data updating using mark count threshold in non-volatile memory | |
US20100057979A1 (en) | Data transmission method for flash memory and flash memory storage system and controller using the same | |
JP5329689B2 (ja) | メモリコントローラ、不揮発性記憶装置 | |
US20110320689A1 (en) | Data Storage Devices and Data Management Methods for Processing Mapping Tables | |
US11467758B2 (en) | Data writing method using different programming modes based on the number of available physical erasing units, memory control circuit unit and memory storage device | |
US9383929B2 (en) | Data storing method and memory controller and memory storage device using the same | |
US8943289B2 (en) | Data moving method for flash memory module, and memory controller and memory storage apparatus using the same | |
JP4751037B2 (ja) | メモリカード | |
US8533549B2 (en) | Memory system and computer system | |
US10783034B2 (en) | Memory system and control method | |
JP2012068765A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US20150254011A1 (en) | Memory system, memory controller and control method of non-volatile memory | |
CN107239224B (zh) | 数据保护方法、存储器控制电路单元与存储器存储装置 | |
JP2012037971A (ja) | メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法 | |
KR20240053298A (ko) | 호스트와 메모리 시스템에서 맵데이터를 관리하는 장치 및 방법 | |
CN118377647A (zh) | 信息处理*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5364807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |