JP5329265B2 - 半導体装置の製造方法および基板処理装置 - Google Patents

半導体装置の製造方法および基板処理装置 Download PDF

Info

Publication number
JP5329265B2
JP5329265B2 JP2009055370A JP2009055370A JP5329265B2 JP 5329265 B2 JP5329265 B2 JP 5329265B2 JP 2009055370 A JP2009055370 A JP 2009055370A JP 2009055370 A JP2009055370 A JP 2009055370A JP 5329265 B2 JP5329265 B2 JP 5329265B2
Authority
JP
Japan
Prior art keywords
protective film
resist pattern
source gas
processing chamber
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009055370A
Other languages
English (en)
Other versions
JP2010212371A5 (ja
JP2010212371A (ja
Inventor
謙和 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2009055370A priority Critical patent/JP5329265B2/ja
Priority to US12/717,389 priority patent/US8349544B2/en
Publication of JP2010212371A publication Critical patent/JP2010212371A/ja
Publication of JP2010212371A5 publication Critical patent/JP2010212371A5/ja
Application granted granted Critical
Publication of JP5329265B2 publication Critical patent/JP5329265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45538—Plasma being used continuously during the ALD cycle
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置の製造方法、半導体装置及び半導体製造装置に関し、例えば、ダブル露光法を使用した半導体装置（半導体デバイス）のパターン形成方法に関する。
フラッシュメモリ、ＤＲＡＭ(Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ)、ＳＲＡＭ(Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ)等のメモリデバイスや、ロジックデバイス等の半導体デバイスは、近年、高集積化が求められているが、そのためにはパターンの微細化が必須である。狭い面積に多くのデバイスを集積させるためには、個別デバイスのサイズを小さく形成しなくてはならず、このためには、形成しようとするパターンの幅と間隔との和であるピッチを小さくしなければならない。しかし、必要なパターンを形成するためのホトリソグラフィ工程に解像限界があり、微細ピッチを有するパターンの形成に限界がある。
近年、基板の上に微細なパターンを形成し、これをマスクとしてエッチングを行うことによって該パターンの下層を加工する技術（パターン形成技術）は、半導体産業のＩＣ作成等に広く採用され、大きな注目を浴びている。そこで、新しく提案されているリソグラフィ技術の１つとして、パターニングを２回以上行ってレジストパターンを形成するダブルパターニング法の検討が進められている。このダブルパターニング法によれば、１回のパターニングで形成されるパターンよりも微細なパターンが形成できるとされており、その中の一つとして露光を２回以上行う技術（ダブル露光）の検討が進められている。
図９に、ダブル露光に用いられる保護膜としての絶縁膜等の形成について模式図を示す。基板上に、第１のレジスト溶剤６０２ａを塗布し（ステップａ）、続いて第１のレジスト溶剤６０２ａを露光する（ステップｂ）。続いて第１のレジスト溶剤６０２ａを現像する（ステップｃ）。レジストとしてポジレジストを用いると、現像液によって露光された部分が除去されて第１のレジストパターン６０３ａが形成される。さらに第１のレジストパターン６０３ａ（露光されていない）の上に第１のレジストパターン６０３ａを保護する保護膜７０４を形成する（ステップｄ）。一般的な樹脂系レジスト材料は高温で加熱すると変質してしまい正確な微細パターンが困難となるので、この保護膜７０４は第１のレジストパターン６０３ａの変形を防ぐために低温にて形成することが望ましく、具体的には１２０℃以下であって２０℃以上で形成することが好ましい。また出来るだけ膜厚が薄い薄膜であることが望ましく、具体的には５０Å以下の膜厚が好ましい。
次に第２のレジスト溶剤６０２ｂを塗布し（ステップｅ）、第２のレジスト溶剤６０２ｂの露光を行う（ステップｆ）。ここで保護膜７０４は透過性を持つ膜なので、（ｆ）のステップで、第１のレジストパターン６０３ａ、第２のレジスト溶剤６０２ｂの両方を露光することになる。さらに、現像液を用いて露光された部分の除去を行うことで第２のレジストパターン６０３ｂを形成する（ステップｇ）。ここで第２のレジスト溶剤６０２ｂは容易に除去することが可能だが、第１のレジストパターン６０３ａは保護膜７０４に保護されるため除去されない。
ここで、マスクの間隔、つまりラインとラインの間の間隔をＰ０と定義すると、一例として、マスクは最終的にＰ１＝Ｐ２＝Ｐ３＝Ｐ０／４となるよう形成することが出来る。そして、レジスト下部の加工面（図示しない）の微細パターニングが可能となる。
しかし、図１０に示すように、上述の技術では保護膜７０４を薄膜化することによって、ステップｇの現像工程において、現像液が保護膜７０４を通過し、第２のレジスト溶剤６０２ｂのみならず第１のレジストパターン６０３ａまでをも除去してしまうという問題が発生する場合がある。改善策としては、保護膜７０４の膜厚を厚くする方法が一般的に選択されるが、図１１に示すように、保護膜７０４の膜厚を厚くすると、ステップｇの現像工程において、第１のレジストパターン６０３ａを残すことは可能となるが、パターンの寸法を正確に制御できなくなってしまい、Ｐ２＜Ｐ１、またＰ２＜Ｐ３となり均等な微細パターニングが達成されない。
本発明の主な目的は、ダブル露光技術において、上記のような問題点を解決して、保護膜の膜厚を増加せずに現像液耐性を向上させ、微細パターニングを実現する半導体デバイスの製造方法を提供することにある。
本発明の一態様によれば、基板上に形成された複数の第１のレジストパターンの上に保護膜を形成する半導体デバイスの製造方法であって、
保護膜の上であって複数の第１のレジストパターンの間に第２のレジストパターンが形成され、
夫々異なる方法を用いて少なくとも２層に分けて保護膜を形成する保護膜形成工程を有する半導体デバイスの製造方法が提供される。
また、本発明の他の態様によれば、露光を２回行うことで第１のレジストパターンと第２のレジストパターンとを基板上に形成する際の半導体デバイスの製造方法であって、
第１のレジストパターンと接する第１の保護膜を形成する第１の保護膜形成工程と、
第１の保護膜の上に形成され、第２のレジストパターンと接する第２の保護膜を形成する第２の保護膜形成工程とを有する半導体デバイスの製造方法が提供される。
さらに、本発明の他の態様によれば、基板上に形成された第１のレジストパターンの上に保護膜を形成する半導体デバイスの製造方法であって、
保護膜の上であって複数の第１のレジストパターンの間に第２のレジストパターンが形成され、
夫々異なる方法を用いて少なくとも２層に分けて保護膜を形成する保護膜形成工程を有する基板処理方法が提供される。
さらに、本発明の他の態様によれば、基板を収容する処理室と、
処理室に複数の原料ガスを供給する複数の原料ガス供給手段と、
処理室に触媒を供給する触媒供給手段と、
プラズマを生成して原料ガスを活性化させるプラズマ生成手段と、
処理室を排気する排気手段と、
原料ガス供給手段、触媒供給手段、プラズマ生成手段および排気手段を制御する制御部と、
を有し、
制御部は、原料ガス供給手段、触媒供給手段、プラズマ生成手段および排気手段を制御して、複数の原料ガスと触媒を用いて基板上に形成された第１のレジストパターンと接する第１の保護膜を形成した後、プラズマにより少なくとも１種の原料ガスを活性化させて用いて第１の保護膜の上に第２の保護膜を形成する基板処理装置が提供される。
本発明の一態様に係る半導体デバイスの製造方法によれば、基板上に形成された第１のレジストパターンの上に保護膜を形成し、この保護膜の上であって第１のレジストパターンが形成されていない部位に第２のレジストパターンが形成され、夫々異なる方法を用いて２層に分けて保護膜を形成する保護膜形成工程を有することにより、第１のレジストパターンを保護することができ、第２のレジスト溶剤を塗布する際に、第２のレジスト溶剤が第１のレジストパターンへ浸透することを防止できる。
本発明の好ましい実施例に係る基板処理装置の概略的な構成を示す斜透視図である。 本発明の好ましい実施例で使用される縦型の処理炉とそれに付随する部材との概略構成図であり、特に処理炉部分を縦断面で示している。 図１０のＡ−Ａ線断面図である。 本発明の好ましい実施例において、基板として使用されるウエハにホトレジストパターンが形成される様子を概略的に示す模式図である。 本発明の好ましい実施例において、ＡＬＤ法によりＳｉＯ２膜６０４を形成する際の概略的な主要ガス供給シーケンスを示す図である。 本発明の好ましい実施例において、ＡＬＤ法によりＳｉＯ２膜６０５を形成する際の概略的な主要ガス供給シーケンスを示す図である。 本発明の好ましい実施例において、ＳｉＯ２膜のウエットエッチング特性を異なる原料間で比較した図である。 本発明の好ましい実施例において、ＳｉＯ２膜のウエットエッチング特性を異なるＳｉ原料間で比較した図である。 従来のダブル露光に用いられる保護膜形成の模式図を示す図である。 従来のダブル露光に用いられる保護膜に対する問題点を示す図である。 従来のダブル露光に用いられる保護膜に対する他の問題点を示す図である。
レジストは熱耐性が弱く１５０℃以上で簡単に変形してしまうため、上述の保護膜（絶縁膜）は、一般的にレジストへのダメージを防ぐ目的で低温にて成膜される。
低温による成膜はプラズマエネルギーを用いることにより容易に可能となるが、プラズマを用いた酸化（例えば、Ｏ２プラズマによる酸化）を行うと、プラズマがレジストを燃やす（アッシング）してしまう場合があるため、プラズマを用いた成膜をレジスト上で行うことは好ましくない。
また、低温による成膜は、触媒を用いることによっても可能となる。例えば、原料としてＨＣＤ（ヘキサクロロジシラン、Ｓｉ２Ｃｌ６）、Ｈ２Ｏ、ピリジン（Ｃ５Ｈ５Ｎ）を用いることで、レジスト上に、レジストを変形させずにＳｉＯ２膜（シリコン酸化膜）の薄膜（例えば２０Å以下の膜厚を有する）を形成することが出来る。しかし、この触媒を用いた膜は膜中水分濃度が高いため、薄膜化すると、容易に現像液を通過させてしまい、前述の問題を発生させる。
ここで、現像液について考えてみると、現像液は強アルカリ性のＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）が主成分であって、水に対して非常に溶解しやすい。したがって、保護膜の膜自体に水が存在すると、現像液がその水に溶け込み、下層の第１のレジストパターンまで通過してしまう。つまり、保護膜の膜中に水が存在することにより現像液耐性が低くなる。
薄膜で現像液耐性を保つためには、膜中の水を低減することが必要であり、保護膜を形成する原料として水を用いずに保護膜を形成すると良い。具体的には、酸化種としてＯ２プラズマを用いることが有効である。ここで、Ｏ２プラズマはレジストにダメージを与えることは上述したが、レジストの表面に、レジストに対してダメージを与えないような膜が存在する場合においては、この膜がプラズマに対する保護膜の機能を果たすため、この限りではない。
本発明は、発明者等が得た係る知見に基づいて得られたものであって、レジストに対してダメージを与えないような第１の保護膜をレジストの表面に形成し、第１の保護膜の上に現像液耐性が高い第２の保護膜を形成する。このように、２ステップに分けて保護膜を形成することにより、第１のレジストパターンを熱、現像液及びプラズマから保護しつつ均等な微細パターニングを達成することが出来る。
以下、図面を参照しながら本発明の好ましい実施例について説明する。
本実施例に係る基板処理装置は、半導体装置（ＩＣ(Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ)）の製造に使用される半導体製造装置の一例として構成されているものである。
下記の説明では、基板処理装置の一例として、基板に対し成膜処理等をおこなう縦型の装置を使用した場合について述べる。しかし、本発明は、縦型装置の使用を前提としたものでなく、例えば、枚葉装置を使用しても良い。
図１に示す通り、基板処理装置１０１では、基板の一例となるウエハ２００を収納したカセット１１０が使用されており、ウエハ２００はシリコン等の材料から構成されている。基板処理装置１０１は筐体１１１を備えており、筐体１１１の内部にはカセットステージ１１４が設置されている。カセット１１０はカセットステージ１１４上に工程内搬送装置（図示略）によって搬入されたり、カセットステージ１１４上から搬出されたりされる。
カセットステージ１１４は、工程内搬送装置によって、カセット１１０内のウエハ２００が垂直姿勢を保持しかつカセット１１０のウエハ出し入れ口が上方向を向くように載置される。カセットステージ１１４は、カセット１１０を筐体１１１の後方に右回り縦方向９０°回転し、カセット１１０内のウエハ２００が水平姿勢となり、カセット１１０のウエハ出し入れ口が筐体１１１の後方を向くように動作可能となるよう構成されている。
筐体１１１内の前後方向の略中央部にはカセット棚１０５が設置されており、カセット棚１０５は複数段複数列にて複数個のカセット１１０を保管するように構成されている。カセット棚１０５にはウエハ移載機構１２５の搬送対象となるカセット１１０が収納される移載棚１２３が設けられている。
カセットステージ１１４の上方には予備カセット棚１０７が設けられ、予備的にカセット１１０を保管するように構成されている。
カセットステージ１１４とカセット棚１０５との間には、カセット搬送装置１１８が設置されている。カセット搬送装置１１８は、カセット１１０を保持したまま昇降可能なカセットエレベータ１１８ａと、搬送機構としてのカセット搬送機構１１８ｂとで構成されている。カセット搬送装置１１８はカセットエレベータ１１８ａとカセット搬送機構１１８ｂとの連続動作により、カセットステージ１１４とカセット棚１０５と予備カセット棚１０７との間で、カセット１１０を搬送するように構成されている。
カセット棚１０５の後方には、ウエハ移載機構１２５が設置されている。ウエハ移載機構１２５は、ウエハ２００を水平方向に回転ないし直動可能なウエハ移載装置１２５ａと、ウエハ移載装置１２５ａを昇降させるためのウエハ移載装置エレベータ１２５ｂとで構成されている。ウエハ移載装置１２５ａにはウエハ２００をピックアップするためのツイーザ１２５ｃが設けられている。ウエハ移載装置１２５はウエハ移載装置１２５ａとウエハ移載装置エレベータ１２５ｂとの連続動作により、ツイーザ１２５ｃをウエハ２００の載置部として、ウエハ２００をボート２１７に対して装填（チャージング）したり、ボート２１７から脱装（ディスチャージング）したりするように構成されている。
筐体１１１の後部上方には、ウエハ２００を熱処理する処理炉２０２が設けられており、処理炉２０２の下端部が炉口シャッタ１４７により開閉されるように構成されている。
処理炉２０２の下方には処理炉２０２に対しボート２１７を昇降させるボートエレベータ１１５が設けられている。ボートエレベータ１１５の昇降台にはアーム１２８が連結されており、アーム１２８にはシールキャップ２１９が水平に据え付けられている。シールキャップ２１９はボート２１７を垂直に支持するとともに、処理炉２０２の下端部を閉塞可能なように構成されている。
ボート２１７は複数の保持部材を備えており、複数枚（例えば５０〜１５０枚程度）のウエハ２００をその中心を揃えて垂直方向に整列させた状態で、それぞれ水平に保持するように構成されている。
カセット棚１０５の上方には、清浄化した雰囲気であるクリーンエアを供給するクリーンユニット１３４ａが設置されている。クリーンユニット１３４ａは供給ファン及び防塵フィルタで構成されており、クリーンエアを筐体１１１の内部に流通させるように構成されている。
筐体１１１の左側端部には、クリーンエアを供給するクリーンユニット１３４ｂが設置されている。クリーンユニット１３４ｂも供給ファン及び防塵フィルタで構成されており、クリーンエアをウエハ移載装置１２５ａやボート２１７等の近傍を流通させるように構成されている。当該クリーンエアは、ウエハ移載装置１２５ａやボート２１７等の近傍を流通した後に、筐体１１１の外部に排気されるようになっている。
続いて、基板処理装置１０１の主な動作について説明する。
工程内搬送装置（図示略）によってカセット１１０がカセットステージ１１４上に搬入されると、カセット１１０は、ウエハ２００がカセットステージ１１４の上で垂直姿勢を保持し、カセット１１０のウエハ出し入れ口が上方向を向くように載置される。その後、カセット１１０は、カセットステージ１１４によって、カセット１１０内のウエハ２００が水平姿勢となり、カセット１１０のウエハ出し入れ口が筐体１１１の後方を向くように、筐体１１１の後方に右周り縦方向９０°回転させられる。
その後、カセット１１０は、カセット棚１０５ないし予備カセット棚１０７の指定された棚位置へカセット搬送装置１１８によって自動的に搬送され受け渡され、一時的に保管された後、カセット棚１０５ないし予備カセット棚１０７からカセット搬送装置１１８によって移載棚１２３に移載されるか、もしくは直接移載棚１２３に搬送される。
カセット１１０が移載棚１２３に移載されると、ウエハ２００はカセット１１０からウエハ移載装置１２５ａのツイーザ１２５ｃによってウエハ出し入れ口を通じてピックアップされ、ボート２１７に装填（チャージング）される。ボート２１７にウエハ２００を受け渡したウエハ移載装置１２５ａはカセット１１０に戻り、後続のウエハ１１０をボート２１７に装填する。
予め指定された枚数のウエハ２００がボート２１７に装填されると、処理炉２０２の下端部を閉じていた炉口シャッタ１４７が開き、処理炉２０２の下端部が開放される。その後、ウエハ２００群を保持したボート２１７がボートエレベータ１１５の上昇動作により処理炉２０２内に搬入（ローディング）され、処理炉２０２の下部がシールキャップ２１９により閉塞される。
ローディング後は、処理炉２０２にてウエハ２００に対し任意の処理が実施される。その処理後は、上述の逆の手順で、ウエハ２００およびカセット１１０が筐体１１１の外部に搬出される。
図２及び図３に示す通り、処理炉２０２にはウエハ２００を加熱するためのヒータ２０７が設けられている。ヒータ２０７は上方が閉塞された円筒形状の断熱部材と複数本のヒータ素線とを備えており、断熱部材に対しヒータ素線が設けられたユニット構成を有している。ヒータ２０７の内側には、ウエハ２００を処理するための石英製の反応管２０３が設けられている。
反応管２０３の下端には、気密部材であるＯリング２２０を介してステンレス等で構成されたマニホールド２０９が設けられている。マニホールド２０９の下端開口は、Ｏリング２２０を介して蓋体としてのシールキャップ２１９により気密に閉塞されている。処理炉２０２では、少なくとも、反応管２０３、マニホールド２０９及びシールキャップ２１９により処理室２０１が形成されている。
シールキャップ２１９にはボート２１７を支持するボート支持台２１８が設けられている。図１に示す通り、ボート２１７はボート支持台２１８に固定された底板２１０とその上方に配置された天板２１１とを有しており、底板２１０と天板２１１との間に複数本の支柱２１２が架設された構成を有している。ボート２１７には複数枚のウエハ２００が保持されている。複数枚のウエハ２００は、互いに一定の間隔をあけながら水平姿勢を保持した状態でボート２１７の支柱２１２に支持されている。
以上の処理炉２０２では、バッチ処理される複数枚のウエハ２００がボート２１７に対し多段に積層された状態において、ボート２１７がボート支持体２１８で支持されながら処理室２０１に挿入され、ヒータ２０７が処理室２０１に挿入されたウエハ２００を所定の温度に加熱するようになっている。
図２及び図３に示す通り、処理室２０１には、原料ガスを供給するための４本の原料ガス供給管３００、３１０、３２０、３４０と、触媒を供給するための触媒供給管３３０とが接続されている。
原料ガス供給管３００にはマスフローコントローラ３０２及びバルブ３０４が設けられている。原料ガス供給管３００の先端部にはノズル４００が連結されている。ノズル４００は、処理室２０１を構成している反応管２０３の内壁とウエハ２００との間における円弧状の空間で、反応管２０３の内壁に沿った上下方向に延在している。ノズル４００の側面には原料ガスを供給する多数のガス供給孔４００ａが設けられている。ガス供給孔４００ａは、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。
更に原料ガス供給管３００にはキャリアガスを供給するためのキャリアガス供給管５００が接続されている。キャリアガス供給管５００にはマスフローコントローラ５０２及びバルブ５０４が設けられている。
原料ガス供給管３１０にはマスフローコントローラ３１２及びバルブ３１４が設けられている。原料ガス供給管３１０の先端部にはノズル４１０が連結されている。ノズル４１０は、処理室２０１を構成している反応管２０３の内壁とウエハ２００との間における円弧状の空間で、反応管２０３の内壁に沿った上下方向に延在している。ノズル４１０の側面には原料ガスを供給する多数のガス供給孔４１０ａが設けられている。ガス供給孔４１０ａは、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。
更に原料ガス供給管３１０にはキャリアガスを供給するためのキャリアガス供給管５１０が接続されている。キャリアガス供給管５１０にはマスフローコントローラ５１２及びバルブ５１４が設けられている。
原料ガス供給管３２０にはマスフローコントローラ３２２及びバルブ３２４が設けられている。原料ガス供給管３２０の先端部にはノズル４２０が連結されている。ノズル４２０も、ノズル４１０と同様に、処理室２０１を構成している反応管２０３の内壁とウエハ２００との間における円弧状の空間で、反応管２０３の内壁に沿って上下方向に延在している。ノズル４２０の側面には、原料ガスを供給する多数のガス供給孔４２０ａが設けられている。ガス供給孔４２０ａも、ガス供給孔４１０ａと同様に、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。
更に原料ガス供給管３２０にはキャリアガスを供給するためのキャリアガス供給管５２０が連結されている。キャリアガス供給管５２０にはマスフローコントローラ５２２及びバルブ５２４が設けられている。
触媒供給管３３０にはマスフローコントローラ３３２及びバルブ３３４が設けられている。触媒供給管３３０の先端部にはノズル４３０が連結されている。ノズル４３０も、ノズル４１０と同様に、処理室２０１を構成している反応管２０３の内壁とウエハ２００との間における円弧状の空間で、反応管２０３の内壁に沿って上下方向に延在している。ノズル４３０の側面には、触媒を供給する多数の触媒供給孔４３０ａが設けられている。触媒供給孔４３０ａも、ガス供給孔４１０ａと同様に、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。
更に触媒供給管３３０にはキャリアガスを供給するためのキャリアガス供給管５３０が連結されている。キャリアガス供給管５３０にはマスフローコントローラ５３２及びバルブ５３４が設けられている。
原料ガス供給管３４０にはマスフローコントローラ３４２及びバルブ３４４が設けられている。原料ガス供給管３４０の先端部にはノズル４４０が連結されている。また、原料ガス供給管３４０にはキャリアガスを供給するためのキャリアガス供給管５４０が連結されている。キャリアガス供給管５４０にはマスフローコントローラ５４２及びバルブ５４４が設けられている。
処理室２０１を構成している反応管２０３の内壁とウエハ２００との間における円弧状の空間には、反応管２０３の下部より上部の内壁にウエハ２００の積載方向に沿って、ガス分散空間であるバッファ室２３７が設けられており、そのバッファ室２３７のウエハ２００と隣接する壁の端部にはガスを供給する供給孔であるガス供給孔４４０ｂが設けられている。このガス供給孔４４０ｂは反応管２０３の中心へ向けて開口している。このガス供給孔４４０ｂは、下部から上部にわたってそれぞれ同一の開口面積を有し、更に同じ開口ピッチで設けられている。
そしてバッファ室２３７のガス供給孔４４０ｂが設けられた端部と反対側の端部には、ノズル４４０が、やはり反応管２０３の下部より上部にわたりウエハ２００の積載方向に沿って配設されている。そしてノズル４４０には複数のガスを供給する供給孔であるガス供給孔４４０ａが設けられている。このガス供給孔４４０ａの開口面積は、バッファ室２３７と処理室２０１の差圧が小さい場合には、ガスの上流側から下流側まで同一の開口面積で同一の開口ピッチとすると良いが、差圧が大きい場合には上流側から下流側に向かって開口面積を大きくするか、開口ピッチを小さくすると良い。
本実施の形態においては、ガス供給孔４４０ａの開口面積を上流側から下流側にかけて徐々に大きくしている。このように構成することで、各ガス供給孔４４０ａよりガスの流速の差はあるが、流量はほぼ同量であるガスをバッファ室２３７に噴出させている。
そして、バッファ室２３７内において、各ガス供給孔４４０ａより噴出したガスの粒子速度差が緩和された後、ガス供給孔４４０ｂより処理室２０１に噴出させている。よって、各ガス供給孔４４０ａより噴出したガスは、各ガス供給孔４４０ｂより噴出する際には、均一な流量と流速とを有するガスとすることができる。
さらに、バッファ室２３７に、細長い構造を有する第１の電極である第１の棒状電極２６９及び第２の電極である第２の棒状電極２７０が上部より下部にわたって電極を保護する保護管である電極保護管２７５に保護されて配設され、この第１の棒状電極２６９又は第２の棒状電極２７０のいずれか一方は整合器２７２を介して高周波電源２７３に接続され、他方は基準電位であるアースに接続されている。この結果、第１の棒状電極２６９及び第２の棒状電極２７０間のプラズマ生成領域２２４にプラズマが生成される。
この電極保護管２７５は、第１の棒状電極２６９及び第２の棒状電極２７０のそれぞれをバッファ室２３７の雰囲気と隔離した状態でバッファ室２３７に挿入できる構造となっている。ここで、電極保護管２７５の内部は外気（大気）と同一雰囲気であると、電極保護管２７５にそれぞれ挿入された第１の棒状電極２６９及び第２の棒状電極２７０はヒータ２０７の加熱で酸化されてしまう。そこで、電極保護管２７５の内部は窒素などの不活性ガスを充填あるいはパージし、酸素濃度を充分低く抑えて第１の棒状電極２６９又は第２の棒状電極２７０の酸化を防止するための不活性ガスパージ機構が設けられる。
上記構成に係る一例として、原料ガス供給管３００には原料ガスの一例としてＳｉ原料（トリスジメチルアミノシラン（ＴＤＭＡＳ、ＳｉＨ（Ｎ(ＣＨ３)２）３）、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、ビスジエチルアミノシラン（ＢＤＥＡＳ）、ビスジエチルメチルアミノシラン（ＢＤＥＭＡＳ）等）が導入される。原料ガス供給管３１０には原料ガスの一例としてＳｉ原料（トリスジメチルアミノシラン（ＴＤＭＡＳ、ＳｉＨ（Ｎ(ＣＨ３)２）３）、ジクロロシラン（ＤＣＳ、ＳｉＨ２Ｃｌ２）、ヘキサクロロジシラン（ＨＣＤ、Ｓｉ２Ｃｌ６）やトリクロロシラン（ＳｉＣｌ４）等）が導入される。原料ガス供給管３２０には酸化原料の一例としてＨ２ＯやＨ２Ｏ２等が導入される。触媒供給管３３０には触媒の一例としてピリジン（Ｃ５Ｈ５Ｎ）やピリミジン、キノリン、アミノピリジン、ピコリン、ピペラジン、ルチジン等が導入される。原料ガス供給管３４０には原料ガスの一例として、Ｏ２、（Ｏ２＋Ｈ２）、Ｎ２Ｏ、ＮＯ等が導入される。
処理室２０１にはバルブ２４３ｅを介して処理室２０１内を排気するための排気管２３１が接続されている。排気管２３１には真空ポンプ２４６が接続されており、真空ポンプ２４６の作動で処理室２０１内を真空排気することができるようになっている。バルブ２４３ｅは開閉動作により処理室２０１の真空排気の起動とその停止とをすることができるのに加えて、その弁開度が調節可能であって処理室２０１の内部の圧力調整をも可能とする開閉弁である。
反応管２０３内の中央部にはボート２１７が設けられている。ボート２１７は、ボートエレベータ１１５により反応管２０３に対し昇降（出入り）することができるようになっている。ボート２１７を支持するボート支持台２１８の下端部には、処理の均一性を向上するためにボート２１７を回転させるボート回転機構２６７が設けられている。ボート回転機構２６７を駆動させることにより、ボート支持台２１８に支持されたボート２１７を回転させることができるようになっている。
以上のマスフローコントローラ３０２，３１２，３２２，３３２，３４２，５０２，５１２，５２２，５３２，５４２，バルブ３０４，３１４，３２４，３３４，３４４，５０４，５１４，５２４，５３４，５４４，バルブ２４３ｅ、ヒータ２０７、真空ポンプ２４６、ボート回転機構２６７、ボートエレベータ１１５等の各部材はコントローラ２８０に接続されている。コントローラ２８０は、基板処理装置１０１の全体の動作を制御する制御部の一例であって、マスフローコントローラ３０２，３１２，３２２，３３２，３４２，５０２，５１２，５２２，５３２，５４２の流量調整、バルブ３０４，３１４，３２４，３３４，３４４，５０４，５１４，５２４，５３４，５４４の開閉動作、バルブ２４３ｅの開閉及び圧力調整動作、ヒータ２０７の温度調整、真空ポンプ２４６の起動・停止、ボート回転機構２６７の回転速度調節、ボートエレベータ１１５の昇降動作等をそれぞれ制御するようになっている。
次に、半導体装置（半導体デバイス）の製造方法の一例として、大規模集積回路（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ；ＬＳＩ）を製造する際に、本発明を適用する例について説明する。
ＬＳＩは、シリコンウエハ上に処理を施すウエハプロセスを行なった後、組立工程、試験工程、信頼性試験工程を経て製造される。ウエハプロセスは、シリコンウエハに酸化、拡散などの加工を施す基板工程と、その表面に配線を形成する配線工程とに区分され、リソグラフィ工程を中心に洗浄、熱処理、膜形成などが反復して行なわれる。リソグラフィ工程では、レジストパターンを形成し、該パターンをマスクとしてエッチングを行なうことにより該パターンの下層を加工する。
ここで、図４を参照しながら、ウエハ２００上にレジストパターンを形成するプロセスシーケンスの一例について説明する。従来と同じプロセスについては同じ符号及びステップ番号を示す。
プロセスシーケンスでは、ウエハ２００上に第１のレジストパターン６０３ａを形成する第１のレジストパターン形成工程と、第１のレジストパターン６０３ａ上に第１のレジストを保護する第１の保護膜として薄膜を形成する第１の保護膜形成工程と、薄膜上に現像液耐性が強い第２の保護膜を形成する第２の保護膜形成工程と、この第２の保護膜の上に第２のレジストパターン６０３ｂを形成する第２のレジストパターン工程とを、この順に実施する。以下、各工程について説明する。
＜第１のレジストパターン形成工程＞
第１のレジストパターン形成工程では、ウエハ２００上もしくはウエハ２００上に形成されたハードマスク上（図示しない）に第１のレジストパターン６０３ａを形成する。
最初に、ウエハ２００上もしくはウエハ２００上に形成されたハードマスク上（図示しない）に、第１のレジスト溶剤６０２ａを塗布する（図４のステップａ）。次に、ベーキング、ＡｒＦエキシマ光源（１９３ｎｍ）やＫｒＦエキシマ光源（２４８ｎｍ）等の光源によるマスクパターン等を用いた選択的露光、現像等を行うことで、第１のレジストパターン６０３ａを形成する（図４のステップｂ、ｃ）。
<第１の保護膜形成工程>
第１の保護膜形成工程では、第１のレジストパターン形成工程にて形成された第１のレジストパターン６０３ａ上及び第１のレジストパターン６０３ａが形成されていない部分に、薄膜を保護材として形成する（図４のステップｄ）。これにより、熱による第１のレジストパターン６０３ａの形状変化や膜質変化を防止しつつ後述の第２の保護膜を形成する際に用いるプラズマによる第１のレジストパターン６０３ａのアッシングを防止することができる。以下では、基板処理装置１０１を使用してＡＬＤ法により、第１の保護膜としての第１のＳｉＯ２膜６０４を極低温にて成膜する例について説明する。
ＡＬＤ(Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ)法とは、ＣＶＤ(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法の一つであり、ある成膜条件（温度、時間等）の下で、成膜に用いる少なくとも２種類の原料となる原料ガスを１種類ずつ交互に基板上に供給し、１原子単位で基板上に吸着させ、表面反応を利用して成膜を行う手法である。このとき、膜厚の制御は、原料ガスを供給するサイクル数で行う（例えば、成膜速度が１Å／サイクルとすると、２０Åの膜を形成する場合、２０サイクル行う）。
図５に本実施例における概略的な主要ガス供給シーケンスを示す。
本実施例では、Ｓｉ原料ガスとしてＨＣＤを、酸化原料としてＨ２Ｏを、触媒としてピリジンを、キャリアガスとしてＮ２を、それぞれ用いた場合について図１、図２及び図５を使用して説明する。
成膜プロセスでは、コントローラ２８０が、基板処理装置１０１を下記の通りに制御する。すなわち、ヒータ２０７を制御して処理室２０１内をレジスト膜の変質温度より低い温度であって、例えば室温〜１５０℃の間の温度であり、好ましくは１００℃に保持する。その後、複数枚のウエハ２００をボート２１７に装填し、ボート２１７を処理室２０１に搬入する。その後、ボート２１７をボート駆動機構２６７により回転させ、ウエハ２００を回転させる。その後、真空ポンプ２４６を作動させるとともにバルブ２４３ｅを開いて処理室２０１内を真空引きし、ウエハ２００の温度が１００℃に達して温度等が安定したら、処理室２０１内の温度を１００℃に保持した状態で後述する４つのステップを順次実行する。
（ステップ１１）
原料ガス供給管３１０にＨＣＤを、原料ガス供給管３２０にＨ２Ｏを、触媒供給管３３０に触媒を、キャリアガス供給管５１０，５２０，５３０にＮ２を導入（流入）させた状態で、バルブ３１４，３３４，５１４，５２４，５３４を適宜開く。但し、バルブ３０４、３２４、３４４は閉じたままである。
その結果、図５のように、ＨＣＤが、Ｎ２と混合されながら原料ガス供給管３１０を流通してノズル４１０に流出し、ガス供給孔４１０ａから処理室２０１に供給される。また、触媒も、Ｎ２と混合されながら触媒供給管３３０を流通してノズル４３０に流出し、触媒供給孔４３０ａから処理室２０１に供給される。さらに、Ｎ２がキャリアガス供給管５２０を流通してノズル４２０に流出し、ガス供給孔４２０ａから処理室２０１に供給される。処理室２０１に供給されたＨＣＤ，触媒はウエハ２００の表面上を通過して排気管２３１から排気される。
ステップ１１では、バルブ３１４，３３４を制御して、ＨＣＤ，触媒を供給する時間を１秒〜１００秒の間とし、好ましくは５秒〜３０秒する。さらに、ＨＣＤと触媒の供給量の比を、ＨＣＤ（ｓｃｃｍ）／触媒（ｓｃｃｍ）の比率で表現した場合、０．０１〜１００の間の値とし、好ましくは０．０５〜１０の間の値となるようバルブ３１４、３３４を制御する。同時に、バルブ２４３ｅを適正に調整して処理室２０１内の圧力を一定範囲内の最適な値（例えば１０Ｔｏｒｒ）とする。以上のステップ１１では、ＨＣＤ，触媒を処理室２０１内に供給することで、ＳｉもしくはＳｉの中間体がウエハ２００上に形成された第１のレジストパターン６０３ａ及びウエハ２００上もしくはウエハ２００上に形成されたハードマスク上（図示しない）に吸着する。
（ステップ１２）
バルブ３１４，３３４を閉じてＨＣＤ，触媒の供給を停止させるとともに、図５のように、Ｎ２をキャリアガス供給管５１０，５２０，５３０から処理室２０１に供給し続け、処理室２０１内をＮ２でパージする。パージ時間は例えば１５秒とする。また１５秒内にパージと真空引きの２工程があってもよい。その結果、処理室２０１内に残留したＨＣＤ，触媒が処理室２０１内から排除される。
（ステップ１３）
バルブ５１４，５２４，５３４を開いたままで、バルブ３２４，３３４を適宜開く。バルブ３０４、３１４、３４４は閉じたままである。その結果、図５のように、Ｈ２Ｏが、Ｎ２と混合されながら原料ガス供給管３２０を流通してノズル４２０に流出し、ガス供給孔４２０ａから処理室２０１に供給される。また、触媒も、Ｎ２と混合されながら触媒供給管３３０を流通してノズル４３０に流出し、触媒供給孔４３０ａから処理室２０１に供給される。さらに、Ｎ２がキャリアガス供給管５１０を流通してノズル４１０に流出し、ガス供給孔４１０ａから処理室２０１に供給される。処理室２０１に供給されたＨ２Ｏ，触媒はウエハ２００の表面上を通過して排気管２３１から排気される。
ステップ１３では、バルブ３２４，３３４を制御して、Ｈ２Ｏ，触媒を供給する時間を１秒〜１００秒の間とし、好ましくは５秒〜３０秒する。さらに、ＨＣＤと触媒の供給量の比を、Ｈ２Ｏ（ｓｃｃｍ）／触媒（ｓｃｃｍ）の比率で表現した場合、０．０１〜１００の間の値とし、好ましくは０．０５〜１０の間の値となるようバルブ３１４、３３４を制御する。同時に、バルブ２４３ｅを適正に調整して処理室２０１内の圧力を一定範囲内の最適な値（例えば１０Ｔｏｒｒ）とする。以上のステップ１３では、Ｈ２Ｏ，触媒を処理室２０１内に供給することで、ＳｉＯ２膜がウエハ２００上に形成された第１のレジストパターン６０３ａ及びウエハ２００上もしくはウエハ２００上に形成されたハードマスク上（図示しない）に形成される。尚、Ｈ２Ｏ及び触媒の供給濃度は同じ濃度であるとより好ましい。
尚、ステップ１３で供給する酸化原料（Ｈ２Ｏに相当する原料）として必要とされる特性は、その分子中に電気陰性度の高い原子を含んでおり、電気的に偏りを持つことである。その理由は、触媒の電気陰性度が高いため、原料ガスの活性化エネルギーを下げ反応を促進するからである。したがって、ステップ１３で供給する原料ガスとしては、ＯＨ結合を有するＨ２ＯやＨ２Ｏ２等が適切であり、Ｏ２やＯ３のような無極性分子は不適切である。
（ステップ１４）
バルブ３２４，３３４を閉じてＨ２Ｏ，触媒の供給を停止させるとともに、図５のように、Ｎ２をキャリアガス供給管５１０，５２０，５３０から処理室２０１に供給し続け、処理室２０１内をＮ２でパージする。パージ時間は例えば１５秒とする。また１５秒内にパージと真空引きの２工程があってもよい。その結果、処理室２０１内に残留したＨ２Ｏ，触媒が処理室２０１内から排除される。
以降、ステップ１１〜１４を１サイクルとしてこのサイクルを複数回繰り返し、ウエハ２００上に形成された第１のレジストパターン６０３ａ及びウエハ２００上もしくはウエハ２００上に形成されたハードマスク上（図示しない）に所定膜厚のＳｉＯ２膜を形成する。この場合、各サイクル中で、上記の通りに、ステップ１１におけるＳｉ原料と触媒により構成される雰囲気と、ステップ１３における酸化原料と触媒により構成される雰囲気の夫々の雰囲気が処理室２０１内で混合しないように成膜することに留意する。これにより、第１のレジストパターン６０３ａ及びウエハ２００上もしくはウエハ２００上に形成されたハードマスク上（図示しない）に、第１の保護膜としての第１のＳｉＯ２膜６０４が形成される（図４のステップｄ）。
その後、処理室２０１内を真空引きして処理室２０１内に残留するＨＣＤ，Ｈ２Ｏ，触媒を排気し、バルブ２４３ｅを制御して処理室２０１内を大気圧とし、ボート２１７を処理室２０１から搬出する。これにより１回の成膜処理（バッチ処理）が終了する。
尚、第１のＳｉＯ２膜６０４の膜厚として、リソグラフィの限界解像性であるハーフピッチ（Ｈｐ）の５％程度が第１の保護膜として必要である。従って、例えばＨｐ３０ｎｍに対して、５−２５Åの膜厚があればよく、好適には１５Åである。また、後述の第２のＳｉＯ２膜６０５を形成する際に、プラズマによるダメージから第１のレジストパターン６０３ａを十分に保護するためには、第１のＳｉＯ２膜６０４は１０Å以上の膜厚であればよい。
<第２の保護膜形成工程>
第２の保護膜形成工程では、図４のステップｄ‘のように、第１の保護膜形成工程にて形成された第１の保護膜である第１のＳｉＯ２膜６０４上に、現像液耐性が強い（すなわち膜中の水成分が低減された）第２の保護膜である第２のＳｉＯ２膜６０５を保護材として形成する。以下では、基板処理装置１０１を使用してＡＬＤ法により、第２の保護膜としての第２のＳｉＯ２膜６０５を極低温にて成膜する例について説明する。尚、第１の保護膜としての第１のＳｉＯ２膜６０４を成膜する第１の保護膜形成工程と同じ処理を行う部分は説明を省略する。
本実施例では、Ｓｉ原料ガスとしてＴＤＭＡＳを、酸化原料としてプラズマ励起により活性化されたガスであって例えばＯ２を、キャリアガスとしてＮ２を、それぞれ用いた場合について図１、図２及び図６を参照して説明する。尚、ウエハ２００を加熱する温度は、ヒータ２０７を制御して、レジスト膜の変質温度より低い温度であって、例えば室温〜１５０℃の間の温度であり、好ましくは１００℃に保持する。
（ステップ２１）
原料ガス供給管３００にＴＤＭＡＳを、原料ガス供給管３４０にＯ２を、キャリアガス供給管５１０，５２０，５３０にＮ２を導入（流入）させた状態で、バルブ３０４，５１４，５２４，５３４を適宜開く。但し、バルブ３１４、３２４、３３４、３４４は閉じたままである。
その結果、図６のように、ＴＤＭＡＳが、Ｎ２と混合されながら原料ガス供給管３００を流通してノズル４００に流出し、ガス供給孔４００ａから処理室２０１に供給される。さらに、Ｎ２がキャリアガス供給管５００を流通してノズル４００に流出し、ガス供給孔４００ａから処理室２０１に供給される。処理室２０１に供給されたＴＤＭＡＳはウエハ２００の表面上を通過して排気管２３１から排気される。
ステップ２１では、バルブ３０４を制御して、ＴＤＭＡＳを供給する時間を１秒から１００秒とし、好ましくは、２-１０秒となるようバルブ３０４を制御する。同時に、バルブ２４３ｅを適正に調整して処理室２０１内の圧力を一定範囲内の最適な値（例えば７Ｔｏｒｒ）とする。以上のステップ２１では、ＴＤＭＡＳを処理室２０１内に供給することで、ＳｉもしくはＳｉの中間体が第１のＳｉＯ２膜６０４上に吸着する。
（ステップ２２）
バルブ３０４を閉じてＴＤＭＡＳの供給を停止させるとともに、図６のように、Ｎ２をキャリアガス供給管５１０，５２０，５３０から処理室２０１に供給し続け、処理室２０１内をＮ２でパージする。パージ時間は例えば１５秒とする。また１５秒内にパージと真空引きの２工程があってもよい。その結果、処理室２０１内に残留したＴＤＭＡＳが処理室２０１内から排除される。
（ステップ２３）
バルブ５１４，５２４，５３４を開いたままで、バルブ３４４を適宜開く。バルブ３０４、３１４、３２４、３３４は閉じたままである。その結果、図６のように、Ｏ２が、Ｎ２と混合されながら原料ガス供給管３４０を流通してノズル４４０に流出し、ガス供給孔４４０ａからバッファ室２３７に供給される。そして、第１の棒状電極２６９及び第２の棒状電極２７０間に高周波電源２７３から整合器２７２を介して高周波電力を印加してＯ２をプラズマ励起し、活性種としてガス供給孔４４０ｂから処理室２０１へ供給する。処理室２０１に供給されたＯ２プラズマはウエハ２００の表面上を通過して排気管２３１から排気される。
ステップ２３では、バルブ３４４を制御して、Ｏ２プラズマを供給する時間を１秒から１００秒とし、好ましくは、２-１０秒となるようバルブ３０４を制御する。同時に、バルブ２４３ｅを適正に調整して処理室２０１内の圧力を一定範囲内の最適な値（例えば０．５Ｔｏｒｒ）とする。以上のステップ１３では、Ｏ２プラズマを処理室２０１内に供給することで、第１のＳｉＯ２膜６０４の上に吸着したＳｉもしくはＳｉ中間体と反応し、ＳｉＯ２膜が形成される。
尚、ステップ２３で供給する酸化原料（Ｏ２プラズマに相当する原料）としてＯ２プラズマを例に挙げたが、その他の原料でもよく、（Ｏ２＋Ｈ２）プラズマ、Ｎ２Ｏプラズマ、ＮＯプラズマ等であっても良い。
（ステップ２４）
バルブ３４４を閉じてＯ２プラズマの供給を停止させるとともに、図６のように、Ｎ２をキャリアガス供給管５１０，５２０，５３０から処理室２０１に供給し続け、処理室２０１内をＮ２でパージする。パージ時間は例えば１５秒とする。また１５秒内にパージと真空引きの２工程があってもよい。その結果、処理室２０１内に残留したＯ２プラズマが処理室２０１内から排除される。
以降、ステップ２１〜２４を１サイクルとしてこのサイクルを複数回繰り返し、第１のＳｉＯ２膜６０４上に所定膜厚の第２のＳｉＯ２膜６０５を形成する。この場合、各サイクル中で、上記の通りに、ステップ２１におけるＳｉ原料と、ステップ２３における酸化原料が処理室２０１内で混合しないように成膜することに留意する。これにより、第１の保護膜として形成された第１のＳｉＯ２膜６０４の上に、第２の保護膜として第２のＳｉＯ２膜６０５が形成される（図４のステップｄ‘）。
その後、処理室２０１内を真空引きして処理室２０１内に残留するＴＤＭＡＳ、Ｏ２プラズマを排気し、バルブ２４３ｅを制御して処理室２０１内を大気圧とし、ボート２１７を処理室２０１から搬出する。これにより１回の成膜処理（バッチ処理）が終了する。
尚、保護膜の膜厚としては、第１のＳｉＯ２膜６０４と第２のＳｉＯ２膜６０５の膜厚を合わせてトータルで５０Å以下であって、好ましくは１０Å〜３０Åであると良い。第１のＳｉＯ２膜６０４は１０Å以上の膜厚があれば第１のレジスト６０３ａをプラズマダメージから十分に保護することが可能である。したがって、第２のＳｉＯ２膜６０５の膜厚は１０Å〜４０Åの間であって、好ましくは１０Å〜２０Åの間であると良い。
図７にＴＤＭＡＳとＯ２プラズマを用いて成膜した第２のＳｉＯ２膜６０５のウエットエッチングレート（Ｗｅｔ Ｅｔｃｈｉｎｇ Ｒａｔｅ、ＷＥＲ）及びＨＣＤ、Ｈ２Ｏ及び触媒を用いて成膜した第１のＳｉＯ２膜６０４のＷＥＲを比較した図を示す。これらはＨＦ水溶液に対する膜のＷＥＲを表している。一般的に膜中に水が多く存在する膜ほどＷＥＲの値は大きくなる傾向を持つため、ＷＥＲは膜中の水濃度を反映していると考えられる。図７に示すように、触媒を用いた第１のＳｉＯ２膜６０４のＷＥＲは約１４００Å／ｍｉｎ程度であるのに対して、プラズマを用いた第２のＳｉＯ２膜６０５のＷＥＲは約１／４の４００Å／ｍｉｎ程度まで低減しており、膜中の水分濃度を低減することが出来ていることがわかる。
＜第２のレジストパターン形成工程＞
第２のレジストパターン形成工程では、第２の保護膜形成工程にて形成された第２のＳｉＯ２膜６０５上であって、第１のレジストパターン６０３ａが形成される位置とは異なる位置に、第２のレジストパターン６０３ｂを形成する。つまり、第２のレジストパターン６０３ｂは、複数の第１のレジストパターン６０３ａの間に形成される。このとき、第１のレジストパターン６０３ａを覆う第２のＳｉＯ２膜６０５と第２のレジストパターン６０３ｂの側面が触れないよう所定の間隔を空けて第２のレジストパターン２０３ｂを形成すると良い。
本工程では、第１のレジストパターン形成工程と同様の処理を行う。
最初に、第２の保護膜である第２のＳｉＯ２膜６０５上に、第２のレジスト溶剤６０２ｂを塗布する（図４のステップｅ）。次に、ベーキング、ＡｒＦエキシマ光源（１９３ｎｍ）やＫｒＦエキシマ光源（２４８ｎｍ）等による露光、現像等を行うことで(図４のステップｆ)、第２のレジストパターン６０３ｂを形成する（図４のステップｇ）。
上記のように、第１のレジストパターン形成工程、第１の保護膜形成工程、第２の保護膜形成工程、第２のレジストパターン形成工程を実施することにより、微細なレジストパターンを形成することが出来る。
また、第２のレジストパターン形成後であって、所定の処理（例えば寸法検査、あわせ検査、リワーク処理等）を実施した後、必要に応じて第１のＳｉＯ２膜６０４及び第２のＳｉＯ２膜６０５を除去するために、次のような第１の保護膜除去工程を実施しても良い。
＜第１の保護膜除去工程＞
第１の保護膜除去工程では、第１のＳｉＯ２膜６０４及び第２のＳｉＯ２膜６０５を除去する。
除去方式には、ウエットエッチング方式とドライエッチング方式の２つがある。ウエットエッチングにより第１のＳｉＯ２膜６０４及び第２のＳｉＯ２膜６０５を除去する場合のエッチング液としては、例えば弗化水素酸（ＨＦ）液であって、希薄なHF水溶液等が挙げられる。
また、上記では、レジストパターンを２回形成する工程について説明したが、レジストパターンは３回以上形成してもよく、その場合は、レジストパターン形成工程とレジスト保護膜形成工程を所定回数繰り返して行う。
またレジストパターンを３回以上形成する場合、必要に応じて、第１のレジストパターン形成工程→第１の保護膜形成工程→第２の保護膜形成工程→第２のレジストパターン形成工程→第１の保護膜及び第２の保護膜除去工程→第３レジストパターン形成工程→第３の保護膜形成工程→第４の保護膜形成工程→第４レジストパターン形成工程→第３の保護膜及び第４の保護膜除去工程→第５レジストパターン形成工程→・・・というように、保護膜を１回ずつ除去しても良い。
Ｓｉ原料として例えばトリスジメチルアミノシラン（ＴＤＭＡＳ、ＳｉＨ（Ｎ(ＣＨ３)２）３）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、トリクロロシラン（ＳｉＣｌ４）を使用し、酸化原料として例えば、Ｈ２Ｏ、Ｈ２Ｏ２等を使用し、ＡＬＤ法によりＳｉ原料と酸化原料を交互に供給し、その交互の供給の際にはそれぞれ触媒を用い、その交互の供給を複数回繰り返すことで所望の膜厚のＳｉＯ２膜を形成することができる。これにより、低温で第１のレジスト保護材としての第１のＳｉＯ２膜６０４を形成することができる。
また、Ｓｉ原料として例えば、トリスジメチルアミノシラン（ＴＤＭＡＳ、ＳｉＨ（Ｎ(ＣＨ３)２）３）、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）ビスジエチルアミノシラン（ＢＤＥＡＳ）、ビスジエチルメチルアミノシラン（ＢＤＥＭＡＳ）等を使用することができる。図８に、ＷＥＲの比較として、ＴＤＭＡＳの値を１としたときの他のＳｉ原料のＷＥＲを比較した図を示す。図８を見ると、ＷＥＲはＳｉ原料に依存しない結果となっている。したがって、現像液耐性はＳｉ原料に依存しないことが分かる。また、酸化原料としてＯ２プラズマ、（Ｏ２＋Ｈ２）プラズマ、Ｎ２Ｏプラズマ、ＮＯプラズマ等を使用し、ＡＬＤ法によりＳｉ原料と酸化原料を交互に供給し、その交互の供給を複数回繰り返すことで所望の膜厚のＳｉＯ２膜を形成することができる。これにより、低温で第２の保護材としての第２のＳｉＯ２膜６０５を形成することができる。
好ましくは、Ｓｉ原料は酸化原料によって相性があるため、使用する酸化原料によって用いるＳｉ原料の種類を変えると良い。例えば、上述のように、触媒及び酸化原料を用いる場合はＨＣＤを使用し、Ｏ２プラズマを用いる場合はＴＤＭＡＳを用いると良い。その理由は、発明者らによる以下のような経験的な知見による。
触媒及び酸化原料を用いるとき、ＨＣＤの場合は触媒が化合物中のＳｉ−Ｃｌ結合に作用しやすいため、容易にＳｉ−ＯＨ結合を形成することが可能だが、一方、ＴＤＭＡＳの場合は触媒が化合物中のＳｉ−Ｎ結合に作用しにくいと思われＳｉ−ＯＨ結合が十分に形成されないと考えられる。したがって、ＨＣＤを用いることがより好ましい。
また、Ｏ２プラズマを用いるとき、ＨＣＤの場合はＯ２プラズマが化合物中のＳｉ−Ｃｌ結合に作用しにくいためＳｉ−ＯＨ結合を形成することが困難であると考えられ、一方、ＴＤＭＡＳの場合はＯ２プラズマが化合物中のＳｉ−Ｎ結合に作用しやすいため容易にＳｉ−ＯＨ結合を形成することが可能であると考えられる。したがって、ＴＤＭＡＳを用いることがより好ましい。
上述のように、第１のレジストパターンの表面に薄膜を成膜することにより、第１のレジストパターンを保護することができ、第２のレジスト溶剤を塗布する際に、第２のレジスト溶剤が第１のレジストパターンへ浸透することを防止できる。
また、上記のように第２のレジスト溶剤が第１のレジストパターンへ浸透することを防止できるため、第１のレジストパターンが形成されていない部分に第２のレジストパターンを形成することができ、第１のレジストパターンと第２のレジストパターンとの最小間隔が５０ｎｍ以下である微細なレジストパターンを形成することができる。
さらに、第１のレジストパターンの表面に薄膜を成膜することにより、第２のレジストパターン形成工程において、第１のレジストパターンの機械的強度を向上させることができる。
さらに、保護膜として、例えば極低温ＳｉＯ２膜のように極低温にてプロセスを実施することが可能な薄膜を適用することにより、レジストが変質する温度より低温で薄膜を形成することができるため、保護膜形成工程において第１のレジストパターンの変質を防止しつつ、第１のレジストパターンを保護するための薄膜を形成することができる。
また、保護膜を２層に分けて形成し、現像液と接する側の第２の保護膜を現像液耐性の強い膜であってプラズマを用いた成膜方法により形成された膜を設けることで現像液が保護膜を通過して第１のレジストパターンを消失させることを防止し、第２の保護膜の下部に第１の保護膜として触媒を用いた成膜方法にて成膜をより形成された膜を設けることでプラズマから第１のレジストパターンを保護することができる。
したがって、２層の保護膜としては、第２のレジストパターンと接する第２の保護膜は第２のレジストパターンを形成する際の現像液に耐性を有するような膜であれば、レジストに対して熱又はプラズマによる変形やダメージを与えるような膜であっても良く、第１のレジストパターンと接する第１の保護膜として、レジストに対して熱及びプラズマによる変形やダメージを与えないような膜を形成することにより、第１のレジストパターンを保護することが出来る。
また、本発明の一態様に係る半導体デバイスの製造方法によれば、保護膜として触媒もしくはプラズマを用いて低温にてプロセスを実施することが可能な薄膜を適用することにより、レジストが変質する温度より低温で薄膜を形成することができるため、保護膜形成工程において第１のレジストパターンの変質を防止することができる。
また、レジスト処理では、通常、下層に対する位置あわせのズレや寸法のズレ等の不具合が発生することが多く、この場合、一旦形成したレジストパターンを酸素プラズマ等によるアッシング処理で除去し、レジストパターン形成工程を初めからやり直すというリワーク処理（re-work）が行なわれるが、第２のレジストパターンのリワーク処理時に、第１のレジストパターンが酸素プラズマ等によりダメージを受けてしまうという問題があった。しかし上述のように、第１のレジストパターン上に酸素プラズマ等によるアッシング処理に耐えうるＳｉＯ２膜等の薄膜を成膜することにより、第２のレジストパターンのリワーク処理時に、第１のレジストパターンを保護することができる。
また、第２のレジストパターンを形成する際には、下層パターンとの位置あわせを行なうためのものであってウエハ上に形成されるアライメントマークを検出する必要がある。従って、第１の保護膜としての薄膜は光の透過性を有することが求められる。
また、上述の実施の形態では、第２の保護膜としてプラズマを用いてＳｉＯ２膜を形成する例を用いて説明したが、第２の保護膜として必要とされる特性は、現像液耐性が高いことであって、すなわち膜中の水分濃度が低いことであり、且つ光の透過性を有することである。したがって、第２の保護膜は、窒化原料を用いて形成されるＳｉ３Ｎ４膜（シリコン窒化膜）であっても良い。尚、第２の保護膜の水分濃度は、第１の保護膜の値よりも十分に低い。
Ｓｉ３Ｎ４膜を第２の保護膜として用いるのであれば、水を含む原料を使用しないため、上述の触媒を用いて形成する方法及びプラズマを用いて形成する方法のどちらでも適用可能である。Ｓｉ含有原料としてはそれぞれの方法で上述のＳｉＯ２膜を形成する場合と同じ化合物を用いることができる。さらに、触媒を用いる方法を適用する場合は、触媒として上述のＳｉＯ２膜を形成する場合と同じ触媒を用いることができる。窒化原料としては、ＮＨ結合を有するＮ含有ガスであればよく、例えば、ＮＨ３、Ｎ２Ｈ４、（ＣＨ３)Ｎ２Ｈ３、（ＣＨ３)２Ｎ２Ｈ２等の物質を用いることができる。
以下に、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、基板上に形成された複数の第１のレジストパターンの上に保護膜を形成する半導体デバイスの製造方法であって、
保護膜の上であって複数の第１のレジストパターンの間に第２のレジストパターンが形成され、
夫々異なる方法を用いて少なくとも２層に分けて保護膜を形成する保護膜形成工程を有する半導体デバイスの製造方法が提供される。
（付記２）
好ましくは、保護膜形成工程は、
第１のレジストパターンと接する第１の保護膜を、触媒を用いて形成する第１の保護膜形成工程と、
第２のレジストパターンと接する第２の保護膜をプラズマを用いて形成する第２の保護膜形成工程を有する。
（付記３）
好ましくは、第１の保護膜及び第２の保護膜は、原料ガスの堆積により形成される。
（付記４）
２層の保護膜は、第１のレジストパターンと接する第１の保護膜と、第２のレジストパターンと接する第２の保護膜とを有し、
第２の保護膜は、所定の膜厚に対して第２のレジストパターンを形成する際の現像液を通過させない程度の現像液耐性を有する。
（付記５）
第２の保護膜の現像液耐性は、第１の保護膜の現像液耐性より高い。
（付記６）
２層の保護膜は、第１のレジストパターンと接する第１の保護膜と、第２のレジストパターンと接する第２の保護膜とを有し、
第２の保護膜は、所定の膜厚に対して第２のレジストパターンを形成する際の現像液を通過させない程度に低い膜中水分濃度を有する。
（付記７）
第２の保護膜の膜中水分濃度は、第１の保護膜の膜中水分濃度より低い。
（付記８）
本発明の他の態様によれば、
露光を２回行うことで第１のレジストパターンと第２のレジストパターンとを基板上に形成する半導体デバイスの製造方法であって、
第１のレジストパターンと接する第１の保護膜を形成する第１の保護膜形成工程と、
第１の保護膜の上に形成され、第２のレジストパターンと接する第２の保護膜を形成する第２の保護膜形成工程と、
を有する半導体デバイスの製造方法が提供される。
（付記９）
好ましくは、第１の保護膜形成工程は、
処理室に収容された基板に第１の原料ガスを曝す第１の工程と、
処理室に収容された基板に第２の原料ガスを曝す第２の工程と、
処理室に触媒を供給する第３の工程と、
を有し、各工程を行うことにより第１の保護膜を形成し、
第２の保護膜形成工程は、
第１の保護膜の上に第３の原料ガスを曝して第３の原料ガスのうち少なくとも一部の成分を第１の保護膜の上に吸着させる第４の工程と、
第４の原料ガスであって、プラズマ励起により活性化された第４の原料ガスを基板に曝して第１の保護膜の上に吸着された第３の原料の成分と反応させる第５の工程と、
を有し、各工程を行うことにより第２の保護膜を形成する。
（付記１０）
好ましくは、第１の工程及び第３の工程もしくは第２の工程及び第３の工程の少なくともどちらかを同時に行う。
（付記１１）
好ましくは、第１の保護膜形成工程では、第１の原料ガス及び第２の原料ガスを互いに混じらないように供給し、第２の保護膜形成工程では、第３の原料ガス及び第４の原料ガスを互いに混じらないように供給する。
（付記１２）
好ましくは、第１の保護膜形成工程では、第１の工程、第２の工程、第３の工程を複数回行うことで所望の膜厚の第１の保護膜を形成し、
第２の保護膜形成工程では、第４の工程及び第５の工程を複数回行うことで所望の膜厚の第２の保護膜を形成する。
（付記１３）
好ましくは、第１の保護膜形成工程及び第２の保護膜形成工程は、インサイチューで連続して行う。
（付記１４）
好ましくは、第１の原料ガス及び第３の原料ガスはＳｉ含有原料ガスである。
（付記１５）
好ましくは、第１の原料ガスは、トリスジメチルアミノシラン（ＴＤＭＡＳ）、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）やトリクロロシランのいずれかである。
（付記１６）
好ましくは、第２の原料ガス及び第４の原料ガスは酸化原料である。
（付記１７）
好ましくは、第２の原料ガスは、Ｈ２Ｏ、Ｈ２Ｏ２のいずれかである。
（付記１８）
好ましくは、第４の原料ガスは、Ｏ２＋Ｈ２、Ｎ２Ｏ、ＮＯのいずれかである。
（付記１９）
好ましくは、触媒は、ピリジン、ピリミジン、キノリン、アミノピリジン、ピコリン、ピペラジン、ルチジンのいずれかである。
（付記２０）
好ましくは、第３の原料ガスは、トリスジメチルアミノシラン（ＴＤＭＡＳ）、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、ビスジエチルアミノシラン（ＢＤＥＡＳ）、ビスジエチルメチルアミノシラン（ＢＤＥＭＡＳ）のいずれかである。
（付記２１）
好ましくは、第１の保護膜形成工程及び第２の保護膜形成工程は、基板を１５０℃以下に加熱して行う。
（付記２２）
好ましくは、第１の保護膜形成工程及び第２の保護膜形成工程は、基板を略１００℃に加熱して行う。
（付記２３）
本発明の一態様によれば、基板上に形成された第１のレジストパターンの上に保護膜を形成する半導体デバイスの製造方法であって、
保護膜の上であって第１のレジストパターンが形成されていない部位に第２のレジストパターンが形成され、
夫々異なる方法を用いて少なくとも２層に分けて保護膜を形成する保護膜形成工程を有する半導体デバイスの製造方法が提供される。
さらに、上述の実施の形態では、第１の保護膜形成工程で薄膜を形成する際に、縦型基板処理装置の例を用いて説明したが、本発明は枚葉基板処理装置、横型基板処理装置においても同様に適用可能である。
また、上述の実施の形態では、半導体製造装置の例として薄膜を形成する基板処理装置を用いて説明したが、半導体製造装置は基板処理装置の他にレジストパターンを形成するレジスト処理装置を備えていてもよい。これにより、レジストパターンの形成及び薄膜形成を一貫処理することができる。
１０１ 基板処理装置
１０５ カセット棚
１０７ 予備カセット棚
１１０ カセット
１１１ 筐体
１１４ カセットステージ
１１５ ボートエレベータ
１１８ カセット搬送装置
１１８ａ カセットエレベータ
１１８ｂ カセット搬送機構
１２３ 移載棚
１２５ ウエハ移載機構
１２５ａ ウエハ移載装置
１２５ｂ ウエハ移載装置エレベータ
１２５ｃ ツイーザ
１２８ アーム
１３４ａ，１３４ｂ クリーンユニット
１４７ 炉口シャッタ
２００ ウエハ
２０１ 処理室
２０２ 処理炉
２０３ 反応管
２０７ ヒータ
２０９ マニホールド
２１０ 底板
２１１ 天板
２１２ 支柱
２１７ ボート
２１８ ボート支持台
２１９ シールキャップ
２２０ Ｏリング
２３１ 排気管
２４３ｅ バルブ
２４６ 真空ポンプ
２６７ ボート回転機構
２８０ コントローラ
３００、３１０、３２０、３４０ 原料ガス供給管
３３０ 触媒供給管
３０２，３１２，３２２，３３２、３４２ マスフローコントローラ
３０４，３１４，３２４，３３４、３４４ バルブ
４１０，４２０，４３０，４４０ ノズル
４００ａ，４１０ａ，４２０ａ，４４０ａ，４４０ｂ ガス供給孔
４３０ａ 触媒供給孔
５００，５１０，５２０，５３０，５４０ キャリアガス供給管
５１２，５２２，５３２ マスフローコントローラ
５０４，５１４，５２４，５３４，５４４ バルブ
６０２ａ：第１のレジスト溶剤
６０２ｂ：第２のレジスト溶剤
６０３ａ：第１のレジストパターン
６０３ｂ：第１のレジストパターン
６０４：第１のＳｉＯ２膜
６０５：第２のＳｉＯ２膜

Claims (6)

  1. 基板上に形成された第１のレジストパターンの上に保護膜を形成する半導体デバイスの製造方法であって、
    前記第１のレジストパターンと接する第１の保護膜を、触媒を用いて形成する第１の保護膜形成工程と、
    第２の保護膜を、前記第１の保護膜の上にプラズマを用いて形成する第２の保護膜形成工程と、
    を有し、
    前記第２の保護膜の上であって前記複数の第１のレジストパターンの間に第２のレジストパターンが形成される半導体デバイスの製造方法。
  2. 前記第２の保護膜は、所定の膜厚に対して前記第２のレジストパターンを形成する際の現像液を通過させない程度の現像液耐性を有する請求項１に記載の半導体デバイスの製造方法。
  3. 前記第１の保護膜と前記第２の保護膜は同じ組成を有する請求項１もしくは請求項２に記載の半導体デバイスの製造方法。
  4. 露光を２回行うことで第１のレジストパターンと第２のレジストパターンとを基板上に形成する際の半導体デバイスの製造方法であって、
    処理室に収容された基板に第１の原料ガスを曝す第１の工程と、
    処理室に収容された基板に第２の原料ガスを曝す第２の工程と、
    処理室に触媒を供給する第３の工程と、
    を有し、前記基板上に前記第１のレジストパターンと接する第１の保護膜を形成する第１の保護膜形成工程と、
    第１の保護膜の上に第３の原料ガスを曝して前記第３の原料ガスのうち少なくとも一部の成分を前記第１の保護膜の上に吸着させる第４の工程と、
    第４の原料ガスであって、プラズマ励起により活性化された第４の原料ガスを前記基板に曝して前記第１の保護膜の上に吸着された第３の原料の成分と反応させる第５の工程と、
    を有し、前記第１の保護膜の上に、前記第２のレジストパターンと接する第２の保護膜を形成する第２の保護膜形成工程と、
    を有する半導体デバイスの製造方法。
  5. 基板を収容する処理室と、
    前記処理室に複数の原料ガスを供給する複数の原料ガス供給手段と、
    前記処理室に触媒を供給する触媒供給手段と、
    プラズマを生成して前記原料ガスを活性化させるプラズマ生成手段と、
    前記処理室を排気する排気手段と、
    前記原料ガス供給手段、前記触媒供給手段、前記プラズマ生成手段および前記排気手段を制御して、前記複数の原料ガスと前記触媒を用いて基板上に形成された第１のレジストパターンと接する第１の保護膜を形成した後、前記プラズマにより少なくとも１種の前記原料ガスを活性化させて用いて前記第１の保護膜の上に第２の保護膜を形成するよう構成される制御部と、
    を有する基板処理装置。
  6. 基板を収容する処理室と、
    前記処理室に第１の原料ガス、第２の原料ガス、第３の原料ガスおよび第４の原料ガスを供給する原料ガス供給手段と、
    前記処理室に処理室に触媒を供給する触媒供給手段と、
    プラズマを生成して前記原料ガスを活性化させるプラズマ生成手段と、
    前記処理室を排気する排気手段と、
    前記原料ガス供給手段、前記触媒供給手段、前記プラズマ生成手段および前記排気手段を制御して、前記処理室に収容された基板に第１の原料ガスを曝す処理と、処理室に収容された基板に第２の原料ガスを曝す処理と、処理室に触媒を供給する処理と、を有し、前記基板上に第１のレジストパターンと接する第１の保護膜を形成する第１の処理と、第１の保護膜の上に第３の原料ガスを曝して前記第３の原料ガスのうち少なくとも一部の成分を前記第１の保護膜の上に吸着させる処理と、プラズマ励起により活性化された第４の原料ガスを前記基板に曝して前記第１の保護膜の上に吸着された第３の原料の成分と反応させる処理と、を有し、前記第１の保護膜の上に、第２のレジストパターンと接する第２の保護膜を形成する第２の処理と、を行うよう構成される制御部と、
    を有する基板処理装置。
JP2009055370A 2009-03-09 2009-03-09 半導体装置の製造方法および基板処理装置 Active JP5329265B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009055370A JP5329265B2 (ja) 2009-03-09 2009-03-09 半導体装置の製造方法および基板処理装置
US12/717,389 US8349544B2 (en) 2009-03-09 2010-03-04 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009055370A JP5329265B2 (ja) 2009-03-09 2009-03-09 半導体装置の製造方法および基板処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013108986A Division JP5519059B2 (ja) 2013-05-23 2013-05-23 半導体デバイスの製造方法および基板処理装置

Publications (3)

Publication Number Publication Date
JP2010212371A JP2010212371A (ja) 2010-09-24
JP2010212371A5 JP2010212371A5 (ja) 2012-04-12
JP5329265B2 true JP5329265B2 (ja) 2013-10-30

Family

ID=42678580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009055370A Active JP5329265B2 (ja) 2009-03-09 2009-03-09 半導体装置の製造方法および基板処理装置

Country Status (2)

Country Link
US (1) US8349544B2 (ja)
JP (1) JP5329265B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2462589B (en) * 2008-08-04 2013-02-20 Sony Comp Entertainment Europe Apparatus and method of viewing electronic documents
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US20120180954A1 (en) 2011-01-18 2012-07-19 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8716154B2 (en) * 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
JP5658118B2 (ja) * 2011-09-29 2015-01-21 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびその形成装置
CN104025256B (zh) * 2011-12-29 2017-03-29 英特尔公司 双重图案化光刻技术
JP5761724B2 (ja) * 2012-01-24 2015-08-12 文彦 廣瀬 薄膜形成方法および装置
US9005877B2 (en) 2012-05-15 2015-04-14 Tokyo Electron Limited Method of forming patterns using block copolymers and articles thereof
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US8975009B2 (en) 2013-03-14 2015-03-10 Tokyo Electron Limited Track processing to remove organic films in directed self-assembly chemo-epitaxy applications
US20140273534A1 (en) 2013-03-14 2014-09-18 Tokyo Electron Limited Integration of absorption based heating bake methods into a photolithography track system
US8980538B2 (en) 2013-03-14 2015-03-17 Tokyo Electron Limited Chemi-epitaxy in directed self-assembly applications using photo-decomposable agents
US9147574B2 (en) * 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
US9136110B2 (en) 2013-03-15 2015-09-15 Tokyo Electron Limited Multi-step bake apparatus and method for directed self-assembly lithography control
KR102399752B1 (ko) 2013-09-04 2022-05-20 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
US9560730B2 (en) * 2013-09-09 2017-01-31 Asml Netherlands B.V. Transport system for an extreme ultraviolet light source
US9349604B2 (en) 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
KR102223708B1 (ko) * 2016-06-08 2021-03-04 도쿄엘렉트론가부시키가이샤 유기 멘드렐 보호 공정
US10354873B2 (en) * 2016-06-08 2019-07-16 Tokyo Electron Limited Organic mandrel protection process
CN108511388B (zh) * 2017-02-27 2023-07-21 Imec 非营利协会 使目标层图案化的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63236325A (ja) * 1987-03-25 1988-10-03 Oki Electric Ind Co Ltd 半導体素子における微細パタ−ンの形成方法
EP1326271A4 (en) * 2000-09-18 2005-08-24 Tokyo Electron Ltd METHOD FOR FILMING A GATE INSULATOR, DEVICE FOR FILMING A GATE INSULATOR AND A CLUSTER TOOL
KR100480610B1 (ko) * 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
TWI262960B (en) * 2003-02-27 2006-10-01 Samsung Electronics Co Ltd Method for forming silicon dioxide film using siloxane
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
JP4772618B2 (ja) * 2006-07-31 2011-09-14 東京応化工業株式会社 パターン形成方法、金属酸化物膜形成用材料およびその使用方法
KR100876783B1 (ko) * 2007-01-05 2009-01-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR101101785B1 (ko) * 2007-06-08 2012-01-05 도쿄엘렉트론가부시키가이샤 패터닝 방법
US7858535B2 (en) * 2008-05-02 2010-12-28 Micron Technology, Inc. Methods of reducing defect formation on silicon dioxide formed by atomic layer deposition (ALD) processes and methods of fabricating semiconductor structures
JP5384852B2 (ja) * 2008-05-09 2014-01-08 株式会社日立国際電気 半導体装置の製造方法及び半導体製造装置
JP5695818B2 (ja) * 2009-01-27 2015-04-08 株式会社日立ハイテクサイエンス 断面加工方法及び断面観察試料の製造方法

Also Published As

Publication number Publication date
US8349544B2 (en) 2013-01-08
US20100227276A1 (en) 2010-09-09
JP2010212371A (ja) 2010-09-24

Similar Documents

Publication Publication Date Title
JP5329265B2 (ja) 半導体装置の製造方法および基板処理装置
JP5384852B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP5156086B2 (ja) 微細パターンの形成方法
JP5743488B2 (ja) 基板処理装置および半導体装置の製造方法
TWI545625B (zh) 半導體裝置的製造方法，基板處理裝置及記錄媒體
TW202004855A (zh) 半導體裝置的製造方法、基板處理裝置及程式
JP2015092637A (ja) 基板処理装置および半導体装置の製造方法
WO2020016914A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP5519059B2 (ja) 半導体デバイスの製造方法および基板処理装置
JP6186022B2 (ja) 基板処理装置および半導体装置の製造方法
JP2011176177A (ja) 半導体デバイスの製造方法、半導体デバイスおよび基板処理装置
JP5385001B2 (ja) 半導体装置の製造方法、基板処理装置
JP2017069330A (ja) 半導体装置の製造方法、ガス供給方法及び基板処理装置並びに基板保持具
JP7047117B2 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
JP2011159906A (ja) 半導体装置の製造方法
JP2024016232A (ja) 基板処理方法、基板処理装置、半導体装置の製造方法、およびプログラム
JP2011035191A (ja) 基板処理装置
JP2022019778A (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
JP2005033058A (ja) 基板処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130724

R150 Certificate of patent or registration of utility model

Ref document number: 5329265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250