JP5329053B2 - 表示基板 - Google Patents
表示基板 Download PDFInfo
- Publication number
- JP5329053B2 JP5329053B2 JP2007137346A JP2007137346A JP5329053B2 JP 5329053 B2 JP5329053 B2 JP 5329053B2 JP 2007137346 A JP2007137346 A JP 2007137346A JP 2007137346 A JP2007137346 A JP 2007137346A JP 5329053 B2 JP5329053 B2 JP 5329053B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel
- liquid crystal
- storage electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Description
各画素領域はそれぞれ同一の構造を有しており、1つの画素領域には表示される映像に対応する電圧が印加される画素電極を備えている。画素電極は基板上に透明導電膜を蒸着した後、これをパターニングして形成される。基板と画素電極との間には、絶縁膜のような中間膜を介在させることができ、中間膜が平坦でなく、表面に段差が形成された場合には、この段差によって、最初設計された画素電極とは異なるものが形成される恐れがある。
本発明の他の目的は前記表示基板の製造方法を提供することにある。本発明の他の目的は、上述した表示基板を利用して高画質の映像を表示することができる液晶表示装置を提供することにある。
図1Aに示すように、第1領域A1と第2領域A2とを有する基板1を用意する。基板1上にはストレージ電極20と画素電極60が形成されている。ストレージ電極20は第1領域A1と第2領域A2にかけて形成されている。
画素電極60は、互いに離間して形成され、それぞれ第1領域A1と第2領域A2に位置する第1画素電極61と第2画素電極62とを含んでいる。画素電極60は映像が表示される最小単位である画素領域に対応している。第1及び第2画素電極61、62は互いに異なる画素領域に属する構成とすることができ、また同一の画素領域に属する構成とすることができる。第1及び第2画素電極61、62が互いに異なる画素領域に属する場合、第1及び第2画素電極61、62には互いに異なる映像情報に対応して異なる電圧がそれぞれ印加される。同一の画素領域に属する場合、第1及び第2画素電極61、62には同一の映像情報に対応し、高画質の映像を表示するために相互に補償するため異なる電圧がそれぞれ印加される。
図1Bに示すように、ストレージ電極20上には絶縁膜が形成される。絶縁膜は二重膜からなり、下層膜はストレージ電極20をカバーする透明な無機膜25で形成される。上層膜はストレージ電極20上で開口部50を有するようにパターニングされた透明な有機膜45で形成される。有機膜45上には画素電極60が形成される。
第1画素電極61と第2画素電極62はストレージ電極20上で互いに離間して形成されており、この離間する間隔は凹部70によってさらに増加する。上述のように、凹部70によって間隔が増加することによって、画素電極60を形成する時、第1及び第2画素電極61、62が相互に電気的に短絡されることを防止することができる。これについては、以後上述の構造を有する表示基板の製造方法を通じて説明する。
図2Aに示すように、基板1上にストレージ電極20が形成される。ストレージ電極20は銅、アルミニウム、銀、クロム系列の金属、またはこれらの合金を蒸着して導電膜を形成した後、導電膜をエッチングして形成される。
ストレージ電極20上に無機膜25が形成される。無機膜25は、例えば窒化シリコン膜でプラズマ化学気相蒸着法を用いて基板1の全面を覆うように形成される。無機絶縁膜25上に有機膜45が形成される。有機膜45は、例えばアクリル成分の樹脂を塗布した後、これをパターニングして開口部50を有するように形成される。
透明導電膜60'上に感光膜80'が塗布される。感光膜80'はスピンコーティング方法で塗布され、この場合、透明導電膜60'の表面高低に関わらず、感光膜80'の表面が全般に平坦に形成され、領域別の厚さは一定にならない。
図2Cに示すように、感光膜80'のうち露光された部分を現像により除去することにより、感光膜パターン80が形成される。感光膜パターン80によって、ストレージ電極20の一部と、これに隣接して形成された透明導電膜60'が露出する。
図2Dに示すように、感光膜パターン80をエッチングマスクとして用いて透明導電膜60'をエッチングすることで、互いに離間した第1及び第2画素電極61、62を含む画素電極60を形成する。このエッチングの時、凹部70が形成され、第1及び第2画素電極61、62の間の間隔は凹部70の形成のために広くなる。
図3Aに示す表示基板は、基板1、ゲートライン10、データライン40、薄膜トランジスタT1、T2、画素電極60を備えている。ゲートライン10とデータライン40は基板1上で互いに交差して複数形成されている。この複数のゲートライン10とデータライン40が交差しながら複数の画素領域PAが定義される。複数の画素領域PAのそれぞれは互いに同一の構造を有するので、以下では1つの画素領域PAを基準にして説明する。
第1薄膜トランジスタT1は第1ゲート電極11g、第1ソース電極41s及び第1ドレイン電極41dを含んでいる。第1ゲート電極11gは第1ゲートライン11から分岐されて形成されている。第1ソース電極41sはデータライン40から分岐されて形成されている。第1ドレイン電極41dは第1ソース電極41sから離間して形成され、第1コンタクトホールh1を通じて第1画素電極61と電気的に接続されている。
図3Bに示すように、基板1上の所定領域にそれぞれ互いに離間するように第1ゲート電極11g、ストレージ電極20及び第2ゲート電極12gが形成されている。第1ゲート電極11g、ストレージ電極20及び第2ゲート電極12g上には基板1の全面を覆うようにゲート絶縁膜21が形成されている。
これに対する詳細な説明は、以下、上記の構造を有する表示基板の製造方法を通じて説明する。
図4Aに示すように、基板1上にゲート導電膜を形成した後、これをパターニングして第1ゲート電極11g、ストレージ電極20及び第2ゲート電極12gを形成する。ゲート導電膜は銅、アルミニウム、銀、クロム系列の金属、またはこれらの合金を蒸着して形成することができ、エッチング液を利用した湿式エッチング法によってゲート導電膜をエッチングすることができる。
この後、ゲート絶縁膜21上に半導体膜30'とデータ導電膜40'を形成する。半導体膜30'は非晶質シリコン膜でプラズマ化学気相蒸着法を利用して基板1の全面を覆うように形成することができる。半導体膜30'はアクティブ膜30a'とその上部のオミックコンタクト膜30b'とを含む。オミックコンタクト膜30b'は不純物イオンを含む。データ導電膜40'はゲート導電膜と同一の方法で形成することができる。
第1感光膜パターン91は位置によって異なる厚さを有する。第1感光膜パターン91は第1及び第2ゲート電極11g、12g上で第1厚さt1を有し、第1及び第2ゲート電極11g、12gの端部と、ここに接する領域では第1厚さt1より厚い第2厚さt2を有する。第1感光膜パターン91によってストレージ電極20上に形成されたデータ導電膜40'が露出する。
図4Dに示すように、第2感光膜パターン92をエッチングマスクとして用いてデータ導電膜パターン40”をエッチングする。その結果、第1ゲート電極11g上に第1ソース電極41sと第1ドレイン電極41dが形成され、第2ゲート電極12g上に第2ソース電極42sと第2ドレイン電極42dとが形成される。また予備半導体膜パターン30”を再びエッチングし、第1半導体パターン31と第2半導体パターン32とを形成する。再びエッチングする際に、第1半導体パターン31から2つの部分に分離した第1オミックコンタクトパターン31bが形成され、第2半導体パターン32から2つの部分に分離した第2オミックコンタクトパターン32bが形成される。
保護膜43と透明絶縁膜パターン50は、第1及び第2コンタクトホールh1、h2を有するようにパターニングされる。また透明絶縁膜パターン50はストレージ電極20上で第1及び第2開口部51、52を有するようにパターニングされる。
透明導電膜60'上に感光膜93'を塗布する。感光膜93'はスピンコーティング方法で塗布することができ、透明導電膜60'の表面高低に関わらず、感光膜93'はほぼ平坦に形成することができる。その結果、感光膜93'は領域別で厚さが一定にならない。
図4Gに示すように、感光膜93'において露光された部分を現像工程により除去し、残っている部分をエッチングマスクで透明導電膜60'をエッチングして画素電極60を形成する。画素電極60は第1及び第2画素電極61、62を含み、第1及び第2画素電極61、62はストレージ電極20上で境界を成して互いに分離する。
一方、上記した短絡が発生しない範囲内で、透明絶縁膜パターン50がストレージ電極20をカバーする領域の大きさをより小さくすることができる。この場合、ストレージキャパシタのキャパシタンスがより向上して、動作特性を向上することができる。具体的にカバーされる領域で透明絶縁膜パターン50の厚さを少し減らすか、または該当の領域で第1及び第2開口部51、52に沿って透明絶縁膜パターン50が緩慢に傾くように形成する方案は多様に提案されており、これらを適宜適用することができる。
図5は本発明の一実施形態に係る液晶表示装置のブロック図であり、図6は本発明の一実施形態に係る液晶表示装置の2つの副画素に対する等価回路図である。
図5に示したように、本発明の一実施形態に係る液晶表示装置は液晶表示板組立体(liquid crystal panel assembly)700、これと接続されたゲート駆動部400及びデータ駆動部500、データ駆動部500に接続された階調電圧生成部800、及びこれらを制御する信号制御部600を含む。
信号線はゲート信号(“走査信号”ともいう)を伝達する複数のゲートライン(図示しない)とデータ信号を伝達する複数のデータライン(図示しない)とを含む。ゲートラインはほぼ行方向に延在して、互いにほぼ平行であり、データラインはほぼ列方向に延在して、互いにほぼ平行である。
液晶キャパシタClca/Clcbは下部表示板100の副画素電極PEa/PEbと上部表示板200の共通電極CEを2つの端子とし、副画素電極PEa/PEbと共通電極CEとの間の液晶層300は誘電体として機能する。一対の副画素電極PEa、PEbは互いに分離しており、1つの画素電極PEを成す。共通電極CEは上部表示板200の全面に形成されており、共通電圧Vcomが印加される。液晶層300はマイナスの誘電率異方性を有し、液晶層300の液晶分子は電場がない状態でその長軸が下部及び上部表示板100、200の表面に対して垂直になるように配向することができる。
図5に示すように、階調電圧生成部800は画素PXの透過率と係わる複数の階調電圧(または基準階調電圧)を生成する。
データ駆動部500は液晶表示板組立体700のデータラインと接続されており、階調電圧生成部800からの階調電圧を選択し、これをデータ信号としてデータラインに印加する。階調電圧生成部800がすべての階調に対する電圧を提供するのではなく、所定数の基準階調電圧のみを提供し、データ駆動部500が階調電圧生成部800から提供された基準階調電圧を分圧して、すべての階調に対する階調電圧を生成してこの中からデータ信号を選択するように構成することもできる。
このような駆動装置400、500、600、800のそれぞれは、少なくとも1つの集積回路チップの形態で液晶表示板組立体700上に直接装着することができ、FPC膜(flexible printed circuit film)(図示しない)上に装着して、TCP(tape carrier package)の形態で液晶表示板組立体700に付着することもでき、または、別途の印刷回路基板(printed circuit board)(図示しない)上に装着することもできる。これとは異なり、これら駆動装置400、500、600、800を、液晶表示板組立体700に集積することもできる。また、駆動装置400、500、600、800を単一チップに集積する構成とすることができ、これらのうちの少なくとも1つまたはこれらをなす少なくとも1つの回路素子を単一チップの外に配置することもできる。
図7は本発明の一実施形態に係る液晶表示板組立体の一画素に対する等価回路図である。
図7に示すように、この実施形態における一画素中には、複数対のゲートラインGLa、GLb、複数のデータラインDL及び複数のストレージラインSLを含む信号線と、ここに接続された複数の画素PXを備えている。
液晶キャパシタClca、Clcbの補助的な役割を果たすストレージキャパシタCsta、Cstbは、下部表示板100に設けられたストレージ電極線SLと画素電極PEとが絶縁体を間にして重畳して配置され、ストレージ電極線SLには共通電圧Vcomなどの決められた電圧が印加される。しかしストレージキャパシタCsta、Cstbは副画素電極PEa、PEbが絶縁体を媒介にして、直上の前端ゲートラインと重畳して配置することができる。
このような液晶表示板組立体を含む液晶表示装置では、信号制御部600が1つの画素PXに対する入力映像信号R、G、Bを受信して2つの副画素PXa、PXbに対する出力映像信号DATに変換してデータ駆動部500に送ることができる。これとは異なり、階調電圧生成部800で、2つの副画素PXa、PXbに対する階調電圧集合を別に作って、これを交互にデータ駆動部500に提供するか、データ駆動部500でこれを交互に選択することによって、2つの副画素PXa、PXbに互いに異なる電圧を印加することができる。ただ、この時、2つの副画素PXa、PXbの合成ガンマ曲線が正面での基準ガンマ曲線に近くなるように映像信号を補正するか、階調電圧集合を作るのが好ましい。例えば、正面での合成ガンマ曲線はこの液晶表示板組立体に最適になるように決められた正面での基準ガンマ曲線と一致するようにし、側面での合成ガンマ曲線は正面での基準ガンマ曲線と一番近くなるようにする。
図8は本発明の一実施形態に係る液晶表示板組立体の配置図であり、図9〜図11はそれぞれ図8に示した液晶表示板組立体をIV-IV’、V-V’及VI-VI’線に沿って切断した断面図である。
まず、下部表示板100について説明する。
透明なガラスまたはプラスチックなどで製造された絶縁基板110上に、複数対の第1及び第2ゲートライン121a、121b及び複数のストレージ電極線(storage electrode lines)131を含む複数のゲート導電体を形成する。
第1ゲートライン121aは、図の下方に突き出した複数の第1ゲート電極(gate electrode)124aと、異なる層またはゲート駆動部400との接続のために幅が広く形成された端部129aを含む。第2ゲートライン121bは、図の上方に突き出した複数の第2ゲート電極124bと、異なる層またはゲート駆動部400との接続のために幅が広く形成された端部129bを含む。ゲート駆動部400を基板110上に集積する場合、ゲートライン121a、121bを延長して、これと直接接続することができる。
ゲート導電体121a、121b、131上には窒化シリコンSiNxまたは酸化シリコンSiOxなどからなるゲート絶縁膜(gate insulating layer)140が形成されている。
抵抗性接触部材163a、165a及びゲート絶縁膜140上には複数のデータライン(data line)171と複数対の第1及び第2ドレイン電極(drain electrode)175a、175bを含むデータ導電体が形成されている。
各データライン171は、第1及び第2ゲート電極124a、124bに向かってそれぞれ突き出した形状の複数対の第1及び第2ソース電極(source electrode)173a、173bと、異なる層またはデータ駆動部500との接続のために幅が拡張された端部179を含む。データ駆動部500を基板110上に集積する場合、データライン171を延長してこれと直接接続することができる。
第1及び第2ドレイン電極175a、175bは第1及び第2ゲート電極124a、124bを中心に第1及び第2ソース電極173a、173bと向き合い、棒型の端部分は曲がった第1及び第2ソース電極173a、173bで一部囲まれている。
抵抗性接触部材163a、165aは、その下の半導体154a、154bとその上のデータ導電体171、175a、175bとの間のみに存在しており、これらの間の接触抵抗を低くする。半導体154a、154bはソース電極とドレイン電極との間だけでなく、データ導電体171、175a、175bで覆わない露出された部分がある。
各画素電極191は互いに分離している一対の第1及び第2副画素電極191a、191bを含んでいる。
画素電極191は、保護膜180を挟んでデータライン171と重畳している。1つのデータライン171は隣り合う画素電極191と全て重畳する。
図12は本発明の様々な実施形態による液晶表示板組み立て体において1つの画素電極の概略的な配置図であり、図13A〜図13Cは図12に示した各副画素電極の基本になる電極片の平面図である。
図13Cに示した基本電極198は右傾斜電極片196と左傾斜電極片197が結合して構成される。右傾斜電極片196と左傾斜電極片197の角度はほぼ直角であることが望ましく、2つの電極片196、197は一部だけで連結される。連結されない部分は切開部990を構成するものであり、基本電極198の折れ曲がった部分における凹んだ側に位置して形成される。このような切開部990は省略することが可能である。
屈曲辺198o1、198o2は、横辺198tと鈍角、例えば約135°を形成して接続する凸辺(convex edge)198o1及び横辺198tと鋭角、例えば約45°を形成して接続する凹辺(concave edge)198o2を含む。屈曲辺198o1、198o2は、一対の斜辺196o、197oがほぼ直角を形成して接続されるため、その折れた角度はほぼ直角である。
また、共通電極270の切開部961、962は互いに連結されて1つの切開部960を構成する。この時、切開部961、962で重複する横部961t、962tは、一体となって1つの横部960t1を構成する。この新たな形態の切開部960は次のように説明することができる。
図12に示した各画素電極191において、第1副画素電極191aの大きさは第2副画素電極191bの大きさより小さい。特に、第2副画素電極191bの高さ(図の上下方向のサイズ:以下、高さと記載する)が第1副画素電極191aの高さより大きく、両副画素電極191bの幅(これら画素電極を構成する各電極片の左右方向の幅)は実質的に同一である。第2副画素電極191bの電極片の数は第1副画素電極191bの電極片の数より多い。
第2副画素電極191bは2つ以上の左傾斜電極片197と2つ以上の右傾斜電極片196の組み合わせからなり、図13Cに示した基本電極198とこれに結合された左傾斜及び右傾斜電極片196、197を含む。
図8〜図13Cに示すように、第1及び第2副画素電極191a、191bと上部表示板200の共通電極270は、その間の液晶層300部分とともにそれぞれ第1及び第2液晶キャパシタClca、Clcbを構成し、薄膜トランジスタQa、Qbがターンオフした後にも印加された電圧を維持する。
透明なガラスまたはプラスチックなどからなる絶縁基板210上に遮光部材(light blocking member)220が形成されている。遮光部材220は画素電極191の境界に対応する部分と薄膜トランジスタに対応する部分とをカバーし、画素電極191の間の光漏れを防ぎ、画素電極191と向き合う開口領域を定義する。
色フィルタ230及び遮光部材220上にはオーバーコート(overcoat)250が形成されている。オーバーコート250は(有機)絶縁物で形成することができ、色フィルタ230が露出されることを防止し、平坦面を提供する。このオーバーコート250は省略することも可能である。
共通電極270には複数の切開部971a、971bが形成されている。
表示板100、200の内側面には配向膜(alignment layer)911、921が形成されており、これらは垂直配向膜とすることができる。
表示板100、200の外側面には偏光子(polarizer)912、922が具備されており、両偏光子912、922の偏光軸は直交し、このうちの1つの偏光軸はゲートライン121a、121bに対して平行であることが好ましい。反射型液晶表示装置の場合には2つの偏光子912、922のうちの1つを省略することができる。
液晶層300はマイナスの誘電率異方性を有し、液晶層300の液晶分子は電場がない状態でその長軸が2つの表示板100、200の表面に対して垂直になるように配向されている。
信号制御部600は外部のグラフィック制御器(図示せず)から入力映像信号R、G、B及びこの表示を制御する入力制御信号を受信して液晶表示板組み立て体700の動作条件に従って処理し、ゲート制御信号CONT1及びデータ制御信号CONT2などを生成した後、それぞれゲート駆動部400及びデータ駆動部500に送る。
この時、1つの画素電極191を構成する第1副画素電極191aと第2副画素電極191bは別個のスイッチング素子と連結されており、2つの副画素には互いに異なる時間に同一のデータラインを通じて別個のデータ電圧が印加される。一方、第1副画素電極191aと第2副画素電極191bは別個のスイッチング素子と接続されており、同一の時間に互いに異なるデータラインを通じて別個のデータ電圧を印加することができる。また、第1副画素電極191aはスイッチング素子(図示せず)と接続されており、第2副画素電極191bが第1副画素電極191aと容量性結合されている場合には、第1副画素電極191aを含む副画素のみにスイッチング素子を通じてデータ電圧が印加され、第2副画素電極191bを含む副画素には第1副画素電極191aの電圧変化に応じて変化する電圧を印加するように構成できる。この時、面積が相対的に小さい第1副画素電極191aの電圧が面積が相対的に大きい第2副画素電極191bの電圧より高く設定される。
液晶分子の傾斜方向は一次的に電場生成電極191、270の切開部971a、971bと副画素電極191a、191bの辺が主電場を歪曲して作る水平成分によって決定される。このような主電場の水平成分は切開部971a、971bの辺と副画素電極191a、191bの辺にほぼ垂直である。
切開部971a、971bが形成された領域と同一の領域で、切開部971a、971bに代えて共通電極270上に突起を形成する場合、この突起が切開部971a、971bと同様に作用する。すなわち、突起によって電場が歪曲し、液晶表示装置の基準視野角を大きくすることができる。
図14は本発明の他の実施形態による液晶表示板組み立て体の一部を示す配置図である。
本実施形態による液晶表示板組み立て体も互いに向き合う下部表示板(図示せず)と上部表示板(図示せず)及びこれら2つの表示板の間に介された液晶層(図示しない)を含む。
下部表示板に対して説明すれば、絶縁基板(図示せず)上に複数のゲートライン(図示せず)及びストレージ電極線131を含む複数のゲート導電体が形成されている。ストレージ電極線131はストレージ電極137を含む。ゲート導電体上にはゲート絶縁膜(図示せず)が形成されている。ゲート絶縁膜の上には島型半導体(図示せず)が形成されており、その上には複数の抵抗性接触部材(図示せず)が形成されている。抵抗性接触部材及びゲート絶縁膜上には複数のデータライン171を含むデータ導電体が形成されている。データ導電体171及び露出した半導体部分上には開口部186を有する保護膜(図示せず)が形成されており、保護膜及びゲート絶縁膜には複数のコンタクトホール(図示せず)及び開口部186が形成されている。保護膜上には複数の画素電極191と複数の接触補助部材(図示せず)が形成されている。
画素電極191は凹辺を有する第1副画素191alと凸辺を有する第2副画素191brに区分され、凹辺の角部には少なくとも1つの凹部193a、193bが形成されている。第1副画素191alの2つの凹部193a、193bは開口部186の側面に沿って形成されている。これによって、隣り合う第1及び第2副画素191al、191brの間隔を充分に確保して、第1及び第2副画素191al、191br間に電気的に短絡が発生することを防止することができる。
図15は本発明の他の実施形態による液晶表示板組み立て体の一部を示す配置図である。
本実施形態による液晶表示板組み立て体も互いに向き合う下部表示板(図示せず)と上部表示板(図示せず)及びこれら2つの表示板の間に介された液晶層(図示せず)を含む。
図15に示すように、左側に配置されている画素電極191の第1副画素電極191al及び右側に配置されている画素電極191の第2副画素電極191brは、行方向に隣り合うように配置されている。第1及び第2副画素電極191al、191brはそれぞれ凸辺194a、194bを有する。また第1及び第2副画素電極191al、191brは、2つの斜辺195a1、195a2、195b1、195b2及び2つの斜辺の間を連結する縦辺195a3、195b3からなる凹辺195a、195bを有する。
以上、例示的な観点からいくつの実施形態を見たが、該当の技術分野の通常の知識を有する当業者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更できることを理解できる。
Claims (6)
- 第1領域と第2領域を有する基板上に前記第1及び第2領域にかけて形成されたストレージ電極と、
前記ストレージ電極上に前記基板を覆うように形成され、前記ストレージ電極が形成された領域で開口部を有する絶縁膜パターンと、
前記絶縁膜パターン上に形成され、前記第1及び第2領域にそれぞれ位置し、前記ストレージ電極上において互いに離間している2つの画素電極を含み、
一の画素電極の他の画素電極と対向する辺において、前記ストレージ電極の延在方向に沿って他の画素電極から遠ざかる向きに凹んでいる凹部が前記ストレージ電極の領域上に形成されており、
前記絶縁膜パターンの開口部は、前記ストレージ電極と前記画素電極との間の層に設けられており、前記凹部と重畳して設けられており、
前記第1及び前記第2領域はそれぞれ異なる画素領域に属していることを特徴とする表示基板。 - 前記第1及び第2領域は、映像情報に対応される互いに異なる電圧が印加されることを特徴とする請求項1に記載の表示基板。
- 前記2つの画素電極は前記ストレージ電極の長さ方向に対して傾斜し、相互対称である方向に屈曲する形状を有することを特徴とする請求項1に記載の表示基板。
- 前記凹部は、前記ストレージ電極の長さ方向の縁部に沿ってそれぞれ形成されており、かつ、前記ストレージ電極の長さ方向の中心線に対して対称な一組の第1凹部及び第2凹部を有することを特徴とする請求項3に記載の表示基板。
- 前記絶縁膜パターンは有機絶縁膜を含むことを特徴とする請求項1に記載の表示基板。
- 前記有機絶縁膜は各画素領域で前記開口部を定義することを特徴する請求項5に記載の表示基板。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060046551 | 2006-05-24 | ||
KR10-2006-0046551 | 2006-05-24 | ||
KR10-2006-0071630 | 2006-07-28 | ||
KR1020060071630A KR101294269B1 (ko) | 2006-05-24 | 2006-07-28 | 표시기판과 그 제조방법 및 이를 갖는 액정표시장치 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012154595A Division JP5329701B2 (ja) | 2006-05-24 | 2012-07-10 | 表示基板 |
JP2013153750A Division JP5588549B2 (ja) | 2006-05-24 | 2013-07-24 | 表示基板とその製造方法及びこれを有する液晶表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007316641A JP2007316641A (ja) | 2007-12-06 |
JP2007316641A5 JP2007316641A5 (ja) | 2010-07-08 |
JP5329053B2 true JP5329053B2 (ja) | 2013-10-30 |
Family
ID=38789623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007137346A Active JP5329053B2 (ja) | 2006-05-24 | 2007-05-24 | 表示基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7847907B2 (ja) |
JP (1) | JP5329053B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7738050B2 (en) * | 2007-07-06 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device |
TWI464510B (zh) * | 2007-07-20 | 2014-12-11 | Semiconductor Energy Lab | 液晶顯示裝置 |
JP5079448B2 (ja) * | 2007-10-24 | 2012-11-21 | 株式会社ジャパンディスプレイウェスト | 液晶装置及びそれを備えた電子機器 |
KR101525806B1 (ko) * | 2008-01-23 | 2015-06-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
TWI388909B (zh) * | 2008-06-11 | 2013-03-11 | Chimei Innolux Corp | 薄膜電晶體陣列基板及其應用與製造方法 |
KR101833498B1 (ko) * | 2010-10-29 | 2018-03-02 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
CN204496141U (zh) * | 2015-03-04 | 2015-07-22 | 京东方科技集团股份有限公司 | 液晶屏及显示装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11337963A (ja) | 1998-05-27 | 1999-12-10 | Sanyo Electric Co Ltd | 垂直配向型液晶表示装置 |
KR100635940B1 (ko) | 1999-10-29 | 2006-10-18 | 삼성전자주식회사 | 수직 배향형 액정 표시 장치 |
JP2001142095A (ja) | 1999-11-15 | 2001-05-25 | Sharp Corp | 液晶表示装置及びその製造方法 |
TWI297801B (ja) | 2002-01-08 | 2008-06-11 | Chi Mei Optoelectronics Corp | |
JP3979234B2 (ja) | 2002-08-29 | 2007-09-19 | セイコーエプソン株式会社 | 液晶表示器及びその製造方法 |
KR20050001707A (ko) | 2003-06-26 | 2005-01-07 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
KR101003577B1 (ko) | 2003-12-29 | 2010-12-23 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 액정표시소자 제조방법 |
TWI379113B (en) * | 2004-07-07 | 2012-12-11 | Samsung Display Co Ltd | Array substrate, manufacturing method thereof and display device having the same |
KR101100878B1 (ko) | 2004-07-07 | 2012-01-02 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
JP4255429B2 (ja) | 2004-10-18 | 2009-04-15 | シャープ株式会社 | 液晶表示装置 |
JP4013941B2 (ja) | 2004-11-08 | 2007-11-28 | セイコーエプソン株式会社 | 液晶表示装置 |
JP4658622B2 (ja) * | 2005-01-19 | 2011-03-23 | シャープ株式会社 | 液晶表示装置用基板及び液晶表示装置 |
US7705924B2 (en) * | 2005-02-22 | 2010-04-27 | Samsung Electronics Co., Ltd. | Liquid crystal display and test method thereof |
KR20060100868A (ko) * | 2005-03-18 | 2006-09-21 | 삼성전자주식회사 | 액정 표시 장치 |
US7768590B2 (en) * | 2005-04-26 | 2010-08-03 | Sharp Kabushiki Kaisha | Production method of active matrix substrate, active matrix substrate, and liquid crystal display device |
KR20070063172A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
-
2007
- 2007-05-24 JP JP2007137346A patent/JP5329053B2/ja active Active
- 2007-05-24 US US11/753,249 patent/US7847907B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20070279542A1 (en) | 2007-12-06 |
US7847907B2 (en) | 2010-12-07 |
JP2007316641A (ja) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5944956B2 (ja) | 液晶表示装置 | |
US8085353B2 (en) | Thin film transistor array panel having a pixel electrode including a first subpixel electrode and a second subpixel electrode connected to the drain electrode of the thin film transistor and a third subpixel electrode capacitively coupled to a coupling electrode extended from the drain electrode | |
JP5025129B2 (ja) | 薄膜トランジスタ表示板 | |
JP4914614B2 (ja) | 薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法 | |
JP4804106B2 (ja) | 多重ドメイン薄膜トランジスタ表示板 | |
US7999880B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US7777823B2 (en) | Thin film transistor array panel | |
JP5329053B2 (ja) | 表示基板 | |
JP2007072466A (ja) | 液晶表示装置 | |
JP5044248B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2006023744A (ja) | 多重ドメイン液晶表示装置及びそれに用いられる表示板 | |
US20090195737A1 (en) | Liquid Crystal Display | |
KR20080043441A (ko) | 액정 표시 장치 | |
JP2005182048A (ja) | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
US10802323B2 (en) | Liquid crystal display device | |
KR20060020893A (ko) | 다중 도메인 박막 트랜지스터 표시판 | |
KR20070100591A (ko) | 박막 트랜지스터 표시판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110502 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120710 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120710 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5329053 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |