JP5327785B2 - インピーダンス整合装置、およびインピーダンス整合方法 - Google Patents

インピーダンス整合装置、およびインピーダンス整合方法 Download PDF

Info

Publication number
JP5327785B2
JP5327785B2 JP2008204124A JP2008204124A JP5327785B2 JP 5327785 B2 JP5327785 B2 JP 5327785B2 JP 2008204124 A JP2008204124 A JP 2008204124A JP 2008204124 A JP2008204124 A JP 2008204124A JP 5327785 B2 JP5327785 B2 JP 5327785B2
Authority
JP
Japan
Prior art keywords
impedance
value
control
absolute value
impedance matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008204124A
Other languages
English (en)
Other versions
JP2010041558A (ja
Inventor
篤男 河村
裕己 広瀬
敦 高柳
浩一 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyosan Electric Manufacturing Co Ltd
Original Assignee
Kyosan Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyosan Electric Manufacturing Co Ltd filed Critical Kyosan Electric Manufacturing Co Ltd
Priority to JP2008204124A priority Critical patent/JP5327785B2/ja
Publication of JP2010041558A publication Critical patent/JP2010041558A/ja
Application granted granted Critical
Publication of JP5327785B2 publication Critical patent/JP5327785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Networks Using Active Elements (AREA)

Description

本発明は、高周波電源と負荷との間に設け、高周波電源のインピーダンスと負荷のインピーダンスとを整合させるインピーダンス整合装置およびインピーダンス整合方法に関する。
液晶パネルや半導体集積回路などの製造工程ではプラズマ処理が用いられている。その際に用いるプラズマを安定に発生させる上で高周波電源システムに欠かせない技術としてインピーダンス整合(マッチング制御)がある。インピーダンス整合は、電力の送信側と受信側のインピーダンスを伝送ラインの特性インピーダンスに等しくすることによって、伝送効率を最大化する。
マッチングをとるための機器として、トランスやコンデンサとインダクタンスで構成されるLC回路等が知られている。高周波電源システムは、高周波電源とマッチング機器(Matcher)とから成り、マッチング機器は負荷とのインピーダンス整合をとるためのLC回路を含むマッチングボックス(Matching Box)と、コントローラから構成される。
プラズマ処理に用いるプラズマチャンバーには、プラズマを生成するエネルギー源として、直流電圧やマイクロ波電圧を印加するものの他、無線周波数帯域の高周波電圧を印加するものが知られている。無線周波数帯域の高周波電圧を用いるプラズマチャンバーには、高周波電源のインピーダンスとプラズマチャンバー側のプラズマによる負荷のインピーダンスとを整合させるために、インピーダンス整合装置を設け、これによって負荷から高周波電源への反射電力を最小にして、負荷に供給する電力が最大となるように制御している。
インピーダンス整合装置の制御として、フォローイング制御(特許文献1参照)とシーク制御(特許文献2,3参照)が知られている。
フォローイング制御は、入力インピーダンスの絶対値と位相差とセンサで検出し、この検出値をインピーダンス整合回路にフィードバックして、コンデンサやインダクタンスのインピーダンス素子を制御するものであり、入力インピーダンスの絶対値を制御する絶対値制御と、入力インピーダンスの位相差を制御する位相制御とを行う。
特許文献1には、高周波電源からの高周波電圧と高周波電流の位相差を検出する位相差検出器と、整合インピーダンスと負荷回路インピーダンスとのインピーダンス差を検出するインピーダンス差検出器と、位相差を零にする容量可変の第2の可変コンデンサと、インピーダンス差を零にする容量可変の第1の可変コンデンサとを含む整合回路とを備える構成が示されている。
また、シーク制御は、インピーダンス整合がされた状態でのインピーダンス素子の最終的な目標値を算出し、その目標値に向かってインピーダンス素子を変化させる制御である。
特許文献2には、インピーダンス整合回路の入力インピーダンスを演算する入力インピーダンス演算手段と、入力インピーダンスと可変インピーダンス素子のインピーダンスとその他の回路定数を用いて負荷側のインピーダンスを演算する負荷回路側インピーダンス演算手段と、インピーダンス整合回路の入力インピーダンスを電源側インピーダンスに等しくするために必要な可変インピーダンス素子の調整部の目標位置を演算する調整部目標位置演算手段を備える構成が記載されています。
特許文献3には、高周波電源側に進行する進行波の関する情報を検出する高周波情報検出手段と、インピーダンス可変素子の可変値に関する情報を検出する可変素子情報検出手段と、インピーダンス整合装置の特性パラメータを記憶する第1記憶手段と、特性パラメータを用いて進行波および反射波を算出する第1算出手段と、特性パラメータを用いて入力反射係数を算出する第2算出手段と、算出した入力反射係数を記憶する第2記憶手段と、第2記憶手段に記憶した入力反射係数から目標入力反射係数に近い入力反射係数を選定し、選定した入力反射係数に対応するインピーダンス可変素子の可変値情報を特定する特定手段と、特定した可変値に基づいてインピーダンス可変素子のインピーダンスを調整する調整手段が記載されています。
また、対象物を目標位置に位置制御する位置決め制御として、シーク制御を行った後、フォローイング制御に切り替えるシーク制御方法が知られている(特許文献4参照)。この特許文献4は、例えば、磁気ディスク装置や光ディスク装置等の媒体記憶装置の位置決めにおいて、ヘッドを目標トラックに移動させるシーク制御に適用されている。このシーク制御では、目標位置の近傍でファイン制御(フォローイング制御)に切り替えることにより、高速の目標位置への移動と高精度の位置決めの両立を実現している。
特公平7−10041号公報(第3頁左欄30行〜50行) 特許第3183914号公報(段落0017,0018) 特開2006−166412号公報(段落0016) 特開2008−84103号公報(段落0002〜0006)
前記した特許文献1に示すフォローイング制御は、制御不能状態となる場合があるという点で課題を有している。フォローイング制御で行う絶対値制御および位相制御において、絶対値制御は、コンデンサの容量調整に対して入力インピーダンスの絶対値に極大値が生じる。目標とする絶対値がこの極大値、あるいは超える場合には、インピーダンス整合回路のコンデンサの容量を変化させても、目標とする入力インピーダンスの絶対値に調整することはできない。
図12は、コンデンサの容量変化に対する入力インピーダンスの絶対値の変化を示している。なお、ここでは、高周波電源としてプラズマ負荷に用いられる13.56MHzを用い、特性インピーダンスとして絶対値|Zin|が50Ω、位相差θが0[rad](又は[deg])を目標値とする場合を示している。
図12に示すように、コンデンサの容量Cに対する入力インピーダンスの絶対値|Zin|の極大値は50Ωとなり、この場合には、50Ωとの交点があるため50Ωの制御は可能である。この特性は、負荷の抵抗分Rの大きさにかかわらず同様となる。
インピーダンス整合回路を入力側に並列接続したコンデンサCと出力側に直列接続したインダクタンスL(図3中のLmとCmの合成によって得られるインダクタンス)のLC回路として考えた場合(図示していない)、入力インピーダンスの絶対値制御はコンデンサCの容量調整で行われ、入力インピーダンスの位相制御はインダクタンスLの調整で行われる。その過程で、反射電力が規定値以下となったところで整合(マッチング)が完了したものとみなし、制御動作を一旦停止させる。また、負荷変動によって、反射電力が規定値を超えた場合には、再度インピーダンスの制御を行って整合(マッチング)を行う。
また、入力インピーダンスの絶対値|Zin|はCの変化に対して極値を持ち、入力インピーダンスZinの極大値Zin-maxは純抵抗となる。
一方、位相制御において、θ=0 の制御を行うと、入力インピーダンスZinのθ=0のときの値も極大値Zin-maxとなり、整合がとれている場合には、入力インピーダンスZinは必ず極大値Zin-maxとなる。図12は、極大値Zin-maxが50Ωとなる事例を示している。この状態でωLを大きくすると、Zin-maxの極大値は50Ωから大きくなる方向に変化する。逆に、ωLを小さくするとZin-maxの極大値は50Ωから小さくなる方向に変化する。このとき、負荷の変動などで制御を再開する場合、ωLのレベル次第では、制御不能になることがある。図13において、例えば、R=5Ωの場合には、C=1200pFの付近で極値Zin(θ=0)=2R=10Ωを有した“フの字”特性を示している。マッチング点|Zinθ=0|<50より、負荷変動によって|Zinθ=0|<10Ω=2Rとなった場合、図13中のB点で示す制御不能領域に飛び込んでしまうことになるため、制御不能となる。
また、入力インピーダンス|Zin|の値が|Zinθ=0|<2Rとなる小さい時点から位相制御を行った場合、“フの字”特性によって、コンデンサの容量を変化させても絶対値|Zin|を所望の値に制御することができない制御不能状態となる。
インピーダンス整合回路において、位相制御によってθ=0の制御を行うと入力インピーダンスZinの虚数部は0となる。
このとき、θ=0における入力インピーダンスZin(θ=0)は、コンデンサCの変化に対してZin(θ=0)=2Rの極値を持つ。なお、Rは負荷の抵抗分である。図13は、θ=0における入力インピーダンスZin(θ=0)のコンデンサCに対する変化の一例を示している。図13において、例えば、R=5Ωの場合には、C=1200pFの付近で極値Zin(θ=0)=2R=10Ωを有した“フの字”特性を示している。この“フの字”特性において、コンデンサCの値が例えば図13中のA点(|Zinθ=0|<10Ω=2R)で示す値から位相制御を開始すると、図13中のB点で示す極値でインピーダンスの絶対値は変化しなくなり、制御不能となる。
このように、インピーダンス整合回路における絶対値制御と位相制御ではコンデンサの容量変化に対して極値を持つことから、絶対値制御では整合状態から負荷変動によって整合を再開する場合に制御不能となる場合があり、また、位相制御では“フの字”特性によって制御不能となる場合がある。
従来、制御不能となった場合には、インピーダンス整合装置が備える可変素子をリセットして制御を再度行う処置をとっている。
また、特許文献2,3に示したシーク制御では、目標値に収束するまでの収束時間がフォローイング制御よりも長くなるという課題がある。また、特許文献3では、インピーダンス可変素子の可変値情報を取得するために、SパラメータやTパラメータ等のインピーダンス整合装置の特性パラメータを用いる必要があり、演算が複雑になるという課題がある。
したがって、本発明は上記課題を解決して、インピーダンス整合における制御不能を防ぐことを目的とする。
より詳細には、フォローイング制御における絶対値制御において、整合後の再整合時において入力インピーダンスが極値となり、極値以上の値をとることができないことによって生じる制御不能を防ぐことを目的とする。
また、フォローイング制御における位相制御において、入力インピーダンスが純抵抗の極値を持つことで生じるフの字特性による制御不能を防ぐことを目的とする。
なお、特許文献4では、対象物を目標位置に位置制御する位置決め制御において、シーク制御とフォローイング制御を組み合わせることによって高速化を図ることが示されているが、この文献はヘッドを目標トラックに移動させる際に、高速の目標位置への移動と高精度の位置決めを目的とするものであり、インピーダンス整合装置による絶対値制御や位相制御において、極値を持つことにより制御不能状態が生じるという、インピーダンス整合装置が固有に有する課題を解決するものではない。
本発明のインピーダンス整合装置およびインピーダンス整合方法は、インピーダンス整合において、シーク制御とフォローイング制御とを組み合わせることで、インピーダンス整合における制御不能の課題を解決するものである。
シーク制御をフォローイング制御に優先して行うことで、整合後の再整合時においてシーク制御を行うことによって、整合後の再整合時において入力インピーダンスが極値となることよる制御不能を防ぐ。
また、シーク制御からフォローイング制御に切り替わる際の条件を設定することによって、フォローイング制御における位相制御において、入力インピーダンスが純抵抗の極値を持つことで生じるフの字特性による制御不能を防ぐ。
本発明のインピーダンス整合装置は、高周波電源と負荷とのインピーダンスを整合するインピーダンス整合装置において、高周波電源と負荷との間にインピーダンス可変素子を設けたインピーダンス整合回路と、このインピーダンス整合回路のインピーダンス可変素子のインピーダンス値を変更することによって、インピーダンス整合回路の入力インピーダンスの絶対値と、電圧と電流の位相差とをそれぞれの目標値に制御することによってインピーダンス整合を行うインピーダンス制御部と備える。
インピーダンス制御部は、インピーダンス可変素子のインピーダンス値をインピーダンス整合時の目標インピーダンス値に変更するシーク制御を行うシーク制御手段と、入力インピーダンスの絶対値と位相差の各測定値と各目標値との偏差が零となるように、インピーダンス可変素子のインピーダンス値を増減させるフォローイング制御を行うフォローイング制御手段と、シーク制御手段とフォローイング制御手段との制御を切り替える制御切替手段とを備える。
本発明の制御切替手段は、シーク制御手段をフォローイング制御手段よりも優先させ、シーク制御手段のシーク制御によりインピーダンス値を目標値近傍に近づけた後、シーク制御手段からフォローイング制御手段に切り替え、目標値近傍においてフォローイング制御手段のフォローイング制御によりインピーダンス整合する。この制御切替手段によってシーク制御をフォローイング制御に優先させる。
さらに、本発明の制御切替手段は、目標値近傍として、入力インピーダンスの絶対値と位相差の各目標値に対してそれぞれ定めた所定のしきい値により設定した切替範囲を有する。制御切替手段は、入力インピーダンスの絶対値と位相差の各測定値を切替範囲と比較し、測定値が目標値を含まない切替範囲外にあるときにはシーク制御手段を選択し、測定値が目標値を含む切替範囲内にあるときにはフォローイング制御を選択する。
この切替範囲は、シーク制御からフォローイング制御に切り替わる際の条件を設定する。制御切替手段の切替範囲において、入力インピーダンスの絶対値に対する切替範囲は、少なくとも、入力インピーダンスの絶対値が、位相差を零としたときの入力インピーダンスの純抵抗値よりも大きくなる範囲とする。この切替範囲とすることによって、フォローイング制御における位相制御において、入力インピーダンスが純抵抗の極値を持つことで生じるフの字特性による制御不能を防ぐことができる。
本発明のシーク制御手段は、入力インピーダンスの絶対値と位相差の各測定値を用いてインピーダンス整合時の目標インピーダンス値を演算により算出し、算出した目標インピーダンス値に向ってインピーダンス可変素子のインピーダンス値を変化させる。
インピーダンス整合回路において、インピーダンス可変素子として、入力側に並列接続された第1の可変コンデンサと、出力側に直列接続された第2の可変コンデンサとを備える構成において、本発明のシーク制御手段は、入力インピーダンスの絶対値と位相差の各測定値とインピーダンス整合回路の第1の可変コンデンサの容量(Ct)と、第2の可変コンデンサの容量(Cm)と、インピーダンス整合回路のインダクタンス分(Lm)に基づいて、負荷のリアクタンス分(Xo)と負荷の抵抗分(Ro)を算出し、算出した負荷のリアクタンス分(Xo)と負荷の抵抗分(Ro)を用いて、入力インピーダンスの絶対値および位相差が各目標値となるときの、インピーダンス整合回路の第1のコンデンサの容量(Ctref)と第2のコンデンサの容量(Cmref)を算出する。
また、インピーダンス整合回路において、インピーダンス可変素子として、入力側に並列接続された第1の可変コンデンサと、出力側に直列接続された第2の可変コンデンサとを備える構成において、本発明のフォローイング制御手段は、位相差の符号に応じて第2の可変コンデンサを増減させて位相差を零に制御する位相制御手段と、入力インピーダンスの絶対値の大きさに応じて前記第1の可変コンデンサを増減させて入力インピーダンスの絶対値を電源側の特性インピーダンスの絶対値に一致させる絶対値制御手段とを備え、位相制御手段および絶対値制御手段は、シーク制御手段によって制御された目標値近傍を初期値として制御を開始する。
本発明のインピーダンス整合方法は、高周波電源と負荷との間に、インピーダンス可変素子を設けたインピーダンス整合回路を設け、当該インピーダンス可変素子のインピーダンス値を変更することによって、インピーダンス整合回路の入力インピーダンスの絶対値と、電圧と電流との位相差とをそれぞれ目標値に一致させるインピーダンス制御によって、高周波電源と負荷とのインピーダンスを整合するインピーダンス整合方法であって、インピーダンス可変素子のインピーダンス値をインピーダンス整合時の目標インピーダンスに変更するシーク制御する工程と、入力インピーダンスの絶対値と位相差の各測定値と各目標値との偏差が零となるように、インピーダンス可変素子のインピーダンス値を増減させるフォローイング制御とを切り替え制御する工程とを有し、シーク制御をフォローイング制御よりも優先させ、シーク制御によりインピーダンス値を目標値近傍に近づけ、シーク制御からフォローイング制御に切り替え、この目標値近傍においてフォローイング制御により目標値にインピーダンス値を合わせる。
本発明のインピーダンス整合装置および整合方法において、入力インピーダンスの絶対値の目標値は電源側の特性インピーダンスとし、位相差の目標値は零とすることができる。
本発明のインピーダンス整合装置および整合の態様によれば、シーク制御とフォローイング制御を組み合わせ、シーク制御をフォローイング制御に優先させることによって、従来行っていた制御不能時に可変素子をリセットした整合制御を再度行うという処置を不要とすることができるため、制御時間を短縮することができる。
また、シーク制御によって目標値近傍に早く到達させることができ、また、目標値近傍ではシーク制御からフォローイング制御に切り替えることによって、目標値への収束時間を短縮することができる。これは、目標値の近傍では、フォローイング制御はシーク制御よりも高速とすることができるためである。
本発明のインピーダンス整合装置および整合の態様によれば、シーク制御からフォローイング制御への切替条件として、入力インピーダンスの絶対値の大きさが、位相差を零としたときの入力インピーダンスの純抵抗値よりも大きくなる範囲に設定することによって、フォローイング制御の位相制御におけるフの字特性による制御不能を避けることができる。
また、本発明のシーク制御は、インピーダンス整合回路のコンデンサの容量等の集中定数を用い、この集中定数によって目標値に向かって制御するため、SパラメータやTパラメータ等の特性パラメータを用いた演算と比較して簡易な処理で行うことができる。
さらに、本発明のシーク制御は、SパラメータやTパラメータ等の特性パラメータを用いた演算を必要とせず、精度が粗なキャリブレーションであっても、シーク制御からフォローイング制御に切り替える機能を有することによって、整合点への追い込み制御が可能となる。
言い換えれば、本発明のシーク制御は、シーク制御におけるインピーダンス整合回路の第1のコンデンサの容量(Ctref)と第2のコンデンサの容量(Cmref)の算出に使用するインピーダンス整合回路の第1のコンデンサの容量(Ct)と、第2のコンデンサの容量(Cm)と、インピーダンス整合回路のインダクタンス分(Lm)の各値の誤差による入力インピーダンスの絶対値および位相差が各目標値の偏差をフォローイング制御に切り替えることにより小さくすることができる。
また、本発明は、集中定数による目標値への制御を行うことによって、シーク制御からフォローイング制御への切り替え動作を高速で行うことができる。
以上説明したように、本発明のインピーダンス整合装置および整合方法によれば、インピーダンス整合における制御不能を防ぐことができる。
また、本発明によれば、フォローイング制御における絶対値制御において、整合後の再整合時において入力インピーダンスが極値となり、極値以上の値をとることができないことによって生じる制御不能を防ぐことができる。
また、フォローイング制御における位相制御において、入力インピーダンスが純抵抗の極値を持つことで生じるフの字特性による制御不能を防ぐことができる。
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
図1は高周波電源システムの系統図である。インピーダンス整合(インピーダンスマッチング)は、高周波伝送技術に関し、電力送信(高周波電源)側のインピーダンスと受信(負荷)側のインピーダンスを伝送ラインの特性インピーダンスに等しくすることにより、伝送効率を最大化することである。整合(マッチング)をとるための機器としては、トランスやLC回路(コンデンサとインダクタンスで構成)などがある。以下では、整合(マッチング)制御は、高周波電源システム中のマッチングボックス(Matching Box)内のLC回路による例を示す。
ここでは、高周波電源としてRF(Radio Frequency)電源の例を示している。RF電源システムの構成は、図1に示されるように、RF電力発生源であるRF電源(RF Generator)100とマッチング機器のマッチャー(Matcher)101からなる。また、マッチャー(Matcher)101は、負荷とインピーダンス整合をとるためのLC 回路を含むマッチングボックス(Matching Box)、およびそのコントローラー(Controller)からなる。負荷として、例えば、プラズマ発生装置のプロセスチャンバー(Process Chamber)102とすることができる。
マッチングボックス(Matching Box)101の入力側から見たインピーダンスが、基準となる特性インピーダンスに対してどれだけ離れているかは、「電圧定在波比」すなわち「VSWR」(Voltage Standing Wave Ratio)によって表現することができる。VSWR を使ってインピーダンスマッチングを表すと、VSWR = 1 となる。このとき、反射波電力= 0 となるのでRF電源(RF Generator)100からの進行波電力は、最大の伝送効率でプロセスチャンバー(Process Chamber)102に伝送される。
RF電源システムの制御を図2のフローチャートに示す。図2において、RF電源から電力供給を開始した後(S1)、負荷から電源側に戻る反射波電力を監視する。反射波電力が許容されるリミット値よりも小さい場合には(S2)、進行波電力制御を行う(S3)。一方、反射波電力がリミット値よりも大きい場合には(S2)、反射波電力制御を行う(S4)。
進行波電力制御によって反射波電力を0に制御することによって(S4)、電源と負荷との間は整合状態となる(S5)。進行波電力制御によって反射波電力が0に制御されない場合、および前記の反射波電力制御を行う場合(S6)には、マッチングボックス(Matching Box)でインピーダンス整合を行う(S7)。RF電源システムは、上記したS2〜S7の工程を繰り返して整合状態を維持するように制御する。
以下、整合制御(マッチング制御)について説明する。マッチングボックス(Matching Box)を入力側から見たときの入力インピーダンスZinを極座標によれば、
Zin=|Zin|∠θin …(1)
で表される。
RF電源のインピーダンスの値は、高周波回路に一般的に用いられる50[Ω] であり、RF電源とマッチングボックス(Matching Box)とをつなぐ伝送線路の特性インピーダンスは50Ωとすると、入力インピーダンスの絶対値|Zin|および位相差θinを、それぞれ|Zin|= 50[Ω]、θin= 0[deg]([rad])になるように制御することでインピーダンス整合が行われる。
マッチングボックス(Matching Box)が負荷に対して整合した場合には、入力インピーダンスZinは、
Zin=|50Ω|∠0rad …(2)
で表される。
また、入力インピーダンスZinを
Zin=R+jX …(3)
で表すとき、絶対値|Zin|と、電圧、電流間の位相差θinは、それぞれ
|Zin|=√(R2+X2) …(4)
θin=tan-1X/R …(5)
で表される。この絶対値|Zin|と位相差θinによりインピーダンス整合を行うことができる。
図3は、マッチングボックス(Matching Box)内のLC回路の等価回路例を示している。図3に示す等価回路では、マッチングボックス(Matching Box)の入力側に並列に容量可変型コンデンサ(以下、可変コンデンサという)Ctを備え、受信側(負荷)に直列に可変コンデンサCmおよびインダクタンスLmを備える。LC回路内の可変コンデンサCtの容量を変化させることにより入力インピーダンスZinの絶対値を変化させ、LC回路内の可変コンデンサCmの容量あるいはインダクタンスLmのインダクタンスを変化させることにより入力インピーダンスZinの位相を変化させて、入力インピーダンスの絶対値|Zin|、位相差θinをそれぞれ|Zin|=50[Ω],θin=0[deg]とする。
なお、Cm,Lm,およびCtに付されたサフィックスの内、“m”は位相制御を意味するMatchの頭文字を表し、“t”は絶対値制御を意味するTuneの頭文字を表している。
フォローイング制御では、入力インピーダンスの絶対値|Zin|と位相差θinセンサによって検出し、この値をフィードバックして、|Zin|=50[Ω]、θin=0[deg]となるように可変コンデンサCt,CmあるいはインダクタンスLmを制御することによってインピーダンス整合を実現する。
次に、本発明のインピーダンス整合処理について説明する。本発明によるインピーダンス整合は、インピーダンス可変素子のインピーダンス値をインピーダンス整合時の目標インピーダンス値に変更するシーク制御と、入力インピーダンスの絶対値と位相差の各測定値と各目標値との偏差が零となるように、前記インピーダンス可変素子のインピーダンス値を増減させるフォローイング制御とによって行う制御であり、シーク制御をフォローイング制御に優先させて行う。
始めに、シーク制御を行うことによって整合点に近い入力インピーダンスの絶対値と位相差の目標値に向けて制御し、この目標値点からフォローイング制御を行うことによってインピーダンス整合を行うことで、制御不能点を避けると共に、整合点に対して高速で制御することができる。
シーク制御からフォローイング制御への切り替え制御について、図4のフローチャート、図5のスミスチャート、図6の入力インピーダンスの絶対値|Zin|の特性図を用いて説明する。
本発明による整合制御は、測定で得られた入力インピーダンスの絶対値|Zin|と位相差θinに基づいて、これらの値が予め設定しておいた切替範囲内にあるいか、あるいは切替範囲外であるかによって、シーク制御を行うかあるいはフォローイング制御を行うかを選択する。シーク制御を行う場合には、はじめにシーク制御によって予測した目標値に向かって可変素子を調整して制御を行って、入力インピーダンスを目標値の近傍とした後、シーク制御からフォローイング制御に切り替え、フォローイング制御によって位相と絶対値を変化させてインピーダンスを整合させる。
図4のフローチャートにおいて、高周波電源から負荷に電力供給を開始した後(S11)、はじめにシーク制御を行う(S12)。このシーク制御によって得られた入力インピーダンスが、予め定めておいた切替範囲外である場合には、シーク制御を再度行う(S13,S14)。切替範囲内にあるか否かの判定は、位相差θinが切替範囲内にあるか否かの判定(S13)と、絶対値|Zin|が切替範囲内にあるか否かの判定(S14)で行う。
ここでは、位相差θinの切替範囲として-θ1≦θin≦θ2の範囲、絶対値|Zin|の切替範囲としてZ1≦|Zin|≦Z2の範囲を定めている。この切替範囲は、一例として、-22.5°≦θin≦22.5°、33.3Ω≦|Zin|≦75Ωに設定することができる。この切替範囲の閾値については、図5を用いて後述する。
シーク制御によって至った入力インピーダンスの絶対値|Zin|と位相差θinとが、S13,S14の切替範囲内となった後、シーク制御からフォローイング制御に切り替え、その後フォローイング制御によってインピーダンス制御を行う(S15)。
なお、このフォローイング制御によって得られた入力インピーダンスが、予め定めた切替範囲外となった場合には、シーク制御に戻る(S16,S17)。切替範囲内にあるか否かの定は、位相差θinが切替範囲内にあるか否かの判定(S16)と、絶対値|Zin|が切替範囲内にあるか否かの判定(S17)で行う。
ここでは、フォローイング制御からシーク制御に戻す切替え制御を行う切替範囲として、位相差θinの切替範囲はθin<-θ1あるいはθ2<θinの範囲、絶対値|Zin|の切替範囲は|Zin|<Z1あるいはZ2<|Zin|としている。この切替範囲は、例えば、|Zinθ=0|>2Rの条件を満たすように考慮しながら、|Zin|<33.3Ωあるいは75Ω<|Zin|、θin<-22.5°あるいは22.5°<θinに設定する。
フォローイング制御によって至った入力インピーダンスの絶対値|Zin|と位相差θinとが、S16,S17の切替範囲内となった場合には、フォローイング制御からシーク制御に戻し、S16,S17の切替範囲外となった場合には、フォローイング制御を続ける(S15)。
なお、S13とS16の切替範囲、およびS14とS17の切替範囲は、同じ閾値により定められる切替範囲である。
図5は、インピーダンスZinの絶対値と位相との関係を示すスミスチャートであり、このスミスチャートを用いてシーク制御からフォローイング制御への切り替えを説明する。
図5に示すスミスチャートにおいて、円20aは|Zin|=50Ωを示し、円20a上の点32は位相角θin=0°を示し、インピーダンス整合点を表している。本発明は、負荷変動に応じて、入力インピーダンスの絶対値|Zin|が50Ω、位相差θinが0°となるようにインピーダンス制御を行う。このインピーダンス制御は、スミスチャート上においてインピーダンスZinをインピーダンス整合点32に制御することに対応している。
図5のスミスチャートでは、Zinの抵抗成分(実数)が50Ωである円20aを太い実線で示し、Zin抵抗成分(実数)が|Z1|の円20cと、Zin抵抗成分(実数)が|Z2|の円20bとを破線で示している。なお、図では|Z1|<|Z2|としている。
シーク制御からフォローイング制御に切り替える切替範囲22は、インピーダンスZinの絶対値|Zin|と位相θinで定めることができる。例えば、絶対値|Zin|の範囲としてZ1≦|Zin|≦Z2を設定し、位相差θinの範囲として-θ1≦θin≦θ2を設定した場合、切替範囲22は図5のスミスチャート上において|Z1|∠θ2, |Z2|∠θ2, |Z2|∠θ1, |Z1|∠θ1の各点で囲まれる斜線範囲で表すことができる。
図5では、θ1とθ2とは同じ大きさとした例を示している。この場合には、Z22(=|Z2|∠θ2)とZ11(=|Z1|∠θ1)はスミスチャートの中心(|Zin|=50Ω、∠θ=0°)を対照の中心として対照の位置関係となる。このとき、∠θ2は、点0とZ11とを結ぶライン(電流I=n・|1−Γ|に相当)と点0とZ22とを結ぶ一点鎖線で示すライン(電圧V=m・|1+Γ|に相当)とが成す角度に相当し、各ラインが水平線と成す∠θ21および∠θ22の和(∠θ21+∠θ22)となる。なお、Γは反射係数であり、Z22は以下の式で表される。
22=V/I=[m・|1+Γ|εjθ22]/[n・|1−Γ|εjθ21
=A[|1+Γ|/|1−Γ|]×εj(θ21+θ22)
=|Z2|εjθ2
切替範囲22内では、シーク制御からフォローイング制御に切り替えて制御を行う。
本発明は、シーク制御によって絶対値|Zin|と位相差θinを切替範囲22内に移動し、この切替範囲22ではフォローイング制御によって位相θと|Zin|の制御を同時に行うことで、点31から点32にベクトル的に制御する。なお、位相θと|Zin|の同時制御によるベクトル的な制御は、位相θの制御と|Zin|の制御を微小時間で交互に切り替えて繰り返すことで行うことができる。
切替範囲22を定める位相差θinの範囲と、絶対値|Zin|の範囲は任意に定めることができるが、絶対値|Zin|の範囲は、入力インピーダンスの絶対値が、位相差を0°としたときの入力インピーダンスの純抵抗値よりも大きくなる範囲に設定することによって、シーク制御による目標値を、可変素子(可変コンデンサ)のインピーダンスを変えることで整合位置に向かう範囲とし、これによってフの字特性による制御不能を防ぐことができる。
ここで、インピーダンスの絶対値|Zin|の一例として設定している、33.3Ω≦|Zin|≦75Ωの範囲は、複素反射係数Γ、電圧定在波比(VSWR)、反射電力Prおよび進行電力Pfとの関係等に基づいて定めることができる。
複素反射係数Γ、反射電力Pr、および進行電力Pfの間にはPr=Γ2×Pfの関係があり、進行電力Pfに対して反射電力PrはPr/Pf=Γ2によって表される。インピーダンス制御では、入力インピーダンスを整合することによって反射電力Prを抑制することが求められる。したがって、シーク制御したインピーダンス整合の目標値に制御した場合には、反射電力Prは進行電力Pfに対して充分に小さいことが期待される。そこで、シーク制御からフォローイング制御に切り替える切替範囲を、進行電力Pfに対して反射電力Prが充分に小さくなるような複素反射係数Γで定めることができる。
そこで、例えば進行電力Pfに対する反射電力Prの大きさの比を例えば0.04としたとき、複素反射係数Γの大きさはPr/Pf=Γ2の関係から0.2となり、電圧定在波比(VSWR:Voltage Standing Wave Ratio)は1.5となる。
ここで、複素反射係数Γは、Γ=(Zin−Zo)/(Zin+Zo)で表され、電圧定在波比は(1+|Γ|)/(1−|Γ|)で表される。複素反射係数Γの大きさをmとしたとき、インピーダンスの絶対値|Zin|は、{(1+m)/(1−m)}Zin、あるいは{(1−m)/(1+m)}Zinで表わすことができる。
進行電力Pfに対する反射電力Prの大きさの比が0.04であるときには、前記したように、複素反射係数の大きさmは0.2、電圧定在波比(VSWR)は1.5となり、インピーダンスの絶対値|Zin|は1.5Zo、0.66Zoとなる。ここで、Zo=50Ωとしたとき、インピーダンスの絶対値|Zin|は75Ωおよび33.3Ωとなる。
したがって、インピーダンスの絶対値|Zin|の範囲を33.3Ω≦|Zin|≦75Ωとした場合には、進行電力Pfに対する反射電力Prの大きさの比を0.04以内とすることができる。
また、インピーダンスの位相差θinの一例として設定している、-22.5°≦θin≦22.5°の範囲についても複素反射係数Γ、電圧定在波比(VSWR)、反射電力Prおよび進行電力Pfとの関係等に基づいて定めることができ、進行電力Pfに対する反射電力Prの大きさの比を例えば0.04とした場合の電圧定在波比(VSWR)=1.5の対応する位相差θinは-22.5°および22.5°となり、-22.5°≦θin≦22.5°の範囲が得られる。
一般に、進行電力Pfに対する反射電力Prの割合は10%以下であることが望ましく、前記した例のように、インピーダンスの絶対値|Zin|および位相差の範囲を、反射電力Prを4%として求めた場合には、反射電力Prを充分に10%以下とすることができる。
また、絶対値|Zin|および位相差について、同じ値の電圧定在波比(VSWR)を用いて求めた場合には、スミスチャート上の切替範囲は正方形の形状となる。
図6は、このフの字特性とシーク制御による目標値との関係を説明するための図である。図6は、位相差θin=0で同相運転しているときにおける、可変コンデンサCの変化に対する入力インピーダンスZin(θin=0)の絶対値の変化を示している。この入力インピーダンスZinは、前記したように、Zin(θin=0)は2Rで極値を持つため、図中のDで示すZinの範囲にシーク制御の目標値として点Aを設定した場合には、可変コンデンサの容量Cを増加させた場合には極値Bで止まり制御が困難となる。また、点Aから可変コンデンサの容量Cを減少させた場合においても、|Zin|=50Ωの整合状態に達することは困難となる。
一方、図中のEで示すZinの範囲に目標値を設定した場合には、可変コンデンサの容量Cを増加あるいは減少させることによって|Zin|=50Ωの整合状態に達することが可能となる。
ωLを大きくすると、|Zinθ=0|レベルは増大し、50Ωラインを超える。また、ωLを小さくすると、|Zinθ=0|レベルは減少し、50Ωラインを下回り、ついにはフの字特性の制御不能領域にいたる。一旦制御不能領域に入ると制御が不能となる。そこで、本発明では、反射波電力が規定値以下となるように、インピーダンス可変素子のインピーダンス値(例えば、ωL、C)を増減させ、そのインピーダンス値を増減させるスピードを反射波電力の大きさによって変える。また、複数のインピーダンス可変素子(例えば、ωLおよびC)の可変動作のスピード比を任意に可変とし、これら複数のインピーダンス可変素子を変えるスピード比を最適な比率に設定することにより、インピーダンス可変素子(ωLおよびC)の制御がフの字特性の制御不能領域に入ることを回避し、制御可能領域に留まるようし、安定した制御を実現する。
例えば、反射波電力が大である場合には、インピーダンス値を増減させるスピードを速く設定して、制御不能領域への移行をいち早く回避し、また、反射波電力が小である場合には、インピーダンス値を増減させるスピードを遅く設定して、整合近傍での追い込み制御を確実に行う。
なお、複数のインピーダンス可変素子を変えるスピード比の比率は、各インピーダンス可変素子が請け負う絶対値制御あるいは位相制御に変化特性に応じて設定される。なお、この変化特性は、インピーダンス整合回路の回路構成や、その回路を形成する各インピーダンス可変素子の大きさや特性に依存するため、実際のスピード比の比率はこれら回路パラメータに応じて設定する。
図9(c)の絶対値特性において、絶対値特性を示す曲線が整合点の絶対値である50Ωと交差する状態は、図6において絶対値特性が整合点の50Ωを通過する範囲に対応している。なお、図6は、位相差θin=0で同相運転する場合の絶対値特性を示している。
このように、|Zinθ=0|>2Rを得る比較的大きめなωLから制御を開始することによって、図6に示す絶対値特性において、フ特性の極値Bを通過することなく、また、|Zinθ=0|=50Ωの整合状態に達しないという制御不能状態をなることなく、整合点の|Zinθ=0|=50Ωに向けてフォローイング制御を行うことができる。
逆に、|Zinθ=0|<2Rとなる比較的小さなωLから制御を開始した場合には、制御不能となる。この状態は、例えば、図9(c)では、図中の破線で示す絶対値特性が整合点の絶対値である50Ωと交差しない状態に対応し、図6では、図中のDで示す範囲に対応する。
次に、図7を用いてシーク制御について説明する。図7はシーク制御を説明するためのフローチャートである。
シーク制御は、整合回路の可変素子(可変コンデンサ)の最終的な目標インピーダンス値を算出し、その値に向かって、可変素子(可変コンデンサ)のインピーダンスを変化させる制御である。
ここでは、以下の初期条件
(1)図3に示す等価回路のコンデンサCt、Cm、およびインダクタンスLmが既知である。
(2)入力インピーダンス|Zin|=|1/Yin|はセンサで検出可能である。
(3)位相差θinはセンサで検出可能である。
(4)図3に示す等価回路において、Cm、Lm、XoをまとめてXmとする。
に基づいてシーク制御を行う。
シーク制御は、はじめに未知のXmとRoを求め、次にXoを求め、求めたXm、Ro、Xoと既知の値を用いて、|Zin|=50Ω、θin=0[deg]を満たすXmref、Ctref、Cmrefを求め、Ctref、Cmrefの値を目標インピーダンス値としてコンデンサCtとCmの容量を制御する。
より詳細には、図7のフローチャートにおいて、高周波電源から負荷に電力供給が開始された後(S21)、位相差θinが0でない場合(S22)、あるいは入力インピーダンスの絶対値|Zin|が50Ωでない場合には(S23)、センサによって検出した入力インピーダンスの絶対値|Zin|、位相差θinを用いて現在の負荷のインピーダンス(Ro+jXo)を計算により求める(S24)。
このRoおよびXoは以下の式で表すことができる。
Ro=Ao/(Ao2+So2) …(6)
Xo=So/(Ao2+So2) …(7)
ここで、AoおよびSoは以下の式で表される。
Ao=|Yin|cosθin …(8)
So=|Yin|sinθin+ωCt …(9)
次に、
jXm=(jωLm+1/jωCm+Xo) …(10)
と置くことにより、未知のXoは以下の式で表される。
Xo=Xm−ωLm+1/ωCm …(11)
Xm、Lm、およびCmは既知の値であるため、Xoは式(11)から求めることができる。
次に、
Xm/ω=Xmref …(12)
とする。
Xmref、Ctrefは、図3において|Zin|=50Ω、θin=0[deg]とすることによって以下の式で表すことができる。
Xmref=√{(50Ro−Ro2)/ω2} …(13)
Ctref=Xmref/{Ro2+(ωXmref)2} …(14)
Cmref=1/{ω2(Lm−Xmref)+ωXo} …(15)
これによって、Ctref、Cmrefを求めることができる(S25)。
ここで、式(14)で求められるCtref、式(15)で求められるCmrefは目標インピーダンス値であり、この値に向けて可変素子CtとCmの値を変化させ、これによって整合を行う(S26)。
ここで、前記したシーク制御において初期条件として用いる既知のCt、およびCmは以下のように求めることができる。
可変コンデンサCt、およびCmの容量は、可変コンデンサ(バリコン)の素子の設置位置から求めることができる。可変コンデンサの容量は、バリコン素子が変更し得る全可変領域の中において、そのときバリコン素子が定めている位置(%)と比例関係にあり、以下の式で表すことができ、位置θxから換算して求めることができる。
Cx={(Cmax−Cmin)/100%}・θx+Cmin …(16)
ここで、Cmaxはバリコン素子の位置をパーセント表示した位置θx(%)が100%のときの容量値であり、Cminはバリコン素子の位置を同じくパーセント表示した位置θx(%)が0%のときの容量値である。なお、Cxにおいて、xがtの場合にはCtを表し、xがmの場合にはCmを表している。
Lmについても、コイル素子が固定素子である場合にはその固定インダクタンス値、可変素子である場合には、前記した可変コンデンサと同様に、全可変領域の中の設定位置から換算することができる。
次に、フォローイング制御について図8のフローチャートを用いて説明する。
反射波電力が0で無い場合には、整合処理によってインピーダンス整合が行われる (S31)。フォローイング制御によるインピーダンス整合は、位相制御(S32〜S35)と絶対値制御(S36〜S39)によって行われる。
位相制御では、位相差θinが0[deg]でない場合には(S32)、可変コンデンサCmあるいは可変インダクタンスLmを調整することに位相制御を行う。ここでは、可変コンデンサCmの調整によって位相制御を行う場合を示している。
位相差θinが負である場合には(S33)、可変コンデンサCm の容量を増加させ(S34)、位相差θinが正である場合には(S33)、可変コンデンサCm の容量を減少させる(S35)。
位相差θinが0[deg]である場合には位相制御の動作は行なわず(S32)、S36〜S39によって絶対値制御を行う。
インピーダンス制御では、絶対値|Zin|が50[Ω]でない場合には(S36)、可変コンデンサCtを調整することに絶対値制御を行う(S37〜S39)。絶対値|Zin|が50[Ω]よりも大きい場合には(S37)、可変コンデンサCt の容量を増加させ(S38)、絶対値|Zin|が50[Ω]よりも小さい場合には(S37)、可変コンデンサCtの容量を減少させる(S39)。なお、絶対値|Zin|が50[Ω]である場合には絶対値制御の動作は行わない(S36)。
また、観測する反射波電力が規定値以下に達した時点で、整合(マッチング)されたと見なし制御動作を一旦停止する。負荷変動などにより、反射波電力が規定値以上に達した場合には、上述した制御動作を再開する。
図9は、位相制御の位相特性と絶対値制御の絶対値特性を説明するための図である。なお、図9(a)はωLをパラメータとしたときの位相差θinの変化を示し、図9(b)はCをパラメータとしたときの位相差θinの変化を示している。また、図9(c)はCをパラメータとしたときの絶対値|Zin|の変化を示している。
図9(a)において、実線はパラメータωLを変化させたときの位相差θinの変化を示している。位相制御では、位相差θinが“0”となるようにパラメータωLを変化させる。シーク制御によって位相範囲(-θ1≦θ≦θ2)とし、この点からフォローイング制御の位相制御を行う。この位相制御において、位相差θinが正の場合には進み電流であるためパラメータωLを減少させ(S31に対応)、位相差θinが負の場合には遅れ電流であるためパラメータωLを増加させる(S32に対応)。
図9(b)において、実線はパラメータCを変化させたときの位相差θinの変化を示している。位相制御では、位相差θinが“0”となるようにパラメータCを変化させる。シーク制御によって位相範囲(-θ1≦θ≦θ2)とし、この点からフォローイング制御の位相制御を行う。この位相制御において、位相差θinが正の場合には進み電流であるためパラメータCを減少させ(S31に対応)、位相差θinが負の場合には遅れ電流であるためパラメータCを増加させる(S32に対応)。
図9(c)において、実線はパラメータCを変化させたときの絶対値|Zin|の変化を示している。絶対値制御では、絶対値|Zin|が“50Ω”となるようにパラメータCを変化させる。シーク制御によって絶対値範囲(|Z1|≦|Zin|≦|Z2|)とし、この点からフォローイング制御の絶対値制御を行う。この絶対値制御において、絶対値|Zin|が“50Ω”より大である場合にはパラメータCを減少させ(S38に対応)、絶対値|Zin|が“50Ω”より小である場合にはパラメータCを増加させる(S39に対応)。
図9(c)において、絶対値|Zin|が“50Ω”と交差しない場合には(図中の破線で示す特性)、位相差制御によって絶対値|Zin|が“50Ω”と交差するように制御する。
以下の表1は、上記したフォローイング制御の位相差θinに対する可変コンデンサCm の容量の制御動作を示し、表2は、上記したフォローイング制御の絶対値|Zin|に対する可変コンデンサCtの容量の制御動作を示している。
以下、本発明のインピーダンス整合装置の一構成例について図10を用いて説明する。
インピーダンス整合装置1は、高周波電源10と負荷11と、これらの間をつないでインピーダンス整合を行うインピーダンス整合回路2と備える。インピーダンス整合回路2は、入力側(電源側)において並列接続される可変コンデンサCtと、入力側と出力側(負荷側)との間で直列接続される可変コンデンサCmおよびインダクタンスLmとを備え、逆L字型整合回路を構成している。可変コンデンサCtは絶対値制御を行う可変素子であり、可変コンデンサCmおよびインダクタンスLmは位相制御を行う可変素子である。なお、位相制御は、可変コンデンサCmのみあるいはインダクタンスLmを可変素子としてもよい。また、CmとLmを入れ替えた構成としてもよい。
以下では、位相制御は、可変コンデンサCmを可変素子とする例について説明する。
このインピーダンス整合回路2の可変コンデンサCtは、この可変領域の%位置θx(t)を検出する検出器2aと、可変コンデンサCtの容量を変える駆動機構2cを備える。また、可変コンデンサCmは、この可変領域の%位置θx(t)を検出する検出器2bと、可変コンデンサCmの容量を変える駆動機構2dを備える。
可変コンデンサCtおよび可変コンデンサCmがバリコン素子で構成される場合には、可変領域の%位置θxはバリコン素子の電極位置であり、駆動機構は電極を駆動するモータ機構とすることができる。
高周波電源10とインピーダンス整合回路2との間の伝送線路上には、インピーダンス検出手段3a、位相検出手段3b、および反射電力検出手段3cの検出手段3を設け、インピーダンス整合回路2の入力インピーダンスの絶対値|Zin|、および位相差θinを検出する。なお、インピーダンス検出手段3a、位相検出手段3bは、電圧検出器、電流検出器、電圧値と電流値とから絶対値|Zin|と位相差θinを算出する演算手段によって構成することができる。また、反射電力検出手段3cは、電圧検出器、電流検出器、電圧値と電流値とから反射電力を算出する演算手段によって構成することができる。
インピーダンス整合回路2のインピーダンス調整は、インピーダンス整合回路2が備える可変コンデンサCtおよび可変コンデンサCmの容量を制御することによって行う。可変コンデンサCtおよび可変コンデンサCmの容量の制御は、フォローイング制御あるいはシーク制御を切り替えて行う。フォローイング制御はフォローイング制御手段6により行われ、シーク制御はシーク制御手段7によって行われる。
フォローイング制御とシーク制御の切り替えは、制御切替手段8によって行う。制御切替手段8は、入力インピーダンスの絶対値|Zin|および位相差θinについて、何れの制御を選択して切り替えるか定めるための切替範囲を定める設定値を備え、インピーダンス検出手段3aで検出した入力インピーダンスの絶対値|Zin|と、位相検出手段3bで検出した位相差θinとを切替範囲と比較することで行う。
フォローイング制御手段6は、可変コンデンサCmの容量を制御して位相制御を行う位相制御手段6aと、可変コンデンサCtの容量を制御して絶対値制御を行う絶対値制御手段6bと、これらを切り替えるための制御選択手段6cを備える。
制御選択手段6cは、インピーダンス検出手段3aで検出した入力インピーダンスの絶対値|Zin|と、位相検出手段3bで検出した位相差θinとを入力し、絶対値|Zin|と特性インピーダンス(例えば、50Ω)との比較、および、位相差θinと0[deg](あるいは[rad])との比較を行い、位相制御手段6aによる位相制御あるいは絶対値制御手段6bによる絶対値制御を選択する。
また、フォローイング制御手段6は反射電力検出手段3cで検出した反射電力を監視し、入力インピーダンス制御の過程で、反射電力が規定値以下となったところで整合(マッチング)が完了したものとみなし、制御動作を一旦停止させ、また、負荷変動によって、反射電力が規定値を超えた場合には、再度インピーダンスの制御を行って整合(マッチング)を行う。
シーク制御手段7は、換算手段5で換算した可変コンデンサCm、Ct、インダクタンスLmを入力すると共に、インピーダンス検出手段3aで検出した入力インピーダンスの絶対値|Zin|と、位相検出手段3bで検出した位相差θinとを入力して、可変素子の目標インピーダンス値であるCtref、Cmref、Lmrefを算出し、この算出したCtrefによって可変コンデンサCtの駆動機構2cを駆動してCtの容量を制御し、また、算出したCmrefによって可変コンデンサCmの駆動機構2dを駆動してCmの容量を制御する。
なお、シーク制御手段7によって可変素子の目標インピーダンス値であるLmrefによって可変インダクタンスのLmを制御してもよい。なお、図10に示すインダクタンスにはインダクタンス値を制御する機構については示していない。
換算手段5は、検出器2aで検出した可変コンデンサCtの可変領域の%位置θx(t)から可変コンデンサCtの容量を換算し、検出器2bで検出した可変コンデンサCmの可変領域の%位置θx(m)から可変コンデンサCmの容量を換算する。また、インダクタンスのLmは、既知の値を格納しておく他、可変インダクタンスの場合には、検出器から検出した値から前記したコンデンサと同様に換算することができる。
ここで、換算手段5、フォローイング制御手段6,シーク制御手段7,制御切替手段8は、インピーダンス制御部4を構成し、インピーダンス整合回路2のインピーダンス調整を制御する。
本発明のインピーダンス整合装置に適用することができるインピーダンス整合回路は、前記図3に示す回路に限らず種々の構成とすることができる。図11を用いて、本発明のインピーダンス整合装置に適用することができるインピーダンス整合回路の構成例について説明する。なお、図11に示す構成例は一例であってこの構成例に限られるものではなく、また、構成に用いる可変素子の個数も任意に定めることができる。
図11(a)に示すインピーダンス整合回路の構成例は、可変コンデンサC1と可変コンデンサC2とを直列接続し、両可変コンデンサの接続端にインダクタンスLの一端を接続し、インダクタンスLの他端を接地したT型回路を構成した例である。
また、図11(b)に示すインピーダンス整合回路の構成例は、可変インダクタンスLと可変コンデンサCとを直列接続したものに、一端を接地した可変コンデンサCを並列接続したL型回路を構成した例である。
上記の説明では、高周波電源として13.56MHz、特性インピーダンスとして50Ωの例を示しているが、本発明のインピーダンス整合装置および整合方法は、これに限らず他の高周波電源や特性インピーダンスの場合にも適用することができる。
なお、本発明は前記各実施の形態に限定されるものではない。本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。
本発明のインピーダンス整合装置および整合方法は、プラズマ負荷に限らずインピーダンスが変動する負荷に対して電力供給する際に適用することができる。
高周波電源システムの系統図である。 RF電源システムの制御を説明するためのフローチャートである。 マッチングボックス(Matching Box)内のLC回路の等価回路例を示す図である。 本発明のシーク制御およびフォローイング制御を説明するためのフローチャートである。 シーク制御からフォローイング制御への切り替え制御を説明するためのスミスチャートである。 シーク制御からフォローイング制御への切り替え制御を説明するための入力インピーダンスの絶対値|Zin|の特性図である。 本発明のシーク制御を説明するためのフローチャートである。 本発明のフォローイング制御を説明するためのフローチャートである。 位相制御の位相特性と絶対値制御の絶対値特性を説明するための図である。 本発明のインピーダンス整合装置の一構成例を説明するための図である。 本発明のインピーダンス整合装置で適用することができるインピーダンス整合回路の構成例を説明するための図である。 コンデンサの容量変化に対する入力インピーダンスの絶対値の変化を示す図である。 θ=0における入力インピーダンスZin(θ=0)のコンデンサCに対する変化の一例を示す図である。
符号の説明
1 インピーダンス整合装置
2 インピーダンス整合回路
2a,2b 検出器
2c,2d 駆動機構
3 検出手段
3a インピーダンス検出手段
3b 位相検出手段
4 インピーダンス制御部
5 換算手段
6 フォローイング制御手段
6a 位相制御手段
6b 絶対値制御手段
6c 制御選択手段
7 シーク制御手段
8 制御切替手段
10 高周波電源
11 負荷
100 RF電源
101 マッチャー(Matcher)
102 プロセスチャンバー(Process Chamber)

Claims (6)

  1. 高周波電源と負荷とのインピーダンスを整合するインピーダンス整合装置において、
    高周波電源と負荷との間にインピーダンス可変素子を設けたインピーダンス整合回路と、前記インピーダンス整合回路のインピーダンス可変素子のインピーダンス値を変更することによって、インピーダンス整合回路の入力インピーダンスの絶対値と、電圧と電流の位相差とをそれぞれの目標値に制御することによってインピーダンス整合を行うインピーダンス制御部と備え、
    前記インピーダンス制御部は、
    前記インピーダンス可変素子のインピーダンス値をインピーダンス整合時の目標インピーダンス値に変更するシーク制御を行うシーク制御手段と、
    入力インピーダンスの絶対値と位相差の各測定値と各目標値との偏差が零となるように、
    前記インピーダンス可変素子のインピーダンス値を増減させるフォローイング制御を行うフォローイング制御手段と、
    前記シーク制御手段から前記フォローイング制御手段制御を切り替える制御切替手段とを有し、
    前記制御切替手段は、
    入力インピーダンスの絶対値と位相差の各目標値に対してそれぞれ定めた所定のしきい値により設定した切替範囲を有し、
    前記制御切替手段の切替範囲において、入力インピーダンスの絶対値の切替範囲は、位相差を0としインピーダンス可変素子を変動させたときに極値を示す入力インピーダンスのフの字特性において、前記極値における入力インピーダンスの絶対値よりも大きい範囲であり、
    前記シーク制御手段を前記フォローイング制御手段よりも優先させ、前記シーク制御手段のシーク制御によりインピーダンス値を目標値近傍に近づけた後、前記制御切替手段により入力インピーダンスの絶対値と位相差の各測定値を前記切替範囲と比較し、測定値が前記目標値を含まない切替範囲外にあるときにはシーク制御手段を選択し、測定値が前記目標値を含む切替範囲内にあるときにはフォローイング制御手段を選択して、前記シーク制御手段から前記フォローイング制御手段に切り替え、前記目標値近傍において前記フォローイング制御手段のフォローイング制御によりインピーダンス整合することを特徴とする、インピーダンス整合装置。
  2. 前記シーク制御手段は、前記入力インピーダンスの絶対値と位相差の各測定値を用いてインピーダンス整合時の目標インピーダンス値を演算により算出し、算出した目標インピーダンス値に向って前記インピーダンス可変素子のインピーダンス値を変化させることを特徴とする、請求項1に記載のインピーダンス整合装置。
  3. 前記インピーダンス整合回路のインピーダンス可変素子は、入力側に並列接続された第1の可変コンデンサと、出力側に直列接続された第2の可変コンデンサとを備え、
    前記シーク制御手段は、
    入力インピーダンスの絶対値と位相差の各測定値とインピーダンス整合回路の第1の可変コンデンサの容量(Ct)と、第2の可変コンデンサの容量(Cm)と、インピーダンス整合回路のインダクタンス分(Lm)に基づいて、負荷のリアクタンス分(Xo)と負荷の抵抗分(Ro)を算出し、
    算出した負荷のリアクタンス分(Xo)と負荷の抵抗分(Ro)を用いて、入力インピーダンスの絶対値および位相差が各目標値となるときの、インピーダンス整合回路の第1のコンデンサの容量(Ctref)と第2のコンデンサの容量(Cmref)を算出することを特徴とする、請求項に記載のインピーダンス整合装置。
  4. 前記インピーダンス整合回路のインピーダンス可変素子は、入力側に並列接続された第1の可変コンデンサと、出力側に直列接続された第2の可変コンデンサとを備え、
    前記フォローイング制御手段は、
    位相差の符号に応じて前記第2の可変コンデンサを増減させて位相差を零に制御する位相制御手段と、
    入力インピーダンスの絶対値の大きさに応じて前記第1の可変コンデンサを増減させて入力インピーダンスの絶対値を電源側の特性インピーダンスの絶対値に一致させる絶対値制御手段とを備え、
    前記位相制御手段および前記絶対値制御手段は、前記シーク制御手段によって制御された目標値近傍を初期値として制御を開始することを特徴とする、請求項に記載のインピーダンス整合装置。
  5. 前記入力インピーダンスの絶対値の目標値は電源側の特性インピーダンスであり、前記位相差の目標値は0であることを特徴とする、請求項1からのいずれか一つに記載のインピーダンス整合装置。
  6. 高周波電源と負荷との間に、インピーダンス可変素子を設けたインピーダンス整合回路を設け、当該インピーダンス可変素子のインピーダンス値を変更することによって、インピーダンス整合回路の入力インピーダンスの絶対値と、電圧と電流との位相差とをそれぞれ目標値に一致させるインピーダンス制御によって、高周波電源と負荷とのインピーダンスを整合するインピーダンス整合方法において、
    前記インピーダンス可変素子のインピーダンス値をインピーダンス整合時の目標インピーダンスに変更するシーク制御と、
    入力インピーダンスの絶対値と位相差の各測定値と各目標値との偏差が零となるように、前記インピーダンス可変素子のインピーダンス値を増減させるフォローイング制御と、
    前記シーク制御から前記フォローイング制御に切り替える制御切替とを有し、
    前記制御切替は、
    入力インピーダンスの絶対値と位相差の各目標値に対してそれぞれ定めた所定のしきい値により設定した切替範囲を有し、
    前記制御切替の切替範囲において、入力インピーダンスの絶対値の切替範囲は、位相差を0としインピーダンス可変素子を変動させたときに極値を示す入力インピーダンスのフの字特性において、前記極値における入力インピーダンスの絶対値よりも大きい範囲であり、
    前記シーク制御を前記フォローイング制御よりも優先させ、前記シーク制御によりインピーダンス値を目標値近傍に近づけた後、前記制御切替により入力インピーダンスの絶対値と位相差の各測定値を前記切替範囲と比較し、測定値が前記目標値を含まない切替範囲外にあるときにはシーク制御を選択し、測定値が前記目標値を含む切替範囲内にあるときにはフォローイング制御を選択して、前記シーク制御から前記フォローイング制御に切り替え、前記目標値近傍において前記フォローイング制御によりインピーダンス整合することを特徴とする、インピーダンス整合方法。


JP2008204124A 2008-08-07 2008-08-07 インピーダンス整合装置、およびインピーダンス整合方法 Active JP5327785B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008204124A JP5327785B2 (ja) 2008-08-07 2008-08-07 インピーダンス整合装置、およびインピーダンス整合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008204124A JP5327785B2 (ja) 2008-08-07 2008-08-07 インピーダンス整合装置、およびインピーダンス整合方法

Publications (2)

Publication Number Publication Date
JP2010041558A JP2010041558A (ja) 2010-02-18
JP5327785B2 true JP5327785B2 (ja) 2013-10-30

Family

ID=42013597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008204124A Active JP5327785B2 (ja) 2008-08-07 2008-08-07 インピーダンス整合装置、およびインピーダンス整合方法

Country Status (1)

Country Link
JP (1) JP5327785B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5751326B2 (ja) * 2011-06-17 2015-07-22 株式会社豊田自動織機 共鳴型非接触給電システム
WO2012172900A1 (ja) * 2011-06-17 2012-12-20 株式会社 豊田自動織機 共鳴型非接触給電システム
WO2014037994A1 (ja) * 2012-09-04 2014-03-13 パイオニア株式会社 インピーダンス整合装置及び方法、並びにコンピュータプログラム
KR101829563B1 (ko) * 2014-02-28 2018-02-14 가부시키가이샤 히다치 고쿠사이 덴키 정합기 및 정합 방법
KR101777762B1 (ko) * 2015-09-03 2017-09-12 에이피시스템 주식회사 고주파 전원 공급장치 및 이를 포함하는 기판 처리장치
DE102015220847A1 (de) * 2015-10-26 2017-04-27 TRUMPF Hüttinger GmbH + Co. KG Verfahren zur Impedanzanpassung einer Last an die Ausgangsimpedanz eines Leistungsgenerators und Impedanzanpassungsanordnung
KR20210070709A (ko) * 2019-12-05 2021-06-15 에스케이하이닉스 주식회사 전원특성 측정장치, 그 전원특성 측정장치를 포함하는 이미지 시스템, 및 그 이미지 시스템의 동작 방법
CN113098425A (zh) * 2021-03-30 2021-07-09 徐显坤 一种阻抗匹配网络、自适应阻抗匹配装置及其方法
CN114448376B (zh) * 2021-12-27 2023-03-24 深圳市恒运昌真空技术有限公司 阻抗匹配调节方法、装置、射频电源***和存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3183914B2 (ja) * 1991-08-29 2001-07-09 株式会社ダイヘン インピーダンス自動整合装置
JPH09134800A (ja) * 1995-11-08 1997-05-20 Jeol Ltd 高周波装置
JP4041223B2 (ja) * 1997-09-30 2008-01-30 株式会社ダイヘン プラズマ監視装置

Also Published As

Publication number Publication date
JP2010041558A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5327785B2 (ja) インピーダンス整合装置、およびインピーダンス整合方法
JP4887197B2 (ja) 高周波装置
US10090711B2 (en) Power transmission apparatus and power transmission method
JP4975291B2 (ja) インピーダンス整合装置
JP2008181846A5 (ja)
US7863996B2 (en) Tune range limiter
US6259334B1 (en) Methods for controlling an RF matching network
JP5710759B2 (ja) インピーダンス整合装置、制御方法
US8203859B2 (en) High frequency device with variable frequency and variable load impedance matching
WO2012169014A1 (ja) インピーダンス整合装置、制御方法
KR101899006B1 (ko) 주파수 동조 rf 전원에 대한 전력 왜곡 기반의 서보 제어 시스템
US10475624B2 (en) High-frequency power supply device, and control method for high-frequency power supply device
EP0947047B1 (en) Method of and apparatus for matching a load to a source
JP4755566B2 (ja) 高周波プラズマ供給装置の出力エネルギーを開ループ制御するおよび/または閉ループ制御する方法およびプラズマエネルギーをプラズマ負荷に供給するための高周波プラズマ供給装置
US5053725A (en) Circuit configuration for the automatic tuning of a matching network
JP3183914B2 (ja) インピーダンス自動整合装置
TW201505366A (zh) 射頻電源系統和利用射頻電源系統進行阻抗匹配的方法
KR20230127362A (ko) 부하의 임피던스를 전력 발생기의 출력 임피던스에조정시키는 방법 및 임피던스 조정 어셈블리
JP6045118B2 (ja) 高周波電源装置およびその整合方法
WO2020083340A1 (zh) 一种射频电源的功率传输方法
JP2001044780A (ja) インピーダンス自動整合方法及び整合装置
JP2001274651A (ja) インピーダンス整合装置、インピーダンス整合用コンダクタンス検出回路、およびインピーダンス整合方法
JP6084418B2 (ja) インピーダンス調整装置
WO2017159151A1 (ja) 整合器
WO2017002196A1 (ja) 整合器及び整合方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5327785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250