JP5327146B2 - Solid-state imaging device, manufacturing method thereof, and camera - Google Patents
Solid-state imaging device, manufacturing method thereof, and camera Download PDFInfo
- Publication number
- JP5327146B2 JP5327146B2 JP2010138666A JP2010138666A JP5327146B2 JP 5327146 B2 JP5327146 B2 JP 5327146B2 JP 2010138666 A JP2010138666 A JP 2010138666A JP 2010138666 A JP2010138666 A JP 2010138666A JP 5327146 B2 JP5327146 B2 JP 5327146B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- opening
- layer
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000003384 imaging method Methods 0.000 title claims description 93
- 239000004065 semiconductor Substances 0.000 claims abstract description 108
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000002161 passivation Methods 0.000 claims description 22
- 230000003287 optical effect Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 239000007787 solid Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 135
- 238000010586 diagram Methods 0.000 description 28
- 239000000463 material Substances 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 239000000758 substrate Substances 0.000 description 13
- 150000004767 nitrides Chemical class 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005286 illumination Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、裏面照射型の固体撮像装置とその製造方法、及びカメラに関する。 The present invention relates to a back-illuminated solid-state imaging device, a method for manufacturing the same, and a camera.
固体撮像装置、例えばＣＭＯＳ型の固体撮像装置においては、入射光に対する光電変換効率や感度の向上を図るため、半導体基板に光電変換部となるフォトダイオードを形成し、半導体基体の表面側に画素トランジスタ、さらには、信号回路を構成する多層配線層等を形成して、裏面側から光を入射させる裏面照射型固体撮像装置が提案されている（特許文献１、２）。
In a solid-state imaging device, for example, a CMOS-type solid-state imaging device, in order to improve photoelectric conversion efficiency and sensitivity to incident light, a photodiode serving as a photoelectric conversion unit is formed on a semiconductor substrate, and a pixel transistor is formed on the surface side of the semiconductor substrate. Furthermore, a backside illumination type solid-state imaging device is proposed in which a multilayer wiring layer or the like constituting a signal circuit is formed and light is incident from the backside (
裏面照射型固体撮像装置では、半導体基板の表面側に形成された多層配線に所要の電位を供給するためのパッド部を、裏面側に設けるようにしている。
図１８に従来の裏面照射型固体撮像装置の要部における概略断面構成を示す。図１８に示す断面図は、特に、裏面照射型固体撮像装置裏面側の周辺領域に形成したパッド部６０を含む領域に位置するものである。
In the back-illuminated solid-state imaging device, a pad portion for supplying a required potential to the multilayer wiring formed on the front surface side of the semiconductor substrate is provided on the back surface side.
FIG. 18 shows a schematic cross-sectional configuration of a main part of a conventional backside illumination type solid-state imaging device. The cross-sectional view shown in FIG. 18 is particularly located in a region including the
裏面照射型固体撮像装置７０は、半導体層であるＳｉ層５３に光電変換部となるフォトダイオード５４と複数の画素トランジスタ（ＭＯＳトランジスタ）からなる複数の画素が形成された撮像領域と、周辺回路部とを有し、裏面側の周辺領域にパッド部６０が形成される。画素を構成する画素トランジスタは図示しないが、Ｓｉ層５３の表面側に形成される。さらにＳｉ層５３の表面側には、層間絶縁膜６１を介して多層の配線（例えばＣｕ配線）５２とワイヤボンディング用のＡｌ配線５２ａを形成した多層配線層５１が形成され、この多層配線層５１の表面側に例えばシリコン基板による支持基板５０が接合される。
The back-illuminated solid-
一方、Ｓｉ層５３の裏面側には、反射防止膜となる絶縁膜５５、遮光膜５６、パッシベーション膜５７が順に積層形成される。さらにパッシベーション膜５７上に、撮像領域に対応してオンチップカラーフィルタ５９が形成され、その上にオンチップマイクロレンズ５８が形成される。撮像領域では、有効画素領域の外側に画像の黒レベルを規定するためのオプティカルブラック領域が形成される。オプティカルブラック領域では、有効画素領域での画素と同様の画素およびカラーフィルタが形成される。遮光膜５６は、有効画素領域の各受光部、すなわちフォトダイオード５４およびパッド部６０を除いて、他の画素トランジスタ、周辺回路部を含む全面に形成される。
On the other hand, an
パッド部６０では、多層配線層５１の所望の配線５２に接続されたＡｌ配線５２ａを露出させる開口６２が形成される。すなわち、オンチップマイクロレンズ５８が形成された後、オンチップマイクロレンズ５８が形成された面、すなわち裏面から、多層配線層５１が形成された表面側に向けて、所望のＡｌ配線５２ａが露出されるように、開口６２が設けられることにより、電極取り出し用のパッド部６０が形成される。このとき、パッド部６０は、フォトダイオード５４が形成されるＳｉ層５３、このＳｉ層５３の光入射面側に形成される絶縁膜５５、そして、多層配線層５１の層間絶縁膜６１等をエッチングすることにより形成されている。そして、このようにして設けられたパッド部６０において、ワイヤボンディング、例えばＡｕ細線（いわゆるボンディングワイヤ）６３が開口６２内に露出されたＡｌ配線５２ａに接続される。
In the
しかしながら、従来の裏面照射型固体撮像装置では、図１８に示すように、フォトダイオード５４が形成されるＳｉ層５３がパッド部６０の側壁に露出されるので、パッド部６０においてＡｕ細線６３をワイヤボンディングした際に、Ｓｉ層５３とＡｕ細線６３が接触してしまう。このため、グランド電位の半導体ウェル領域（例えばｐ型ウェル領域）等のＡｕ細線６３とは異電位の領域との間で電流が流れてしまうという問題がある。すなわち、Ａｕ細線６３からＳｉ層５３にリーク電流が流れてしまう。
However, in the conventional backside illumination type solid-state imaging device, as shown in FIG. 18, since the
また、パッド部６０を構成する開口６２の側壁は、多層配線層５１の層間絶縁層６１が露出するが、その層間絶縁層６１内には、信号回路を構成する配線５２として用いられているメタルが存在する。このため、開口６２の側壁に露出する層間絶縁層６１だけでは、配線５２の吸湿を防ぐだけの信頼性が無いという問題がある。
すなわち、高い湿度下などの環境において配線５２が吸湿して劣化する虞れがある。さらに、最先端のＣＭＯＳプロセスにおいて、多層配線層５１の層間膜に用いられる層間絶縁膜６１として低誘電率膜などを用いるが、この低誘電率膜そのものが高い湿度により、膜質が劣化するなど、層間絶縁膜６１も、湿度に対する耐性が無いという問題がある。
In addition, the interlayer insulating layer 61 of the
That is, the
上述した特許文献１においては、パッド部の側壁に絶縁膜を成膜する構成が記載されている。しかしながら、そのような構成において、パッド部のみに絶縁膜を成膜するために、製造の工程数が増えてしまう。また、パッド部を有機膜で被覆する等の提案もあるが、有機膜の場合、カバレッジが良くないため信頼性が十分ではない。
In
さらに、従来の裏面照射型の固体撮像装置における遮光膜は、電気的にフローティングの状態であるため、電位が定まらず、遮光膜の電位が画素に影響する虞れがあった。 Furthermore, since the light shielding film in the conventional back-illuminated solid-state imaging device is in an electrically floating state, the potential is not fixed, and the potential of the light shielding film may affect the pixels.
本発明は、上述の点に鑑み、より信頼性に優れた固体撮像装置とその製造方法、及びカメラを提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a solid-state imaging device with excellent reliability, a manufacturing method thereof, and a camera.
上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、光電変換部と画素トランジスタからなる複数の画素が形成された半導体層を有し、半導体層の一方の面側に多層配線層が形成され、半導体層の他方の面側から光が入射される固体撮像装置であって、半導体層の他方の面側に複数のパッド部が形成され、各パッド部に前記多層配線層中の導電層に達する開口が形成され、半導体層の他方の面上から開口内の側壁に延長して形成された絶縁膜であって、開口内において半導体層に接して設けられ、半導体層を絶縁被覆する絶縁膜と、半導体層の他方の面上において半導体層に接して設けられた絶縁膜上に形成された遮光膜と、半導体層に接して設けられた絶縁膜との間に前記遮光膜を挟んで設けられ、半導体層の他方の面上から開口内の側壁に延長して形成された他の絶縁膜とを備える。そして、複数のパッド部のうちの一部を除く他のパッド部においては、半導体層に接して設けられた絶縁膜と他の絶縁膜とから導電層が露出していると共に、当該半導体層に接して設けられた絶縁膜と当該他の絶縁膜とが当該導電層に接していることを特徴とする。 In order to solve the above problems and achieve the object of the present invention, a solid-state imaging device of the present invention has a semiconductor layer in which a plurality of pixels each including a photoelectric conversion unit and a pixel transistor are formed, and one surface of the semiconductor layer a multilayer wiring layer is formed on the side, a solid-state imaging device in which light is incident from the other surface side of the semiconductor layer, a plurality of pad portions are formed on the other surface side of the semiconductor layer, wherein each pad portion An opening reaching the conductive layer in the multilayer wiring layer is formed, and is an insulating film formed to extend from the other surface of the semiconductor layer to the side wall in the opening, and is provided in contact with the semiconductor layer in the opening, an insulating film for insulating covering semiconductor layer, a light shielding film formed on provided insulating film in contact with the semiconductor layer on the other surface of the semiconductor layer, and is provided et the insulating film in contact with the semiconductor layer across the light shielding film is provided between the other semiconductor layer And an other insulating film formed by extending the sidewalls of the opening from the surface. In the other pad portions excluding a part of the plurality of pad portions, the conductive layer is exposed from the insulating film provided in contact with the semiconductor layer and the other insulating film, and the semiconductor layer is exposed to the semiconductor layer. The insulating film provided in contact with the other insulating film is in contact with the conductive layer .
また、本発明の固体撮像装置の製造方法は、光電変換部と画素トランジスタからなる複数の画素が形成された半導体層の一方の面側に多層配線層を形成する工程と、半導体層の他方の面側の各パッド部に対応する部分に、多層配線層中の導電層に達する開口を形成する工程と、半導体層の他方の面上から開口内の側壁に延長して当該開口内の当該半導体層を絶縁被覆し、開口内にいて半導体層に接して設けられた絶縁膜を形成する工程と、半導体層の他方の面上であって、半導体層に接して設けられた絶縁膜上に、遮光膜を形成する工程と、半導体層に接して設けられた絶縁膜上に、遮光膜を介して半導体層の他方の面上から開口内の側壁に延長して、他の絶縁膜を形成する工程とを有する。そして、半導体層に接して設けられた絶縁膜を形成する工程では、導電層を露出させると共に、当該半導体層に接して設けられた絶縁膜を当該導電層に接して形成する。また、他の絶縁膜を形成する工程では、複数のパッド部のうちの一部を除く他のパッド部において、導電層を露出させると共に、当該他の絶縁膜を当該導電層に接して形成する。 The method for manufacturing a solid-state imaging device according to the present invention includes a step of forming a multilayer wiring layer on one surface side of a semiconductor layer on which a plurality of pixels each including a photoelectric conversion unit and a pixel transistor are formed, and the other of the semiconductor layers. Forming an opening reaching the conductive layer in the multilayer wiring layer in a portion corresponding to each pad portion on the surface side, and extending from the other surface of the semiconductor layer to the side wall in the opening and the semiconductor in the opening A step of insulatingly coating the layer and forming an insulating film provided in contact with the semiconductor layer in the opening; on the other surface of the semiconductor layer, and on the insulating film provided in contact with the semiconductor layer; forming a step of forming a light shielding film and on the provided et the insulating film in contact with the semiconductor layer, and extending to the side wall of the opening from the other surface of the semiconductor layer through a light shielding film, another insulating film that having a the steps of. In the step of forming the insulating film provided in contact with the semiconductor layer, the conductive layer is exposed and the insulating film provided in contact with the semiconductor layer is formed in contact with the conductive layer. In the step of forming another insulating film, the conductive layer is exposed and the other insulating film is formed in contact with the conductive layer in the other pad portions excluding a part of the plurality of pad portions. .
また、本発明のカメラは、固体撮像装置と光学レンズと信号処理手段とを備え、固体撮像装置は、上述した本発明の固体撮像装置であることを特徴とする。 The camera of the present invention includes a solid-state imaging device, an optical lens, and signal processing means, and the solid-state imaging device is the above-described solid-state imaging device of the present invention.
本発明では、固体撮像装置に形成されるパッド部の開口において、半導体層の面上から開口内の側壁に延長して、半導体層を絶縁被覆する絶縁膜が形成されるため、半導体層や多層配線層への影響を防ぐことができる。 In the present invention, in the opening of the pad portion formed in the solid-state imaging device, an insulating film is formed to extend from the surface of the semiconductor layer to the side wall in the opening so as to insulate the semiconductor layer. The influence on the wiring layer can be prevented.
本発明によれば、パッド部における開口の側壁が半導体層の面上から延長する絶縁膜で被覆されるので、半導体層や多層配線層への影響が回避できるので、製品の信頼性が向上する。 According to the present invention, since the side wall of the opening in the pad portion is covered with the insulating film extending from the surface of the semiconductor layer, the influence on the semiconductor layer and the multilayer wiring layer can be avoided, thereby improving the reliability of the product. .
以下、図面を参照して本発明の実施の形態を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図１に本発明の第１の実施形態に係る固体撮像装置の概略構成を示す。本実施形態の固体撮像装置は、裏面照射型のＣＭＯＳ固体撮像装置である。 FIG. 1 shows a schematic configuration of a solid-state imaging device according to the first embodiment of the present invention. The solid-state imaging device of this embodiment is a backside illumination type CMOS solid-state imaging device.
本実施形態における固体撮像装置１は、撮像領域３と、周辺回路６，７と複数のパッド部５を有して構成される。
The solid-
撮像領域３は、複数の単位画素が行列状に多数配置され、行単位でアドレス線等が設けられており、行単位で信号線等が設けられている。撮像領域３は、有効画素領域３ａと、画素の黒レベルを規定するオプティカルブラック領域３ｂとを有して形成される。
In the
オプティカルブラック領域３ｂも、有効画素３ａを構成する画素と同様の構成を有する画素から構成されている。オプティカルブラック領域３ｂを構成する画素は、有効画素３ａの外側に配列されている。そして、有効画素３ａ領域の各画素の光電変換部（受光部）とパッド部５を除く他の全面は、後述する遮光膜により覆われている。
The optical
撮像領域３における各画素は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタ（ＭＯＳトランジスタ）とで構成される。画素トランジスタは、例えば転送トランジスタと、リセットトランジスタと、増幅トランジスタと、選択トランジスタの４トランジスタで構成することができる。あるいは転送トランジスタと、リセットトランジスタと、増幅トランジスタの３トランジスタで構成することもできる。その他のトランジスタ構成とすることもできる。
Each pixel in the
図２に、単位画素の断面構造の一例を示す。この例では、第１導電型であるｎ型のシリコン半導体層１０に第２導電型であるｐ型の画素分離領域３２を形成し、各画素領域に光電変換部となるフォトダイオード（ＰＤ）１１と複数の画素トランジスタＴｒ１，Ｔｒ２を形成して単位画素３１が構成される。フォトダイオード１１は、ｐ型画素分離領域３２と複数の画素トランジスタＴｒ１，Ｔｒ２が形成される比較的に深いｐ型半導体ウェル領域３５とに囲まれたｎ型半導体層１０と、表裏面側の暗電流を抑制するためのｐ＋アキュミュレーション層３３、３４とで形成される。フォトダイオード１１を構成するｎ型半導体層１０は、裏面側の高濃度のｎ＋電荷蓄積領域１０ａと半導体層１０で形成される低濃度のｎ型領域１０ｂとにより構成される。半導体層１０の裏面側に延びるｎ型領域１０ｂは、画素トランジスタＴｒ１，Ｔｒ２が形成されたｐ型半導体ウェル領域３５の下まで延長して形成される。
FIG. 2 shows an example of a cross-sectional structure of the unit pixel. In this example, a p-type
複数の画素トランジスタＴｒ１，Ｔｒ２は、前述と同様に、例えば４トランジスタで形成することができる。図示では、転送トランジスタをＴｒ１で示し、その他のリセットトランジスタ、増幅トランジスタおよび選択トランジスタをＴｒ２で示す。画素トランジスタＴｒ１は、フローティングディフージョン（ＦＤ）となるｎ＋ソース・ドレイン領域３７とフォトダイオード１１のｎ＋電荷蓄積領域１０ａと、ゲート絶縁膜を介して形成したゲート電極４１とにより形成される。画素トランジスタＴｒ２は、対のソース・ドレイン領域３８、３９とゲート絶縁膜を介して形成されたゲート電極４２とにより形成される。
The plurality of pixel transistors Tr1 and Tr2 can be formed of, for example, four transistors as described above. In the drawing, the transfer transistor is indicated by Tr1, and the other reset transistor, amplification transistor, and selection transistor are indicated by Tr2. The pixel transistor Tr1 is formed by an n + source /
半導体層１０の表面側には、層間絶縁膜１４を介して多層の配線Ｍ１〜Ｍ４を形成した多層配線層９が形成され、さらに、多層配線層９上に例えばシリコン基板による支持基板８が接合される。１層目〜３層目の配線Ｍ１〜Ｍ３は、いわゆる信号回路を構成するもので、例えばダマシン法によるＣｕ配線で形成され、４層目の配線Ｍ４はワイヤボンディング時のＡｕ細線と接続する導電層となるもので、Ａｌ配線で形成される。
A
また、半導体層１０の裏面側には、反射防止膜となる絶縁膜４５が形成される。この反射防止膜は、例えば半導体層１０側から順に積層した窒化膜（ＳｉＮ）１２と酸化シリコン（ＳｉＯ２）膜１７の積層膜で形成される。この絶縁膜４５上にフォトダイオード１１の受光部に対応する部分を除いて遮光膜１８が形成され、さらにパッシベーション膜１９が形成される。パッシベーション膜１９は、平坦化膜を構成するものであってもよい。遮光膜１８は金属膜で形成される。さらにパッシベーション膜１９上に例えば原色の赤（Ｒ），緑（Ｇ），青（Ｂ）のオンチップカラーフィルタＣＦが形成され、その上にオンチップマイクロレンズ２５が形成される。
Further, an insulating
一方、周辺回路部６、７としては、図示しないが、垂直駆動回路、カラム信号処理回路、水平駆動回路、出力回路、制御回路等を有して構成される。制御回路は、垂直同期信号、水平同期信号およびマスタクロックに基いて、垂直駆動回路、カラム信号処理回路および水平駆動回路などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路、カラム信号処理回路および水平駆動回路等に入力する。垂直駆動回路は、例えばシフトレジスタによって構成され、撮像領域３の各画素を行単位で順次垂直方向に選択走査し、垂直信号線を通して各画素の光電変換部において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路に供給する。カラム信号処理回路は、画素の例えば列毎に配置され、１行分の画素から出力される信号を画素列毎にオプティカルブラック領域の黒基準画素からの信号によってノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路の出力段には、水平選択スイッチが水平信号線との間に接続されて設けられる。水平駆動回路は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路の各々を順番に選択し、カラム信号処理回路の各々から画素信号を水平信号線に出力させる。出力回路は、カラム信号処理回路の各々から水平信号線を通して順次に供給される信号に対し、信号処理を行って出力する。
On the other hand, although not shown, the
そして、本実施形態例の固体撮像装置１においては、裏面照射型であるため、表面側に形成された配線を、光照射面側である裏面側に取り出す為の複数のパッド部５が、撮像領域３の周辺に形成されている。
また、パッド部５の１つは、グランド接続部（以下、グランド接続パッド部という）５ｇとして用いられる。このグランド接続パッド部５ｇにおいて、後述するように遮光膜１８がグランド配線に接続される。グランド接続パッド部５ｇは、他のパッド部５と同様の工程において形成される開口を有している。
In the solid-
One of the
図３に、図１におけるパッド部５を含むＡ−Ａ線上の断面構造を示す。本実施形態例の固体撮像装置１においては、図３に示すように、他のパッド部５ではワイヤボンディンされたボンディングワイヤ、例えばＡｕ細線２４と半導体層１０間の絶縁分離を確実にするように構成される。また図４に、図１におけるグランド接続パッド部５ｇを含むＢ−Ｂ線上の断面構造を示す。図４に示すように、グランド接続パッド部５ｇでは、遮光膜１８にグランド電位（接地電位）を与えると共に、グランド電位の遮光膜１８と半導体層１０間の絶縁分離を確実にするように構成される。
FIG. 3 shows a cross-sectional structure on the line AA including the
また、図３に示すように、多層配線層９において、Ｃｕ配線による配線Ｍ１〜Ｍ３のうち所要の配線間が接続される。本例では配線Ｍ１〜Ｍ３が接続され、さらに配線Ｍ３が配線（いわゆる導電層）Ｍ４に接続され、この配線Ｍ４がパッド部５に対応する位置まで延長される。パッド部５では、オンチップマイクロレンズ２５が形成されたオンチップマイクロレンズ材膜２１の表面から配線Ｍ４であるＡｌ配線に達する開口１６が形成され、この開口１６の内側壁面に半導体層１０を絶縁被覆するように、撮像領域上の反射防止膜となる酸化シリコン膜１７、パッシベーション膜１９およびオンチップマイクロレンズ材膜２１が延長して形成される。配線Ｍ４であるＡｌ配線は開口１６の底面に露出される。遮光膜１８は、開口１６に対応する領域には形成されない。
Further, as shown in FIG. 3, in the
このように構成されたパッド部５の底面に露出した配線Ｍ４であるＡｌ配線に対して、ボンディングワイヤ、例えばＡｕ細線２４がワイヤボンディンされる。このパッド部５においては、開口１６の内側壁面に半導体層１０を絶縁被覆する絶縁膜、すなわち酸化シリコン膜１７、パッシベーション膜１９およびオンチップマイクロレンズ材膜２１が延長して形成されるので、ワイヤボンディン後に、Ａｕ細線２４と半導体層１０とが電気的に接触することがなく、不測のリーク電流発生が阻止される。また、多層配線層９の配線Ｍ１〜Ｍ４の吸湿、層間絶縁膜１４自体の吸湿を防ぐことができる。固体撮像装置としての信頼性が向上する。
A bonding wire, for example, an Au
また、図４に示すように、多層配線層９における図示しない配線Ｍ１〜Ｍ４のうち、グランド電位が供給される所要の配線に接続されたグランド配線（いわゆる導電層）１５が、グランド接続パッド部５ｇに対応する位置まで延長される。グランド配線１５は、配線Ｍ４と同時に形成され、配線Ｍ４と同じ層上に且つ同じＡｌ配線で形成される。グランド接続パッド部５ｇでは、オンチップマイクロレンズ２５が形成されたオンチップマイクロレンズ材膜２１の表面からグランド配線１５に達する開口１６が形成され、この開口１６の内側壁面に半導体層１０を絶縁被覆するように、撮像領域上の反射防止膜となる酸化シリコン膜１７が延長して形成され、遮光膜１８の延長部１８ａがグランド配線１５に電気的に接続するように開口１６の内側壁面から底面にわたって形成される。さらに開口１６の内側壁面に、撮像領域上のパッシベーション膜１９およびマイクロレンズ材膜２１が延長して形成される。グランド配線１５は、図示しないが、グランド電位が供給されるパッド部５に電気的に接続される。このグランド電位が供給されるパッド部５の構成は、実質的に図３で示す構成と同様である。
Also, as shown in FIG. 4, among the wirings M1 to M4 (not shown) in the
このように構成されたグランド接続パッド部５ｇにおいては、開口１６まで延長したグランド配線１５に遮光膜１８の延長部１８ａが電気的に接続されるので、遮光膜１８がグランド電位に固定されて電気的に安定する。しかも、開口１６内において、半導体層１０と遮光膜１８は開口１６内側壁面まで延長した反射防止膜を構成する酸化シリコン膜１７により絶縁被覆されるので、半導体層１０と遮光膜１８とが確実に絶縁される。また、開口１６の内側壁面には、パッシベーション膜１９およびオンチップマイクロレンズ材膜２１が延長して形成されるので、多層配線層９の図示しない配線Ｍ１〜Ｍ４の吸湿、層間絶縁膜１４自体の吸湿を防ぐことができる。固体撮像装置としての信頼性が向上する。
In the ground
次に、図５〜図１６を用いて、上述の固体撮像装置１の製造方法、特に図１のＡ−Ａ及びＢ−Ｂ断面構成のパッド部の製造方法を説明する。Ａ−Ａ断面構成は、パッド部５及びオプティカルブラック領域３ｂに対応する断面構成であり、Ｂ−Ｂ断面構成は、遮光膜のグランド接続パッド部５ｇにおける断面構成である。
Next, a method for manufacturing the above-described solid-
まず、図５Ａ，Ｂに示すように、半導体層であるＳｉ層１０と、Ｓｉ層１０の表面側に形成した多層配線層９と、多層配線層９の表面側に設けられた支持基板８とからなる構成体を作製する。Ｓｉ層１０の撮像領域には、光電変換部となるフォトダイオード１１と複数の画素トランジスタからなる複数の画素が２次元状に形成されている。
この構成体を形成する方法としては、例えば、別基板上で半導体層１０と多層配線層９を作成し、多層配線層９の上面に、支持基板８を貼り合わせ、Ｓｉ層１０が形成されている基板を除去する方法がある。
First, as shown in FIGS. 5A and 5B, a
As a method for forming this structure, for example, the
多層配線層９においては、信号回路やその他の配線を含む複数の配線が層間絶縁膜１４を介して形成されており、層間絶縁膜１４には、例えば酸化シリコン（ＳｉＯ２）膜が用いられる。図５Ａにおける多層配線層９は、配線Ｍ１、配線Ｍ２、配線Ｍ３、配線Ｍ４の４つの配線を構成する例であり、それぞれの配線Ｍ１〜Ｍ４は、コンタクトホール１３により、所望の配線と接続されている。また、本実施形態例において、配線Ｍ４は、後述するパッド部５において、ワイヤボンディングすることにより外部に接続される。そして、配線Ｍ４は、Ａｕからなるボンディングワイヤと良好に接続されるため、アルミニウム（Ａｌ）が用いられる。また、第１〜第３の配線Ｍ１〜Ｍ３は、Ａｌもしくは、Ｃｕにより構成され、例えばＣｕで構成された場合は、導電性に優れた配線とすることができる。図５Ｂにおける多層配線層９においても所望の配線が形成されているが、ここでは、グランド配線１５のみを図示する。このグランド配線１５は、後述するグランド接続パッド部５ｇが形成される部分において、遮光膜と接触するようになされ、遮光膜の電位をグランド電位にするものである。
なお、図５Ｂに示す、図１のＢ−Ｂ線上に沿った断面構成においては、有効画素３ａまたはオプティカルブラック領域３ｂが含まれていないため、Ｓｉ層１０において、フォトダイオード１１は形成されていない。
In the
In the cross-sectional configuration along the line B-B in FIG. 1 shown in FIG. 5B, the
この有効画素３ａ及びオプティカルブラック領域３ｂにおいてフォトダイオード１１が形成されたＳｉ層１０の上面には、反射防止膜４５を構成する窒化膜（ＳｉＮ）１２を全面に成膜する。本実施形態例では、反射防止膜４５として、窒化膜を用いたが、酸化ハフニウム（ＨｆＯ２）膜であってもよいし、窒化膜の上に、酸化ハフニウム（ＨｆＯ２）膜を積層する構造であってもよい。
本実施形態例においては、フォトダイオード１１が形成されるＳｉ層１０に対して多層配線層９が形成される側を表面側とし、反射防止膜が形成される側を裏面側とする。
A nitride film (SiN) 12 constituting the
In this embodiment, the side on which the
次に、図６Ａ，Ｂに示すように、パッド部５及び、グランド接続パッド部５ｇとなる部分をエッチングし、開口１６を形成する。図６Ａにおいては、開口１６は配線Ｍ４が露出するように形成され、図６Ｂにおいては、開口１６はグランド配線１５が露出するように形成される。
Next, as shown in FIGS. 6A and 6B, the portion to be the
次に、図７Ａ，Ｂに示すように、窒化膜１２の上面に酸化シリコン（ＳｉＯ２）膜１７を成膜する。このとき、ＳｉＯ２膜１７は、開口１６の側壁及び底部にも成膜される。本実施形態例においては、窒化膜１２及びＳｉＯ２膜１７の２層により、反射防止膜４５が構成される。
Next, as shown in FIGS. 7A and 7B, a silicon oxide (SiO 2 )
そして、図８Ａ，Ｂに示すように、開口１６の底部に成膜されたＳｉＯ２膜１７を選択的にエッチングして除去する。例えば、開口１６の底部以外を覆うレジストマスクを用い、ドライエッチングすることにより、除去することができる。このようにして、再び、配線Ｍ４及びグランド配線１５を開口１６底部に露出させる。そして、ＳｉＯ２膜１７を選択的に除去した後、遮光膜１８を成膜する。遮光膜１８としては、例えば、タングステン（Ｗ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），ルテニウム（Ｒｕ），イリジウム（Ｉｒ）等、遮光性がある材料をスパッタリングもしくは、ＣＶＤ法で全面に成膜する。スパッタリングを用いる場合は、ＣＶＤ法よりも密着性が高く遮光膜を成膜することができる。またスパッタリングを用いた場合は、材料物質のグレインが大きくなってしまうが、ＣＶＤ法を用いた場合には、スパッタリングを用いた場合よりも遮光性を向上させることができる。また、スパッタリングとＣＶＤ法を合わせて用いることも可能である。本実施形態例においては、遮光膜１８としてタングステン（Ｗ）を用いる。
Then, as shown in FIGS. 8A and 8B, the SiO 2 film 17 formed on the bottom of the
続いて、図９Ａ，Ｂに示すように、レジストマスクを用いて、有効画素３ａ（図１参照）及びパッド部５の上部に位置する遮光膜１８を除去する。このようにして、遮光膜１８は、図１に示す有効画素３ａのフォトダイオード１１（受光部）及びパッド部５を除いて選択的に成膜されることになる。
例えば、図９Ａに示すように、遮光膜１８は、パッド部５となる開口１６においては成膜されておらず、オプティカルブラック領域３ｂには成膜されている。
また、図９Ｂに示すように、グランド接続パッド部５ｇとなる開口１６の側壁及び底部には遮光膜１８が成膜されている。そして、グランド接続パッド部５ｇの開口１６底部において、遮光膜１８とグランド配線１５が接続される。従って、形成された遮光膜１８は、グランド電位に固定される。本実施形態例においては、ＳｉＯ２膜１７を成膜する前の工程において、開口１６が形成される。このため、開口１６の１つを、グランド配線が露出されるグランド接続パッド部５ｇとして形成し、遮光膜１８を成膜する工程においてグランド接続パッド部５ｇの開口１６に遮光膜１８が成膜されることにより、遮光膜１８をグランド電位に固定することができる。また、このとき開口１６の側壁にはＳｉＯ２膜１７が成膜されているので、側壁部分に形成される遮光膜１８がＳｉ層１０や多層配線層９に直接接触しない。
Subsequently, as shown in FIGS. 9A and 9B, the light-shielding
For example, as shown in FIG. 9A, the
Further, as shown in FIG. 9B, a
遮光膜１８を所望の位置に形成した後、図１０Ａ，Ｂに示すように、平坦化膜となるパッシベーション膜１９を成膜する。パッシベーション膜１９は、例えば、ＳｉＮ膜により全面に成膜し、好適にはプラズマ窒化膜とすることが好ましい。
After the
続いて、図１１Ａ，Ｂに示すように、パッド部５及びグランド接続パッド部５ｇとなる開口１６に、第１のレジスト層２０を埋め込む。
Subsequently, as shown in FIGS. 11A and 11B, a first resist
そして、図１２Ａ，Ｂに示すように、有効画素３ａ（図１参照）およびオプティカルブラック領域３ｂにおいては、フォトダイオード１１に対応して、オンチップカラーフィルタＣＦを形成する。ここでは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応したオンチップカラーフィルタＣＦをフォトダイオード１１の位置に合わせて形成する。このオンチップカラーフィルタＣＦは、各色の順にレジストを塗布し、露光、現像を行うことで形成される。図１２Ｂに示す断面構成においては、有効画素３ａ及びオプティカルブラック領域３ｂが図示されていない為、オンチップカラーフィルタＣＦは図示されない。
12A and 12B, on-chip color filters CF are formed corresponding to the
そして、図１３Ａ，Ｂに示すように、オンチップカラーフィルタＣＦの上を含む全面にオンチップマイクロレンズ材膜２１を塗布する。このオンチップマイクロレンズ材膜２１は有機系の材料であり、例えばノボラック樹脂が用いられる。後の工程でオンチップマイクロレンズになるものである。
Then, as shown in FIGS. 13A and 13B, an on-chip
次に、図１４Ａに示すように、オンチップマイクロレンズ材膜２１を塗布した後、オンチップマイクロレンズ材膜２１上でオンチップカラーフィルタＣＦと対応する位置に第２のレジスト層２６を形成し、露光、現像、リフローすることにより、オンチップマイクロレンズの形状を構成する。
Next, as shown in FIG. 14A, after the on-chip
最後に、図１５Ａ，Ｂに示すように、全体をエッチングする。有効画素３ａ及びオプティカルブラック領域３ｂにおいては、図１５Ａに示すように、図１４Ａに図示した第２のレジスト層２６の形状が、オンチップマイクロレンズ材膜２１に転写され、オンチップマイクロレンズ２５が形成される。また、このエッチングにより、パッド部５及びグランド接続パッド部５ｇとなる開口１６に埋め込まれた第１のレジスト層２０も除去され、再び、開口１６が形成される。図１５Ａにおいては、配線Ｍ４が露出するようにエッチングされ、図１５Ｂにおいては、遮光膜１８がエッチングされない程度にエッチングされる。図１５Ｂには、遮光膜１８が露出されるような例を示したが、遮光膜１８が、グランド配線１５と既に接触されているため、パッシベーション膜１９やその他の膜が遮光膜１８上に多少残る状態であってもよい。また、図１５Ｂにおいては、側壁の遮光膜１８上に、パッシベーション膜１９及びオンチップマイクロレンズ材膜２１、第１のレジスト層２０が形成されるため、側壁における遮光膜１８の湿度耐性が向上し、劣化防止がなされる。
Finally, as shown in FIGS. 15A and 15B, the whole is etched. In the
以上のようにして形成されたパッド部５においては、開口１６底部の露出された配線Ｍ４に、ワイヤボンディングによってボンディングワイヤ２４を接続させて電極を外部に取り出す。本実施形態例においては、ボンディングワイヤ２４として例えばＡｕ細線を用いることができる。
In the
本実施形態例では、開口１６の側壁に、ＳｉＯ２膜１７、パッシベーション膜１９、オンチップマイクロレンズ材膜２１からなる層が形成されているため、ワイヤボンディングした際に、ボンディングワイヤ２４からＳｉ層１０を介し、Ｓｉ層１０中の異電位な領域でリーク電流が流れるのを防ぐことができる。また、多層配線層９内の層間絶縁膜１４も開口１６側壁に露出されるのを防ぐことができるので、多層配線層９に用いられる配線金属の吸湿及び、層間絶縁膜１４自体の吸湿も防ぐことができる。このように、多層配線層９における湿度耐性が改善されることにより、製品信頼性が向上する。
In the present embodiment, a layer made of the SiO 2 film 17, the
また、本実施形態例では、グランド接続パッド部５ｇにおいては、前述したように、遮光膜１８がグランド配線１５に接続されるので、遮光膜１８がグランド電位に固定される。
Further, in the present embodiment, in the ground
本実施形態例によれば、固体撮像装置の製造方法において、反射防止膜４５を構成する絶縁膜、ＳｉＯ２膜１７を成膜する前にパッド部５やグランド接続パッド部５ｇとなる開口１６を設ける工程を有する。このため、反射防止膜４５を構成するＳｉＯ２膜１７が、開口１６の側壁にも一体に形成される。これにより、開口１６に、遮光膜１８やボンディングワイヤ２４等が設けられた場合、遮光膜１８、ボンディングワイヤ２４とＳｉ層１０が接触するのを防ぐことができる。このため、反射防止膜上に遮光膜１８を設けた場合、開口１６に、グランド接続されるグランド配線１５を設けておけば、遮光膜１８を成膜する工程において、遮光膜１８をグランド接続する工程も一度に行うことができる。また、グランド接続パッド部５ｇの側壁において、遮光膜１８は、パッシベーション膜１９及びオンチップマイクロレンズ材膜２１で覆われるため、遮光膜１８の湿度耐性が改善され、劣化防止が図られる。
According to the present embodiment, in the method of manufacturing the solid-state imaging device, the
本実施形態の固体撮像装置では、遮光膜１８としてタングステン（Ｗ）を用いる例を示したが、そのほかにも、遮光膜１８として、アルミニウム（Ａｌ），モリブデン（Ｍｏ），ルテニウム（Ｒｕ），イリジウム（Ｉｒ）を用いることができる。
In the solid-state imaging device according to the present embodiment, an example in which tungsten (W) is used as the
次に、図１６に、本発明の第２の実施形態に係る固体撮像装置の概略断面構成を示す。本実施形態例における固体撮像装置は、遮光膜にアルミニウムを用いた例であり、図１６において、図３，４と対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置は、図１に示した固体撮像装置１と同様の構成を有するものである。従って、図１６Ａは、図１におけるＡ−Ａ断面構成とし、図１６Ｂは図１におけるＢ−Ｂ断面構成とする。
Next, FIG. 16 shows a schematic cross-sectional configuration of a solid-state imaging device according to the second embodiment of the present invention. The solid-state imaging device in the present embodiment is an example in which aluminum is used for the light shielding film. In FIG. 16, portions corresponding to those in FIGS.
The solid-state imaging device of this embodiment has the same configuration as that of the solid-
本実施形態例における固体撮像装置も、第１の実施形態で示した製造工程に従って製造されるが、遮光膜２２の成膜されている位置が異なるものである。
本実施形態例では、第１の実施形態と同様に、有効画素３ａに対応する遮光膜２２のエッチングは成されるが、パッド部５の開口１６に対応する遮光膜２２はエッチングされない。しかし、パッド部５の開口１６に対応する遮光膜２２部分が、グランド接続パッド部５ｇを含む他の遮光膜２２と電気的に絶縁されるように、エッチングにより遮光膜２２を一部除去して、絶縁部２３を設ける。このように、絶縁部２３を設けることにより、パッド部５の開口１６に対応する遮光膜２２部分が、グランド接続パッド部５ｇに成膜される遮光膜２２を含む他の遮光膜２２から切り離される。従って、本実施形態例では、パッド部５の開口１６に対応する遮光膜２２と、グランド接続パッド部５ｇの開口１６に対応する遮光膜２２は絶縁部２３により断絶されているため、両者は絶縁状態となる。
The solid-state imaging device according to this embodiment is also manufactured according to the manufacturing process shown in the first embodiment, but the position where the
In the present embodiment example, as in the first embodiment, the
そして、このように遮光膜２２が選択的に成膜された後、再び第１の実施形態と同様の工程により、パッシベーション膜１９、オンチップカラーフィルタＣＦ、オンチップマイクロレンズ２５を形成する。ただし、オンチップマイクロレンズ２５を形成する際に行うエッチング工程において、パッド部５の開口１６底部は、図１６Ａに示すように、遮光膜２２が露出するようにエッチング処理される。そして、グランド接続パッド部５ｇにおける開口１６底部は、図１６Ｂに示すように、遮光膜２２がエッチングされない程度にエッチングされる。図１６では、遮光膜２２が露出されるような例を示したが、本実施形態例においても、遮光膜２２が配線と既に接触しているため、パッシベーション膜１９やその他の膜が遮光膜２２上に多少残る状態であってもよい。
After the
グランド接続パッド部５ｇにおいては、第１の実施形態と同様に、開口１６に露出されたグランド配線１５にＡｌからなる遮光膜２２が接触しているので、グランド接続パッド部５ｇに対応する遮光膜２２と一体に成膜されている遮光膜は、グランド電位に固定される。そして、パッド部５の開口１６においては、Ａｕからなるボンディングワイヤ２４が遮光膜２２を介して、外部電極と配線Ｍ４に接続される。本実施形態例においては、遮光膜２２がＡｌから構成されているため、Ａｕからなるボンディングワイヤ２４と合金化がなされる。
In the ground
そして、本実施形態例のパッド部５に対応する開口１６においては、側壁が、反射防止膜４５を構成するＳｉＯ２膜１７からなる絶縁膜を介して、金属層からなる遮光膜２２で被覆されている。このように、パッド部５の開口１６側壁に金属層（遮光膜２２）を１層設けることができるので、ワイヤボンディングの際のパッド部５の開口１６側壁に形成した絶縁膜（ＳｉＯ２膜１７）へのダメージを低減することができる。
また、Ａｕからなるワイヤボンディング２４と、半導体層を構成するＳｉ層１０との間にリーク電流が流れることを防ぐことができる。そして、多層配線層９の層間絶縁膜１４が開口１６に露出することも防ぐことが可能となり、多層配線層９に用いられる金属配線の吸湿及び開口１６側壁に露出する層間絶縁膜１４自体の吸湿も防ぐことが可能となる。さらに、パッド部５の開口１６側壁に金属層（遮光膜２２）を設けることにより、開口１６側壁に設けた絶縁膜（ＳｉＯ２膜１７）のパッシベーション能力をより大きくすることができる。
In the
Further, it is possible to prevent a leak current from flowing between the
第２の実施形態のように、遮光膜の材料として、ワイヤボンディングの材料と合金化する材料を用いれば、パッド部の開口側壁及び底部における遮光膜をそのまま形成しておくことができる。このような構成とすることにより、上述したような効果を奏し、パッド部における信頼性の向上に繋がる。 If a material that is alloyed with a wire bonding material is used as the material of the light shielding film as in the second embodiment, the light shielding film on the opening side wall and the bottom of the pad portion can be formed as it is. By adopting such a configuration, the above-described effects can be obtained, and the reliability of the pad portion can be improved.
上述した第１及び第２の実施形態における固体撮像装置１を組みこんで、カメラを構成することができる。図１７に、本実施形態例の固体撮像装置を組み込んだカメラの概略構成を示す。図１７に示すカメラ１１０は、上述した裏面照射型の固体撮像装置１、光学レンズ系１１１、入出力部１１２、信号処理装置１１３、光学レンズ系制御用の中央処理演算装置１１４、を１つに組み込んで構成される。また、例えば、裏面照射型の固体撮像装置１は、光学レンズ系１１１、入出力部１１２、及び信号処理装置１１３、を備えた構成とすることもできる。また、他の例のカメラ１１５としては、例えば裏面照射型の固体撮像装置１、光学レンズ系１１１及び入出力部１１２のみでカメラを形成することもできる。また、他の例のカメラ１１６としては、例えば裏面照射型の固体撮像装置１、光学レンズ系１１１、入出力部１１２及び信号処理装置１１３とを備えたカメラとすることもできる。
A camera can be configured by incorporating the solid-
１・・固体撮像装置、３・・撮像領域、３ｂ，４・・オプティカルブラック領域、５・・パッド部、５ｇ・・グランド接続パッド部、６・・水平駆動回路、７・・垂直駆動回路、８・・支持基板、９・・多層配線層、１０・・Ｓｉ層、１１・・フォトダイオード、１２・・窒化膜、１３・・コンタクトホール、１４・・層間絶縁膜、１５・・グランド配線、１６・・開口、１７・・ＳｉＯ２膜、１８・・遮光膜、１９・・パッシベーション膜、２０・・第１のレジスト層、２１・・オンチップマイクロレンズ材膜、２４・・ボンディングワイヤ、２５・・オンチップマイクロレンズ、２６・・第２のレジスト層 1 .... Solid-state imaging device, 3 .... imaging region, 3b, 4, ..., optical black region, 5 .... pad portion, 5g ..., ground connection pad portion, 6 .... horizontal drive circuit, 7 .... vertical drive circuit, 8 .... support substrate, 9 .... multilayer wiring layer, 10 .... Si layer, 11 .... photodiode, 12 .... nitride film, 13 .... contact hole, 14 .... interlayer insulation film, 15 .... ground wiring, 16 .. Opening, 17... SiO 2 film, 18... Light-shielding film, 19 .. Passivation film, 20... First resist layer, 21 .. On-chip microlens material film, 24. ..On-chip microlenses, 26. ・ Second resist layer
Claims (21)
前記半導体層の一方の面側に多層配線層が形成され、前記半導体層の他方の面側から光が入射される固体撮像装置であって、
前記半導体層の他方の面側に複数のパッド部が形成され、
前記各パッド部に前記多層配線層中の導電層に達する開口が形成され、
前記半導体層の他方の面上から前記開口内の側壁に延長して形成された絶縁膜であって、前記開口内において前記半導体層に接して設けられ、前記半導体層を絶縁被覆する絶縁膜と、
前記半導体層の他方の面上において前記半導体層に接して設けられた絶縁膜上に形成された遮光膜と、
前記半導体層に接して設けられた絶縁膜との間に前記遮光膜を挟んで設けられ、前記半導体層の他方の面上から前記開口内の側壁に延長して形成された他の絶縁膜とを備え、
前記複数のパッド部のうちの一部を除く他のパッド部においては、前記半導体層に接して設けられた絶縁膜と前記他の絶縁膜とから前記導電層が露出していると共に、当該半導体層に接して設けられた絶縁膜と当該他の絶縁膜とが当該導電層に接している
固体撮像装置。 A semiconductor layer in which a plurality of pixels including a photoelectric conversion unit and a pixel transistor are formed;
A solid-state imaging device in which a multilayer wiring layer is formed on one surface side of the semiconductor layer, and light is incident from the other surface side of the semiconductor layer,
A plurality of pad portions are formed on the other surface side of the semiconductor layer,
An opening reaching the conductive layer in the multilayer wiring layer is formed in each pad portion,
An insulating film formed to extend from the other surface of the semiconductor layer to a side wall in the opening, the insulating film being in contact with the semiconductor layer in the opening, and insulatingly covering the semiconductor layer; ,
A light-shielding film formed on an insulating film provided in contact with the semiconductor layer on the other surface of the semiconductor layer;
Another insulating film provided between the insulating film provided in contact with the semiconductor layer and sandwiching the light shielding film and extending from the other surface of the semiconductor layer to the side wall in the opening; With
In other pad portions excluding a part of the plurality of pad portions, the conductive layer is exposed from the insulating film provided in contact with the semiconductor layer and the other insulating film, and the semiconductor A solid-state imaging device in which an insulating film provided in contact with a layer and the other insulating film are in contact with the conductive layer.
請求項１記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein the opening reaches a conductive layer farthest from the semiconductor layer among conductive layers in the multilayer wiring layer.
請求項１又は２に記載の固体撮像装置。 The light-shielding film exposes other pad portions excluding a part of the plurality of pad portions, and is provided from a side wall to a bottom portion in the opening in the part of the pad portions, and the conductive layer at a bottom portion of the opening. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is connected to the solid-state imaging device.
請求項３に記載の固体撮像装置。 The solid-state imaging device according to claim 3, wherein the conductive layer to which the light shielding film is connected is a conductive layer to which a ground potential is supplied.
請求項１〜４のいずれか一項に記載の固体撮像装置。 The solid-state imaging device according to any one of claims 1 to 4 , wherein the insulating film provided in contact with the semiconductor layer is an antireflection film.
請求項１〜５のいずれか一項に記載の固体撮像装置。 The semiconductor layer in contact with provided insulating film is an antireflection film, the other insulating film solid according to any one of claims 1-5 which is a passivation film formed on the light shielding film Imaging device.
請求項１〜６のいずれか一項記載の固体撮像装置。 The solid-state imaging device according to any one of claims 1-6 in which the bonding wire is connected to the conductive layer exposed in the bottom portion of the opening.
前記半導体層の他方の面側の各パッド部に対応する部分に、前記多層配線層中の導電層に達する開口を形成する工程と、
前記半導体層の他方の面上から前記開口内の側壁に延長して当該開口内の当該半導体層を絶縁被覆し、当該開口内において当該半導体層に接して設けられた絶縁膜を形成する工程と、
前記半導体層の他方の面上であって、前記半導体層に接して設けられた絶縁膜上に、遮光膜を形成する工程と、
前記半導体層に接して設けられた絶縁膜上に、前記遮光膜を介して前記半導体層の他方の面上から前記開口内の側壁に延長して、他の絶縁膜を形成する工程とを備え、
前記半導体層に接して設けられた絶縁膜を形成する工程では、前記導電層を露出させると共に、当該半導体層に接して設けられた絶縁膜を当該導電層に接して形成し、
前記他の絶縁膜を形成する工程では、前記複数のパッド部のうちの一部を除く他のパッド部において、前記導電層を露出させると共に、当該他の絶縁膜を当該導電層に接して形成する
固体撮像装置の製造方法。 Forming a multilayer wiring layer on one surface side of the semiconductor layer in which a plurality of pixels including a photoelectric conversion unit and a pixel transistor are formed;
Forming an opening reaching the conductive layer in the multilayer wiring layer in a portion corresponding to each pad portion on the other surface side of the semiconductor layer;
Extending from the other surface of the semiconductor layer to the side wall in the opening to insulate the semiconductor layer in the opening, and forming an insulating film provided in contact with the semiconductor layer in the opening; ,
Forming a light-shielding film on the other surface of the semiconductor layer and on the insulating film provided in contact with the semiconductor layer;
Forming another insulating film on the insulating film provided in contact with the semiconductor layer, extending from the other surface of the semiconductor layer to the side wall in the opening via the light shielding film. ,
In the step of forming an insulating film provided in contact with the semiconductor layer, the conductive layer is exposed, and an insulating film provided in contact with the semiconductor layer is formed in contact with the conductive layer.
In the step of forming the other insulating film, the conductive layer is exposed and the other insulating film is formed in contact with the conductive layer in the other pad portions excluding a part of the plurality of pad portions. A method for manufacturing a solid-state imaging device.
請求項８記載の固体撮像装置の製造方法。 The method for manufacturing a solid-state imaging device according to claim 8 , wherein in the step of forming the opening, an opening reaching a conductive layer farthest from the semiconductor layer among the conductive layers in the multilayer wiring layer is formed.
請求項８又は９に記載の固体撮像装置の製造方法。 In the step of forming the light shielding film, the other pad portions excluding a part of the plurality of pad portions are exposed, and the light shielding film is formed from a side wall in the opening to a bottom portion of the some pad portions. The manufacturing method of the solid-state imaging device according to claim 8 or 9 , wherein the light shielding film is connected to the conductive layer at a bottom portion of the opening.
請求項１０に記載の固体撮像装置の製造方法。 The method for manufacturing a solid-state imaging device according to claim 10 , wherein in the step of forming the light shielding film, the light shielding film is connected to a conductive layer to which a ground potential is supplied among the conductive layers.
請求項８〜１１のいずれか一項に記載の固体撮像装置の製造方法。 The method for manufacturing a solid-state imaging device according to any one of claims 8 to 11 , further comprising a step of connecting a bonding wire to the conductive layer exposed at a bottom of the opening.
請求項８〜１２のいずれか一項に記載の固体撮像装置の製造方法。 The manufacturing method of the solid-state imaging device according to any one of claims 8 to 12, wherein an antireflection film is used for an insulating film formed in contact with the semiconductor layer.
請求項８〜１３のいずれか一項に記載の固体撮像装置の製造方法。 The method for manufacturing a solid-state imaging device according to any one of claims 8 to 13 , wherein a passivation film is used for the other insulating film.
前記固体撮像装置は、光電変換部と画素トランジスタからなる複数の画素が形成された半導体層を有し、前記半導体層の一方の面側に多層配線層が形成され、前記半導体層の他方の面側から光が入射される固体撮像装置であって、
前記半導体層の他方の面側に複数のパッド部が形成され、
前記各パッド部に前記多層配線層中の導電層に達する開口が形成され、
前記半導体層の他方の面上から前記開口内の側壁に延長して形成された絶縁膜であって、前記開口内において前記半導体層に接して設けられ、前記半導体層を絶縁被覆する絶縁膜と、
前記半導体層の他方の面上において前記半導体層に接して設けられた絶縁膜上に形成された遮光膜と、
前記半導体層に接して設けられた絶縁膜との間に前記遮光膜を挟んで設けられ、前記半導体層の他方の面上から前記開口内の側壁に延長して形成された他の絶縁膜とを備え、
前記複数のパッド部のうちの一部を除く他のパッド部においては、前記半導体層に接して設けられた絶縁膜と前記他の絶縁膜とから前記導電層が露出していると共に、当該半導体層に接して設けられた絶縁膜と当該他の絶縁膜とが当該導電層に接している
カメラ。 A solid-state imaging device, an optical lens, and signal processing means;
The solid-state imaging device includes a semiconductor layer in which a plurality of pixels including a photoelectric conversion unit and a pixel transistor are formed, a multilayer wiring layer is formed on one surface side of the semiconductor layer, and the other surface of the semiconductor layer A solid-state imaging device in which light is incident from the side,
A plurality of pad portions are formed on the other surface side of the semiconductor layer,
An opening reaching the conductive layer in the multilayer wiring layer is formed in each pad portion,
An insulating film formed to extend from the other surface of the semiconductor layer to a side wall in the opening, the insulating film being in contact with the semiconductor layer in the opening, and insulatingly covering the semiconductor layer; ,
A light-shielding film formed on an insulating film provided in contact with the semiconductor layer on the other surface of the semiconductor layer;
Another insulating film provided between the insulating film provided in contact with the semiconductor layer and sandwiching the light shielding film and extending from the other surface of the semiconductor layer to the side wall in the opening; With
In other pad portions excluding a part of the plurality of pad portions, the conductive layer is exposed from the insulating film provided in contact with the semiconductor layer and the other insulating film, and the semiconductor A camera in which an insulating film provided in contact with a layer and the other insulating film are in contact with the conductive layer.
請求項１５記載のカメラ。 The camera according to claim 15 , wherein the opening reaches a conductive layer farthest from the semiconductor layer among conductive layers in the multilayer wiring layer.
請求項１５又は１６に記載のカメラ。 The light-shielding film exposes other pad portions excluding a part of the plurality of pad portions, and is provided from a side wall to a bottom portion in the opening in the part of the pad portions, and the conductive layer at a bottom portion of the opening. The camera according to claim 15 or 16 , wherein the camera is connected to the camera.
請求項１７に記載の固体撮像装置。 The solid-state imaging device according to claim 17 , wherein the conductive layer to which the light shielding film is connected is a conductive layer to which a ground potential is supplied.
請求項１５〜１８のいずれか一項に記載のカメラ。 The camera according to any one of claims 15 to 18 , wherein the insulating film provided in contact with the semiconductor layer is an antireflection film.
請求項１５〜１９のいずれか一項に記載のカメラ。 The camera according to claim 15 , wherein the other insulating film is a passivation film formed on the light shielding film.
請求項１５〜２０のいずれか一項に記載のカメラ。 The camera according to any one of claims 15 to 20 , wherein a bonding wire is connected to the conductive layer exposed at a bottom of the opening.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010138666A JP5327146B2 (en) | 2010-06-17 | 2010-06-17 | Solid-state imaging device, manufacturing method thereof, and camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010138666A JP5327146B2 (en) | 2010-06-17 | 2010-06-17 | Solid-state imaging device, manufacturing method thereof, and camera |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008010904A Division JP4609497B2 (en) | 2008-01-21 | 2008-01-21 | Solid-state imaging device, manufacturing method thereof, and camera |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010212734A JP2010212734A (en) | 2010-09-24 |
| JP5327146B2 true JP5327146B2 (en) | 2013-10-30 |
Family
ID=42972519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010138666A Expired - Fee Related JP5327146B2 (en) | 2010-06-17 | 2010-06-17 | Solid-state imaging device, manufacturing method thereof, and camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5327146B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4432502B2 (en) * | 2004-01-20 | 2010-03-17 | ソニー株式会社 | Semiconductor device |
| JP4466213B2 (en) * | 2004-06-14 | 2010-05-26 | ソニー株式会社 | Method for manufacturing solid-state imaging device |
| JP4609497B2 (en) * | 2008-01-21 | 2011-01-12 | ソニー株式会社 | Solid-state imaging device, manufacturing method thereof, and camera |
-
2010
- 2010-06-17 JP JP2010138666A patent/JP5327146B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010212734A (en) | 2010-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4609497B2 (en) | Solid-state imaging device, manufacturing method thereof, and camera | |
| US20220415956A1 (en) | Solid-state image sensor, method for producing solid-state image sensor, and electronic device | |
| JP5357441B2 (en) | Method for manufacturing solid-state imaging device | |
| US9024405B2 (en) | Solid-state image sensor | |
| JP5553693B2 (en) | Solid-state imaging device and imaging system | |
| JP4980330B2 (en) | Image sensor and manufacturing method thereof | |
| JP2010258157A (en) | Solid-state imaging device and method of manufacturing the same | |
| JP4972924B2 (en) | Solid-state imaging device, manufacturing method thereof, and camera | |
| JP2011061092A (en) | Solid-state image pickup device and manufacturing method thereof | |
| US8440954B2 (en) | Solid-state image pickup device with a wiring becoming a light receiving surface, method of manufacturing the same, and electronic apparatus | |
| JP2004071931A (en) | Solid-state imaging device and manufacturing method therefor | |
| JP2010212735A (en) | Solid-state image pickup device and method of manufacturing the same, and camera | |
| TWI390669B (en) | Methods of forming a conductive interconnect in a pixel of an imager and in other integraed circiutry | |
| JP2005347707A (en) | Solid-state imaging device and manufacturing method thereof | |
| US8716770B2 (en) | Solid-state imaging apparatus that includes a local interconnect and method for manufacturing the same | |
| JP2007081139A (en) | Mos image sensor | |
| US20090090989A1 (en) | Image Sensor and Method of Manufacturing the Same | |
| JP5327146B2 (en) | Solid-state imaging device, manufacturing method thereof, and camera | |
| JP2013016702A (en) | Solid-state imaging device and camera module | |
| US7883923B2 (en) | Method for manufacturing image sensor | |
| US20100164031A1 (en) | Image sensor and manufacturing method thereof | |
| US8003505B2 (en) | Image sensor and method of fabricating the same | |
| JP2024035163A (en) | image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5327146 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |