JP5320594B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP5320594B2 JP5320594B2 JP2009130089A JP2009130089A JP5320594B2 JP 5320594 B2 JP5320594 B2 JP 5320594B2 JP 2009130089 A JP2009130089 A JP 2009130089A JP 2009130089 A JP2009130089 A JP 2009130089A JP 5320594 B2 JP5320594 B2 JP 5320594B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- insulated gate
- current
- gate bipolar
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
この発明は電力変換装置に関し、特に、直流電力を交流電力に変換して負荷に供給する電力変換装置に関する。 The present invention relates to a power conversion device, and more particularly to a power conversion device that converts DC power into AC power and supplies it to a load.
太陽光発電システムは、太陽電池で発生した直流電力をパワーコンディショナで交流電力に変換して家庭用電気機器に供給するシステムである。太陽電池の発電効率は高くないので、太陽電池で発生した電力をパワーコンディショナで効率良く交流電力に変換する必要がある。パワーコンディショナにはIPM(Intelligent Power Module)が使用されており、IPMにおける電力損失の低減化が図られている(たとえば、特許文献1参照)。 A solar power generation system is a system that converts DC power generated by a solar cell into AC power by a power conditioner and supplies the AC power to household electrical equipment. Since the power generation efficiency of the solar cell is not high, it is necessary to efficiently convert the electric power generated by the solar cell into AC power with a power conditioner. An IPM (Intelligent Power Module) is used for the power conditioner, and power loss in the IPM is reduced (for example, see Patent Document 1).
しかし、従来のIPMの電力損失は未だ大きかった。
それゆえに、この発明の主たる目的は、電力損失が小さな電力変換装置を提供することである。
However, the power loss of the conventional IPM is still large.
Therefore, a main object of the present invention is to provide a power conversion device with low power loss.
この発明に係る電力変換装置は、直流電力を交流電力に変換して負荷に供給する電力変換装置であって、第1の直流電圧を受ける第1の電源端子と負荷の一方端子との間に並列接続される第1の絶縁ゲート型バイポーラトランジスタおよび第1のMOSトランジスタと、負荷の一方端子と第1の直流電圧よりも低い第2の直流電圧を受ける第2の電源端子との間に並列接続される第2の絶縁ゲート型バイポーラトランジスタおよび第2のMOSトランジスタと、第1の電源端子と負荷の他方端子との間に接続される第3の絶縁ゲート型バイポーラトランジスタと、負荷の他方端子と第2の電源端子との間に接続される第4の絶縁ゲート型バイポーラトランジスタと、それぞれ第1〜第4の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第1〜第4のダイオードと、負荷電流を検出する電流検出器と、制御回路とを備えたものである。制御回路は、負荷電流が予め定められたしきい値電流よりも低い場合において、負荷に正電流を流すときは、第1のMOSトランジスタを第1の周波数でオン/オフ制御するとともに第3の絶縁ゲート型バイポーラトランジスタを第1の周波数よりも高い第2の周波数でオン/オフ制御し、負荷に負電流を流すときは、第2のMOSトランジスタを第1の周波数でオン/オフ制御するとともに第4の絶縁ゲート型バイポーラトランジスタを第2の周波数でオン/オフ制御し、負荷電流がしきい値電流よりも高い場合において、負荷に正電流を流すときは、第1の絶縁ゲート型バイポーラトランジスタを第1の周波数でオン/オフ制御するとともに第3の絶縁ゲート型バイポーラトランジスタを第2の周波数でオン/オフ制御し、負荷に負電流を流すときは、第2の絶縁ゲート型バイポーラトランジスタを第1の周波数でオン/オフ制御するとともに第4の絶縁ゲート型バイポーラトランジスタを第2の周波数でオン/オフ制御する。したがって、負荷電流に応じて、並列接続された絶縁ゲート型バイポーラトランジスタおよびMOSトランジスタのうちの飽和電圧が低い方のトランジスタを使用するので、電力損失の低減化を図ることができる。 A power conversion device according to the present invention is a power conversion device that converts DC power into AC power and supplies the load to a load between a first power supply terminal that receives a first DC voltage and one terminal of the load. A parallel connection between the first insulated gate bipolar transistor and the first MOS transistor connected in parallel and one terminal of the load and a second power supply terminal receiving a second DC voltage lower than the first DC voltage. a second insulated gate bipolar transistor and a second MOS transistor connected, and a third insulated gate bipolar transistor connected between the other terminal of the load and the first power supply terminal, the other load A fourth insulated gate bipolar transistor connected between the terminal and the second power supply terminal, and connected in antiparallel to the first to fourth insulated gate bipolar transistors , respectively. The first to fourth diodes, a current detector for detecting a load current, and a control circuit are provided. Control circuit, when the load current is lower than the threshold current to a predetermined, when passing a positive current to the load, the third with the first MOS transistor to control ON / OFF at a first frequency When the insulated gate bipolar transistor is on / off controlled at a second frequency higher than the first frequency and a negative current is passed through the load, the second MOS transistor is on / off controlled at the first frequency. a fourth insulated gate bipolar transistor on / off control at a second frequency, when the load current is higher than the threshold current, when passing a positive current to the load, a first insulated gate bipolar transistor a third insulated gate bipolar transistor to control oN / oFF at a first frequency a second on / off control at a frequency, a negative current to a load When flow is controlled on / off a fourth insulated gate bipolar transistor at a second frequency to control on / off the second insulated gate bipolar transistor at a first frequency. Therefore, since the transistor with the lower saturation voltage of the insulated gate bipolar transistor and the MOS transistor connected in parallel is used according to the load current, the power loss can be reduced.
また、この発明に係る他の電力変換装置は、直流電力を交流電力に変換して負荷に供給する電力変換装置であって、第1の直流電圧を受ける第1の電源端子と負荷の一方端子との間に接続され、負荷に正電流を流すときに第1の周波数でオン/オフ制御される第1の絶縁ゲート型バイポーラトランジスタと、負荷の他方端子と第1の直流電圧よりも低い第2の直流電圧を受ける第2の電源端子との間に接続され、負荷に正電流を流すときに第1の周波数よりも高い第2の周波数でオン/オフ制御される第2の絶縁ゲート型バイポーラトランジスタと、第1の電源端子と負荷の他方端子との間に接続され、負荷に負電流を流すときに第2の周波数でオン/オフ制御される第3の絶縁ゲート型バイポーラトランジスタと、負荷の一方端子と第2の電源端子との間に接続され、負荷に負電流を流すときに第1の周波数でオン/オフ制御される第4の絶縁ゲート型バイポーラトランジスタと、それぞれ第1〜第4の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第1〜第4のダイオードとを備えたものである。第1の絶縁ゲート型バイポーラトランジスタの飽和電圧は第2の絶縁ゲート型バイポーラトランジスタの飽和電圧よりも低く設定され、第4の絶縁ゲート型バイポーラトランジスタの飽和電圧は第3の絶縁ゲート型バイポーラトランジスタの飽和電圧よりも低く設定されている。したがって、低速側アームにおいて第1および第4の絶縁ゲート型バイポーラトランジスタの直流損失を小さくするとともに、高速側アームにおいて第2および第3の絶縁ゲート型バイポーラトランジスタのスイッチング損失を小さくすることができ、電力損失の低減化を図ることができる。 Also, other power conversion device engaged Ru to the present invention is a power converter for supplying a load by converting DC power to AC power, one of the load and the first power supply terminal for receiving a first DC voltage A first insulated gate bipolar transistor that is connected between the terminals and controlled to be turned on / off at a first frequency when a positive current flows through the load, and is lower than the other terminal of the load and the first DC voltage A second insulated gate connected to a second power supply terminal receiving a second DC voltage and controlled to be turned on / off at a second frequency higher than the first frequency when a positive current is passed through the load; A third bipolar transistor connected between the first power supply terminal and the other terminal of the load and controlled to be turned on / off at a second frequency when a negative current flows through the load; , One terminal of the load and the second Is connected between the source terminal, the first fourth insulated gate bipolar transistor, the first to fourth respective insulated gate bipolar transistor which is turned on / off controlled at a frequency when supplying a negative current to a load And first to fourth diodes connected in reverse parallel to each other. The saturation voltage of the first insulated gate bipolar transistor is set lower than the saturation voltage of the second insulated gate bipolar transistor, and the saturation voltage of the fourth insulated gate bipolar transistor is the same as that of the third insulated gate bipolar transistor. It is set lower than the saturation voltage . Accordingly, the DC loss of the first and fourth insulated gate bipolar transistors can be reduced in the low speed side arm, and the switching loss of the second and third insulated gate bipolar transistors can be reduced in the high speed side arm. It is possible to reduce power loss.
以上のように、この発明によれば、電力変換装置の電力損失の低減化を図ることができる。 As described above, according to the present invention, the power loss of the power conversion device can be reduced.
実施の形態について説明する前に、本願発明の基礎となる電力変換装置について説明する。図1に示すように、この電力変換装置はIPM1を備える。IPM1は、複数の端子T1〜T26と、高耐圧のHVIC2〜4、低耐圧のLVIC5、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)6〜11、およびフリー・ホイーリング・ダイオード(Free Wheeling Diode)12〜17を含む。
Before describing the embodiment, a power conversion device as the basis of the present invention will be described. As shown in FIG. 1, this power conversion device includes an
バイアス端子T1,T5,T9は、それぞれバイアス電圧VB1〜VB3を受け、それぞれHVIC2〜4のバイアス端子(VB)に接続される。ソース端子T2,T6,T10は、それぞれソース電圧VS1〜VS3を受け、それぞれHVIC2〜4のソース端子(VS)に接続される。HVIC2〜4のソース端子(VS)は、それぞれ交流出力端子T23〜T25に接続される。
The bias terminals T1, T5 and T9 receive the bias voltages VB1 to VB3, respectively, and are connected to the bias terminals (VB) of the
電源端子T3,T7,T11は、ともに直流電源電圧VCC(たとえば15V)を受け、それぞれHVIC2〜4の電源端子(VCC)に接続される。信号入力端子T4,T8,T12は、それぞれ制御信号φUP,φVP,φWPを受け、それぞれHVIC2〜4の信号入力端子(IN)に接続される。共通端子T13は、基準電圧VNCを受け、HVIC2〜4の共通端子(COM)に接続される。
Power supply terminals T3, T7, and T11 all receive DC power supply voltage VCC (for example, 15V) and are connected to power supply terminals (VCC) of
電源端子T14は、直流電源電圧VCCを受け、LVIC5の電源端子(VCC)に接続される。信号入力端子T15〜T17は、それぞれ制御信号φUN,φVN,φWNを受け、それぞれLVIC5の信号入力端子(UN,VN,WN)に接続される。信号出力端子T18,T20には、LVIC5から所定の信号FO,CFOがそれぞれ出力される。共通端子T19は、基準電圧VNCを受け、LVIC5の接地端子(GND)および基準電圧端子(VNO)に接続される。信号入力端子T21には、たとえば負荷電流のレベルを示す信号CINが入力される。
The power supply terminal T14 receives the DC power supply voltage VCC and is connected to the power supply terminal (VCC) of the LVIC5. Signal input terminals T15 to T17 receive control signals φUN, φVN, and φWN, respectively, and are connected to signal input terminals (UN, VN, WN) of LVIC5, respectively. Predetermined signals FO and CFO are output from the
正電圧端子T22には、太陽電池で生成された正の直流電圧VPが印加される。負電圧端子T26には、太陽電池で生成された負の直流電圧VNが印加される。交流出力端子T23〜T25には、三相交流電圧VU,VV,VWが出力され、たとえば三相モータが接続される。 A positive DC voltage VP generated by the solar cell is applied to the positive voltage terminal T22. A negative DC voltage VN generated by the solar cell is applied to the negative voltage terminal T26. Three-phase AC voltages VU, VV, and VW are output to the AC output terminals T23 to T25, for example, a three-phase motor is connected.
IGBT6〜8のコレクタは正電圧端子T22に接続され、それらのゲートはそれぞれHVIC2〜4の出力端子(HO)に接続され、それらのエミッタはそれぞれ交流出力端子T23〜T25に接続される。IGBT9〜11のコレクタはそれぞれ交流出力端子T23〜T25に接続され、それらのゲートはそれぞれLVIC5の信号出力端子(UO,VO,WO)に接続され、それらのエミッタはともに負電圧端子T26に接続される。ダイオード12〜17は、それぞれIGBT6〜11に逆並列に接続される。
The collectors of the IGBTs 6 to 8 are connected to the positive voltage terminal T22, their gates are connected to the output terminals (HO) of the
また、この電力変換装置は、図2に示すように、マイクロコンピュータ20、ダイオード21,26,31、抵抗素子22,27,32,36、コンデンサ23〜25,28〜30,33〜35,37,39、および直流電源38を備える。
In addition, as shown in FIG. 2, the power converter includes a
マイクロコンピュータ20は、制御信号φUP,φVP,φWP,φUN,φVN,φWNを生成して信号入力端子T4,T8,T12,T15〜T17に与える。直流電源38は、電源端子T3,T7,T11,T14に電源電圧VCCを供給する。電源端子T3,T7,T11,T14は、それぞれコンデンサ25,30,35,37を介して接地される。
The
ダイオード21および抵抗素子22は、電源電圧VCCのライン(直流電源38の正極)とバイアス端子T1に直列接続される。コンデンサ23,24は、端子T1,T2間に並列接続される。ダイオード26および抵抗素子27は、電源電圧VCCのラインとバイアス端子T5との間に直列接続される。コンデンサ28,29は、端子T5,T6間に並列接続される。ダイオード31および抵抗素子32は、電源電圧VCCのラインとバイアス端子T9との間に直列接続される。コンデンサ33,34は、端子T9,T10間に並列接続される。
The
共通端子T13,T19は、直流電源38の負極に接続されるとともに、マイクロコンピュータ20の共通端子に接続される。信号出力端子T18は、抵抗素子36を介して電源電圧Vdd(たとえば5V)のラインに接続されるとともに、マイクロコンピュータ20に接続される。
The common terminals T <b> 13 and T <b> 19 are connected to the negative electrode of the
このように接続することにより、マイクロコンピュータ20は、IGBT6〜11をオン/オフ制御し、直流電圧VP,VNに基づいて三相交流電圧VU,VV,VWを生成し、三相交流モータのような負荷を駆動することが可能となる。しかし、このような電力変換装置では、電力損失が大きかった。
By connecting in this way, the
[実施の形態1]
図3は、この発明の実施の形態1による電力変換装置のIPM41の構成を示す回路ブロック図であって、図1と対比される図である。図3において、このIPM41が図1のIPM1と異なる点は、IGBT8,11がそれぞれNチャネルMOSトランジスタ42,43で置換され、交流出力端子T25が除去されている点である。
[Embodiment 1]
FIG. 3 is a circuit block diagram showing a configuration of
トランジスタ42のドレインは正電圧端子T22に接続され、そのゲートはHVIC4の出力端子(HO)に接続され、そのソースは交流出力端子T23に接続される。トランジスタ43のドレインは交流出力端子T23に接続され、そのゲートはLVIC5の出力端子(WO)に接続され、そのソースは負電圧端子T26に接続される。すなわち、トランジスタ42,43は、それぞれIGBT6,9に並列接続される。交流出力端子T23,T24間には、単相の交流電圧VACが出力され、家庭用電気機器が接続される。端子T1〜T19には、図2で示したように、電源電圧VCCなどが供給される。
The drain of the
図4は、この電力変換装置の全体構成を示す回路ブロック図である。図4において、この電力変換装置は、IPM41の他に、コンデンサ44、抵抗素子45、フィルタ回路46、およびマイクロコンピュータ20を備える。
FIG. 4 is a circuit block diagram showing the overall configuration of the power converter. In FIG. 4, this power conversion device includes a
コンデンサ44の一方端子は正電圧端子T22に接続され、その他方端子は接地される。コンデンサ44は、太陽電池で生成された直流電圧に充電される。抵抗素子45の一方端子は負電圧端子T26に接続され、その他方端子は接地される。したがって、抵抗素子45には、負荷電流に応じたレベルの母線電流Iが流れ、負電圧端子T26には、母線電流Iに応じたレベルの電圧VDが発生する。図5に示すように、母線電流Iにはパルス状のスパイク電流が含まれ、電圧VDにはパルス状のスパイク電圧が含まれる。フィルタ回路46は、その電圧VDからスパイク電圧を除去する低域フィルタである。フィルタ回路46の出力電圧VDFは、マイクロコンピュータ20に与えられる。
One terminal of the
図6は、IGBTの各々の電流−飽和電圧特性とNチャネルMOSトランジスタの各々の電流−飽和電圧特性とを比較する図である。図6に示すように、トランジスタに流れる電流Iがしきい値電流ITHよりも小さい場合は、NチャネルMOSトランジスタの飽和電圧はIGBTの飽和電圧よりも低く、トランジスタに流れる電流Iがしきい値電流ITHよりも大きい場合は、IGBTの飽和電圧はNチャネルMOSトランジスタの飽和電圧よりも低い。したがって、トランジスタに流れる電流Iがしきい値電流ITHよりも低い低電流域ではNチャネルMOSトランジスタを使用し、トランジスタに流れる電流Iがしきい値電流ITHよりも高い高電流域ではIGBTを使用することにより、トランジスタで発生する直流損失を低減化することができる。 FIG. 6 is a diagram comparing the current-saturation voltage characteristics of each IGBT and the current-saturation voltage characteristics of each N-channel MOS transistor. As shown in FIG. 6, when the current I flowing through the transistor is smaller than the threshold current ITH, the saturation voltage of the N-channel MOS transistor is lower than the saturation voltage of the IGBT, and the current I flowing through the transistor is the threshold current. When it is larger than ITH, the saturation voltage of the IGBT is lower than the saturation voltage of the N-channel MOS transistor. Therefore, an N-channel MOS transistor is used in a low current region where the current I flowing through the transistor is lower than the threshold current ITH, and an IGBT is used in a high current region where the current I flowing through the transistor is higher than the threshold current ITH. Thus, direct current loss generated in the transistor can be reduced.
そこで、マイクロコンピュータ20は、フィルタ回路46を通過した電圧VDFが予め定められたしきい値電圧VTHよりも低い場合は、NチャネルMOSトランジスタ42,43およびIGBT7,10をオン/オフ制御し、電圧VDFがしきい値電圧VTHよりも高い場合は、IGBT6,7,9,10をオン/オフ制御する。
Therefore, when the voltage VDF that has passed through the
すなわち、電圧VDFがしきい値電圧VTHよりも低い場合は、IGBT6,9がオフ状態に固定され、負荷に正電流を供給する期間は、トランジスタ42がオンされるとともにIGBT10がキャリア周波数(たとえば、15kHz以上)でオン/オフ制御され、負荷に負電流を供給する期間は、トランジスタ43がオンされるとともにIGBT7がキャリア周波数でオン/オフ制御される。なお、トランジスタ42,43は、商用周波数(50Hzまたは60Hz)でオン/オフ制御される。また、負荷に正弦波状の電流が流れるように、IGBT7,10のゲート電圧はパルス幅変調される。
That is, when the voltage VDF is lower than the threshold voltage VTH, the IGBTs 6 and 9 are fixed to the off state, and during the period of supplying a positive current to the load, the
電圧VDFがしきい値電圧VTHよりも高い場合は、トランジスタ42,43がオフ状態に固定され、負荷に正電流を供給する期間は、IGBT6がオンされるとともにIGBT10がキャリア周波数でオン/オフ制御され、負荷に負電流を供給する期間は、IGBT9がオンされるとともにIGBT7がキャリア周波数でオン/オフ制御される。なお、IGBT6,9は、商用周波数でオン/オフ制御される。
When the voltage VDF is higher than the threshold voltage VTH, the
この実施の形態1では、負荷電流がしきい値電流ITHよりも低い場合はNチャネルMOSトランジスタ42,43を使用し、負荷電流がしきい値電流ITHよりも高い場合はIGBT6,9を使用するので、トランジスタで発生する直流損失を低減することができ、IPM41における電力損失の低減化を図ることができる。
In the first embodiment, N-
なお、この実施の形態1では、低速側のIGBT6,9のみにNチャネルMOSトランジスタ42,43を並列接続し、負荷電流に応じてIGBT6,9とNチャネルMOSトランジスタ42,43を使い分けたが、高速側のIGBT7,10の各々にもNチャネルMOSトランジスタを並列接続し、負荷電流に応じてIGBT7,10とNチャネルMOSトランジスタを使い分けてもよい。ただし、低速側のトランジスタでは、低速(50Hzまたは60Hz)でオン/オフ制御するので、全損失の99%以上が直流損失となるが、高速側のトランジスタでは、高速(15kHz以上)でオン/オフ制御するので、全損失の30%が直流損失となり、70%がスイッチング損失となる。したがって、高速側のIGBT7,10の各々にNチャネルMOSトランジスタを並列接続して使い分ける効果は、低速側のIGBT6,9にNチャネルMOSトランジスタ42,43を並列接続して使い分ける効果に比べて小さい。
In the first embodiment, the N-
また、図7は、この実施の形態1の変更例を示す回路ブロック図であって、図4と対比される図である。図7において、この電力変換装置が図4の電力変換装置と異なる点は、抵抗素子45およびフィルタ回路46が電流センサ47および電流検出回路48で置換されている点である。電流センサ47は、負荷電流に応じたレベルの信号を出力する。電流検出回路48は、電流センサ47の出力信号に基づいて、負荷電流のレベルを示す信号をマイクロコンピュータ20に与える。マイクロコンピュータ20は、負荷電流が予め定められたしきい値電流よりも低い場合は、NチャネルMOSトランジスタ42,43およびIGBT7,10をオン/オフ制御し、負荷電流がしきい値電流よりも高い場合は、IGBT6,7,9,10をオン/オフ制御する。この変更例でも、実施の形態1と同じ効果が得られる。
FIG. 7 is a circuit block diagram showing a modified example of the first embodiment, which is compared with FIG. In FIG. 7, this power conversion device is different from the power conversion device in FIG. 4 in that the
[実施の形態2]
図8は、この発明の実施の形態2による電力変換装置のIPM51の構成を示す回路ブロック図であって、図1と対比される図である。図8において、このIPM51が図1のIPM1と異なる点は、IGBT8のエミッタ、ダイオード14のアノード、IGBT11のコレクタ、およびダイオード17のカソードがともに交流出力端子T23に接続され、交流出力端子T25が除去されている点である。交流出力端子T23,T24間には、単相の交流電圧VACが出力され、家庭用電気機器が接続される。端子T1〜T19には、図2で示したように、電源電圧VCCなどが供給される。
[Embodiment 2]
FIG. 8 is a circuit block diagram showing a configuration of
図9は、この電力変換装置の全体構成を示す回路ブロック図である。図9において、この電力変換装置は、IPM51の他に、コンデンサ44およびマイクロコンピュータ20を備える。コンデンサ44は、正電圧端子T22と負電圧端子T26の間に接続され、太陽電池で生成された直流電圧に充電される。
FIG. 9 is a circuit block diagram showing the overall configuration of the power converter. In FIG. 9, the power converter includes a
マイクロコンピュータ20は、負荷に正電流を供給する期間は、IGBT6,8をオンするとともにIGBT10をキャリア周波数でオン/オフ制御し、負荷に負電流を供給する期間は、IGBT9,11をオンするとともにIGBT7をキャリア周波数でオン/オフ制御する。なお、IGBT6,8,9,11は、商用周波数でオン/オフ制御される。また、負荷に正弦波状の電流が流れるように、IGBT7,10のゲート電圧はパルス幅変調される。
The
図10(a)は、1つのIGBT6のコレクタ電流−飽和電圧特性(点線)と2つのIGBT6,8の並列接続体のコレクタ電流−飽和電圧特性(実線)とを比較する図である。また、図10(b)は、1つのダイオード12の順方向電流−順方向電圧特性(点線)と2つのダイオード12,14の並列接続体の順方向電流−順方向電圧特性(実線)とを比較する図である。図10(a)(b)から分かるように、1つのIGBT6よりも2つのIGBT6,8の方が飽和電圧が低くなり、1つのダイオード12よりも2つのダイオード12,14の方が順方向電圧が低くなる。
FIG. 10A is a diagram comparing the collector current-saturation voltage characteristics (dotted line) of one IGBT 6 and the collector current-saturation voltage characteristics (solid line) of two
したがって、この実施の形態2では、低速側のIGBTで発生する直流損失を低減することができ、IPMにおける電力損失の低減化を図ることができる。 Therefore, in the second embodiment, it is possible to reduce the DC loss that occurs in the low-speed side IGBT, and to reduce the power loss in the IPM.
なお、この実施の形態2では、低速側では複数のIGBTの並列接続体を使用し、高速側では1つのIGBTを使用したが、高速側でも複数のIGBTの並列接続体を使用してもよい。ただし、低速側のIGBTでは、低速(50Hzまたは60Hz)でオン/オフ制御するので、全損失の99%以上が直流損失となるが、高速側のIGBTでは、高速(15kHz以上)でオン/オフ制御するので、全損失の30%が直流損失となり、70%がスイッチング損失となる。したがって、高速側で複数のIGBTの並列接続体を使用する効果は、低速側で複数のIGBTの並列接続体を使用する効果に比べて小さい。 In the second embodiment, a plurality of IGBT parallel connections are used on the low speed side, and one IGBT is used on the high speed side. However, a plurality of IGBT parallel connections may also be used on the high speed side. . However, since low-speed IGBTs are controlled on / off at low speed (50 Hz or 60 Hz), 99% or more of the total loss is DC loss, but high-speed IGBTs are on / off at high speed (15 kHz or higher). Since the control is performed, 30% of the total loss becomes DC loss and 70% becomes switching loss. Therefore, the effect of using a parallel connection body of a plurality of IGBTs on the high speed side is smaller than the effect of using a parallel connection body of a plurality of IGBTs on the low speed side.
[実施の形態3]
図11は、この発明の実施の形態3による電力変換装置のIPM55の構成を示す回路ブロック図であって、図1と対比される図である。図11において、このIPM55が図1のIPM1と異なる点は、HVIC4、IGBT8,11、ダイオード14,17、および端子T9〜T12,T25が除去されている点である。また、低速側のIGBT6,9の各々にはターンオフ速度が遅いが飽和電圧の低い低速仕様のIGBTが使用され、高速側のIGBT7,10の各々にはターンオフ速度が速いが飽和電圧の高い高速仕様のIGBTが使用されている。交流出力端子T23,T24間には、単相の交流電圧VACが出力され、家庭用電気機器が接続される。端子T1〜T8,T13〜T19には、図2で示したように、電源電圧VCCなどが供給される。
[Embodiment 3]
FIG. 11 is a circuit block diagram showing a configuration of
図12は、この電力変換装置の全体構成を示す回路ブロック図である。図12において、この電力変換装置は、IPM55の他に、コンデンサ44およびマイクロコンピュータ20を備える。コンデンサ44は、正電圧端子T22と負電圧端子T26の間に接続され、太陽電池で生成された直流電圧に充電される。
FIG. 12 is a circuit block diagram showing the overall configuration of this power converter. In FIG. 12, the power conversion device includes a
マイクロコンピュータ20は、負荷に正電流を供給する期間は、IGBT6をオンするとともにIGBT10をキャリア周波数でオン/オフ制御し、負荷に負電流を供給する期間は、IGBT9をオンするとともにIGBT7をキャリア周波数でオン/オフ制御する。なお、IGBT6,9は、商用周波数でオン/オフ制御される。また、負荷に正弦波状の電流が流れるように、IGBT7,10のゲート電圧はパルス幅変調される。
The
ここで、IGBTの電力損失について説明する。IGBTの電力損失は、直流損失とスイッチ損失の和である。直流損失は、IGBTの飽和電圧とコレクタ電流の積である。スイッチ損失は、ターンオン損失とターンオフ損失の和である。 Here, the power loss of the IGBT will be described. The power loss of the IGBT is the sum of the DC loss and the switch loss. DC loss is the product of the saturation voltage and collector current of the IGBT. Switch loss is the sum of turn-on loss and turn-off loss.
図13は、IGBT6,7の各々の飽和電圧とターンオフ損失を示す図である。図13に示すように、低速仕様のIGBT6の飽和電圧V1は高速仕様のIGBT7の飽和電圧V2よりも小さいが、IGBT6で発生するターンオフ損失W1はIGBT7で発生するターンオフ損失W2よりも大きい。このように、IGBTの飽和電圧とターンオフ損失はトレードオフの関係にある。 FIG. 13 is a diagram showing the saturation voltage and turn-off loss of each of the IGBTs 6 and 7. As shown in FIG. 13, the saturation voltage V1 of the low-speed specification IGBT 6 is smaller than the saturation voltage V2 of the high-speed specification IGBT 7, but the turn-off loss W1 generated in the IGBT 6 is larger than the turn-off loss W2 generated in the IGBT 7. Thus, the saturation voltage of the IGBT and the turn-off loss are in a trade-off relationship.
また、図14(a)は低速仕様のIGBT6のコレクタ−エミッタ間電圧Vce、コレクタ電流Ic、直流損失、およびターンオフ損失を示す図であり、図14(b)は高速仕様のIGBT7のコレクタ−エミッタ間電圧Vce、コレクタ電流Ic、直流損失、およびターンオフ損失を示す図である。 14A is a diagram showing the collector-emitter voltage Vce, collector current Ic, DC loss, and turn-off loss of the low-speed specification IGBT 6, and FIG. 14B is the collector-emitter of the high-speed specification IGBT 7. It is a figure which shows inter-voltage Vce, collector current Ic, DC loss, and turn-off loss.
図14(a)(b)から分かるように、低速仕様のIGBT6の飽和電圧は高速仕様のIGBT7の飽和電圧よりも小さいので、IGBT6の直流損失はIGBT7の直流損失よりも小さくなる。一方、低速仕様のIGBT6のターンオフ速度は高速仕様のIGBT7のターンオフ速度よりも遅いので、IGBT6のターンオフ損失はIGBT7のターンオフ損失よりも大きくなる。 As can be seen from FIGS. 14A and 14B, since the saturation voltage of the low-speed specification IGBT 6 is smaller than the saturation voltage of the high-speed specification IGBT 7, the DC loss of the IGBT 6 is smaller than the DC loss of the IGBT 7. On the other hand, since the turn-off speed of the low-speed specification IGBT 6 is slower than the turn-off speed of the high-speed specification IGBT 7, the turn-off loss of the IGBT 6 is larger than the turn-off loss of the IGBT 7.
低速側のIGBT6,9は低い周波数(50Hzまたは60Hz)でオン/オフされるので、IGBT6,9の損失の99%以上が直流損失となる。したがって、低速側のIGBT6,9としては、高速仕様のIGBTを使用するよりも低速仕様のIGBTを使用した方がIGBT6,9における損失は小さくなる。 Since the IGBTs 6 and 9 on the low speed side are turned on / off at a low frequency (50 Hz or 60 Hz), 99% or more of the losses of the IGBTs 6 and 9 become DC losses. Therefore, as the low-speed IGBTs 6 and 9, the loss in the IGBTs 6 and 9 is smaller when the low-speed IGBT is used than when the high-speed IGBT is used.
これに対して、高速側のIGBT7,10は高い周波数(15kHz以上)でオン/オフされるので、IGBT7,10の損失の約70%以上がスイッチ損失となる。したがって、高速側のIGBT7,10としては、低速仕様のIGBTを使用するよりも高速仕様のIGBTを使用した方がIGBT7,10における損失は小さくなる。
On the other hand, since the
したがって、この実施の形態3では、IGBT6,7,9,10で発生する電力損失を小さくすることができ、IPM55における電力損失の低減化を図ることができる。
Therefore, in this
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
T1〜T26 端子、1,41,51,55 IPM、2〜4 HVIC、5 LVIC、6〜11 IGBT、12〜17,21,26,31 ダイオード、20 マイクロコンピュータ、22,27,32,36,45 抵抗素子、23〜25,28〜30,33〜35,37,39,44 コンデンサ、42,43 NチャネルMOSトランジスタ、46 フィルタ回路、47 電流センサ、48 電流検出回路。 T1-T26 terminal, 1,41,51,55 IPM, 2-4 HVIC, 5 LVIC, 6-11 IGBT, 12-17, 21,26, 31 diode, 20 microcomputer, 22, 27, 32, 36, 45 resistor elements, 23-25, 28-30, 33-35, 37, 39, 44 capacitors, 42, 43 N-channel MOS transistors, 46 filter circuits, 47 current sensors, 48 current detection circuits.
Claims (2)
第1の直流電圧を受ける第1の電源端子と前記負荷の一方端子との間に並列接続される第1の絶縁ゲート型バイポーラトランジスタおよび第1のMOSトランジスタと、
前記負荷の一方端子と前記第1の直流電圧よりも低い第2の直流電圧を受ける第2の電源端子との間に並列接続される第2の絶縁ゲート型バイポーラトランジスタおよび第2のMOSトランジスタと、
前記第1の電源端子と前記負荷の他方端子との間に接続される第3の絶縁ゲート型バイポーラトランジスタと、
前記負荷の他方端子と前記第2の電源端子との間に接続される第4の絶縁ゲート型バイポーラトランジスタと、
それぞれ前記第1〜第4の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第1〜第4のダイオードと、
負荷電流を検出する電流検出器と、
前記負荷電流が予め定められたしきい値電流よりも低い場合において、前記負荷に正電流を流すときは、前記第1のMOSトランジスタを第1の周波数でオン/オフ制御するとともに前記第3の絶縁ゲート型バイポーラトランジスタを前記第1の周波数よりも高い第2の周波数でオン/オフ制御し、前記負荷に負電流を流すときは、前記第2のMOSトランジスタを前記第1の周波数でオン/オフ制御するとともに前記第4の絶縁ゲート型バイポーラトランジスタを前記第2の周波数でオン/オフ制御し、
前記負荷電流が前記しきい値電流よりも高い場合において、前記負荷に正電流を流すときは、前記第1の絶縁ゲート型バイポーラトランジスタを前記第1の周波数でオン/オフ制御するとともに前記第3の絶縁ゲート型バイポーラトランジスタを前記第2の周波数でオン/オフ制御し、前記負荷に負電流を流すときは、前記第2の絶縁ゲート型バイポーラトランジスタを前記第1の周波数でオン/オフ制御するとともに前記第4の絶縁ゲート型バイポーラトランジスタを前記第2の周波数でオン/オフ制御する制御回路とを備える、電力変換装置。 A power conversion device that converts DC power into AC power and supplies the load to a load,
A first insulated gate bipolar transistor and a first MOS transistor connected in parallel between a first power supply terminal receiving a first DC voltage and one terminal of the load;
A second insulated gate bipolar transistor and a second MOS transistor connected in parallel between one terminal of the load and a second power supply terminal receiving a second DC voltage lower than the first DC voltage; ,
A third insulated gate bipolar transistor connected between the other terminal of said load and said first power supply terminal,
A fourth insulated gate bipolar transistor connected between the other terminal of the load and the second power supply terminal;
First to fourth diodes connected in antiparallel to the first to fourth insulated gate bipolar transistors, respectively.
A current detector for detecting the load current;
When the load current is lower than a predetermined threshold current , when a positive current flows through the load, the first MOS transistor is controlled to be turned on / off at a first frequency and the third current is controlled. When the insulated gate bipolar transistor is on / off controlled at a second frequency higher than the first frequency and a negative current is passed through the load, the second MOS transistor is turned on / off at the first frequency. Turning off and controlling the fourth insulated gate bipolar transistor at the second frequency,
In the case where the load current is higher than the threshold current, when passing a positive current to the load, the controls on / off said first insulated gate bipolar transistor at the first frequency the When the third insulated gate bipolar transistor is on / off controlled at the second frequency and a negative current is passed through the load, the second insulated gate bipolar transistor is on / off controlled at the first frequency. And a control circuit that controls on / off of the fourth insulated gate bipolar transistor at the second frequency .
第1の直流電圧を受ける第1の電源端子と前記負荷の一方端子との間に接続され、前記負荷に正電流を流すときに第1の周波数でオン/オフ制御される第1の絶縁ゲート型バイポーラトランジスタと、
前記負荷の他方端子と前記第1の直流電圧よりも低い第2の直流電圧を受ける第2の電源端子との間に接続され、前記負荷に正電流を流すときに前記第1の周波数よりも高い第2の周波数でオン/オフ制御される第2の絶縁ゲート型バイポーラトランジスタと、
前記第1の電源端子と前記負荷の他方端子との間に接続され、前記負荷に負電流を流すときに前記第2の周波数でオン/オフ制御される第3の絶縁ゲート型バイポーラトランジスタと、
前記負荷の一方端子と前記第2の電源端子との間に接続され、前記負荷に負電流を流すときに前記第1の周波数でオン/オフ制御される第4の絶縁ゲート型バイポーラトランジスタと、
それぞれ前記第1〜第4の絶縁ゲート型バイポーラトランジスタに逆並列に接続された第1〜第4のダイオードとを備え、
前記第1の絶縁ゲート型バイポーラトランジスタの飽和電圧は前記第2の絶縁ゲート型バイポーラトランジスタの飽和電圧よりも低く設定され、前記第4の絶縁ゲート型バイポーラトランジスタの飽和電圧は前記第3の絶縁ゲート型バイポーラトランジスタの飽和電圧よりも低く設定されている、電力変換装置。 A power conversion device that converts DC power into AC power and supplies the load to a load,
A first insulated gate connected between a first power supply terminal that receives a first DC voltage and one terminal of the load, and is on / off controlled at a first frequency when a positive current is passed through the load. Type bipolar transistor,
Connected between the other terminal of the load and a second power supply terminal that receives a second DC voltage lower than the first DC voltage, and when a positive current is passed through the load, than the first frequency. A second insulated gate bipolar transistor that is on / off controlled at a high second frequency;
A third insulated gate bipolar transistor connected between the first power supply terminal and the other terminal of the load and controlled to be turned on / off at the second frequency when a negative current flows through the load;
A fourth insulated gate bipolar transistor connected between the one terminal of the load and the second power supply terminal and controlled to be turned on / off at the first frequency when a negative current flows through the load;
First to fourth diodes connected in antiparallel to the first to fourth insulated gate bipolar transistors, respectively.
The saturation voltage of the first insulated gate bipolar transistor is set lower than the saturation voltage of the second insulated gate bipolar transistor, and the saturation voltage of the fourth insulated gate bipolar transistor is the third insulated gate. Power converter, which is set lower than the saturation voltage of the bipolar transistor .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130089A JP5320594B2 (en) | 2009-05-29 | 2009-05-29 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130089A JP5320594B2 (en) | 2009-05-29 | 2009-05-29 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010279193A JP2010279193A (en) | 2010-12-09 |
JP5320594B2 true JP5320594B2 (en) | 2013-10-23 |
Family
ID=43425620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009130089A Active JP5320594B2 (en) | 2009-05-29 | 2009-05-29 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5320594B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5755197B2 (en) * | 2012-07-27 | 2015-07-29 | 三菱電機株式会社 | Power converter |
JP6919292B2 (en) * | 2016-04-19 | 2021-08-18 | 株式会社デンソー | Switching element drive circuit |
JP6739865B2 (en) * | 2016-06-22 | 2020-08-12 | 日産自動車株式会社 | Semiconductor device |
DE112017004119T5 (en) | 2016-08-17 | 2019-05-09 | Denso Corporation | Transistor drive circuit and motor drive control device |
JP6724706B2 (en) | 2016-10-11 | 2020-07-15 | 株式会社デンソー | Switching element drive circuit |
JP6863033B2 (en) | 2017-04-18 | 2021-04-21 | 株式会社デンソー | Parallel drive circuit for voltage-driven semiconductor elements |
JP7087913B2 (en) | 2018-10-25 | 2022-06-21 | 株式会社デンソー | Switch drive circuit |
JP7088041B2 (en) * | 2019-01-18 | 2022-06-21 | 株式会社デンソー | Power converter |
CN111600490A (en) * | 2020-05-09 | 2020-08-28 | 青岛鼎信通讯股份有限公司 | DAB auxiliary loop and control time sequence applied to power electronic transformer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1023766A (en) * | 1996-06-28 | 1998-01-23 | Matsushita Electric Works Ltd | Power inverter |
JPH1080152A (en) * | 1996-09-06 | 1998-03-24 | Hitachi Ltd | Inverter apparatus for forklift |
JP3625183B2 (en) * | 2000-08-24 | 2005-03-02 | 日本輸送機株式会社 | Control device for cargo handling vehicle |
JP5047582B2 (en) * | 2006-10-18 | 2012-10-10 | 東芝キヤリア株式会社 | Inverter device |
JP5016965B2 (en) * | 2007-04-17 | 2012-09-05 | 株式会社東芝 | Power conversion circuit, conductor structure and power switching element |
-
2009
- 2009-05-29 JP JP2009130089A patent/JP5320594B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010279193A (en) | 2010-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5320594B2 (en) | Power converter | |
JP6351736B2 (en) | Short-circuit protection circuit for self-extinguishing semiconductor devices | |
US9356516B2 (en) | Driving apparatus and electric power converter | |
US9001544B2 (en) | Inverter device | |
US10038392B2 (en) | Inverter | |
JP6284081B2 (en) | Inverter device | |
CN107852155B (en) | Overcurrent protection device for semiconductor element | |
JP5146555B2 (en) | Switching element drive circuit | |
WO2017049900A1 (en) | Igbt short-circuit detection and protection circuit and igbt-based controllable rectifier circuit | |
JP5975833B2 (en) | Power converter | |
US20120155141A1 (en) | Power converting apparatus, grid interconnection apparatus and grid interconnection system | |
JPWO2015056571A1 (en) | Power conversion device and power conversion method | |
US20140119088A1 (en) | Three-level inverter and power supply equipment | |
US10116228B2 (en) | Converter and power conversion device manufactured using the same | |
US20170302194A1 (en) | Synchronous rectification circuit and switching power supply thereof | |
US11909197B2 (en) | Motor drive device, blower, compressor, and air conditioner | |
JP5619673B2 (en) | Switching circuit and semiconductor module | |
JP2018007403A (en) | Power converter | |
WO2018230196A1 (en) | Drive device and power conversion device | |
JP2011010441A (en) | Drive device for power switching element | |
US10630195B2 (en) | Converter and power conversion device using same | |
JPWO2020121419A1 (en) | Drive circuits for power semiconductor elements and power semiconductor modules using them | |
US10461662B1 (en) | AC/DC converter | |
CN112039510A (en) | Bootstrap circuit for high-voltage integrated chip, intelligent power module and electrical equipment | |
CN104821705A (en) | Intelligent power module circuit and air-conditioner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5320594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |