JP5318369B2 - 突入電流抑制回路 - Google Patents
突入電流抑制回路 Download PDFInfo
- Publication number
- JP5318369B2 JP5318369B2 JP2007129044A JP2007129044A JP5318369B2 JP 5318369 B2 JP5318369 B2 JP 5318369B2 JP 2007129044 A JP2007129044 A JP 2007129044A JP 2007129044 A JP2007129044 A JP 2007129044A JP 5318369 B2 JP5318369 B2 JP 5318369B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- transistor
- inrush current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
例えば、火災報知システムなどにおいて、火災時にコントロールパネルから、各所に配置された火災報知器に対して、この火災報知器を駆動するための電力を供給する際、全てに同期させて電力を供給させると、火災報知器の電源回路の容量に対して充電するために、初期の段階にて通常電流に比較して大きな値の突入電流が流れる。
したがって、コントロールパネルには、突入電流を電子回路の消費電流として考慮すると、供給する電流容量を増加させるか、あるいは、本来の能力より大幅に少ない数の電子回路を接続することしかできないことになる。
しかしながら、抑制する電流量が小さい場合、動作するための電気エネルギーが得られずにインピーダンスを低下させることができず、また、動作したとしても一旦低下したインピーダンスが元の値に回復するまでの時間がかかり、火災報知器などの電子回路の突入電流を抑制する構成に用いることが難しい。
一方、突入電流が流れなくなった以降の期間(通常状態の電流が流れる期間)、トランジスタをオンして、抵抗及びトランジスタの双方を介して、すなわち突入電流が流れる期間に比較して電源ラインのインピーダンスの値を低下させて、電源回路に電力を供給し、突入電流を抵抗により抑制することが行われている(例えば、特許文献1参照)。
また、特許文献1に示す突入電流抑制回路は、抵抗を用いているため、電気エネルギーが熱となり消費され、突入電流抑制のために無駄な電力を使用することになる。
また、本発明によれば、抵抗を用いて、突入電流の電流値を制限しているわけではないので、無駄に消費される電気エネルギーを従来例に比較して低減することができるという効果が得られる。
<第1の実施形態>
図1は本発明の第1の実施形態による突入電流抑制回路1を用いた電子回路の構成例を示すブロック図である。
この図において、突入電流抑制回路1は、ダイオード11、pnp型バイオポーラトランジスタ(以下、トランジスタ)14、定電流回路12及びスイッチ回路13を有している。ここで、定電流回路12及びスイッチ回路13は電流制御回路を構成している。
ダイオード11は、電源供給装置に並列に接続された際、電子回路の電源ライン6が他の電子回路の電源ラインと分離するために設けられている。
定電流回路12及びスイッチ回路13は、接地点とトランジスタ14のベースとの間に並列に接続されて設けられている。
また、トランジスタ14は、スイッチ回路13がオン状態の場合、ベース電流がスイッチ回路13を介して接地点に流れるため、ベース電流が制限されなくなり、コレクタとエミッタとの間の電圧差に対応した電流が流れる。
また、電子回路としては、上記突入電流抑制回路1以外に、電源回路2、制御部3、負荷4及びコンデンサ5を有している。
電源回路2は、内部にコンデンサを有しており、内部の制御回路、例えば制御部3が駆動するために必要な電力を供給し、電圧値が低下した場合、端子T0及びT1間に印加される供給電圧により上記コンデンサに対して電気エネルギーを蓄積する。
コンデンサ5は、負荷4に供給する電気エネルギーを蓄積するために設けられている。このコンデンサ5に電荷を蓄積するために、電源ライン6に突入電流が流れることになる。
時刻t0において、ステップS1の動作として、制御部3は駆動状態となることにより、C点の電圧レベルを制御して、例えば「L」レベルとしてスイッチ回路13をオフ状態にする。
これにより、負荷4に電気エネルギーを供給するコンデンサ5に対して、電気エネルギーとして電荷を蓄積するための電流が、電源供給装置からa点に対して突入電流として流れ込むが、この突入電流が定電流回路12に設定された定電流値により、b点の電流がこの電流値に対応した定電流に制限されることとなる。
ここで、ステップS2の動作として、制御部3はa点に突入電流が流れ込んでいる状態の期間か否かを判定して、突入電流が流れている期間であることを検出すれば、スイッチ回路13のオフ状態を継続させ、一方、突入電流が流れていない期間であることを検出すれば、スイッチ回路13をオン状態とする処理を行う。
これにより、トランジスタ14は、定電流回路12をバイパスして、スイッチ回路13を介してベース電流が接地点に流れるため、定電流値に制限される制御が行われなくなり、コレクタ−エミッタ間の電圧差に応じた電流を電源ライン6に流す。
この閾値電圧は、この電子回路が接続される電源供給装置において、出力電圧が最も低い電圧値の数値として設定することにより、対応する全ての電源供給装置に対して対応可能となる。
この時刻t6において、制御部3は、A点の電圧が閾値電圧以下のため、C点の電圧レベルを制御して、例えば「L」レベルとしてスイッチ回路13をオフ状態とする。
時刻t8において、時刻t2と同様に、コンデンサ5に蓄積される電圧(B点の電圧)が電源供給装置から供給される供給電圧と同様となり、a点に流れる電流値が低下する。
以下、すでに述べた時刻t1〜時刻t6の動作が繰り返されることとなる。
・例1
制御部3は、C点の電圧を「L」レベルにした後、すなわちスイッチ回路13をオフ状態としたときから、経過時間をカウントする。そして、制御部3は、予め設定した一定時間を、カウントした経過時間が超えたか否かの検出を行う。
ここで、上記予め設定した一定時間を突入電流が流れている期間とし、一定時間を超えた後を突入電流がながれていない通常の状態とする。
制御部3は、上記一定時間を、C点の電圧を「L」レベルにした時点において、一般に用いられている疑似乱数発生器のアルゴリズムにより疑似乱数を発生し、この疑似乱数に対して、係数を乗算することにより、疑似乱数を時間に変換し、これを一定時間とし、毎回ランダムな時間を突入電流が流れている期間の時間として設定する。この係数は、例えば、疑似乱数の最大値により、突入電流が流れる最大値を除算して求められた数値とすることが考えられる。
これにより、電源供給装置に対して並列に接続されている他の電子回路と、トランジスタ14の定電流の制限を解除する時間を、微妙にずらすことができ、突入電流が継続していた場合にも、その影響を低下させることができる。
制御部3は、C点の電圧を「L」レベルにした時点で、物理乱数を生成して、この物理乱数に係数を乗算して、物理乱数を時間に変換して一定時間とし、毎回ランダムな時間を突入電流が流れている期間の時間として設定する。この係数は、例えば、物理乱数の最大値により、突入電流が流れる最大値を除算して求められた数値とすることが考えられる。
この物理乱数は、例えば、B点の電圧を測定して、小数点以下の所定の桁数における数を用いる。乱数を用いた効果については、すでに述べた例2と同様である。
B点の電圧が予め設定した電圧値としての閾値電圧を超えているか否かの検出結果を出力する電圧比較器を設ける。
そして、制御部3は、上記検出結果により、B点の電圧が閾値電圧以上であるか否かを検出し、スイッチ回路13をオフにしたときから、B点の電圧が閾値電圧以上になったことを検出するまでを、突入電流が流れている期間とし、B点の電圧が閾値電圧以上になったことを検出した以降を、通常の電流が流れる通常状態とする。
a点の電流が予め設定した電流値としての閾値電流以下であるか否かの検出結果を出力する電流比較器を設ける。
そして、制御部3は、上記検出結果により、a点の電流が閾値電流以下であるか否かを検出し、スイッチ回路13をオフにしたときから、a点の電流が閾値電流以下になったことを検出するまでを、突入電流が流れている期間とし、a点の電流が閾値電流以下になったことを検出した以降を、通常の電流が流れる通常状態とする。
・図4の回路例
定電流回路12は定電流ダイオード121により形成されており、スイッチ回路13はnpn型バイポーラトランジスタ(以下、トランジスタ)131及び抵抗132により形成されている。ここで、定電流ダイオード121は、アノードがトランジスタ14のベースに接続され、カソードが接地点に接続されている。また、スイッチ回路13はトランジスタ131のコレクタが抵抗132を介してトランジスタ14のベースに接続され、トランジスタ131のエミッタが接地点に接続され、トランジスタ131のベースが点Cに接続されている。
一方、トランジスタ131のベースに対して、「L」レベルのオフ状態とする信号が入力されているとき、トランジスタ14のベース電流が主に定電流ダイオードの定電流値に制限され流れるため、トランジスタ14のコレクタ−エミッタ間に流れる電流も、この定電流値に対応した定電流に制限されることになる。
定電流回路12の構成は図4と同様であり、スイッチ回路13は抵抗132と接点スイッチ(例えばリレー)133とから構成されている。接点スイッチ133は一端が抵抗132を介してトランジスタ14のベースに接続され、他端が接地点に接続されている。この接点スイッチ133は、制御端子がC点に接続されており、制御端子に「H」レベルのオン状態とする電圧レベルの信号が印加されることによりオン状態となり、制御端子に「L」レベルのオフ状態とする電圧レベルの信号が印加されることによりオフ状態となる。
一方、接点スイッチ133の制御端子に対して、「L」レベルのオフ状態とする信号が入力されているとき、ベース電流が主に定電流ダイオードの定電流値に制限され流れるため、トランジスタ14に流れる電流も、この定電流値に対応した定電流に制限されることになる。
スイッチ回路13が図4と同様であり、定電流回路12は、抵抗122及び125、npn型バイポーラトランジスタ(以下、トランジスタ)123及び124から構成されている。
・図7の回路例
定電流回路12が図6と同様であり、スイッチ回路13が図5と同様である。
図8は第2の実施形態の突入電流抑制回路1を用いた電子回路の構成例を示すブロック図である。
この図において、突入電流抑制回路1は、第1の実施形態と同様に、ダイオード11、pnp型バイオポーラトランジスタ(以下、トランジスタ)14、定電流回路12及びスイッチ回路13を有している。ここで、定電流回路12及びスイッチ回路13は電流制御回路を構成している。
定電流回路12及びスイッチ回路13は、接地点とトランジスタ14のベースとの間に並列に接続されて設けられている。
また、スイッチ回路13は、初期状態にオフ状態であり、所定の時間が経過した後、オン状態となる構成となっている。
時刻t11において、電源供給装置から所定の電圧、例えば20Vの直流電圧が印加されると、ダイオード11を介して、トランジスタ14のエミッタ−ベースにベース電流が流れると、スイッチ回路13がオフ状態であるため、ベース電流が定電流回路12により制限され、この制限されたベース電流に対応した定電流がトランジスタ14に流れる。
これにより、電気エネルギーを蓄積するコンデンサ5に電荷を蓄積するための電流が、電源供給装置からa点に対して突入電流として流れ込むが、この突入電流が定電流回路12に設定された定電流値により、b点の電流が定電流に制限されることとなる。
スイッチ回路13は、コンデンサ5の蓄積している電圧値(C点の電圧値)に対応してオン/オフ状態が設定されるため、この時点においてオフ状態が継続される。
これにより、トランジスタ14は、スイッチ回路13を介してベース電流が接地点に流れるため、定電流値に制限される制御が行われなくなり、コレクタ−エミッタ間の電圧差に応じた電流を電源ライン6に流す。
以下、すでに述べた時刻t11〜時刻t14の動作が繰り返されることとなる。
・図10の回路例
定電流回路12は定電流ダイオード121により形成されており、スイッチ回路13は抵抗134,136及び137と、npn型バイポーラトランジスタ(以下、トランジスタ)135と、コンデンサ138とから形成されている。ここで、定電流ダイオード121は、アノードがトランジスタ14のベースに接続され、カソードが接地点に接続されている。
また、電源ライン6と接地点との間に、抵抗137とコンデンサ138とが直列に接続され、時定数回路が構成されており、この抵抗137とコンデンサ138との接続点がトランジスタ135のベースに接続されている。ここで、この時定数回路の時定数(予め設定されたトランジスタ135をオン状態とする電圧がコンデンサ138に蓄積されるまでの時間)が突入電流が流れている期間として設定される。
そして、コンデンサ138に蓄積された電荷により、コンデンサ138の電圧が上昇する(充電されて上昇)と、トランジスタ135のベースに対してトランジスタ14のベース電流が流れ、トランジスタ135がオン状態、すなわち、スイッチ回路13がオン状態となり、トランジスタ14のベース電流が主に抵抗134及び136を介して接地点に流れ、トランジスタ14に流れる電流(コレクタ−エミッタ間電流)が制限されず、トランジスタ14のコレクタ−エミッタ間電圧に応じて流れる。
一方、コンデンサ138に充電される電圧が低く、トランジスタ135のベースに対して、電流が流れない場合、トランジスタ14のベース電流が主に定電流ダイオード121の定電流値に制限され流れるため、トランジスタ14のコレクタ−エミッタ間に流れる電流も、この定電流値に対応した定電流に制限されることになる。
定電流回路12の構成は図6同様であり、スイッチ回路13は図10と同様である。
したがって、トランジスタ135がオン状態でない場合、トランジスタ14のベース電流が主に定電流ダイオード121の定電流値に制限され流れるため、トランジスタ14のコレクタ−エミッタ間に流れる電流も、この定電流値に対応した定電流に制限される。
一方、トランジスタ135がオン状態、すなわち、スイッチ回路13がオン状態となり、ベース電流が主に抵抗134及び136を介して接地点に流れ、トランジスタ14に流れる電流(コレクタ−エミッタ間電流)が制限されず、トランジスタ14のコレクタ−エミッタ間電圧に応じて流れる。
定電流回路12は図4と同様であり、定電流回路12はツェナーダイオード139及びコンデンサ138から構成され、ツェナーダイオード139に流れる電流にて、コンデンサ138を充電する時定数回路となっている。ここで、トランジスタ135をオン状態とする電圧がコンデンサ138に蓄積されるまでの時間(すなわち時定数)が突入電流が流れている期間として設定される。
また、電源ライン6と接地点との間に、ツェナーダイオード139とコンデンサ138とが直列に接続されており、このツェナーダイオード139とコンデンサ138との接続点、すなわちツェナーダイオード139のアノードがトランジスタ135のベースに接続されている。ツェナーダイオード139のカソードは電源ライン6に接続されている。
そして、コンデンサ138に蓄積された電荷により、コンデンサ138の電圧が上昇する(充電されて上昇)と、トランジスタ135のベースに対してトランジスタ14のベース電流が流れ、トランジスタ135がオン状態、すなわち、スイッチ回路13がオン状態となり、ベース電流が主に抵抗134及び136を介して接地点に流れ、トランジスタ14に流れる電流(コレクタ−エミッタ間電流)が制限されず、コレクタ−エミッタ間電圧に応じて流れる。
一方、コンデンサ138に充電される電圧が低く、トランジスタ135のベースに対して、電流が流れない場合、トランジスタ14のベース電流が主に定電流ダイオード121の定電流値に制限され流れるため、トランジスタ14のコレクタ−エミッタ間に流れる電流も、この定電流値に対応した定電流に制限されることになる。
定電流回路12が図4と同様であり、スイッチ回路13が抵抗132及び137と、接点スイッチ133と、コンデンサ138とから構成されている。
ここで、上記接点スイッチ133は、一端が抵抗132を介してトランジスタ14のベースに接続され、他端が接地点に接続されている。この接点スイッチ133は、所定の「H」レベルの電圧が印加されるとオン状態となり、「L」レベルの電圧が印加されるとオフ状態となる。
接続点Cは電源ライン6と抵抗137との接続点であり、実質的にB点と同様である。B点の電圧、すなわちコンデンサ5に蓄積された電圧が上昇するに従い、抵抗137を介してコンデンサ138に電荷が蓄積されることになる。
定電流回路12は図6と同様であり、スイッチ回路13は図13と同様である。
・図15の回路例
定電流回路12は図4と同様であり、スイッチ回路13は図12と同様である。
2…電源回路
3…制御部
4…負荷
5,138…コンデンサ
6…電源ライン
11…ダイオード
12…定電流回路
13…スイッチ回路
14…トランジスタ(pnp型バイポーラトランジスタ)
121…定電流ダイオード
122,125,132,134,136,137…抵抗
123,124,131,135…トランジスタ(npn型バイポーラトランジスタ)
133…接点スイッチ
139…ツェナーダイオード
Claims (1)
- 外部の共通の電源供給装置に並列に接続される電子回路に設けられ、当該電源供給装置から電源が供給される際の突入電流を抑制するため、前記電子回路の電源ラインに設けられる突入電流抑制回路であり、
前記電源供給装置と前記電源ラインとに介挿されたダイオードと、
前記電源ラインに前記ダイオードとともに直列に介挿されたバイポーラトランジスタからなり、前記電源供給装置からの突入電流を抑制する電流抑制部と、
該電流抑制部に対して、突入電流が流れている期間、電源ラインに流れる電流を、予め設定された定電流値に制限する制御を行い、通常電流が流れる期間、該電流を制限する制御を解除する電流制御部と、
前記電源ラインに前記突入電流が流れているか、あるいは前記通常電流が流れているかを検出する制御部と、
を有し、
前記電流制御部が、
前記突入電流が流れている期間、前記バイポーラトランジスタのベースに対し、当該バイポーラトランジスタが定電流を流すベース電流を印加する定電流回路と、
通常電流が流れている期間、オン状態に制御され、前記バイポーラトランジスタのベースに対し、接地電圧を印加するスイッチ回路と
を有し、
前記制御部が、乱数により算定される期間を、前記突入電流が流れている期間として用い、前記スイッチ回路をオフし、前記バイポーラトランジスタのベースに対し、前記定電流回路から、当該バイポーラトランジスタに定電流を流す前記ベース電流を前記突入電流が流れている期間に印加させ、並列に接続される他の前記電子回路との電流の制限を解除する時間をずらすことを特徴とする突入電流抑制回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007129044A JP5318369B2 (ja) | 2007-05-15 | 2007-05-15 | 突入電流抑制回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007129044A JP5318369B2 (ja) | 2007-05-15 | 2007-05-15 | 突入電流抑制回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008289214A JP2008289214A (ja) | 2008-11-27 |
JP5318369B2 true JP5318369B2 (ja) | 2013-10-16 |
Family
ID=40148426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007129044A Expired - Fee Related JP5318369B2 (ja) | 2007-05-15 | 2007-05-15 | 突入電流抑制回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5318369B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010233431A (ja) * | 2009-03-30 | 2010-10-14 | Saxa Inc | 充電制御回路 |
CN102005747B (zh) * | 2009-09-02 | 2013-11-06 | 联昌电子企业股份有限公司 | 泄流装置及其方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05146143A (ja) * | 1991-11-20 | 1993-06-11 | Hitachi Metals Ltd | 突入電流防止回路 |
JP3617090B2 (ja) * | 1994-11-28 | 2005-02-02 | 株式会社デンソー | Dc/dcコンバータ用電流制御装置及び光学的読取装置 |
JP2001027909A (ja) * | 1999-07-13 | 2001-01-30 | Mitsubishi Electric Corp | スイッチ駆動装置 |
JP2001236129A (ja) * | 2000-02-24 | 2001-08-31 | Nec Ibaraki Ltd | 直流電源装置および直流電源制御方法 |
JP2005354855A (ja) * | 2004-06-14 | 2005-12-22 | Mitsubishi Electric Corp | 突入電流抑制回路 |
-
2007
- 2007-05-15 JP JP2007129044A patent/JP5318369B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008289214A (ja) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6787989B2 (ja) | オープン出力保護を備えるドライバ | |
US9106149B2 (en) | Start-up circuitry | |
JP2008283787A (ja) | スイッチング電源装置 | |
CN109560529B (zh) | 电源电路及音响设备 | |
JP2015041571A (ja) | Led電源装置及びled照明装置 | |
JP6194047B2 (ja) | ゲートドライバ | |
JP5318369B2 (ja) | 突入電流抑制回路 | |
JP6842252B2 (ja) | 絶縁同期整流型dc/dcコンバータ、その保護方法、電源アダプタおよび電子機器 | |
KR101025535B1 (ko) | 단락보호회로를 구비한 스위치 제어 회로 | |
KR20110006518A (ko) | 과전압보호회로 | |
CN104578744B (zh) | 负载分级启动电路及相应漏电保护器 | |
JP4957916B2 (ja) | 半導体素子駆動回路 | |
JP2011091938A (ja) | 異常検出回路 | |
JP2014021634A (ja) | 突入電流抑制回路 | |
JP5171979B2 (ja) | 電子制御装置 | |
US10498254B2 (en) | Power conversion device, slow soft-startup circuit, and power conversion chip | |
JP2016173952A (ja) | 人感センサスイッチ回路 | |
JP3763273B2 (ja) | スイッチング電源 | |
JP2015035931A (ja) | 保護回路 | |
JP5910693B1 (ja) | 停電検知回路 | |
JP3069182B2 (ja) | 検出スイッチ | |
JP5145841B2 (ja) | 検出装置 | |
KR101255190B1 (ko) | 전원 제어회로 | |
JP2022118765A (ja) | モータ制御装置およびモータ制御装置の起動方法 | |
JP2011146985A (ja) | 電圧検出回路、及び電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5318369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |