JP5318369B2 - Inrush current suppression circuit - Google Patents
Inrush current suppression circuit Download PDFInfo
- Publication number
- JP5318369B2 JP5318369B2 JP2007129044A JP2007129044A JP5318369B2 JP 5318369 B2 JP5318369 B2 JP 5318369B2 JP 2007129044 A JP2007129044 A JP 2007129044A JP 2007129044 A JP2007129044 A JP 2007129044A JP 5318369 B2 JP5318369 B2 JP 5318369B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- transistor
- inrush current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
本発明は、電源から供給される突入電流を抑制する突入電流抑制回路に関する。 The present invention relates to an inrush current suppression circuit that suppresses an inrush current supplied from a power source.
従来の電源装置から電源の供給を受けて動作する電子回路において、この電子回路が電源に接続されて電力が供給される際、瞬間的に大きな電流、すなわち突入電流が電子回路に流れることとなる。
例えば、火災報知システムなどにおいて、火災時にコントロールパネルから、各所に配置された火災報知器に対して、この火災報知器を駆動するための電力を供給する際、全てに同期させて電力を供給させると、火災報知器の電源回路の容量に対して充電するために、初期の段階にて通常電流に比較して大きな値の突入電流が流れる。
In an electronic circuit that operates with power supplied from a conventional power supply device, when the electronic circuit is connected to a power source and power is supplied, a large current, that is, an inrush current, flows instantaneously to the electronic circuit. .
For example, in a fire alarm system, when supplying power for driving this fire alarm from a control panel to a fire alarm placed at various places in the event of a fire, supply power in synchronization with all In order to charge the capacity of the power supply circuit of the fire alarm, an inrush current having a larger value than the normal current flows at an early stage.
このため、コントロールパネルが複数台の電子回路に対して並列に電力を供給する電流容量を有しているにもかかわらず、電子回路に突入電流が流れることにより、コントロールパネルが誤動作してしまうことになる。
したがって、コントロールパネルには、突入電流を電子回路の消費電流として考慮すると、供給する電流容量を増加させるか、あるいは、本来の能力より大幅に少ない数の電子回路を接続することしかできないことになる。
For this reason, even though the control panel has a current capacity for supplying power to a plurality of electronic circuits in parallel, the control panel may malfunction due to inrush current flowing through the electronic circuit. become.
Therefore, when considering the inrush current as the consumption current of the electronic circuit, the control panel can only increase the current capacity to be supplied or connect a much smaller number of electronic circuits than the original capacity. .
上述した問題を解決するため、電子回路の電源ラインに対して直列に、パワーサーミスタを設けることにより、コントロールパネルから電力が供給された際の突入電流を抑制する方法が用いられている。
しかしながら、抑制する電流量が小さい場合、動作するための電気エネルギーが得られずにインピーダンスを低下させることができず、また、動作したとしても一旦低下したインピーダンスが元の値に回復するまでの時間がかかり、火災報知器などの電子回路の突入電流を抑制する構成に用いることが難しい。
In order to solve the above-described problem, a method is used in which a power thermistor is provided in series with a power line of an electronic circuit to suppress an inrush current when power is supplied from a control panel.
However, when the amount of current to be suppressed is small, the electric energy for operation cannot be obtained and the impedance cannot be lowered, and even if the operation is performed, the time until the lowered impedance is restored to the original value. Therefore, it is difficult to use in a configuration that suppresses the inrush current of an electronic circuit such as a fire alarm.
このため、火災報知器の電源ラインに抵抗と、トランジスタとを並列に配置し、突入電流が流れる期間、トランジスタをオフすることで、抵抗のみを介して火災報知器の電源回路に電力を供給する。
一方、突入電流が流れなくなった以降の期間（通常状態の電流が流れる期間）、トランジスタをオンして、抵抗及びトランジスタの双方を介して、すなわち突入電流が流れる期間に比較して電源ラインのインピーダンスの値を低下させて、電源回路に電力を供給し、突入電流を抵抗により抑制することが行われている（例えば、特許文献１参照）。
On the other hand, during the period after the inrush current stops flowing (period in which the current in the normal state flows), the transistor is turned on, and the impedance of the power supply line is compared with both the resistor and the transistor, that is, compared to the period in which the inrush current flows. The power of the power supply circuit is supplied by reducing the value of the power supply, and the inrush current is suppressed by a resistor (see, for example, Patent Document 1).
しかしながら、火災報知器などの電子回路の場合、コントロールパネルの種類により電源電圧が異なり、これらのコントロールパネルの何れにも対応する必要があるため、入力される電圧が所定の範囲、例えば６Ｖ〜３６Ｖの範囲にて使用スペックが設定されている。 このため、特許文献１に示す突入電流抑制回路にあっては、コントロールパネルの種類により電源電圧が異なり、抵抗によるインピーダンスを変化させる方式では、電圧により突入電流の電流値が変化することとなる。
However, in the case of an electronic circuit such as a fire alarm, the power supply voltage differs depending on the type of the control panel, and it is necessary to correspond to any of these control panels. Therefore, the input voltage is within a predetermined range, for example, 6V to 36V. Use specs are set in the range. For this reason, in the inrush current suppression circuit shown in
すなわち、特許文献１に示す突入電流抑制回路は、６Ｖと３６Ｖとでは、６倍程度に突入電流が異なるため、結局、電圧によっては、コントロールパネルに対して接続できる電子回路の数が、本来のコントロールパネルの電流容量の能力に対して少なくなる欠点を有していることになる。
また、特許文献１に示す突入電流抑制回路は、抵抗を用いているため、電気エネルギーが熱となり消費され、突入電流抑制のために無駄な電力を使用することになる。
That is, the inrush current suppression circuit shown in
Moreover, since the inrush current suppression circuit shown in
本発明は、このような事情に鑑みてなされたもので、複数の電源電圧に対しても、一定の電流値に突入電流を、電気エネルギーの消費を従来例に比較して少くした状態にて抑制することができる突入電流抑制回路を提供することを目的とする。 The present invention has been made in view of such circumstances, and in a state where the inrush current is reduced to a constant current value for a plurality of power supply voltages and the consumption of electric energy is smaller than that of the conventional example. An object of the present invention is to provide an inrush current suppressing circuit that can be suppressed.
本発明の突入電流抑制回路は、外部の電源供給装置から電源が供給される際の突入電流を抑制するため、電子回路の電源ラインに設けられる突入電流抑制回路であり、前記電源ラインに直列に介挿され、前記電源供給装置からの突入電流を抑制する電流抑制部と、該電流抑制部に対して、突入電流が流れている期間、電源ラインに流れる電流を、予め設定された定電流値に制限する制御を行い、通常電流が流れる期間、該電流を制限する制御を解除する電流制御部とを有することを特徴とする。 The inrush current suppression circuit of the present invention is an inrush current suppression circuit provided in a power line of an electronic circuit in order to suppress an inrush current when power is supplied from an external power supply device, and is in series with the power line. A current suppression unit that is inserted and suppresses an inrush current from the power supply device, and a current that flows through the power supply line during the period when the inrush current flows to the current suppression unit, a preset constant current value And a current control unit for releasing the control for limiting the current during a period in which the normal current flows.
本発明の突入電流抑制回路は、前記電流抑制部が、バイポーラトランジスタにて構成されていることを特徴とする。 The inrush current suppression circuit of the present invention is characterized in that the current suppression unit is configured by a bipolar transistor.
本発明の突入電流抑制回路は、前記電流制御部が、前記バイポーラトランジスタのベース電流を制御することにより、バイポーラトランジスタに流れる電流を、予め設定した定電流値として制限する制御を行うことを特徴とする。 The inrush current suppression circuit of the present invention is characterized in that the current control unit controls the base current of the bipolar transistor to limit the current flowing in the bipolar transistor as a preset constant current value. To do.
以上説明したように、本発明によれば、突入電流が流れている期間、電子回路に対して定電流が流れるように電流抑制部が電流を制限するため、供給される電圧が異なった場合でも、電子回路に流れる突入電流の電流値が変化することなく、かつ定電流値を通常状態に電子回路に流れる電流値と同様の値に設定することにより、コントロールパネルに接続する電子回路（火災報知器）の数を、電源供給装置（火災報知器のコントロールパネル）に設定されている本来の数にすることができる。
また、本発明によれば、抵抗を用いて、突入電流の電流値を制限しているわけではないので、無駄に消費される電気エネルギーを従来例に比較して低減することができるという効果が得られる。
As described above, according to the present invention, the current suppression unit limits the current so that a constant current flows to the electronic circuit during the period when the inrush current flows, so even when the supplied voltage is different. By setting the constant current value to the same value as the current value flowing in the electronic circuit in the normal state without changing the current value of the inrush current flowing in the electronic circuit, the electronic circuit connected to the control panel (fire alarm ) Can be the original number set in the power supply device (fire alarm control panel).
In addition, according to the present invention, since the current value of the inrush current is not limited by using a resistor, there is an effect that wasteful electric energy can be reduced as compared with the conventional example. can get.
以下、本発明の一実施形態による突入電流抑制回路を図面を参照して説明する。
＜第１の実施形態＞
図１は本発明の第１の実施形態による突入電流抑制回路１を用いた電子回路の構成例を示すブロック図である。
この図において、突入電流抑制回路１は、ダイオード１１、ｐｎｐ型バイオポーラトランジスタ（以下、トランジスタ）１４、定電流回路１２及びスイッチ回路１３を有している。ここで、定電流回路１２及びスイッチ回路１３は電流制御回路を構成している。
ダイオード１１は、電源供給装置に並列に接続された際、電子回路の電源ライン６が他の電子回路の電源ラインと分離するために設けられている。
定電流回路１２及びスイッチ回路１３は、接地点とトランジスタ１４のベースとの間に並列に接続されて設けられている。
Hereinafter, an inrush current suppressing circuit according to an embodiment of the present invention will be described with reference to the drawings.
<First Embodiment>
FIG. 1 is a block diagram showing a configuration example of an electronic circuit using an inrush
In this figure, the inrush
The
The constant
トランジスタ１４は、電流抑制回路を構成し、スイッチ回路１３がオフ状態の場合、定電流回路１２にて設定された定電流により、ベース電流が制限され、このベース電流に対応するコレクタ電流を、制限された定電流として電源ライン６に流す。
また、トランジスタ１４は、スイッチ回路１３がオン状態の場合、ベース電流がスイッチ回路１３を介して接地点に流れるため、ベース電流が制限されなくなり、コレクタとエミッタとの間の電圧差に対応した電流が流れる。
また、電子回路としては、上記突入電流抑制回路１以外に、電源回路２、制御部３、負荷４及びコンデンサ５を有している。
The
In the
In addition to the inrush
上記図１の電子回路は、図示しない電源供給装置に複数並列に接続されて設けられる、例えば火災報知器などであり、負荷４がブザーや光を放射する発光素子及びそれを駆動するための駆動回路などである。この駆動回路は、端子Ｔ0及びＴ1間（Ａ点）に、上記電源供給装置から供給される電力を、負荷４を駆動するための電圧及び電流の値に変換して供給する。
電源回路２は、内部にコンデンサを有しており、内部の制御回路、例えば制御部３が駆動するために必要な電力を供給し、電圧値が低下した場合、端子Ｔ0及びＴ1間に印加される供給電圧により上記コンデンサに対して電気エネルギーを蓄積する。
The electronic circuit shown in FIG. 1 is a fire alarm, for example, provided in parallel with a power supply device (not shown), and a
The
制御部３はＣＰＵ及びメモリで構成されたコントローラであり、突入電流抑制回路１が電源ライン６に流す電流を制御するスイッチ回路１３をオンオフ制御するとともに、負荷４の駆動を制御する。
コンデンサ５は、負荷４に供給する電気エネルギーを蓄積するために設けられている。このコンデンサ５に電荷を蓄積するために、電源ライン６に突入電流が流れることになる。
The
The
次に、図１、図２及び図３を用いて、本願発明の一実施形態による突入電流抑制回路の動作を説明する。図２は、上記実施形態の突入電流抑制回路の動作例を示すフローチャートである。また、図３は、上記実施形態の突入電流抑制回路の動作例を示す波形図である。
時刻ｔ０において、ステップＳ１の動作として、制御部３は駆動状態となることにより、Ｃ点の電圧レベルを制御して、例えば「Ｌ」レベルとしてスイッチ回路１３をオフ状態にする。
Next, the operation of the inrush current suppression circuit according to the embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a flowchart showing an operation example of the inrush current suppression circuit of the above embodiment. FIG. 3 is a waveform diagram showing an operation example of the inrush current suppression circuit of the embodiment.
At time t0, as the operation of step S1, the
時刻ｔ１において、電源供給装置から所定の電圧、例えば２０Ｖの直流電圧が印加されると、ダイオード１１を介して、トランジスタ１４のエミッタ−ベースにベース電流が流れると、スイッチ回路１３がオフ状態であるため、ベース電流が定電流回路１２により制限され、この制限されたベース電流に対応した定電流がトランジスタ１４に流れる。
これにより、負荷４に電気エネルギーを供給するコンデンサ５に対して、電気エネルギーとして電荷を蓄積するための電流が、電源供給装置からａ点に対して突入電流として流れ込むが、この突入電流が定電流回路１２に設定された定電流値により、ｂ点の電流がこの電流値に対応した定電流に制限されることとなる。
When a predetermined voltage, for example, a DC voltage of 20 V, is applied from the power supply device at time t1, when a base current flows to the emitter-base of the
As a result, a current for accumulating electric charge as electric energy flows into the capacitor a that supplies electric energy to the
時刻ｔ２において、コンデンサ５に蓄積される電圧（Ｂ点の電圧）が電源供給装置から供給される供給電圧と同様となると、電源供給装置から流れる電流が突入電流の電流値から通常の電流値に遷移する、すなわち、ａ点に流れる電流値が低下する。
ここで、ステップＳ２の動作として、制御部３はａ点に突入電流が流れ込んでいる状態の期間か否かを判定して、突入電流が流れている期間であることを検出すれば、スイッチ回路１３のオフ状態を継続させ、一方、突入電流が流れていない期間であることを検出すれば、スイッチ回路１３をオン状態とする処理を行う。
At time t2, when the voltage accumulated in the capacitor 5 (the voltage at point B) becomes the same as the supply voltage supplied from the power supply device, the current flowing from the power supply device changes from the inrush current value to the normal current value. Transition, that is, the value of the current flowing through point a decreases.
Here, as the operation of step S2, the
時刻ｔ３において、ステップＳ３の動作として、制御部３は、Ｃ点の電圧レベルを制御して、例えば「Ｈ」レベルとしてスイッチ回路１３をオン状態とする。
これにより、トランジスタ１４は、定電流回路１２をバイパスして、スイッチ回路１３を介してベース電流が接地点に流れるため、定電流値に制限される制御が行われなくなり、コレクタ−エミッタ間の電圧差に応じた電流を電源ライン６に流す。
At time t3, as the operation of step S3, the
As a result, the
時刻ｔ４において、ステップＳ４の動作として、制御部３は、負荷４の駆動を行う。これにより、負荷４が駆動することにより消費される電流、すなわちｂ点に流れる電流に対応した電流がトランジスタ１４に流れる。
At time t4, the
時刻ｔ５において、電源供給装置から所定の電圧の供給を停止する。この時点において、コンデンサ５に蓄積された電荷が負荷４に供給されるため、点ｂに電流が流れ、コンデンサ５に蓄積された電荷が放電され、Ｂ点における電圧が低下する。
At time t5, the supply of a predetermined voltage from the power supply device is stopped. At this time, since the electric charge accumulated in the
時刻ｔ６において、ステップＳ５の動作として、制御部３はＡ点の電圧レベルが予め設定された電圧以上か否かの検出を行う。ここで、図示されていないが、Ａ点の電圧レベルが予め設定した閾値電圧を超えているか否かを検出するコンパレータなどの電圧検出器がＡ点に設けられており、このコンパレータの検出結果を入力することにより、制御部３はＡ点の電位差が予め設定した閾値電圧を超えているか否かの検出を行う（すなわち、外部の電源供給装置からの電力の供給が行われているか否かの検出を行う）。
この閾値電圧は、この電子回路が接続される電源供給装置において、出力電圧が最も低い電圧値の数値として設定することにより、対応する全ての電源供給装置に対して対応可能となる。
At time t6, as the operation of step S5, the
By setting the threshold voltage as a numerical value of the voltage value with the lowest output voltage in the power supply device to which the electronic circuit is connected, it is possible to cope with all the corresponding power supply devices.
このとき、制御部３は、Ａ点の電圧が閾値以下（すなわち、電圧が印加されておらず、電力が供給されていない状態）であることを検出すると、Ｃ点の電圧レベルを制御して、例えば「Ｌ」レベルとしてスイッチ回路１３をオフ状態とする。一方、制御部３は、Ａ点の電圧が閾値を超えていることを検出すると、Ｃ点の電圧レベルを制御して、例えば「Ｈ」レベルとしてスイッチ回路１３をオン状態とする。
この時刻ｔ６において、制御部３は、Ａ点の電圧が閾値電圧以下のため、Ｃ点の電圧レベルを制御して、例えば「Ｌ」レベルとしてスイッチ回路１３をオフ状態とする。
At this time, when the
At this time t6, since the voltage at the point A is equal to or lower than the threshold voltage, the
時刻ｔ７において、電源供給装置から所定の電圧、例えば２０Ｖの直流電圧が印加されると、ダイオード４を介して、トランジスタ１４のエミッタ−ベースにベース電流が流れる。このとき、スイッチ回路１３がオフ状態であるため、ベース電流が定電流回路１２により制限され、この制限されたベース電流に対応した定電流がトランジスタ１４に流れる。
時刻ｔ８において、時刻ｔ２と同様に、コンデンサ５に蓄積される電圧（Ｂ点の電圧）が電源供給装置から供給される供給電圧と同様となり、ａ点に流れる電流値が低下する。
以下、すでに述べた時刻ｔ１〜時刻ｔ６の動作が繰り返されることとなる。
When a predetermined voltage, for example, a DC voltage of 20 V, is applied from the power supply device at
At time t8, similarly to time t2, the voltage accumulated at the capacitor 5 (voltage at point B) becomes the same as the supply voltage supplied from the power supply device, and the value of the current flowing at point a decreases.
Hereinafter, the operations from time t1 to time t6 already described are repeated.
上記ステップＳ２における突入電流が流れている期間であるか否かの検出は以下のようにして行われる。
・例１
制御部３は、Ｃ点の電圧を「Ｌ」レベルにした後、すなわちスイッチ回路１３をオフ状態としたときから、経過時間をカウントする。そして、制御部３は、予め設定した一定時間を、カウントした経過時間が超えたか否かの検出を行う。
ここで、上記予め設定した一定時間を突入電流が流れている期間とし、一定時間を超えた後を突入電流がながれていない通常の状態とする。
Detection of whether or not the inrush current is flowing in step S2 is performed as follows.
・ Example 1
The
Here, the predetermined time set in advance is defined as a period during which the inrush current flows, and after a certain time is exceeded, a normal state in which the inrush current is not flowing is defined.
・例２
制御部３は、上記一定時間を、Ｃ点の電圧を「Ｌ」レベルにした時点において、一般に用いられている疑似乱数発生器のアルゴリズムにより疑似乱数を発生し、この疑似乱数に対して、係数を乗算することにより、疑似乱数を時間に変換し、これを一定時間とし、毎回ランダムな時間を突入電流が流れている期間の時間として設定する。この係数は、例えば、疑似乱数の最大値により、突入電流が流れる最大値を除算して求められた数値とすることが考えられる。
これにより、電源供給装置に対して並列に接続されている他の電子回路と、トランジスタ１４の定電流の制限を解除する時間を、微妙にずらすことができ、突入電流が継続していた場合にも、その影響を低下させることができる。
・ Example 2
The
As a result, the time for releasing the restriction of the constant current of the
・例３
制御部３は、Ｃ点の電圧を「Ｌ」レベルにした時点で、物理乱数を生成して、この物理乱数に係数を乗算して、物理乱数を時間に変換して一定時間とし、毎回ランダムな時間を突入電流が流れている期間の時間として設定する。この係数は、例えば、物理乱数の最大値により、突入電流が流れる最大値を除算して求められた数値とすることが考えられる。
この物理乱数は、例えば、Ｂ点の電圧を測定して、小数点以下の所定の桁数における数を用いる。乱数を用いた効果については、すでに述べた例２と同様である。
・ Example 3
When the voltage at the point C is set to the “L” level, the
For example, the physical random number is obtained by measuring the voltage at point B and using a number in a predetermined number of digits after the decimal point. The effect using random numbers is the same as in Example 2 already described.
・例４
Ｂ点の電圧が予め設定した電圧値としての閾値電圧を超えているか否かの検出結果を出力する電圧比較器を設ける。
そして、制御部３は、上記検出結果により、Ｂ点の電圧が閾値電圧以上であるか否かを検出し、スイッチ回路１３をオフにしたときから、Ｂ点の電圧が閾値電圧以上になったことを検出するまでを、突入電流が流れている期間とし、Ｂ点の電圧が閾値電圧以上になったことを検出した以降を、通常の電流が流れる通常状態とする。
・ Example 4
A voltage comparator is provided that outputs a detection result as to whether or not the voltage at point B exceeds a threshold voltage as a preset voltage value.
Then, the
・例５
ａ点の電流が予め設定した電流値としての閾値電流以下であるか否かの検出結果を出力する電流比較器を設ける。
そして、制御部３は、上記検出結果により、ａ点の電流が閾値電流以下であるか否かを検出し、スイッチ回路１３をオフにしたときから、ａ点の電流が閾値電流以下になったことを検出するまでを、突入電流が流れている期間とし、ａ点の電流が閾値電流以下になったことを検出した以降を、通常の電流が流れる通常状態とする。
・ Example 5
A current comparator is provided that outputs a detection result as to whether or not the current at point a is equal to or less than a threshold current as a preset current value.
Then, the
次に、定電流回路１２及びスイッチ回路１３による電流制御回路の詳細な構成を以下に説明する。例えば、図４，図５，図６及び図７に示す回路例がある。
・図４の回路例
定電流回路１２は定電流ダイオード１２１により形成されており、スイッチ回路１３はｎｐｎ型バイポーラトランジスタ（以下、トランジスタ）１３１及び抵抗１３２により形成されている。ここで、定電流ダイオード１２１は、アノードがトランジスタ１４のベースに接続され、カソードが接地点に接続されている。また、スイッチ回路１３はトランジスタ１３１のコレクタが抵抗１３２を介してトランジスタ１４のベースに接続され、トランジスタ１３１のエミッタが接地点に接続され、トランジスタ１３１のベースが点Ｃに接続されている。
Next, a detailed configuration of the current control circuit including the constant
4 Circuit Example The constant
トランジスタ１３１のベースに対して、「Ｈ」レベルのオン状態とする信号が入力されているとき、トランジスタ１３１がオン状態、すなわち、スイッチ回路１３がオン状態となり、トランジスタ１４のベース電流が主に抵抗１３２を介して接地点に流れ、トランジスタ１４に流れる電流（コレクタ−エミッタ間電流）が制限されず、トランジスタ１４のコレクタ−エミッタ間電圧に応じて流れる。
一方、トランジスタ１３１のベースに対して、「Ｌ」レベルのオフ状態とする信号が入力されているとき、トランジスタ１４のベース電流が主に定電流ダイオードの定電流値に制限され流れるため、トランジスタ１４のコレクタ−エミッタ間に流れる電流も、この定電流値に対応した定電流に制限されることになる。
When a signal for turning on the “H” level is input to the base of the
On the other hand, when a signal for turning off the “L” level is input to the base of the
・図５の回路例
定電流回路１２の構成は図４と同様であり、スイッチ回路１３は抵抗１３２と接点スイッチ（例えばリレー）１３３とから構成されている。接点スイッチ１３３は一端が抵抗１３２を介してトランジスタ１４のベースに接続され、他端が接地点に接続されている。この接点スイッチ１３３は、制御端子がＣ点に接続されており、制御端子に「Ｈ」レベルのオン状態とする電圧レベルの信号が印加されることによりオン状態となり、制御端子に「Ｌ」レベルのオフ状態とする電圧レベルの信号が印加されることによりオフ状態となる。
Circuit Example of FIG. 5 The configuration of the constant
したがって、接点スイッチ１３３の制御端子に対して、「Ｈ」レベルのオン状態とする信号が入力されているとき、接点スイッチ１３３がオン状態、すなわち、スイッチ回路１３がオン状態となり、ベース電流が主に抵抗１３２を介して接地点に流れ、トランジスタ１４に流れる電流（コレクタ−エミッタ間電流）が制限されず、コレクタ−エミッタ間電圧に応じて流れる。
一方、接点スイッチ１３３の制御端子に対して、「Ｌ」レベルのオフ状態とする信号が入力されているとき、ベース電流が主に定電流ダイオードの定電流値に制限され流れるため、トランジスタ１４に流れる電流も、この定電流値に対応した定電流に制限されることになる。
Therefore, when a signal for turning on the "H" level is input to the control terminal of the
On the other hand, when a signal for turning off the “L” level is input to the control terminal of the
・図６の回路例
スイッチ回路１３が図４と同様であり、定電流回路１２は、抵抗１２２及び１２５、ｎｐｎ型バイポーラトランジスタ（以下、トランジスタ）１２３及び１２４から構成されている。
・図７の回路例
定電流回路１２が図６と同様であり、スイッチ回路１３が図５と同様である。
6 Circuit Example
Circuit Example of FIG. 7 The constant
＜第２の実施形態＞
図８は第２の実施形態の突入電流抑制回路１を用いた電子回路の構成例を示すブロック図である。
この図において、突入電流抑制回路１は、第１の実施形態と同様に、ダイオード１１、ｐｎｐ型バイオポーラトランジスタ（以下、トランジスタ）１４、定電流回路１２及びスイッチ回路１３を有している。ここで、定電流回路１２及びスイッチ回路１３は電流制御回路を構成している。
定電流回路１２及びスイッチ回路１３は、接地点とトランジスタ１４のベースとの間に並列に接続されて設けられている。
また、スイッチ回路１３は、初期状態にオフ状態であり、所定の時間が経過した後、オン状態となる構成となっている。
<Second Embodiment>
FIG. 8 is a block diagram showing a configuration example of an electronic circuit using the inrush
In this figure, the inrush
The constant
The
第２の実施形態が第１の実施形態と異なる点は、スイッチ回路１３の制御を制御部３が行わず、スイッチ回路１３内に新たに時定数回路を設け、この時定数回路により突入電流が流れている期間を規定するため、第１の実施形態のように、制御部３及びこの制御部３を駆動するための電源回路２が必要無くなる。図示しないが、この時定数回路は電源が外部の電源供給装置から入力されるごとにリセット（内部のコンデンサが放電）され、初期値から充電されることとなる。
The difference between the second embodiment and the first embodiment is that the
次に、図８及び図９を用いて、本願発明の一実施形態による突入電流抑制回路の動作を説明する。図９は、上記実施形態の突入電流抑制回路の動作例を示す波形図である。
時刻ｔ１１において、電源供給装置から所定の電圧、例えば２０Ｖの直流電圧が印加されると、ダイオード１１を介して、トランジスタ１４のエミッタ−ベースにベース電流が流れると、スイッチ回路１３がオフ状態であるため、ベース電流が定電流回路１２により制限され、この制限されたベース電流に対応した定電流がトランジスタ１４に流れる。
これにより、電気エネルギーを蓄積するコンデンサ５に電荷を蓄積するための電流が、電源供給装置からａ点に対して突入電流として流れ込むが、この突入電流が定電流回路１２に設定された定電流値により、ｂ点の電流が定電流に制限されることとなる。
Next, the operation of the inrush current suppression circuit according to the embodiment of the present invention will be described with reference to FIGS. FIG. 9 is a waveform diagram showing an operation example of the inrush current suppression circuit of the above embodiment.
At time t11, when a predetermined voltage, for example, a DC voltage of 20 V, is applied from the power supply device, when the base current flows to the emitter-base of the
Thereby, a current for accumulating electric charge in the
時刻ｔ１２において、コンデンサ５に蓄積される電圧（Ｂ点の電圧）が電源供給装置から供給される供給電圧と同様となるに従い、電源供給装置から流れる電流が突入電流の電流値から通常の電流値に遷移することとなり、すなわち、ａ点に流れる電流値が低下する。
スイッチ回路１３は、コンデンサ５の蓄積している電圧値（Ｃ点の電圧値）に対応してオン／オフ状態が設定されるため、この時点においてオフ状態が継続される。
At time t12, as the voltage accumulated in the capacitor 5 (the voltage at point B) becomes the same as the supply voltage supplied from the power supply device, the current flowing from the power supply device changes from the current value of the inrush current to the normal current value. I.e., the value of the current flowing through the point a decreases.
Since the ON / OFF state of the
時刻ｔ１３において、Ｃ点（すなわちＢ点）の電圧値が予め設定された電圧に上昇し、スイッチ回路１３は内部の時定数回路が予め設定された時間を検出することにより、すなわち突入電流が流れていない期間であることを検出してオン状態となり、定電流回路１２をバイパスして、スイッチ回路１３を介して、トランジスタ１４のベース電流を接地点に対して流すことになる。
これにより、トランジスタ１４は、スイッチ回路１３を介してベース電流が接地点に流れるため、定電流値に制限される制御が行われなくなり、コレクタ−エミッタ間の電圧差に応じた電流を電源ライン６に流す。
At time t13, the voltage value at point C (ie, point B) rises to a preset voltage, and the
As a result, since the base current flows to the ground point via the
時刻ｔ１４において、負荷４の駆動が開始される。これにより、負荷４が駆動することにより消費される電流、すなわちｂ点に流れる電流に対応した電流がトランジスタ１４に流れる。
以下、すでに述べた時刻ｔ１１〜時刻ｔ１４の動作が繰り返されることとなる。
At time t14, driving of the
Hereinafter, the operations from the time t11 to the time t14 described above are repeated.
次に、定電流回路１２及びスイッチ回路１３による電流制御回路の詳細な構成を以下に説明する。例えば、図１０，図１１，図１２，図１３，図１４及び図１５に示す回路例がある。
・図１０の回路例
定電流回路１２は定電流ダイオード１２１により形成されており、スイッチ回路１３は抵抗１３４，１３６及び１３７と、ｎｐｎ型バイポーラトランジスタ（以下、トランジスタ）１３５と、コンデンサ１３８とから形成されている。ここで、定電流ダイオード１２１は、アノードがトランジスタ１４のベースに接続され、カソードが接地点に接続されている。
Next, a detailed configuration of the current control circuit including the constant
10 Circuit Example The constant
また、スイッチ回路１３はトランジスタ１３５のコレクタが抵抗１３４を介してトランジスタ１４のベースに接続され、トランジスタ１３５のエミッタが抵抗１３６を介して接地点に接続されている。
また、電源ライン６と接地点との間に、抵抗１３７とコンデンサ１３８とが直列に接続され、時定数回路が構成されており、この抵抗１３７とコンデンサ１３８との接続点がトランジスタ１３５のベースに接続されている。ここで、この時定数回路の時定数（予め設定されたトランジスタ１３５をオン状態とする電圧がコンデンサ１３８に蓄積されるまでの時間）が突入電流が流れている期間として設定される。
In the
In addition, a
接続点Ｃは電源ライン６と抵抗１３７との接続点であり、実質的にＢ点と同様である。Ｂ点の電圧、すなわちコンデンサ５に蓄積された電圧が上昇するに従い、抵抗１３７を介してコンデンサ１３８に電荷が蓄積されることになる。
そして、コンデンサ１３８に蓄積された電荷により、コンデンサ１３８の電圧が上昇する（充電されて上昇）と、トランジスタ１３５のベースに対してトランジスタ１４のベース電流が流れ、トランジスタ１３５がオン状態、すなわち、スイッチ回路１３がオン状態となり、トランジスタ１４のベース電流が主に抵抗１３４及び１３６を介して接地点に流れ、トランジスタ１４に流れる電流（コレクタ−エミッタ間電流）が制限されず、トランジスタ１４のコレクタ−エミッタ間電圧に応じて流れる。
一方、コンデンサ１３８に充電される電圧が低く、トランジスタ１３５のベースに対して、電流が流れない場合、トランジスタ１４のベース電流が主に定電流ダイオード１２１の定電流値に制限され流れるため、トランジスタ１４のコレクタ−エミッタ間に流れる電流も、この定電流値に対応した定電流に制限されることになる。
A connection point C is a connection point between the power supply line 6 and the
When the voltage of the
On the other hand, when the voltage charged in the
・図１１の回路例
定電流回路１２の構成は図６同様であり、スイッチ回路１３は図１０と同様である。
したがって、トランジスタ１３５がオン状態でない場合、トランジスタ１４のベース電流が主に定電流ダイオード１２１の定電流値に制限され流れるため、トランジスタ１４のコレクタ−エミッタ間に流れる電流も、この定電流値に対応した定電流に制限される。
一方、トランジスタ１３５がオン状態、すなわち、スイッチ回路１３がオン状態となり、ベース電流が主に抵抗１３４及び１３６を介して接地点に流れ、トランジスタ１４に流れる電流（コレクタ−エミッタ間電流）が制限されず、トランジスタ１４のコレクタ−エミッタ間電圧に応じて流れる。
Circuit Example of FIG. 11 The configuration of the constant
Therefore, when the
On the other hand, the
・図１２の回路例
定電流回路１２は図４と同様であり、定電流回路１２はツェナーダイオード１３９及びコンデンサ１３８から構成され、ツェナーダイオード１３９に流れる電流にて、コンデンサ１３８を充電する時定数回路となっている。ここで、トランジスタ１３５をオン状態とする電圧がコンデンサ１３８に蓄積されるまでの時間（すなわち時定数）が突入電流が流れている期間として設定される。
また、電源ライン６と接地点との間に、ツェナーダイオード１３９とコンデンサ１３８とが直列に接続されており、このツェナーダイオード１３９とコンデンサ１３８との接続点、すなわちツェナーダイオード１３９のアノードがトランジスタ１３５のベースに接続されている。ツェナーダイオード１３９のカソードは電源ライン６に接続されている。
Circuit Example of FIG. 12 The constant
In addition, a
接続点Ｃ、すなわち接続点Ｂの電圧がツェナーダイオード１３９のツェナー降伏電圧を超えると、ツェナーダイオード１３９に電流が流れ、コンデンサ１３８に対して電荷の蓄積が行われる。
そして、コンデンサ１３８に蓄積された電荷により、コンデンサ１３８の電圧が上昇する（充電されて上昇）と、トランジスタ１３５のベースに対してトランジスタ１４のベース電流が流れ、トランジスタ１３５がオン状態、すなわち、スイッチ回路１３がオン状態となり、ベース電流が主に抵抗１３４及び１３６を介して接地点に流れ、トランジスタ１４に流れる電流（コレクタ−エミッタ間電流）が制限されず、コレクタ−エミッタ間電圧に応じて流れる。
一方、コンデンサ１３８に充電される電圧が低く、トランジスタ１３５のベースに対して、電流が流れない場合、トランジスタ１４のベース電流が主に定電流ダイオード１２１の定電流値に制限され流れるため、トランジスタ１４のコレクタ−エミッタ間に流れる電流も、この定電流値に対応した定電流に制限されることになる。
When the voltage at the connection point C, that is, the connection point B exceeds the Zener breakdown voltage of the
When the voltage of the
On the other hand, when the voltage charged in the
・図１３の回路例
定電流回路１２が図４と同様であり、スイッチ回路１３が抵抗１３２及び１３７と、接点スイッチ１３３と、コンデンサ１３８とから構成されている。
ここで、上記接点スイッチ１３３は、一端が抵抗１３２を介してトランジスタ１４のベースに接続され、他端が接地点に接続されている。この接点スイッチ１３３は、所定の「Ｈ」レベルの電圧が印加されるとオン状態となり、「Ｌ」レベルの電圧が印加されるとオフ状態となる。
接続点Ｃは電源ライン６と抵抗１３７との接続点であり、実質的にＢ点と同様である。Ｂ点の電圧、すなわちコンデンサ５に蓄積された電圧が上昇するに従い、抵抗１３７を介してコンデンサ１３８に電荷が蓄積されることになる。
Circuit Example in FIG. 13 The constant
Here, one end of the
A connection point C is a connection point between the power supply line 6 and the
そして、コンデンサ１３８に蓄積された電荷により、コンデンサ１３８の電圧が上昇（充電されて上昇）して、「Ｈ」レベル、予め設定された接点スイッチ１３３をオン状態とする電圧（この電圧となるまでの時間が時定数）となると、接点スイッチ１３３がオン状態、すなわち、スイッチ回路１３がオン状態となり、トランジスタ１４のベース電流が主に抵抗１３４及び１３６を介して接地点に流れ、トランジスタ１４に流れる電流（コレクタ−エミッタ間電流）が制限されず、トランジスタ１４のコレクタ−エミッタ間電圧に応じて流れる。一方、コンデンサ１３８に充電される電圧が低く、「Ｌ」レベルであると、接点スイッチ１３３はオフ状態となり、トランジスタ１４のベース電流が主に定電流ダイオード１２１の定電流値に制限され流れるため、トランジスタ１４のコレクタ−エミッタ間に流れる電流も、この定電流値に対応した定電流に制限されることになる。
The voltage accumulated in the
・図１４の回路例
定電流回路１２は図６と同様であり、スイッチ回路１３は図１３と同様である。
・図１５の回路例
定電流回路１２は図４と同様であり、スイッチ回路１３は図１２と同様である。
Circuit Example of FIG. 14 The constant
Circuit Example of FIG. 15 The constant
１…突入電流抑制回路
２…電源回路
３…制御部
４…負荷
５，１３８…コンデンサ
６…電源ライン
１１…ダイオード
１２…定電流回路
１３…スイッチ回路
１４…トランジスタ（ｐｎｐ型バイポーラトランジスタ）
１２１…定電流ダイオード
１２２，１２５，１３２，１３４，１３６，１３７…抵抗
１２３，１２４，１３１，１３５…トランジスタ（ｎｐｎ型バイポーラトランジスタ）
１３３…接点スイッチ
１３９…ツェナーダイオード
DESCRIPTION OF
121: constant
133 ...
Claims (1)
前記電源供給装置と前記電源ラインとに介挿されたダイオードと、
前記電源ラインに前記ダイオードとともに直列に介挿されたバイポーラトランジスタからなり、前記電源供給装置からの突入電流を抑制する電流抑制部と、
該電流抑制部に対して、突入電流が流れている期間、電源ラインに流れる電流を、予め設定された定電流値に制限する制御を行い、通常電流が流れる期間、該電流を制限する制御を解除する電流制御部と、
前記電源ラインに前記突入電流が流れているか、あるいは前記通常電流が流れているかを検出する制御部と、
を有し、
前記電流制御部が、
前記突入電流が流れている期間、前記バイポーラトランジスタのベースに対し、当該バイポーラトランジスタが定電流を流すベース電流を印加する定電流回路と、
通常電流が流れている期間、オン状態に制御され、前記バイポーラトランジスタのベースに対し、接地電圧を印加するスイッチ回路と
を有し、
前記制御部が、乱数により算定される期間を、前記突入電流が流れている期間として用い、前記スイッチ回路をオフし、前記バイポーラトランジスタのベースに対し、前記定電流回路から、当該バイポーラトランジスタに定電流を流す前記ベース電流を前記突入電流が流れている期間に印加させ、並列に接続される他の前記電子回路との電流の制限を解除する時間をずらすことを特徴とする突入電流抑制回路。 Inrush current suppression provided in an electronic circuit connected in parallel to an external common power supply device and to suppress inrush current when power is supplied from the power supply device. Circuit,
A diode interposed between the power supply device and the power line;
A current suppressing unit that consists of a bipolar transistor inserted in series with the diode in the power supply line, and suppresses an inrush current from the power supply device,
The current suppression unit is controlled to limit the current flowing in the power supply line to a preset constant current value during a period when the inrush current flows, and to control the current during a period when the normal current flows. A current control unit to be released;
A control unit for detecting whether the inrush current flows in the power line or whether the normal current flows;
Have
The current controller is
A constant current circuit that applies a base current through which the bipolar transistor flows a constant current to the base of the bipolar transistor during the inrush current flow;
A switch circuit that is controlled to be in an on state during a period of normal current flow and applies a ground voltage to the base of the bipolar transistor;
The control unit uses a period calculated by a random number as a period during which the inrush current flows, turns off the switch circuit, and sets the bipolar transistor from the constant current circuit to the bipolar transistor. An inrush current suppression circuit characterized in that the base current for flowing current is applied during a period in which the inrush current is flowing, and the time for releasing the restriction of the current with the other electronic circuit connected in parallel is shifted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007129044A JP5318369B2 (en) | 2007-05-15 | 2007-05-15 | Inrush current suppression circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007129044A JP5318369B2 (en) | 2007-05-15 | 2007-05-15 | Inrush current suppression circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008289214A JP2008289214A (en) | 2008-11-27 |
| JP5318369B2 true JP5318369B2 (en) | 2013-10-16 |
Family
ID=40148426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007129044A Expired - Fee Related JP5318369B2 (en) | 2007-05-15 | 2007-05-15 | Inrush current suppression circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5318369B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010233431A (en) * | 2009-03-30 | 2010-10-14 | Saxa Inc | Charging control circuit |
| CN102005747B (en) * | 2009-09-02 | 2013-11-06 | 联昌电子企业股份有限公司 | Drainage device and drainage method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05146143A (en) * | 1991-11-20 | 1993-06-11 | Hitachi Metals Ltd | Rush current preventive circuit |
| JP3617090B2 (en) * | 1994-11-28 | 2005-02-02 | 株式会社デンソー | Current control device for DC / DC converter and optical reader |
| JP2001027909A (en) * | 1999-07-13 | 2001-01-30 | Mitsubishi Electric Corp | Switch driving device |
| JP2001236129A (en) * | 2000-02-24 | 2001-08-31 | Nec Ibaraki Ltd | Dc power unit and control method of the unit |
| JP2005354855A (en) * | 2004-06-14 | 2005-12-22 | Mitsubishi Electric Corp | Rush current suppressing circuit |
-
2007
- 2007-05-15 JP JP2007129044A patent/JP5318369B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008289214A (en) | 2008-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6787989B2 (en) | Driver with open output protection | |
| US9106149B2 (en) | Start-up circuitry | |
| JP2008283787A (en) | Switching power supply | |
| CN109560529B (en) | Power supply circuit and audio equipment | |
| JP2015041571A (en) | Led power supply and led illuminating device | |
| JP6194047B2 (en) | Gate driver | |
| JP5318369B2 (en) | Inrush current suppression circuit | |
| JP6842252B2 (en) | Insulation synchronous rectification type DC / DC converter, its protection method, power adapter and electronic equipment | |
| KR101025535B1 (en) | Switch control circuit for short circuit fault protection | |
| KR20110006518A (en) | Overvoltage protection circuit | |
| CN104578744B (en) | Load stepped starting circuit and corresponding earth leakage protective device | |
| JP4957916B2 (en) | Semiconductor device drive circuit | |
| JP2011091938A (en) | Abnormality detecting circuit | |
| JP2014021634A (en) | Rush current suppression circuit | |
| JP5171979B2 (en) | Electronic control unit | |
| US10498254B2 (en) | Power conversion device, slow soft-startup circuit, and power conversion chip | |
| JP2016173952A (en) | Human sensor switch circuit | |
| JP3763273B2 (en) | Switching power supply | |
| JP2015035931A (en) | Protection circuit | |
| JP5910693B1 (en) | Power failure detection circuit | |
| JP3069182B2 (en) | Detection switch | |
| JP5145841B2 (en) | Detection device | |
| KR101255190B1 (en) | Power control circuit | |
| JP2022118765A (en) | Motor control device and method for starting the same | |
| JP2011146985A (en) | Voltage detection circuit and power unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130710 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5318369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |