JP5316589B2 - 発光装置、プリントヘッドおよび画像形成装置 - Google Patents

Description

本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を主走査方向に多数、配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）を用いた記録装置が採用されている。

特許文献１には、発光素子チップに点灯信号が入ったときに発光するかしないかをコントロールする端子を設け、汎用のシフトレジスタＩＣを使うことにより、１本のデータ線に複数チップの発光のためのデータを多重化した自己走査型発光素子アレイが記載されている。

特開２００１−２１９５９６号公報

ところで、自己走査型発光素子アレイ（ＳＬＥＤ：Ｓｅｌｆ−ｓｃａｎｎｉｎｇ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）チップを複数用いたＬＰＨによる記録装置において、ＳＬＥＤチップに点灯信号を送信する配線は、点灯のための電流を供給するため、低抵抗であることが求められる。そこで、複数のＳＬＥＤチップのそれぞれに点灯のための配線を設けると、複数のＳＬＥＤチップを搭載した回路基板上に、幅広の低抵抗の点灯信号を送信する多数の配線を設けることになり、回路基板の幅が広くなって小型化の障害になる。また、回路基板の幅を狭めるため配線を多層に構成すると、低コスト化の障害となる。

本発明は、配線の数を抑制できる発光装置等を提供することを目的とする。

請求項１に記載の発明は、それぞれが、複数の発光素子を有する複数の発光素子アレイと、前記複数の発光素子アレイに共通に接続された第１の配線と、前記複数の発光素子アレイが分けられて構成された複数の発光素子アレイ群の当該発光素子アレイ群ごとに共通に接続された第２の配線と、前記複数の発光素子アレイ群のそれぞれに含まれる発光素子アレイから当該発光素子アレイ群をまたいで構成された、発光素子アレイの複数の組の当該組ごとに共通に接続された第３の配線と、前記第１の配線を介して、前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、前記第２の配線を介して、前記複数の発光素子に点灯のための電力を供給する点灯信号を、前記発光素子アレイ群ごとに異なる位相で送信する点灯信号発生部と、前記第３の配線を介して、点灯または非点灯の制御の対象となる発光素子アレイを選択する選択信号を、前記異なる位相に対応したタイミングで前記組ごとに送信する選択信号発生部とを備え、前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置である。
請求項２に記載の発明は、それぞれが、複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイに共通に接続された第１の配線と、当該複数の発光素子アレイが分けられて構成された複数の発光素子アレイ群の当該発光素子アレイ群ごとに共通に接続された第２の配線と、当該複数の発光素子アレイ群のそれぞれに含まれる発光素子アレイから当該発光素子アレイ群をまたいで構成された、発光素子アレイの複数の組の当該組ごとに共通に接続された第３の配線と、当該第１の配線を介して、当該複数の発光素子アレイのそれぞれが備える当該複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、当該第２の配線を介して、当該複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子アレイ群ごとに異なる位相で送信する点灯信号発生部と、当該第３の配線を介して、点灯または非点灯の制御の対象となる発光素子アレイを選択する選択信号を、当該組ごとに当該異なる位相に対応したタイミングで送信する選択信号発生部とを備え、当該異なる位相に対応したタイミングが、当該転送信号と当該異なる位相で送信される当該点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであって、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
請求項３に記載の発明は、像保持体を帯電する帯電手段と、それぞれが、複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイに共通に接続された第１の配線と、当該複数の発光素子アレイが分けられて構成された複数の発光素子アレイ群の当該発光素子アレイ群ごとに共通に接続された第２の配線と、当該複数の発光素子アレイ群のそれぞれに含まれる発光素子アレイから当該発光素子アレイ群をまたいで構成された、発光素子アレイの複数の組の当該組ごとに共通に接続された第３の配線と、当該第１の配線を介して、当該複数の発光素子アレイのそれぞれが備える当該複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、当該第２の配線を介して、当該複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子アレイ群ごとに異なる位相で送信する点灯信号発生部と、当該第３の配線を介して、点灯または非点灯の制御の対象となる発光素子アレイを選択する選択信号を、当該組ごとに当該異なる位相に対応したタイミングで送信する選択信号発生部とを備え、当該異なる位相に対応したタイミングが、当該転送信号と当該異なる位相で送信される当該点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであって、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。

請求項４に記載の発明は、それぞれが、複数の発光素子を有するとともに、当該複数の発光素子が分けられて複数の発光素子グループを構成する複数の発光素子アレイと、前記複数の発光素子アレイに共通に接続された第１の配線と、前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子グループが当該発光素子アレイをまたいで構成された複数の発光素子グループ群の当該発光素子グループ群ごとに接続された第２の配線と、前記発光素子アレイごとに接続された第３の配線と、前記第１の配線を介して、前記複数の発光素子グループのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、前記複数の発光素子アレイに共通に送信する転送信号発生部と、前記第２の配線を介して、前記複数の発光素子に点灯のための電力を供給する点灯信号を、前記発光素子グループ群ごとに異なる位相で送信する点灯信号発生部と、前記第３の配線を介して、前記点灯信号との組み合わせにより点灯または非点灯の制御の対象となる発光素子グループを選択する選択信号を、前記異なる位相に対応したタイミングで前記発光素子アレイごとに送信する選択信号発生部とを備え、前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置である。
請求項５に記載の発明は、それぞれが、複数の発光素子を有するとともに、当該複数の発光素子が分けられて複数の発光素子グループを構成する複数の発光素子アレイと、当該複数の発光素子アレイに共通に接続された第１の配線と、当該複数の発光素子アレイのそれぞれが備える当該複数の発光素子グループが当該発光素子アレイをまたいで構成された複数の発光素子グループ群の当該発光素子グループ群ごとに接続された第２の配線と、当該発光素子アレイごとに接続された第３の配線と、当該第１の配線を介して、当該複数の発光素子グループのそれぞれが備える当該複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、当該第２の配線を介して、当該複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子グループ群ごとに異なる位相で送信する点灯信号発生部と、当該第３の配線を介して、当該点灯信号との組み合わせにより点灯または非点灯の制御の対象となる発光素子グループを選択する選択信号を、当該異なる位相に対応したタイミングで当該発光素子アレイごとに送信する選択信号発生部とを備え、当該異なる位相に対応したタイミングが、当該転送信号と当該異なる位相で送信される当該点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであって、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
請求項６に記載の発明は、像保持体を帯電する帯電手段と、それぞれが、複数の発光素子を有するとともに、当該複数の発光素子が分けられて複数の発光素子グループを構成する複数の発光素子アレイと、当該複数の発光素子アレイに共通に接続された第１の配線と、当該複数の発光素子アレイのそれぞれが備える当該複数の発光素子グループが当該発光素子アレイをまたいで構成された複数の発光素子グループ群の当該発光素子グループ群ごとに接続された第２の配線と、当該発光素子アレイごとに接続された第３の配線と、当該第１の配線を介して、当該複数の発光素子グループのそれぞれが備える当該複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、当該第２の配線を介して、当該複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子グループ群ごとに異なる位相で送信する点灯信号発生部と、当該第３の配線を介して、当該点灯信号との組み合わせにより点灯または非点灯の制御の対象となる発光素子グループを選択する選択信号を、当該異なる位相に対応したタイミングで当該発光素子アレイごとに送信する選択信号発生部とを備え、当該異なる位相に対応したタイミングが、当該転送信号と当該異なる位相で送信される当該点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであって、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。

請求項７に記載の発明は、それぞれが、複数の発光素子を有する複数の発光素子アレイと、前記複数の発光素子アレイに共通に接続され、前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号が、当該複数の発光素子アレイに共通に送信される第１の配線と、前記複数の発光素子アレイが分けられて構成された複数の発光素子アレイ群の当該発光素子アレイ群ごとに接続され、前記複数の発光素子に点灯のための電力を供給する点灯信号が、当該発光素子アレイ群ごとに異なる位相で送信される第２の配線と、前記複数の発光素子アレイ群のそれぞれに含まれる発光素子アレイから当該発光素子アレイ群をまたいで構成された、発光素子アレイの複数の組の当該組ごとに接続され、点灯または非点灯の制御の対象となる発光素子アレイを選択する選択信号が、前記異なる位相に対応したタイミングで当該組ごとに送信される第３の配線とを備え、前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置である。
請求項８に記載の発明は、それぞれが、複数の発光素子を有するとともに、当該複数の発光素子が分けられて複数の発光素子グループを構成する複数の発光素子アレイと、前記複数の発光素子アレイに共通に接続され、前記複数の発光素子グループのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号が、当該複数の発光素子アレイに共通に送信される第１の配線と、前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子グループが当該発光素子アレイをまたいで構成された複数の発光素子グループ群の当該発光素子グループ群ごとに接続され、前記複数の発光素子に点灯のための電力を供給する点灯信号が、当該発光素子グループ群ごとに異なる位相で送信される第２の配線と、前記発光素子アレイごとに接続され、前記点灯信号との組み合わせにより点灯または非点灯の制御の対象となる発光素子グループを選択する選択信号が、前記異なる位相に対応したタイミングで当該発光素子アレイごとに送信される第３の配線とを備え、前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置である。
請求項９に記載の発明は、それぞれが、複数の発光素子を有する複数の発光素子アレイと、前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、前記複数の発光素子アレイが分けられて構成された複数の発光素子アレイ群の当該発光素子アレイ群ごとに、前記複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子アレイ群ごとに異なる位相で送信する点灯信号発生部と、前記複数の発光素子アレイ群のそれぞれに含まれる発光素子アレイから当該発光素子アレイ群をまたいで構成された、発光素子アレイの複数の組の当該組ごとに、点灯または非点灯の制御の対象となる発光素子アレイを選択する選択信号を、前記異なる位相に対応したタイミングで送信する選択信号発生部とを備え、前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置である。
請求項１０に記載の発明は、それぞれが、複数の発光素子を有するとともに、当該複数の発光素子が分けられて複数の発光素子グループを構成する複数の発光素子アレイと、前記複数の発光素子グループのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、前記複数の発光素子アレイに共通に送信する転送信号発生部と、前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子グループが当該発光素子アレイをまたいで構成された複数の発光素子グループ群の当該発光素子グループ群ごとに、前記複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子グループ群ごとに異なる位相で送信する点灯信号発生部と、前記点灯信号との組み合わせにより点灯または非点灯の制御の対象となる発光素子グループを選択する選択信号を、前記異なる位相に対応したタイミングで前記発光素子アレイごとに送信する選択信号発生部とを備え、前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置である。

請求項１の発明によれば、本構成を有していない場合に比較して、配線の数を抑制できる。
請求項２の発明によれば、本構成を有していない場合に比較して、プリントヘッドをより小型化できる。
請求項３の発明によれば、本構成を有していない場合に比較して、画像形成装置をより小型化できる。
請求項４の発明によれば、本構成を有していない場合に比較して、配線の数を抑制できる。
請求項５の発明によれば、本構成を有していない場合に比較して、プリントヘッドをより小型化できる。
請求項６の発明によれば、本構成を有していない場合に比較して、画像形成装置をより小型化できる。
請求項７ないし１０の発明によれば、本構成を有していない場合に比較して、配線の数を抑制できる。

第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 プリントヘッドの構成を示した断面図である。 第１の実施の形態における発光装置の上面図である。 第１の実施の形態における発光素子アレイの構成、発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 第１の実施の形態における発光装置の回路基板上の発光素子アレイをマトリクスの各要素として配置して示した図である。 第１の実施の形態における発光素子アレイの回路構成を説明するための等価回路図である。 第１の実施の形態における発光素子アレイの回路構成を説明するための等価回路図である。 第１の実施の形態における発光素子アレイの平面レイアウト図および断面図である。 第１の実施の形態における発光装置および発光素子アレイの動作を説明するためのタイミングチャートである。 第２の実施の形態における発光素子アレイの構成、発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 第２の実施の形態における発光素子アレイの回路構成を説明するための等価回路図である。 第２の実施の形態における発光装置および発光素子アレイの動作を説明するためのタイミングチャートである。 第３の実施の形態における発光装置の回路基板上の発光素子アレイをマトリクスの各要素として配置して示した図である。 第３の実施の形態における発光素子アレイの回路構成を説明するための等価回路図である。 第３の実施の形態における発光素子アレイの回路構成を説明するための等価回路図である。 第３の実施の形態における発光素子アレイの回路構成を説明するための等価回路図である。 第３の実施の形態における発光装置および発光素子アレイの動作を説明するためのタイミングチャートである。 第４の実施の形態における発光素子アレイの構成、発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 第４の実施の形態における発光装置の回路基板上の発光素子アレイをマトリクスの各要素として配置して示した図である。 第４の実施の形態における発光素子アレイの回路構成を説明するための等価回路図である。 第４の実施の形態における発光素子アレイの回路構成を説明するための等価回路図である。 第５の実施の形態における発光素子アレイの構成、発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 第５の実施の形態における発光素子アレイの回路構成を説明するための等価回路図である。 第５の実施の形態における発光装置および発光素子アレイの動作を説明するためのタイミングチャートである。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、予め定められた間隔を置いて並列的に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。

この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。

図２は、プリントヘッド１４の構成を示した断面図である。このプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では発光サイリスタ）からなる発光部６３を備えた露光手段の一例としての発光装置６５、発光部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、発光部６３、発光部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。

ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光素子における発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向）に沿って配置されている。

図３は、第１の実施の形態における発光装置６５の上面図である。
図３に示すように、本実施の形態における発光装置６５では、発光部６３は、回路基板６２上に、２０個の発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０（発光素子アレイ群＃ａ）と、同じく２０個の発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０（発光素子アレイ群＃ｂ）とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、２つの発光素子アレイ群（発光素子アレイ群＃ａと発光素子アレイ群＃ｂ）を備えている。ここでは、発光素子アレイ群を群と表記することがある。なお、発光素子アレイ群＃ａと発光素子アレイ群＃ｂとの向かい合わせについての詳細は後述する。
そして、発光装置６５は、前述したように、発光部６３を駆動する信号発生回路１１０を搭載している。

発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０の構成は、後述するように異なっている。よって、発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０をそれぞれ区別しないときは発光素子アレイＳ−Ａと、発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０をそれぞれ区別しないときは、発光素子アレイＳ−Ｂと呼ぶ。
なお、発光素子アレイＳ−ＡおよびＳ−Ｂは、それぞれが基板８０の上に発光素子などが構成された発光チップであってよい。以下では、発光素子アレイＳ−ＡおよびＳ−Ｂは、発光チップであるとして説明する。ここでは、発光素子アレイＳ−ＡおよびＳ−Ｂの数として、それぞれ２０個を用いたが、これに限定されない。

図４は、第１の実施の形態における発光素子アレイＳ−ＡおよびＳ−Ｂの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図４（ａ）は発光素子アレイＳ−Ａの構成を示し、図４（ｂ）は発光素子アレイＳ−Ｂの構成を示す。そして、図４（ｃ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。本実施の形態では、発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０を発光素子アレイ群＃ａとし、発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０を発光素子アレイ群＃ｂとしている。

はじめに、図４（ａ）に示す発光素子アレイＳ−Ａおよび図４（ｂ）に示す発光素子アレイＳ−Ｂの構成を説明する。
発光素子アレイＳ−ＡおよびＳ−Ｂは、矩形の基板８０上において、長辺側に長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタ）からなる発光素子列１０２を備えている。さらに、発光素子アレイＳ−ＡおよびＳ−Ｂは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子（Ｖｇａ端子、φ２端子、φＷ端子、φ１端子、φＩ端子）を備えている。なお、これらの入力端子は、基板８０の一端部からＶｇａ端子、φ２端子、φＷ端子の順に設けられ、基板８０の他端部からφＩ端子、φ１端子の順に設けられている。そして、発光素子列１０２は、φＷ端子とφ１端子との間に設けられている。
図４（ａ）および（ｂ）に示したように、発光素子アレイＳ−ＡおよびＳ−Ｂの外形および入力端子の構成は同じである。ただし、後述する図６および７で示すように、発光素子アレイＳ−ＡおよびＳ−Ｂは自己走査型発光素子アレイ（ＳＬＥＤ）であって、それぞれの回路構成は互いに異なっている。

次に、図４（ｃ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）が搭載され、信号発生回路１１０と発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０とを相互に接続する配線が設けられている。

まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光素子アレイ群＃ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイ群＃ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）に対して、第１転送信号φ１と第２転送信号φ２とを送信する転送信号発生部１２０と、を備えている。

さらに、信号発生回路１１０は、各種の制御信号に基づき、発光素子アレイ群＃ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）に対して、点灯信号φＩａを送信する点灯信号発生部１４０ａと、発光素子アレイ群＃ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）に対して、点灯信号φＩｂを送信する点灯信号発生部１４０ｂとを備えている。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光素子アレイ群＃ａに属する一つの発光素子アレイＳ−Ａと発光素子アレイ群＃ｂに属する一つの発光素子アレイＳ−Ｂとを一つの発光素子アレイ組にして、発光素子アレイ組毎に選択信号φＷ１〜φＷ２０を送信する選択信号発生部１５０を備えている。ここでは、発光素子アレイ組を組と表記することがある。

例えば、選択信号発生部１５０は、発光素子アレイ群＃ａに属する発光素子アレイＳ−Ａ１と発光素子アレイ群＃ｂに属する発光素子アレイＳ−Ｂ１とで構成される発光素子アレイ組＃１に対して、選択信号φＷ１を送信する。発光素子アレイ群＃ａに属する発光素子アレイＳ−Ａ２と発光素子アレイ群＃ｂに属する発光素子アレイＳ−Ｂ２とで構成される発光素子アレイ組＃２に対して、選択信号φＷ２を送信する。以下同様にして、発光素子アレイ群＃ａに属する発光素子アレイＳ−Ａ２０と発光素子アレイ群＃ｂに属する発光素子アレイＳ−Ｂ２０との発光素子アレイ組＃２０に対して、選択信号φＷ２０を送信する。

なお、図４では、点灯信号発生部１４０ａと点灯信号発生部１４０ｂとを分けて示したが、これらをまとめて点灯信号発生部１４０と呼ぶ。そして、点灯信号φＩａと点灯信号φＩｂとを区別しないときには点灯信号φＩと、選択信号φＷ１〜φＷ２０をそれぞれ区別しないときには選択信号φＷと呼ぶ。

次に、発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０の配列について説明する。
発光素子アレイ群＃ａに属する発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０は、それぞれの長辺の方向に予め定められた間隔を設けて一列に配列されている。発光素子アレイ群＃ｂに属する発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０も、同様にそれぞれの長辺の方向に一列に予め定められた間隔を設けて配列されている。そして、発光素子アレイ群＃ａに属する発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイ群＃ｂに属する発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０が互いに向かい合い、発光素子が主走査方向に予め定められた間隔で並ぶように、千鳥状に配列されている。

信号発生回路１１０と発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）とを相互に接続する配線について説明する。
回路基板６２には、発光素子アレイＳ−ＡおよびＳ−Ｂの裏面に設けられたＶｓｕｂ端子（後述の図６、７および８参照）に接続され、基準電位Ｖｓｕｂを与える電源ライン２００ａが設けられている。そして、発光素子アレイＳ−ＡおよびＳ−Ｂに設けられたＶｇａ端子に接続され、電力供給のための電源電位Ｖｇａを与える電源ライン２００ｂが設けられている。

また、回路基板６２には、信号発生回路１１０の転送信号発生部１２０から、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０のφ１端子に、第１転送信号φ１を送信するための第１転送信号ライン２０１、および発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０のおよび発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０のφ２端子に、第２転送信号φ２を送信するための第２転送信号ライン２０２が設けられている。第１転送信号φ１および第２転送信号φ２は、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０に共通（並列）に送信される。

さらに、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０ａから、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０のφＩ端子に、点灯信号φＩａを送信するための点灯信号ライン２０４ａが設けられている。点灯信号φＩａは、発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の点灯信号発生部１４０ｂから、発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０のφＩ端子に、点灯信号φＩｂを送信するための点灯信号ライン２０４ｂが設けられている。点灯信号φＩｂは、発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０に共通（並列）に送信される。

さらにまた、回路基板６２には、信号発生回路１１０の選択信号発生部１５０から、発光素子アレイ群＃ａに属する一つの発光素子アレイＳ−Ａと発光素子アレイ群＃ｂに属する一つの発光素子アレイＳ−Ｂとを発光素子アレイの組（発光素子アレイ組）にして、発光素子アレイ組毎に選択信号φＷ１〜φＷ２０を送信する選択信号ライン２０５〜２２４が設けられている。
例えば、選択信号ライン２０５は、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１の制御端子の一例としてのφＷ端子と発光素子アレイ群＃ｂに属する発光素子アレイＳ−Ｂ１の制御端子の一例としてのφＷ端子とに接続され、発光素子アレイＳ−Ａ１と発光素子アレイＳ−Ｂ１とで構成する発光素子アレイ組＃１に対して選択信号φＷ１を送信する。選択信号ライン２０６は、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ２のφＷ端子と発光素子アレイ群＃ｂに属する発光素子アレイＳ−Ｂ２のφＷ端子とに接続され、発光素子アレイＳ−Ａ２と発光素子アレイＳ−Ｂ２とで構成する発光素子アレイ組＃２に対して選択信号φＷ２を送信する。以下同様にして、選択信号ライン２２４は、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ２０のφＷ端子と発光素子アレイ群＃ｂに属する発光素子アレイＳ−Ｂ２０のφＷ端子とに接続され、発光素子アレイＳ−Ａ２０と発光素子アレイＳ−Ｂ２０とで構成する発光素子アレイ組＃２０に対して選択信号φＷ２０を送信する。

以上説明したように、回路基板６２上のすべての発光素子アレイＳ−ＡおよびＳ−Ｂには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。同様に、回路基板６２上のすべての発光素子アレイＳ−ＡおよびＳ−Ｂに第１転送信号φ１、第２転送信号φ２が共通に送信される。
そして、点灯信号φＩａは、発光素子アレイ群＃ａのすべての発光素子アレイＳ−Ａに対して共通に送信される。そして、点灯信号φＩｂは、発光素子アレイ群＃ｂのすべての発光素子アレイＳ−Ｂに対して共通に送信される。
一方、選択信号φＷ１〜φＷ２０は、発光素子アレイ群＃ａに属する一つの発光素子アレイＳ−Ａと発光素子アレイ群＃ｂに属する一つの発光素子アレイＳ−Ｂとで構成する発光素子アレイ組＃１〜＃２０のそれぞれに対して共通に送信される。

図５は、第１の実施の形態における発光装置６５の回路基板６２上の発光素子アレイＳ−ＡおよびＳ−Ｂをマトリクスの各要素として配置して示した図である。
図５では、発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）を２×２０のマトリクスの各要素として配置して、上記した信号発生回路１１０と発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）とを相互に接続する信号（点灯信号φＩａ、φＩｂ、選択信号φＷ１〜φＷ２０）のラインのみを示している。電源ライン２００ａ、２００ｂ、第１転送信号ライン２０１および第２転送信号ライン２０２は、すべての発光素子アレイＳ−ＡおよびＳ−Ｂに共通であるので省略している。
上述したように、点灯信号φＩａは、発光素子アレイ群＃ａの発光素子アレイＳ−Ａに対して共通に送信され、点灯信号φＩｂは、発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂに対して共通に送信されることが容易に理解できる。
そして、選択信号φＷ１〜φＷ２０は、発光素子アレイ群＃ａに属する一つの発光素子アレイＳ−Ａと発光素子アレイ群＃ｂに属する一つの発光素子アレイＳ−Ｂとの構成する発光素子アレイ組＃１〜＃２０のそれぞれに対して共通に送信されることが容易に理解できる。
すなわち、第１の実施の形態における発光装置６５の発光素子アレイＳ−ＡおよびＳ−Ｂのそれぞれは、点灯信号φＩａ、φＩｂと選択信号φＷ１〜φＷ２０との組み合わせで選択される。

ここで、配線の数について説明する。
本実施の形態を適用しないで、発光装置６５の発光素子アレイＳ−ＡおよびＳ−Ｂを発光素子アレイ群および発光素子アレイ組に分けない場合には、点灯信号φＩは、発光素子アレイＳ−ＡおよびＳ−Ｂのそれぞれに送信されるため、発光素子アレイＳ−ＡおよびＳ−Ｂの総数を４０個とすると、点灯信号ライン２０４（図５の点灯信号ライン２０４ａおよび２０４ｂに相当）は４０本必要になる。これに加え、第１転送信号ライン２０１、第２転送信号ライン２０２、電源ライン２００ａ、２００ｂが必要となる。よって、発光装置６５に設ける配線の数は４４本となる。
また、点灯信号ライン２０４は、発光素子に点灯のための電流を送信するため、抵抗が小さいことを要する。よって、点灯信号ライン２０４には、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置６５の回路基板６２上に幅の広い配線を多数設けることになり、回路基板６２の面積が大きくなってしまう。

本実施の形態では、図４および５に示すように、発光素子アレイ群の数を２としているので、点灯信号ライン２０４ａ、２０４ｂの２本となる。さらに、第１転送信号ライン２０１、第２転送信号ライン２０２、電源ライン２００ａ、２００ｂに加え、選択信号φＷ１〜φＷ２０に対応した選択信号ライン２０５〜２２４が必要になる。よって、本実施の形態における配線の数は２６本となる。
本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は２／３以下になる。
さらに、本実施の形態では、発光素子に点灯のための電流を送信する幅の広い配線は点灯信号ライン２０４ａ、２０４ｂの２本に削減される。なお、選択信号ライン２０５〜２２４には大きな電流を流さない。よって、選択信号ライン２０５〜２２４に幅の広い配線を要しない。このことから、本実施の形態では、回路基板６２上に幅の広い配線を多数設けることを要せず、回路基板６２の面積を抑制できる。

図６は、第１の実施の形態における発光素子アレイＳ−Ａの回路構成を説明するための等価回路図である。発光素子アレイＳ−Ａは自己走査型発光素子アレイ（ＳＬＥＤ）である。なお、図６では、入力端子（Ｖｇａ端子、φ２端子、φＷ端子、φ１端子、φＩ端子）を除いて、以下に説明する各素子は、後述する図８で説明するように、発光素子アレイＳ−Ａ上のレイアウトに基づいて配置されている。
ここでは、発光素子アレイＳ−Ａ１を例に発光素子アレイＳ−Ａを説明する。そこで、図６において、発光素子アレイＳ−Ａを発光素子アレイＳ−Ａ１（Ｓ−Ａ）と表記する。他の発光素子アレイＳ−Ａ２〜Ｓ−Ａ２０の構成は、発光素子アレイＳ−Ａ１と同じである。
なお、入力端子（Ｖｇａ端子、φ２端子、φＷ端子、φ１端子、φＩ端子）は、図４（ａ）に示した位置とは異なっているが、説明の便宜上、図中左端に示した。

発光素子アレイＳ−Ａ１（Ｓ−Ａ）は、前述したように基板８０（後述する図８参照）上に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列を備えている。さらに、発光素子アレイＳ−Ａ１（Ｓ−Ａ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…に対応して、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…を備えている。転送サイリスタＴ１、Ｔ２、Ｔ３、…および電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…をそれぞれ区別しないときは、転送サイリスタＴおよび電源線抵抗Ｒｇｘと表記する。
さらに、発光素子アレイＳ−Ａ１（Ｓ−Ａ）は、転送サイリスタＴの２個に対して１個の、列状に配列された発光素子の一例としての奇数番号の発光サイリスタＬ１、Ｌ３、Ｌ５、…からなる発光サイリスタ列（発光素子列１０２（図４参照））を備えている。発光サイリスタＬ１、Ｌ３、Ｌ５、…をそれぞれ区別しないときは、発光サイリスタＬと表記する。なお、発光素子アレイＳ−Ａ１（Ｓ−Ａ）は、偶数番号の発光サイリスタＬ２、Ｌ４、Ｌ６、…を備えない。

また、発光素子アレイＳ−Ａ１（Ｓ−Ａ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に第１の電気的手段の一例としての結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。
そして、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…と発光サイリスタＬ１、Ｌ３、Ｌ５、…との間に、第２の電気的手段の一例としての接続抵抗Ｒａ１、Ｒａ３、Ｒａ５、…を、第３の電気的手段の一例としてのショットキー型書込ダイオードＳＤｗ１、ＳＤｗ３、ＳＤｗ５、…を備えている。ここで、発光サイリスタＬなどと同様に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続抵抗Ｒａ１、Ｒａ３、Ｒａ５、…、ショットキー型書込ダイオードＳＤｗ１、ＳＤｗ３、ＳＤｗ５、…のそれぞれを区別しないときは、結合ダイオードＤｘ、接続抵抗Ｒａ、ショットキー型書込ダイオードＳＤｗと表記する。

なお、上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ）は、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
ここでは、転送サイリスタＴのアノード端子を第１のアノード端子、カソード端子を第１のカソード端子、ゲート端子を第１のゲート端子と呼ぶことがある。同様に、発光サイリスタＬのアノード端子を第２のアノード端子、カソード端子を第２のカソード端子、ゲート端子を第２のゲート端子と呼ぶことがある。

そして、発光素子アレイＳ−Ａ１（Ｓ−Ａ）は、１個のスタートダイオードＤｘ０を備えている。さらに、後述する第１転送信号φ１を送信する第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止するための、電流制限抵抗Ｒ１および電流制限抵抗Ｒ２を備えている。

なお、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…は、図６中において、左側から番号順に配列されている。さらに、発光サイリスタ列の発光サイリスタＬ１、Ｌ３、Ｌ５、…、接続抵抗Ｒａ１、Ｒａ３、Ｒａ５、…、ショットキー型書込ダイオードＳＤｗ１、ＳＤｗ３、ＳＤｗ５、…、も、同様に、図中左側から番号順に配列されている。
そして、転送サイリスタ列、発光サイリスタ列は、図６中上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。

では次に、発光素子アレイＳ−Ａ１（Ｓ−Ａ）における各素子の電気的な接続について説明する。
転送サイリスタＴのアノード端子、発光サイリスタＬのアノード端子は、発光素子アレイＳ−Ａ１（Ｓ−Ａ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられた裏面電極８５（後述の図８参照）であるＶｓｕｂ端子を介して電源ライン２００ａ（図４参照）に接続されている。この電源ライン２００ａに、基準電位Ｖｓｕｂが供給される。

転送サイリスタＴの配列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１の入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１（図４参照）が接続され、第１転送信号φ１が送信される。

一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２の入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２（図４参照）が接続され、第２転送信号φ２が送信される。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…のそれぞれを区別しないときは、ゲート端子Ｇｔと表記する。
転送サイリスタＴのゲート端子Ｇｔは、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇｘを介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン２００ｂ（図４参照）に接続されて、電源電位Ｖｇａが供給される。

転送サイリスタＴの奇数番号のゲート端子Ｇｔ１、Ｇｔ３、Ｇｔ５、…は、同じ番号の発光サイリスタＬ１、Ｌ３、Ｌ５、…のゲート端子Ｇｌ１、Ｇｌ３、Ｇｌ５、…に、１対１で、それぞれ接続抵抗Ｒａ１、Ｒａ３、Ｒａ５、…を介して接続されている。ゲート端子Ｇｌ１、Ｇｌ３、Ｇｌ５、…のそれぞれを区別しないときは、ゲート端子Ｇｌと表記する。

ショットキー型書込ダイオードＳＤｗのカソード端子は、選択信号線７４に接続されている。そして、選択信号線７４は、選択信号φＷ１〜φＷ２０のいずれかが送信されるφＷ端子に接続されている。発光素子アレイＳ−Ａ１のφＷ端子には、選択信号ライン２０５（図４参照）が接続され、選択信号φＷ１が送信される。
ショットキー型書込ダイオードＳＤｗのアノード端子は、発光サイリスタＬのゲート端子Ｇｌに接続されている。

発光サイリスタＬのカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、点灯信号φＩの入力端子であるφＩ端子に接続されている。発光素子アレイＳ−Ａ１のφＩ端子には、点灯信号ライン２０４ａ（図４参照）が接続され、点灯信号φＩａが送信される。
なお、点灯信号発生部１４０とφＩ端子との間には、図４で示したように、電流制限抵抗ＲＩが設けられているが、図６では記載を省略している。

そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。

図７は、第１の実施の形態における発光素子アレイＳ−Ｂの回路構成を説明するための等価回路図である。発光素子アレイＳ−Ｂは自己走査型発光素子アレイ（ＳＬＥＤ）である。ここでは、発光素子アレイＳ−Ｂ１を例に、発光素子アレイＳ−Ｂを説明する。そこで、図７において、発光素子アレイＳ−Ｂを発光素子アレイＳ−Ｂ１（Ｓ−Ｂ）と表記する。他の発光素子アレイＳ−Ｂ２〜Ｓ−Ｂ２０の構成は、発光素子アレイＳ−Ｂ１と同じである。
図６で示した発光素子アレイＳ−Ａでは、発光サイリスタＬは奇数番号である番号（２ｎ−１）の転送サイリスタＴに対応して設けられていた。これに対し、発光素子アレイＳ−Ｂでは、発光サイリスタＬは偶数番号である番号２ｎの転送サイリスタＴに対応して設けられている。
よって、発光素子アレイＳ−Ｂについては、発光素子アレイＳ−Ａと異なるものを説明し、同様のものについては同じ符号を付して詳細な説明を省略する。

発光素子アレイＳ−Ｂ１（Ｓ−Ｂ）は、転送サイリスタＴの２個に対して１個の、列状に配列された発光素子の一例としての偶数番号の発光サイリスタＬ２、Ｌ４、Ｌ６、…からなる発光サイリスタ列（発光素子列１０２（図４参照））を備えている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…と同じ番号の発光サイリスタＬ２、Ｌ４、Ｌ６、…との間に、第２の電気的手段の一例としての接続抵抗Ｒａ２、Ｒａ４、Ｒａ６、…を、第３の電気的手段の一例としてのショットキー型書込ダイオードＳＤｗ２、ＳＤｗ４、ＳＤｗ６、…を備えている。なお、発光素子アレイＳ−Ｂ１（Ｓ−Ｂ）は奇数番号の発光サイリスタＬを備えない。
ここで、発光サイリスタＬの表記は、発光素子アレイＳ−Ａの奇数番号の発光サイリスタＬ１、Ｌ３、Ｌ５、…および発光素子アレイＳ−Ｂの偶数番号の発光サイリスタＬ２、Ｌ４、Ｌ６、…をそれぞれ区別しないときに用いる。接続抵抗Ｒａの表記は、発光素子アレイＳ−Ａの奇数番号の接続抵抗Ｒａ１、Ｒａ３、Ｒａ５、…および発光素子アレイＳ−Ｂの偶数番号の接続抵抗Ｒａ２、Ｒａ４、Ｒａ６、…をそれぞれ区別しないとき、ショットキー型書込ダイオードＳＤｗの表記は、発光素子アレイＳ−Ａの奇数番号のショットキー型書込ダイオードＳＤｗ１、ＳＤｗ３、ＳＤｗ５、…および発光素子アレイＳ−Ｂの偶数番号のショットキー型書込ダイオードＳＤｗ２、ＳＤｗ４、ＳＤｗ６、…をそれぞれ区別しないときに用いる。
発光素子アレイＳ−Ａと同様に、発光素子アレイＳ−Ｂの発光サイリスタＬのアノード端子を第２のアノード端子、カソード端子を第２のカソード端子、ゲート端子を第２のゲート端子と呼ぶことがある。

ショットキー型書込ダイオードＳＤｗのカソード端子は、選択信号線７４に接続されている。そして、選択信号線７４は、選択信号φＷ１〜φＷ２０のいずれかが送信されるφＷ端子に接続されている。発光素子アレイＳ−Ｂ１のφＷ端子には、選択信号ライン２０５（図４参照）が接続され、選択信号φＷ１が送信される。
ショットキー型書込ダイオードＳＤｗのアノード端子は、発光サイリスタＬのゲート端子Ｇｌに接続されている。

発光サイリスタＬのカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、点灯信号φＩの入力端子であるφＩ端子に接続されている。発光素子アレイＳ−Ｂ１のφＩ端子には、点灯信号ライン２０４ｂ（図４参照）が接続され、点灯信号φＩｂが送信される。
なお、点灯信号発生部１４０とφＩ端子との間には、図４で示したように、電流制限抵抗ＲＩが設けられているが、図７では記載を省略している。

以上説明したように、発光素子アレイＳ−Ａでは、奇数番号の発光サイリスタＬ、接続抵抗Ｒａ、ショットキー型書込ダイオードＳＤｗを備え、発光素子アレイＳ−Ｂでは、偶数番号の発光サイリスタＬ、接続抵抗Ｒａ、ショットキー型書込ダイオードＳＤｗを備えている。

発光素子アレイＳ−ＡおよびＳ−Ｂにおいて、発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、接続抵抗Ｒａ、ショットキー型書込ダイオードＳＤｗも１２８個あればよい。
そして、発光素子アレイＳ−Ａは、（２ｎ−１）（ｎは１以上の整数）番の転送サイリスタＴに発光サイリスタＬが設けられているので、転送サイリスタＴの数は少なくとも２５５個となり、電源線抵抗Ｒｇｘの数も少なくとも２５５個となる。一方、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない２５４個でよい。
一方、発光素子アレイＳ−Ｂは、２ｎ番の転送サイリスタＴに発光サイリスタＬが設けられているので、転送サイリスタＴの数は少なくとも２５６個となり、電源線抵抗Ｒｇｘの数も少なくとも２５６個となる。一方、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない２５５個でよい。
なお、発光素子アレイＳ−ＡおよびＳ−Ｂにおいて、転送サイリスタＴの数は、発光サイリスタＬの倍の数を超えていてもよい。

図８は、第１の実施の形態における発光素子アレイＳ−Ａの平面レイアウト図および断面図である。ここでは、発光素子アレイＳ−Ａ１を例に、発光素子アレイＳ−Ａを説明する。そこで、図８において、発光素子アレイＳ−Ａを発光素子アレイＳ−Ａ１（Ｓ−Ａ）と表記する。他の発光素子アレイＳ−Ａ２〜Ｓ−Ａ２０の構成は、発光素子アレイＳ−Ａ１と同じである。
図８（ａ）は、発光素子アレイＳ−Ａ１（Ｓ−Ａ）の平面レイアウト図であって、発光サイリスタＬ１、Ｌ３、Ｌ５、転送サイリスタＴ１、Ｔ２、Ｔ３、Ｔ４を中心とした部分を示している。図８（ｂ）は、図８（ａ）に示したＶＩＩＩＢ−ＶＩＩＩＢ線での断面図である。よって、図８（ｂ）の断面図には、図中下より発光サイリスタＬ１、ショットキー型書込ダイオードＳＤｗ１、電源線抵抗Ｒｇｘ１、結合ダイオードＤｘ１、転送サイリスタＴ１の断面が示されている。なお、図８（ａ）および（ｂ）の図中には、主要な素子や端子を名前により表記している。
なお、図８（ａ）では、各素子間を接続する配線を実線で示している。また、図８（ｂ）では、各素子間を接続する配線の記載を省略している。

発光素子アレイＳ−Ａ１（Ｓ−Ａ）は、図８（ｂ）に示すように、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体において、ｐ型の基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４が順に積層されたのち、周囲のｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３、ｎ型の第４半導体層８４を連続してエッチングすることで相互に分離された複数の島（アイランド）（第１アイランド１４１、第２アイランド１４２、第３アイランド１４３、第４アイランド１４４、第５アイランド１４５、第６アイランド１４６）を備えている。

図８（ａ）に示すように、第１アイランド１４１の平面形状は、一部に張り出した部分を有する矩形であって、発光サイリスタＬ１、ショットキー型書込ダイオードＳＤｗ１、接続抵抗Ｒａ１が設けられている。第２アイランド１４２の平面形状は、両端に膨らんだ部分を有する形状であって、電源線抵抗Ｒｇｘ１が設けられている。第３アイランド１４３の平面形状は、矩形であって、転送サイリスタＴ１、結合ダイオードＤｘ１が設けられている。第４アイランド１４４は、平面形状が矩形であって、スタートダイオードＤｘ０が設けられている。第５アイランド１４５および第６アイランド１４６の平面形状は、両端に膨らんだ部分を有する形状であって、第５アイランド１４５には電流制限抵抗Ｒ１、第６アイランド１４６には電流制限抵抗Ｒ２が設けられている。
そして、発光素子アレイＳ−Ａ１（Ｓ−Ａ）には、第２アイランド１４２、第３アイランド１４３と同様なアイランドが、並列して形成されている。これらのアイランドには、電源線抵抗Ｒｇｘ２、Ｒｇｘ３、Ｒｇｘ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…等が、第２アイランド１４２、第３アイランド１４３と同様に設けられている。また、発光素子アレイＳ−Ａ１（Ｓ−Ａ）には、第１アイランド１４１と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタＬ３、Ｌ５、…が第１アイランド１４１と同様に設けられている。これらについては、説明を省略する。
そしてまた、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。

さらに、図８（ａ）および図８（ｂ）により、第１アイランド１４１、第２アイランド１４２、第３アイランド１４３、第４アイランド１４４、第５アイランド１４５、第６アイランド１４６について詳細に説明する。
第１アイランド１４１に設けられた発光サイリスタＬ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１１上に形成されたｎ型オーミック電極１２１をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３をゲート端子Ｇｌ１とする。なお、ゲート端子Ｇｌ１は電極として形成されていないので、図示していない。そして、ｎ型オーミック電極１２１の部分を除くｎ型の第４半導体層８４の領域１１１表面から光を放出する。

第１アイランド１４１に設けられたショットキー型書込ダイオードＳＤｗ１は、ｐ型の第３半導体層８３をアノード端子とし、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたショットキー電極１５１をカソード端子とする。
発光サイリスタＬ１のゲート端子Ｇｌ１、ショットキー型書込ダイオードＳＤｗ１のアノード端子は、第１アイランド１４１のｐ型の第３半導体層８３で、共通である。
この第１アイランド１４１のｐ型の第３半導体層８３は、平面形状において一部張り出した部分が接続抵抗Ｒａ１であって、張り出した部分の先端にｐ型オーミック電極１３２が形成されている。すなわち、接続抵抗Ｒａ１はショットキー電極１５１とｐ型オーミック電極１３２の間のｐ型の第３半導体層８３を抵抗としている。

第２アイランド１４２に設けられた電源線抵抗Ｒｇｘ１は、ｐ型の第３半導体層８３上に形成された２つのｐ型オーミック電極１３３および１３４の間に形成されている。そして、２つのｐ型オーミック電極１３３および１３４の間のｐ型の第３半導体層８３を抵抗として用いている。

第３アイランド１４３に設けられた転送サイリスタＴ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１５上に形成されたｎ型オーミック電極１２４をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３５をゲート端子Ｇｔ１とする。
同じく第３アイランド１４３に設けられた結合ダイオードＤｘ１は、ｎ型の第４半導体層８４の領域１１３上に設けられたｎ型オーミック電極１２３をカソード端子、ｐ型の第３半導体層８３をアノード端子として形成されている。アノード端子であるｐ型の第３半導体層８３は、転送サイリスタＴ１のゲート端子Ｇｔ１に繋がっている。

第４アイランド１４４に設けられたスタートダイオードＤｘ０は、ｎ型の第４半導体層８４の領域（符号なし）上に設けられたｎ型オーミック電極（符号なし）をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極（符号なし）をアノード端子として形成されている。
第５アイランド１４５に設けられた電流制限抵抗Ｒ１、第６アイランド１４６に設けられた電流制限抵抗Ｒ２は、第２アイランド１４２に設けられた電源線抵抗Ｒｇｘ１と同様に、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成された一組のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗としている。

図８（ａ）において、各素子間の接続関係を説明する。
第１アイランド１４１において、発光サイリスタＬ１のゲート端子Ｇｌ１である第１アイランド１４１のｐ型の第３半導体層８３は、ショットキー型書込ダイオードＳＤｗ１のアノード端子、接続抵抗Ｒａ１の一方の端子を兼ねている。
接続抵抗Ｒａ１の他方の端子であるｐ型オーミック電極１３２は、第３アイランド１４３の転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極１３５に接続されている。
発光サイリスタＬ１のカソード端子であるｎ型オーミック電極１２１は点灯信号線７５に接続されている。点灯信号線７５はφＩ端子に接続されている。
ショットキー型書込ダイオードＳＤｗ１のカソード端子であるショットキー電極１５１は選択信号線７４に接続されている。選択信号線７４はφＷ端子に接続されている。

第２アイランド１４２に設けられた電源線抵抗Ｒｇｘ１の一方の端子であるｐ型オーミック電極１３３は、第１アイランド１４１に設けられた接続抵抗Ｒａ１の他方の端子であるｐ型オーミック電極１３２に接続されている。電源線抵抗Ｒｇｘ１の他方の端子であるｐ型オーミック電極１３４は、電源線７１に接続されている。電源線７１はＶｇａ端子に接続されている。

第３アイランド１４３に設けられた転送サイリスタＴ１のカソード端子であるｎ型オーミック電極１２４は、第１転送信号線７２に接続されている。第１転送信号線７２は、第５アイランド１４５に設けられた電流制限抵抗Ｒ１を介してφ１端子に接続されている。
そして、第３アイランド１４３に設けられた結合ダイオードＤｘ１のカソード端子であるｎ型オーミック電極１２３は、隣接して設けられた転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極（符号なし）に接続されている。
一方、第３アイランド１４３に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極１３５は、第４アイランド１４４に設けられたスタートダイオードＤｘ０のカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極（符号なし）に接続されている。

第４アイランド１４４に設けられたスタートダイオードＤｘ０のアノード端子であるｐ型の第３半導体層８３上に形成されたｐ型オーミック電極（符号なし）は、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極（符号なし）と接続されるとともに、第６アイランド１４６に設けられた電流制限抵抗Ｒ２を介してφ２端子に接続されている。
ここでは説明を省略するが、他の発光サイリスタＬ、転送サイリスタＴ、結合ダイオードＤｘ、ショットキー型書込ダイオードＳＤｗ、接続抵抗Ｒａ、電源線抵抗Ｒｇｘについても同様である。
このようにして、図６に示した発光素子アレイＳ−Ａ１（Ｓ−Ａ）の回路構成が形成される。
なお、発光素子アレイＳ−Ｂでは、発光素子アレイＳ−Ａにおいて発光サイリスタＬ１が設けられた第１アイランド１４１のｐ型オーミック電極１３２が、転送サイリスタＴ２のゲート端子Ｇｔ２に接続されるように構成すればよい。すなわち、発光素子アレイＳ−Ｂの平面レイアウトは、図８（ａ）に示した発光素子アレイＳ−Ａの平面構成において、発光サイリスタＬ１と発光サイリスタＬ３との間の距離の１／２だけ、それぞれの発光サイリスタＬの位置を図中右側にずらしたものにあたる。よって、発光素子アレイＳ−Ｂの平面レイアウトおよび断面についての詳細な説明を省略する。

次に、発光装置６５の動作について説明する。
発光装置６５は発光素子アレイ群＃ａに属する発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０と発光素子アレイ群＃ｂに属する発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０とを備えている（図３、４、５参照）。
図４に示したように、回路基板６２上のすべての発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
また、回路基板６２上のすべての発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）には、第１転送信号φ１、第２転送信号φ２が共通に送信される。

発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０には、点灯信号φＩａが共通に送信される。よって、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０は並列に駆動される。発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０には、点灯信号φＩｂが共通に送信される。よって、発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０は並列に駆動される。

一方、選択信号φＷ１〜φＷ２０（φＷ）は、発光素子アレイ群＃ａの一つの発光素子アレイＳ−Ａと発光素子アレイ群＃ｂの一つの発光素子アレイＳ−Ｂとが構成する発光素子アレイ組＃１〜＃２０のそれぞれに対して共通に送信される。例えば、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１と発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ１とを発光素子アレイ組＃１として、選択信号φＷ１が共通に送信される。また、２０個の選択信号φＷ１〜φＷ２０は、同じタイミングで並列に送信される。よって、発光素子アレイ組＃１〜＃２０は並列に駆動される。
なお、後述するように選択信号φＷ１〜φＷ２０は、互いにタイミングをずらして送信されてもよい。

発光素子アレイ群＃ａの発光素子アレイＳ−Ａ２〜Ｓ−Ａ２０は発光素子アレイＳ−Ａ１と並行して駆動されるので、発光素子アレイＳ−Ａ１の動作を説明すれば足りる。発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ２〜Ｓ−Ｂ２０は発光素子アレイＳ−Ｂ１と並行して駆動されるので、発光素子アレイＳ−Ｂ１の動作を説明すれ足りる。なお、同様に、発光素子アレイ組＃２〜＃２０は発光素子アレイ組＃１と並行して駆動されるので、発光素子アレイＳ−Ａ１とＳ−Ｂ１とが属する発光素子アレイ組＃１の動作を説明すれば足りる。

図９は、第１の実施の形態における発光装置６５および発光素子アレイＳ−Ａ、Ｓ−Ｂの動作を説明するためのタイミングチャートである。
上記のように、発光素子アレイＳ−Ａ１およびＳ−Ｂ１の動作を説明すれば足りるが、図９は、発光素子アレイ組＃１（発光素子アレイＳ−Ａ１およびＳ−Ｂ１）に加えて、発光素子アレイ組＃２（発光素子アレイＳ−Ａ２およびＳ−Ｂ２）、発光素子アレイ組＃３（発光素子アレイＳ−Ａ３およびＳ−Ｂ３）の動作を説明するタイミングチャートを示している。そして、図９に示すタイミングチャートでは、それぞれの発光素子アレイＳ−Ａの発光サイリスタＬ１、Ｌ３、Ｌ５、Ｌ７および発光素子アレイＳ−Ｂの発光サイリスタＬ２、Ｌ４、Ｌ６、Ｌ８の点灯または非点灯を制御する部分を示している。なお、以下では、発光サイリスタＬの点灯または非点灯を制御することを点灯制御と呼ぶ。

そして、発光素子アレイ組＃１では、発光素子アレイＳ−Ａ１の発光サイリスタＬ１、Ｌ３、Ｌ５、Ｌ７を、発光素子アレイＳ−Ｂ１の発光サイリスタＬ２、Ｌ４、Ｌ６、Ｌ８を点灯させるとした。発光素子アレイ組＃２では、発光素子アレイＳ−Ａ２の発光サイリスタＬ３、Ｌ５、Ｌ７を点灯させるとし、発光素子アレイＳ−Ｂ２の発光サイリスタＬ２、Ｌ６、Ｌ８を点灯させるとした。発光素子アレイＳ−Ａ２の発光サイリスタＬ１および発光素子アレイＳ−Ｂ２の発光サイリスタＬ４は非点灯（消灯）とした。発光素子アレイ組＃３では、発光素子アレイＳ−Ａ３の発光サイリスタＬ１、Ｌ３、Ｌ５、Ｌ７を、発光素子アレイＳ−Ｂ３の発光サイリスタＬ２、Ｌ４、Ｌ６、Ｌ８を点灯させるとし、選択信号φＷ３の送信タイミングを、選択信号φＷ１の送信タイミングに対してずらしている。
以下では、発光素子アレイ組＃１の発光素子アレイＳ−Ａ１およびＳ−Ｂ１の動作を中心に説明する。

図９において、時刻ａから時刻ｕへとアルファベット順に時刻が経過するとする。
発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１、Ｓ−Ａ２、Ｓ−Ａ３の発光サイリスタＬ１は、時刻ｃから時刻ｎの期間Ｔａ（１）において点灯制御される。発光素子アレイＳ−Ａ１、Ｓ−Ａ２、Ｓ−Ａ３の発光サイリスタＬ３は、時刻ｎから時刻ｑの期間Ｔａ（２）において点灯制御される。発光素子アレイＳ−Ａ１、Ｓ−Ａ２、Ｓ−Ａ３の発光サイリスタＬ５は、時刻ｑから時刻ｓの期間Ｔａ（３）において点灯制御される。発光素子アレイＳ−Ａ１、Ｓ−Ａ２、Ｓ−Ａ３の発光サイリスタＬ７は、時刻ｓから時刻ｕの期間Ｔａ（４）において点灯制御される。以下、同様にして番号が９以上の発光サイリスタＬが点灯制御される。
一方、発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ１、Ｓ−Ｂ２、Ｓ−Ｂ３の発光サイリスタＬ２は、時刻ｈから時刻ｐの期間Ｔｂ（１）において点灯制御される。発光素子アレイＳ−Ｂ１、Ｓ−Ｂ２、Ｓ−Ｂ３の発光サイリスタＬ４は、時刻ｐから時刻ｒの期間Ｔｂ（２）において点灯制御される。発光素子アレイＳ−Ｂ１、Ｓ−Ｂ２、Ｓ−Ｂ３の発光サイリスタＬ６は、時刻ｒから時刻ｔの期間Ｔｂ（３）において点灯制御される。発光素子アレイＳ−Ｂ１、Ｓ−Ｂ２、Ｓ−Ｂ３の発光サイリスタＬ８は、時刻ｔからの期間Ｔｂ（４）において点灯制御される。以下、同様にして番号が１０以上の発光サイリスタＬが点灯制御される。

本実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…および期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
そして、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの半分の長さ（位相でいうと１８０°）ずれている。すなわち、期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの半分の期間が経過したときに開始する。
したがって、以下では、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…について説明する。
なお、以下に説明する信号間の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。

期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する選択信号φＷ（φＷ１〜φＷ２０）を除いて、同じ波形の繰り返しである。
したがって、以下では、時刻ｃから時刻ｎまでの期間Ｔａ（１）を説明する。なお、時刻ａから時刻ｃまでの期間は、発光素子アレイＳ−Ａ１およびＳ−Ｂ１が動作を開始する期間である。この期間の信号については、動作の説明において説明する。

第１転送信号φ１、第２転送信号φ２の期間Ｔａ（１）における信号波形について説明する。
第１転送信号φ１は、時刻ｃでローレベルの電位（以下、「Ｌ」と記す。）であって、時刻ｇで「Ｌ」からハイレベルの電位（以下、「Ｈ」と記す。）に移行し、時刻ｋで「Ｈ」から「Ｌ」に移行し、時刻ｎにおいて「Ｌ」を維持している。
第２転送信号φ２は、時刻ｃで「Ｈ」であって、時刻ｆで「Ｈ」から「Ｌ」に移行し、時刻ｌで「Ｌ」から「Ｈ」に移行し、時刻ｎにおいて「Ｈ」を維持している。
そして、第１転送信号φ１と第２転送信号φ２の期間Ｔａ（１）の信号波形が、期間Ｔａ（２）、Ｔａ（３）、…で繰り返されている。第１転送信号φ１と第２転送信号φ２とは期間Ｔを単位として繰り返す信号波形である。

第１転送信号φ１と第２転送信号φ２とを比較すると、第２転送信号φ２の信号波形は、期間Ｔａ（１）における第１転送信号φ１の信号波形を、期間Ｔの半分の長さ（位相でいうと１８０°）時間軸上を後ろにずらした波形にあたる。
そして、時刻ｆから時刻ｇまでのように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
また、第１転送信号φ１と第２転送信号φ２との一組の転送信号により、図６および７に示した転送サイリスタＴが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象としての（点灯制御する）発光サイリスタＬを設定する。

期間Ｔａ（１）における点灯信号φＩａ、φＩｂの信号波形について説明する。
点灯信号φＩａ、φＩｂは、後述するように発光サイリスタＬに点灯（発光）のための電流を供給する信号である。
点灯信号φＩａは、期間Ｔａ（１）の開始時刻ｃで「Ｈ」から「Ｌ」に移行し、時刻ｍで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔａ（１）の終了時刻ｎにおいて「Ｈ」を維持している。そして、期間Ｔａ（１）の点灯信号φＩａの波形が、期間Ｔａ（２）、Ｔａ（３）、…において繰り返されている。
点灯信号φＩｂは、時刻ｃで「Ｈ」であって、時刻ｈ（期間Ｔｂ（１）の開始時刻）で「Ｈ」から「Ｌ」に移行し、時刻ｎにおいて「Ｌ」を維持している。期間Ｔａ（２）の時刻ｏで「Ｌ」から「Ｈ」に移行し、時刻ｐ（期間Ｔｂ（１）の終了時刻）で「Ｈ」から「Ｌ」に移行する。よって、期間Ｔｂ（１）で見てみると、期間Ｔｂ（１）における点灯信号φＩｂの波形は、期間Ｔａ（１）の点灯信号φＩａの波形と同じである。点灯信号φＩｂの波形は、点灯信号φＩａの波形を期間Ｔの半分の長さ（位相でいうと１８０°）時間軸で後ろにずらした波形にあたる。そして、期間Ｔｂ（１）の点灯信号φＩｂの波形が、期間Ｔｂ（２）、Ｔｂ（３）、…において繰り返されている。

次に、選択信号φＷ（φＷ１〜φＷ２０）を説明する。
発光素子アレイＳ−Ａ１およびＳ−Ｂ１に送信される選択信号φＷ１は、時刻ｃで「Ｌ」であって、時刻ｄで「Ｌ」から「Ｈ」に移行し、時刻ｅで「Ｈ」から「Ｌ」に移行する。さらに、時刻ｉで「Ｌ」から「Ｈ」に移行し、時刻ｊで「Ｈ」から「Ｌ」に移行する。すなわち、選択信号φＷ１は、期間Ｔａ（１）において、「Ｌ」になる期間が２つある。

第１転送信号φ１および第２転送信号φ２と、選択信号φＷ１との関係を見ると、選択信号φＷ１は、第１転送信号φ１と第２転送信号φ２とにおいて、第１転送信号φ１のみが「Ｌ」である時刻ｃから時刻ｆまでの期間に含まれる時刻ｄから時刻ｅまでの期間おいて「Ｈ」になっている。また、選択信号φＷ１は、第１転送信号φ１と第２転送信号φ２とにおいて、第２転送信号φ２のみが「Ｌ」である時刻ｇから時刻ｋまでの期間に含まれる時刻ｉから時刻ｊまでの期間おいて「Ｈ」になっている。

すなわち、期間Ｔａ（１）において、選択信号φＷ１が最初に「Ｈ」となる期間（時刻ｄから時刻ｅ）は、発光素子アレイＳ−Ａ１の発光サイリスタＬ１を点灯状態に移行させるための信号であって、選択信号φＷ１が後に「Ｈ」となる期間（時刻ｉから時刻ｊ）は、発光素子アレイＳ−Ｂ１の発光サイリスタＬ２を点灯状態に移行させるための信号である。よって、選択信号φＷ１が後に「Ｈ」となる期間（時刻ｉから時刻ｊ）は、期間Ｔｂ（１）において、選択信号φＷ１が「Ｈ」となっていることになる。

点灯信号φＩａ、φＩｂと、選択信号φＷ１との関係を見ると、期間Ｔａ（１）において選択信号φＷ１が「Ｈ」になる期間（時刻ｄから時刻ｅ）は、点灯信号φＩａが「Ｌ」の期間（時刻ｃから時刻ｍ）にあたる。同様に、期間Ｔｂ（１）において選択信号φＷ１が「Ｈ」になる期間（時刻ｉから時刻ｊ）は、点灯信号φＩｂが「Ｌ」の期間（時刻ｈから時刻ｏ）にあたる。

後述するように、選択信号φＷ（φＷ１〜φＷ２０）が「Ｈ」で、且つ点灯信号φＩ（φＩａ、φＩｂ）が「Ｌ」にあるとき、発光サイリスタＬが点灯状態に移行する。
すなわち、選択信号φＷ（φＷ１〜φＷ２０）の「Ｈ」を“１”、「Ｌ」を“０”とし、点灯信号φＩ（φＩａ、φＩｂ）の「Ｌ」を“１”、「Ｈ」を“０”とすると、発光サイリスタＬは、選択信号φＷ（φＷ１〜φＷ２０）と点灯信号φＩ（φＩａ、φＩｂ）との論理積（ＡＮＤ）が“１”のとき、点灯状態に移行する。

そして、図９に示すように、発光素子アレイＳ−Ａ１、Ｓ−Ｂ１に共通に送信される選択信号φＷ１は、発光素子アレイＳ−Ａ１、Ｓ−Ｂ１の発光サイリスタＬをそれぞれ点灯状態にするための「Ｈ」となる期間が時間軸上でずれて（時系列で）設けられている。

発光装置６５および発光素子アレイＳ−ＡおよびＳ−Ｂの動作を説明する前に、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図６、７および８に示したようにサイリスタのアノード端子であるＶｓｕｂ端子に供給される基準電位Ｖｓｕｂを０Ｖ（「Ｈ」）、Ｖｇａ端子に供給される電源電位Ｖｇａを−３．３Ｖ（「Ｌ」）とする。そして、サイリスタは、図８に示したように、ＧａＡｓ、ＧａＡｌＡｓ等によるｐ型の半導体層、ｎ型の半導体層を積層して構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．５Ｖ、ショットキー接合（バリア）の順方向電位Ｖｓを０．５Ｖとする。以下では、これらの数値を用いて説明する。

アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧Ｖより低い電位（負側に大きい電位）がカソード端子に印加されるとオン状態に移行（ターンオン）する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が−１．５Ｖであると、しきい電圧は−３．０Ｖとなる。すなわち、−３．０Ｖより低い電圧がカソード端子に印加されると、サイリスタがターンオンする。
オン状態のサイリスタは、ゲート端子がサイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を０Ｖ（「Ｈ」）に設定しているので、ゲート端子の電位は０Ｖ（「Ｈ」）となるとして説明する。また、オン状態のサイリスタのカソード端子はｐｎ接合の拡散電位Ｖｄになる。ここでは、カソード端子の電位は−１．５Ｖとなる。

サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位（維持電位）より高い電位（負側に小さい電位）になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、サイリスタは、カソード端子に−１．５Ｖより高い電位が印加されると、オフ状態に移行（ターンオフ）する。例えば、カソード端子が「Ｈ」（０Ｖ）になれば、カソード端子がアノード端子と同電位になるので、サイリスタはターンオフする。
一方、サイリスタは、カソード端子に−１．５Ｖより低い電位が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態を維持する。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持（記憶、保持）する機能を有している。
上述したように、サイリスタのオン状態を維持するためにカソード端子に印加し続ける維持電位は、サイリスタをターンオンさせるためにカソード端子に印加する電位に比べ高く（絶対値で小さく）てよい。
なお、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの発光出力（輝度）は、カソード端子とアノード端子間に流す電流によって決められる。

さらに、発光装置６５および発光素子アレイＳ−ＡおよびＳ−Ｂの動作を説明する前に、ショットキー型書込ダイオードＳＤｗの動作を説明する。
ショットキー型書込ダイオードＳＤｗ、接続抵抗Ｒａは、２入力ＡＮＤ回路ＡＮＤ１を構成する。

２入力ＡＮＤ回路ＡＮＤ１を、図６に示す発光素子アレイＳ−Ａ１において、一点鎖線で囲って示すショットキー型書込ダイオードＳＤｗ１、接続抵抗Ｒａ１で説明する。
２入力ＡＮＤ回路ＡＮＤ１は、接続抵抗Ｒａ１の一方の端子であるＯ端子に、ショットキー型書込ダイオードＳＤｗ１のアノード端子が接続されて構成されている。そして、接続抵抗Ｒａ１の他方の端子であるＸ端子が転送サイリスタＴ１のゲート端子Ｇｔ１に接続されている。ショットキー型書込ダイオードＳＤｗ１のカソード端子であるＹ端子が選択信号線７４に接続されている。前述したように、選択信号線７４はφＷ端子に接続され、φＷ端子には選択信号φＷ１が送信される。
接続抵抗Ｒａ１の一方のＯ端子は発光サイリスタＬ１のゲート端子Ｇｌ１に接続されている。
そして、Ｘ端子、Ｙ端子が入力端子となり、Ｏ端子が出力端子となっている。

表１は、接続抵抗Ｒａ１の他方のＸ端子の電位（Ｇｔ（Ｘ）と表記する。）が「Ｈ」（０Ｖ）、−１．５Ｖ、−２．８Ｖより低い（Ｇｔ（Ｘ）＜−２．８Ｖ）３つの場合において、φＷ端子（２入力ＡＮＤ回路ＡＮＤ１のＹ端子）の電位（φＷ（Ｙ）と表記する。）と、発光サイリスタＬ１のゲート端子Ｇｌ１であるＯ端子の電位（Ｇｌ（Ｏ）と表記する。）との関係を説明する表である。
転送サイリスタＴ１のゲート端子Ｇｔ１（Ｇｔ（Ｘ））が「Ｈ」（０Ｖ）であるとする。φＷ端子に送信される選択信号φＷ１が「Ｌ」（−３．３Ｖ）（φＷ（Ｙ））であると、ショットキー型書込ダイオードＳＤｗ１が順方向に電圧が印加された状態（順バイアス）になって、Ｏ端子（Ｇｌ（Ｏ））が「Ｌ」（−３．３Ｖ）からショットキー接合（バリア）の順方向電位Ｖｓである０．５Ｖを引いた、−２．８Ｖになる。すると、発光サイリスタＬ１のしきい電圧は−４．３Ｖになって、点灯信号φＩａが「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬ１は点灯（発光）しない。
一方、φＷ端子に送信される選択信号φＷ１（φＷ（Ｙ））が「Ｈ」（０Ｖ）であると、ゲート端子Ｇｔ１（Ｇｔ（Ｘ））が「Ｈ」（０Ｖ）であるので、Ｇｌ（Ｏ）も「Ｈ」（０Ｖ）になる。すると、発光サイリスタＬ１のしきい電圧は−１．５Ｖになって、点灯信号φＩａが「Ｌ」（−３．３Ｖ）であれば、発光サイリスタＬ１は点灯（発光）する。

次に、転送サイリスタＴ１のゲート端子Ｇｔ１（Ｇｔ（Ｘ））が−１．５Ｖであるとする。φＷ端子に送信される選択信号φＷ１が「Ｌ」（−３．３Ｖ）（φＷ（Ｙ））であると、ショットキー型書込ダイオードＳＤｗ１が順バイアスになって、Ｏ端子（Ｇｌ（Ｏ））が「Ｌ」（−３．３Ｖ）からショットキー型書込ダイオードＳＤｗ１の順方向電位０．５Ｖを引いた、−２．８Ｖになる。
一方、φＷ端子に送信される選択信号φＷ１（φＷ（Ｙ））が「Ｈ」（０Ｖ）であると、ショットキー型書込ダイオードＳＤｗ１が逆方向に電圧が印加された状態（逆バイアス）になって、Ｏ端子の電位（Ｇｌ（Ｏ））はＸ端子の電位（Ｇｔ（Ｘ））である−１．５Ｖになる。すると、発光サイリスタＬ１のしきい電圧は−３Ｖになる。

そして、転送サイリスタＴ１のゲート端子Ｇｔ１（Ｇｔ（Ｘ））が「Ｌ」（−３．３Ｖ）からショットキー接合（バリア）の順方向電位Ｖｓである０．５Ｖを引いた、−２．８Ｖより低い（Ｇｔ（Ｘ）＜−２．８Ｖ）であるとする。φＷ端子に送信される選択信号φＷ１が「Ｌ」（−３．３Ｖ）（φＷ（Ｙ））であると、ショットキー型書込ダイオードＳＤｗ１は順バイアスにならず、Ｏ端子の電位（Ｇｌ（Ｏ））はＸ端子の電位（Ｇｔ（Ｘ））になる。
また、φＷ端子に送信される選択信号φＷ１が「Ｈ」（０Ｖ）（φＷ（Ｙ））であっても、ショットキー型書込ダイオードＳＤｗ１が逆バイアスになって、Ｏ端子の電位（Ｇｌ（Ｏ））はＸ端子の電位（Ｇｔ（Ｘ））になる。
すると、Ｇｔ（Ｘ）＜−２．８Ｖである場合、発光サイリスタＬ１のしきい電圧は−４．３Ｖより低くなる。
よって、２入力ＡＮＤ回路ＡＮＤ１は、Ｇｔ（Ｘ）およびφＷ（Ｙ）の電位（信号）が「Ｈ」（０Ｖ）のときに、Ｇｌ（Ｏ）の電位（信号）が「Ｈ」（０Ｖ）となって発光サイリスタＬが点灯（発光）することから、２入力のＡＮＤとして働く。

ここでは、２入力ＡＮＤ回路ＡＮＤ１を、ショットキー型書込ダイオードＳＤｗ１、接続抵抗Ｒａ１で説明したが、他のショットキー型書込ダイオードＳＤｗ、接続抵抗Ｒａにおいても同様である。

では、図４、５、６および７を参照しつつ、図９に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。
（１）時刻ａ
発光装置６５に基準電位Ｖｓｕｂおよび電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
図９に示したタイミングチャートの時刻ａにおいて、電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、電源ライン２００ｂは「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定される（図４参照）。よって、発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）のＶｓｕｂ端子は「Ｈ」に設定され、Ｖｇａ端子は「Ｌ」に設定される（図６および７参照）。

そして、信号発生回路１１０の転送信号発生部１２０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になる（図４参照）。これにより、発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）のφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ２端子に接続されている第２転送信号線７３も「Ｈ」になる（図６および７参照）。

さらに、信号発生回路１１０の点灯信号発生部１４０は点灯信号φＩａおよびφＩｂを「Ｈ」に設定する。すると、点灯信号ライン２０４ａおよび２０４ｂが「Ｈ」になる（図４参照）。これにより、発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）のφＩ端子が「Ｈ」になる。φＩ端子に接続されている点灯信号線７５も「Ｈ」になる（図６および７参照）。

信号発生回路１１０の選択信号発生部１５０は選択信号φＷ１〜φＷ２０を「Ｌ」（−３．３Ｖ）に設定する。すると、選択信号ライン２０５〜２２４が「Ｌ」（−３．３Ｖ）になる（図４参照）。これにより、発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）のφＷ端子が「Ｌ」（−３．３Ｖ）になる。φＷ端子に接続されている選択信号線７４も「Ｌ」（−３．３Ｖ）になる（図６および７参照）。

次に、図６および７を参照しつつ、図９に示したタイミングチャートにしたがって、発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）の動作を、発光素子アレイ組＃１に属する発光素子アレイＳ−Ａ１とＳ−Ｂ１を中心にして説明する。
なお、図９および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。

発光素子アレイＳ−Ａ１およびＳ−Ｂ１の転送サイリスタＴ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」に設定される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。

転送サイリスタＴのゲート端子Ｇｔは、電源線抵抗Ｒｇｘを介して電源線７１に接続されている。電源線７１は「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定されている。よって、後述するゲート端子Ｇｔ１およびＧｔ２を除いて、ゲート端子Ｇｔの電位は「Ｌ」になっている。

図６（図７）中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。そして、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。第２転送信号線７３は「Ｈ」に設定されている。すると、スタートダイオードＤｘ０は、そのカソード端子が「Ｌ」でそのアノード端子が「Ｈ」となって、順バイアスである。これにより、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｘ０の拡散電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。よって、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。

また、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｘ１を介して接続されている。転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｘ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
さらに、発光サイリスタＬのカソード端子は、点灯信号線７５に接続され、「Ｈ」に設定されている。よって、発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」となり、発光サイリスタＬはオフ状態にある。

＜発光素子アレイＳ−Ａ１＞
発光サイリスタＬのゲート端子Ｇｌは、接続抵抗Ｒａを介して転送サイリスタＴのゲート端子Ｇｔに接続されている。よって、ゲート端子Ｇｔ１に接続されている発光サイリスタＬ１を除いて、電位が−３．３Ｖであるゲート端子Ｇｔ３、Ｇｔ５、…に接続された発光サイリスタＬ３、Ｌ５、…のゲート端子Ｇｌ３、Ｇｌ５、…の電位は、表１から、それぞれがゲート端子Ｇｔ３、Ｇｔ５、…の電位である「Ｌ」（−３．３Ｖ）となる。よって、発光サイリスタＬ３、Ｌ５、…のしきい電圧は−４．８Ｖとなっている。
一方、ゲート端子Ｇｔ１の電位が−１．５Ｖで、φＷ端子の電位が「Ｌ」（−３．３Ｖ）であるので、ゲート端子Ｇｌ１の電位は、表１から−２．８Ｖとなって、発光サイリスタＬ１のしきい電圧は、−４．３Ｖとなる。
なお、番号が３以上の転送サイリスタＴのしきい電圧は、前述したように−４．８Ｖである。
なお、図６に示すように、転送サイリスタＴ２に対応した発光サイリスタＬは設けられていない。

＜発光素子アレイＳ−Ｂ１＞
発光素子アレイＳ−Ｂ１も発光素子アレイＳ−Ａ１と同様な状態となる。
しかし、発光素子アレイＳ−Ｂ１では、図７に示すように、発光素子アレイＳ−Ａ１の発光サイリスタＬ１に対応する発光サイリスタＬは設けられていないが、発光サイリスタＬ２が設けられている。
発光素子アレイＳ−Ａ１で説明したように、転送サイリスタＴ２のゲート端子Ｇｔ２は−３Ｖになっている。すると、ゲート端子Ｇｔ２の電位が−３Ｖで、φＷ端子の電位が「Ｌ」（−３．３Ｖ）であるので、ゲート端子Ｇｌ２の電位は、表１からゲート端子Ｇｔ２の電位（−３Ｖ）となって、発光サイリスタＬ２のしきい電圧は−４．５Ｖとなっている。

（２）時刻ｂ
図９に示す時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５は動作状態に入る。
発光素子アレイＳ−Ａ１およびＳ−Ｂ１の、しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。しかし、転送サイリスタＴ３以降の番号の大きい奇数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。一方、しきい電圧が−４．５Ｖである転送サイリスタＴ２は、第２転送信号φ２が「Ｈ」（０Ｖ）であるので、ターンオンできない。
転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、アノード端子の「Ｈ」（０Ｖ）になる。そして、転送サイリスタＴ１のカソード端子（図６の第１転送信号線７２）の電位は、転送サイリスタＴ１のアノード端子の「Ｈ」（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。そして、順バイアスの結合ダイオードＤｘ１のカソード端子（ゲート端子Ｇｔ２）の電位は、そのアノード端子（ゲート端子Ｇｔ１）の「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。番号が４以上の転送サイリスタＴは、ゲート端子Ｇｔの電位が「Ｌ」の電源電位Ｖｇａであるので、しきい電圧は−４．８Ｖが維持される。

＜発光素子アレイＳ−Ａ１＞
ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）となっても、選択信号φＷ１が「Ｌ」（−３．３Ｖ）であるので、ゲート端子Ｇｌ１の電位は、表１に示すように、−２．８Ｖを維持し、発光サイリスタＬ１のしきい電圧は−４．３Ｖである。一方、ゲート端子Ｇｔ３の電位が−３Ｖになると、表１に示すように、ゲート端子Ｇｌ３の電位がゲート端子Ｇｔ３の−３Ｖになって、発光サイリスタＬ３のしきい電圧が−４．５Ｖになる。他の発光サイリスタＬはしきい電圧として−４．８Ｖを維持する。
しかし、点灯信号線７５が「Ｈ」であるので、いずれの発光サイリスタＬもオン状態に移行しない。

発光素子アレイＳ−Ａ１において、時刻ｂにおいて、ターンオンするのは転送サイリスタＴ１のみである。そして、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１がオン状態にある。他の転送サイリスタＴおよびすべての発光サイリスタＬはオフ状態にある。
なお、以下では、オン状態にあるサイリスタ（転送サイリスタＴ、発光サイリスタＬ）のみを説明し、オフ状態にあるサイリスタ（転送サイリスタＴ、発光サイリスタＬ）の説明を省略する。

以上説明したように、転送サイリスタＴのゲート端子Ｇｔは結合ダイオードＤｘによって相互に接続されている。よって、ゲート端子Ｇｔの電位が変化すると、電位が変化したゲート端子Ｇｔに、順バイアスになった結合ダイオードＤｘを介して接続されたゲート端子Ｇｔの電位が変化する。そして、変化したゲート端子Ｇｔを有する転送サイリスタＴのしきい電圧が変化する。そして、しきい電圧が「Ｌ」より高くなると、サイリスタがターンオンしうる状態になる。
さらに具体的に説明する。電位が「Ｈ」（０Ｖ）になったゲート端子Ｇｔと、順バイアスの１個の結合ダイオードＤｘで接続されたゲート端子Ｇｔの電位は−１．５Ｖになり、そのゲート端子Ｇｔを有する転送サイリスタＴのしきい電圧は−３Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より高い（絶対値が小さい）ので、カソード端子が「Ｌ」（−３．３Ｖ）となると、転送サイリスタＴがターンオンする。
一方、電位が「Ｈ」（０Ｖ）になったゲート端子Ｇｔと、順バイアスの直列接続された２個の結合ダイオードＤｘで接続されたゲート端子Ｇｔの電位は−３Ｖになり、そのゲート端子Ｇｔを有する転送サイリスタＴのしきい電圧は−４．５Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より低いため、転送サイリスタはターンオンできず、オフ状態を維持する。

＜発光素子アレイＳ−Ｂ１＞
発光素子アレイＳ−Ｂ１も発光素子アレイＳ−Ａ１と同様な状態となる。すなわち、転送サイリスタＴ１がターンオンして、ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）になる。そして、ゲート端子Ｇｔ２の電位が−１．５Ｖになる。
すると、発光サイリスタＬ２のゲート端子Ｇｌ２の電位は、ゲート端子Ｇｔ２の電位が−１．５Ｖであって、選択信号φＷ１が「Ｌ」（−３．３Ｖ）であるので、表１から−２．８Ｖとなる。よって、発光サイリスタＬ２のしきい電圧は−４．３Ｖとなる。

（３）時刻ｃ
時刻ｃにおいて、発光素子アレイ群＃ａに共通に送信される点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光素子アレイＳ−Ａ１＞
点灯信号線７５が「Ｌ」（−３．３Ｖ）になると、発光サイリスタＬ１のしきい電圧は−４．３Ｖ、発光サイリスタＬ３のしきい電圧は−４．５Ｖ、番号が５以上の発光サイリスタＬのしきい電圧は−４．８Ｖであるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１のみがオン状態にある。
＜発光素子アレイＳ−Ｂ１＞
発光素子アレイ群＃ｂにおいては信号の変化がないので、発光素子アレイＳ−Ｂ１は、時刻ｂの状態を維持する。

（４）時刻ｄ
時刻ｄにおいて、発光素子アレイ組＃１の発光素子アレイＳ−Ａ１とＳ−Ｂ１とに共通に送信される選択信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光素子アレイＳ−Ａ１＞
転送サイリスタＴ１がオン状態で、ゲート端子Ｇｔ１が「Ｈ」（０Ｖ）となっている。選択信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、表１より、ゲート端子Ｇｌ１の電位が「Ｈ」（０Ｖ）になる。すると、発光サイリスタＬ１のしきい電圧が−４．３Ｖから−１．５Ｖに上昇する。点灯信号φＩａは、時刻ｃで「Ｌ」（−３．３Ｖ）になっているので、発光サイリスタＬ１がターンオンして、点灯（発光）する。これにより、点灯信号線７５の電位は、オン状態の発光サイリスタＬ１により−１．５Ｖになる。
なお、ゲート端子Ｇｔ３の電位が−３Ｖであるので、ゲート端子Ｇｌ３の電位は、表１からゲート端子Ｇｔ３の電位である−３Ｖとなる。よって、発光サイリスタＬ３のしきい電圧は−４．５Ｖであるので、ターンオンできない。
時刻ｄの直後においては、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光素子アレイＳ−Ｂ１＞
転送サイリスタＴ１がオン状態で、ゲート端子Ｇｔ１が「Ｈ」（０Ｖ）、ゲート端子Ｇｔ２が−１．５Ｖとなっている。選択信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、表１より、ゲート端子Ｇｌ２の電位が−１．５Ｖになる。すると、発光サイリスタＬ２のしきい電圧が−４．３Ｖから−３Ｖに上昇する。しかし、点灯信号φＩｂは、「Ｈ」（０Ｖ）を維持しているので、発光サイリスタＬ２はターンオンできない。
時刻ｄの直後においては、転送サイリスタＴ１がオン状態にある。

（５）時刻ｅ
時刻ｅにおいて、発光素子アレイ組＃１の発光素子アレイＳ−Ａ１とＳ−Ｂ１とに共通に送信される選択信号φＷ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光素子アレイＳ−Ａ１＞
ゲート端子Ｇｔ１は「Ｈ」（０Ｖ）となっているが、選択信号φＷ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するので、ゲート端子Ｇｌ１の電位が、表１から−２．８Ｖに戻り、発光サイリスタＬ１しきい電圧は−４．３Ｖになる。しかし、点灯信号φＩａは「Ｌ」（−３．３Ｖ）に維持されているので、発光サイリスタＬ１はオン状態を維持して、点灯（発光）している。
よって、時刻ｅの直後において、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光素子アレイＳ−Ｂ１＞
ゲート端子Ｇｔ２は−１．５Ｖとなっているが、選択信号φＷ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するので、表１から分かるように、ゲート端子Ｇｌ２の電位が−１．５Ｖから−２．８Ｖに戻り、発光サイリスタＬ１しきい電圧は−４．３Ｖになる。
よって、時刻ｅの直後において、転送サイリスタＴ１がオン状態にある。

（６）時刻ｆ
時刻ｆにおいて、第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
発光素子アレイＳ−Ａ１とＳ−Ｂ１のしきい電圧が−３Ｖであった転送サイリスタＴ２がターンオンする。すると、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）に、ゲート端子Ｇｔ３の電位が−１．５Ｖに、ゲート端子Ｇｔ４の電位が−３Ｖになる。

＜発光素子アレイＳ−Ａ１＞
時刻ｆにおいては、選択信号φＷ１（φＷ）は「Ｌ」（−３．３Ｖ）であるので、表１から、ゲート端子Ｇｌ３の電位が−２．８Ｖで、発光サイリスタＬ３のしきい電圧は−４．３Ｖである。
なお、時刻ｆの直後において、転送サイリスタＴ１およびＴ２がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光素子アレイＳ−Ｂ１＞
ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）に、ゲート端子Ｇｔ３の電位が−１．５Ｖに、ゲート端子Ｇｔ４の電位が−３Ｖになる。
時刻ｆにおいては、選択信号φＷ１（φＷ）は「Ｌ」（−３．３Ｖ）であるので、表１から、ゲート端子Ｇｌ２の電位が−２．８Ｖで、発光サイリスタＬ３のしきい電圧は−４．３Ｖである。
なお、時刻ｆの直後において、転送サイリスタＴ１およびＴ２がオン状態にある。

（７）時刻ｇ
時刻ｇにおいて、第１転送信号φ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
発光素子アレイＳ−Ａ１およびＳ−Ｂ１の転送サイリスタＴ１のカソード端子の電位がアノード端子の電位である「Ｈ」（０Ｖ）になるので、転送サイリスタＴ１がターンオフする。すると、ゲート端子Ｇｔ１の電位が、「Ｌ」（−３．３Ｖ）に向かって変化する。そして、結合ダイオードＤｘ１が逆バイアスになって、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１に及ばなくなる。

＜発光素子アレイＳ−Ａ１＞
ゲート端子Ｇｔ１の電位が「Ｌ」（−３．３Ｖ）になると、時刻ｆにおいて、選択信号φＷ１（φＷ）は「Ｌ」（−３．３Ｖ）であるので、ゲート端子Ｇｌ１の電位もゲート端子Ｇｔ１の電位である「Ｌ」（−３．３Ｖ）になる。しかし、点灯信号φＩａは「Ｌ」（−３．３Ｖ）に維持されているので、発光サイリスタＬ１はオン状態を維持して、点灯（発光）している。
時刻ｇの直後において、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光素子アレイＳ−Ｂ１＞
時刻ｇの直後において、転送サイリスタＴ２がオン状態にある。

（８）時刻ｈ
時刻ｈにおいて、発光素子アレイ群＃ｂに共通に送信される点灯信号φＩｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光素子アレイＳ−Ａ１＞
発光素子アレイ群＃ａにおいては信号の変化がないので、発光素子アレイＳ−Ａ１は、時刻ｇの状態を維持する。
＜発光素子アレイＳ−Ｂ１＞
点灯信号線７５が「Ｌ」（−３．３Ｖ）になっても、発光サイリスタＬ２のしきい電圧は−４．３Ｖ、発光サイリスタＬ４のしきい電圧は−４．５Ｖ、番号が６以上の発光サイリスタＬのしきい電圧は−４．８Ｖであるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｈの直後においては、転送サイリスタＴ２のみがオン状態にある。

（９）時刻ｉ
時刻ｉにおいて、発光素子アレイ組＃１の発光素子アレイＳ−Ａ１とＳ−Ｂ１とに共通に送信される選択信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
発光素子アレイＳ−Ａ１およびＳ−Ｂ１の転送サイリスタＴ２がオン状態で、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）、ゲート端子Ｇｔ３の電位が−１．５Ｖとなっている。
＜発光素子アレイＳ−Ａ１＞
選択信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、表１より、ゲート端子Ｇｌ３の電位が−１．５Ｖになる。すると、発光サイリスタＬ３のしきい電圧が−４．３Ｖから−３Ｖに上昇する。
点灯信号φＩａは、時刻ｃで「Ｌ」（−３．３Ｖ）になっているが、発光サイリスタＬ１が点灯（発光）しているので、点灯信号線７５の電位は、アノード端子の電位「Ｈ」（０Ｖ）から拡散電位Ｖｄ（−１．５Ｖ）を引いた−１．５Ｖになっている。よって、発光サイリスタＬ３はターンオンできない。
時刻ｉの直後においては、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１がオン状態で、点灯（発光）している。
＜発光素子アレイＳ−Ｂ１＞
選択信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、表１より、ゲート端子Ｇｌ２の電位が「Ｈ」（０Ｖ）になる。すると、発光サイリスタＬ２のしきい電圧が−１．５Ｖに上昇する。
点灯信号φＩｂは、時刻ｈで「Ｌ」（−３．３Ｖ）になっていので、発光サイリスタＬ２がターンオンして、点灯（発光）する。そして、点灯信号線７５の電位を、アノード端子の電位「Ｈ」（０Ｖ）から拡散電位Ｖｄ（−１．５Ｖ）を引いた−１．５Ｖにする。
この状態は、時刻ｄにおいて、発光素子アレイＳ−Ａ１の発光サイリスタＬ１がターンオンして点灯（発光）した状態と同じである。
時刻ｉの直後においては、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ２がオン状態で、点灯（発光）している。
すなわち、時刻ｉでは、発光素子アレイ組＃１を構成する発光素子アレイＳ−Ａ１およびＳ−Ｂ１の発光サイリスタＬ１が並行して点灯している。

（１０）時刻ｊ
時刻ｊにおいて、発光素子アレイ組＃１の発光素子アレイＳ−Ａ１とＳ−Ｂ１とに共通に送信される選択信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。この状態は、時刻ｄと同様である。
すなわち、発光素子アレイＳ−Ａ１およびＳ−Ｂ１で、転送サイリスタＴおよび発光サイリスタＬに状態の変化は生ぜず、発光素子アレイＳ−Ａ１では、転送サイリスタＴ２がオン状態で、発光サイリスタＬ１がオン状態で点灯（発光）している。一方、発光素子アレイＳ−Ｂ１では、転送サイリスタＴ２がオン状態で、発光サイリスタＬ２がオン状態で点灯（発光）している。

（１０）時刻ｋ
時刻ｋにおいて、第１転送信号φ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。この状態は、時刻ｆと同様である。
すなわち、発光素子アレイＳ−Ａ１およびＳ−Ｂ１において、しきい電圧が−３Ｖとなっている転送サイリスタＴ３がターンオンする。そして、ゲート端子Ｇｔ３の電位を「Ｈ」（０Ｖ）に、ゲート端子Ｇｔ４の電位を−１．５Ｖに、ゲート端子Ｇｔ５の電位を−３Ｖにする。
しかし、発光素子アレイＳ−Ａ１において、ゲート端子Ｇｌ３の電位は、表１から−２．８Ｖで変わらず、発光サイリスタＬ３のしきい電圧も−４．３Ｖが維持されている。なお、点灯信号線７５の電位はオン状態の発光サイリスタＬ１により−１．５Ｖに維持されている。
一方、発光素子アレイＳ−Ｂ１において、ゲート端子Ｇｌ４の電位は、表１から−２．８Ｖとなって、発光サイリスタＬ３のしきい電圧は−４．３Ｖとなる。なお、点灯信号線７５の電位はオン状態の発光サイリスタＬ２により−１．５Ｖに維持されている。

（１１）時刻ｌ
時刻ｌにおいて、第２転送信号φ２が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。この状態は、時刻ｇと同様である。
すなわち、発光素子アレイＳ−Ａ１およびＳ−Ｂ１において、転送サイリスタＴ２のアノード端子とカソード端子との電位がともに「Ｈ」（０Ｖ）になって、ターンオフする。これにより、転送サイリスタＴ２のゲート端子Ｇｔ２の電位が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に向かって変化する。
そして、ゲート端子Ｇｔ３の電位が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ２に及ばなくなる。
時刻ｌにおいても、点灯信号φＩａは「Ｌ」（−３．３Ｖ）であるので、発光素子アレイＳ−Ａ１の発光サイリスタＬ１はオン状態を維持し、点灯（発光）している。
同様に、点灯信号φＩｂは「Ｌ」（−３．３Ｖ）であるので、発光素子アレイＳ−Ｂ１の発光サイリスタＬ２はオン状態を維持し、点灯（発光）している。

（１２）時刻ｍ
時刻ｍにおいて、発光素子アレイ群＃ａに送信される点灯信号φＩａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光素子アレイＳ−Ａ１＞
発光素子アレイＳ−Ａ１の発光サイリスタＬ１は、アノード端子とカソード端子との電位がともに「Ｈ」（０Ｖ）となるので、ターンオフして消灯する。
すなわち、発光素子アレイＳ−Ａ１の発光サイリスタＬ１の点灯期間は、選択信号φＷ１（φＷ）が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行した時刻ｄから、点灯信号φＩａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する時刻ｍの間となる。
時刻ｍの直後においては、転送サイリスタＴ３がオン状態になっている。
＜発光素子アレイＳ−Ｂ１＞
発光素子アレイ群＃ｂについては、信号の変化がないので、時刻ｌの状態が維持される。

（１３）時刻ｎ
時刻ｎで再び、発光素子アレイ群＃ａに送信される点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光素子アレイＳ−Ａ１＞
発光素子アレイ群＃ａの発光サイリスタＬ１を点灯制御する期間Ｔａ（１）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔａ（２）が開始する。期間Ｔａ（２）は期間Ｔａ（１）の繰り返しとなる。よって、詳細な説明を省略する。
＜発光素子アレイＳ−Ｂ１＞
発光素子アレイ群＃ｂについては、信号の変化がないので、時刻ｌの状態が維持される。

（１４）時刻ｏ
時刻ｏにおいて、発光素子アレイ群＃ｂに送信される点灯信号φＩｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光素子アレイＳ−Ａ１＞
発光素子アレイ群＃ａについては、信号の変化がないので、それ以前の状態が維持される。
＜発光素子アレイＳ−Ｂ１＞
発光素子アレイＳ−Ｂ１の発光サイリスタＬ２は、アノード端子とカソード端子との電位がともに「Ｈ」（０Ｖ）となるので、ターンオフして消灯する。
すなわち、発光素子アレイＳ−Ｂ１の発光サイリスタＬ２の点灯期間は、選択信号φＷ１（φＷ）が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行した時刻ｉから、点灯信号φＩｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する時刻ｏの間となる。
時刻ｏの直後においては、転送サイリスタＴ３がオン状態になっている。

（１５）時刻ｐ
時刻ｐで再び、発光素子アレイ群＃ｂに送信される点灯信号φＩｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光素子アレイＳ−Ａ１＞
発光素子アレイ群＃ａについては、信号の変化がないので、それ以前の状態が維持される。
＜発光素子アレイＳ−Ｂ１＞
発光素子アレイ群＃ｂの発光サイリスタＬ２を点灯制御する期間Ｔｂ（１）が終了し、発光サイリスタＬ４を点灯制御する期間Ｔｂ（２）が開始する。期間Ｔｂ（２）は期間Ｔｂ（１）の繰り返しとなる。よって、詳細な説明を省略する。

なお、発光素子アレイＳ−ＡまたはＳ−Ｂに対して、選択信号φＷ１を「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行せず、「Ｌ」（−３．３Ｖ）のまま維持すれば、発光サイリスタＬを非点灯（消灯）のまま維持できる。例えば、発光素子アレイＳ−Ａ２では、期間Ｔａ（１）において、時刻ｄにおいて、選択信号φＷ２を、「Ｌ」（−３．３Ｖ）のままとしている。これにより、発光素子アレイＳ−Ａ２のゲート端子Ｇｔ１が「Ｈ」（０Ｖ）であっても、発光サイリスタＬ１のゲート端子Ｇｌ１の電位として−２．８Ｖが維持され、しきい電圧が−４．３Ｖとなる。よって、発光素子アレイＳ−Ａ２に送信される点灯信号φＩａが、時刻ｃから「Ｌ」（−３．３Ｖ）になっていても、発光サイリスタＬ１はターンオンできず、非点灯（消灯）状態が維持される。

前述したように、発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）の発光サイリスタＬの点灯期間は、φＷ端子に送信される選択信号φＷ（φＷ１〜φＷ２０）が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する時刻から、点灯信号φＩ（φＩａ、φＩｂ）が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する時刻までであった。
よって、発光サイリスタＬの発光強度を勘案して、感光体ドラム１２を露光するための点灯期間を設定することができる。すなわち、発光サイリスタＬの発光強度から算出された補正値を例えば画像出力制御部３０もしくは信号発生回路１１０に設けた不揮発メモリに蓄積し、各発光サイリスタＬの補正値に基づいて、点灯開始時刻を設定してもよい。このようにすることで、発光サイリスタＬ毎に光量を補正（光量補正）し、発光サイリスタＬによる感光体ドラム１２の露光量の差を抑制して画像を形成しうる。
本実施の形態では、点灯信号φＩ（φＩａ、φＩｂ）と、選択信号φＷ（φＷ１〜φＷ２０）との組み合わせにより、発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）を重複することなく選択すれば、発光サイリスタＬ毎に点灯開始時刻を設定することで、発光サイリスタＬ毎に点灯期間を設定しうる。
例えば、図９において、発光素子アレイ組＃３の発光素子アレイＳ−Ａ３の発光サイリスタＬ１の点灯開始時刻は、発光素子アレイ組＃１の発光素子アレイＳ−Ａ１の発光サイリスタＬ１の点灯開始時刻ｄより、遅らせて設定している。

以上説明したように、本実施の形態では、転送サイリスタＴを順にオン状態にすることにより、２入力ＡＮＤ回路１のＧｔ（Ｘ）の電位を「Ｈ」（０Ｖ）に設定する。そして、φＷ（Ｙ）が「Ｈ」（０Ｖ）になったときに、ゲート端子Ｇｌが「Ｈ」（０Ｖ）になって、発光サイリスタＬのしきい電圧が−１．５Ｖになるように設定している。
そして、１個の転送サイリスタＴのみがオン状態にあるときに、選択信号φＷを「Ｈ」（０Ｖ）にすることで、オン状態の転送サイリスタＴによって設定された発光サイリスタＬがターンオンして、点灯（発光）する。
発光素子アレイＳ−Ａにおいて、ある転送サイリスタＴの番号に対して、発光サイリスタＬが設けられていない場合は、発光素子アレイＳ−Ｂにおいて、その転送サイリスタＴの番号に対して、発光サイリスタＬが設けられている。また、発光素子アレイＳ−Ｂにおいて、ある転送サイリスタＴの番号に対して、発光サイリスタＬが設けられていない場合は、発光素子アレイＳ−Ａにおいて、その転送サイリスタＴの番号に対して、発光サイリスタＬが設けられている。すなわち、発光素子アレイＳ−Ａと発光素子アレイＳ−Ｂとで、互いに補完する関係になっている。これにより、発光素子アレイＳ−Ａの発光サイリスタＬと発光素子アレイＳ−Ｂの発光サイリスタＬとを、並行して点灯（発光）させている。

また、本実施の形態では、点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行した後、選択信号φＷ１（φＷ）を「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行しているが、選択信号φＷ１（φＷ）を「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行したのち、点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行してもよい。

そして、発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）に共通に第１転送信号φ１および第２転送信号φ２を送信して、並行して駆動するとともに、点灯信号φＩ（φＩａ、φＩｂ）を発光素子アレイ群＃ａおよび＃ｂのそれぞれに対して共通に送信している。

本実施の形態では、点灯信号φＩ（φＩａ、φＩｂ）と、選択信号φＷ（φＷ１〜φＷ２０）との組み合わせにより、発光素子アレイＳ−Ａ（発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０）および発光素子アレイＳ−Ｂ（発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０）を選択して、回路基板６２に設ける配線の数を抑制している。

（第２の実施の形態）
第２の実施の形態では、第１の実施の形態における発光素子アレイＳ−ＡおよびＳ−Ｂを１個の発光素子アレイＳとした。すなわち、本実施の形態の発光素子アレイＳは、自己走査型発光素子アレイ（ＳＬＥＤ）を２個備えている。第１の実施の形態では、発光素子アレイＳ−ＡおよびＳ−Ｂの２種類を用いた。しかし、本実施の形態では、１種類の発光素子アレイＳを用いればよい。発光素子アレイＳは発光チップであってもよい。以下では、発光素子アレイＳは発光チップであるとして説明する。
図１０は、第２の実施の形態における発光素子アレイＳの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図１０（ａ）は発光素子アレイＳの構成を示し、図１０（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。本実施の形態では、４０個の発光素子アレイＳを用い、２０個の発光素子アレイＳａ１〜Ｓａ２０と、２０個の発光素子アレイＳｂ１〜Ｓｂ２０とを配列している。発光素子アレイＳａ１〜Ｓａ２０をそれぞれ区別しないときは発光素子アレイＳａと、発光素子アレイＳｂ１〜Ｓｂ２０をそれぞれ区別しないときは発光素子アレイＳｂと表記し、さらに発光素子アレイＳａと発光素子アレイＳｂとを区別しないときは発光素子アレイＳと表記する。
はじめに、図１０（ａ）に示す発光素子アレイＳの構成を説明する。以下では、第１の実施の形態で説明した発光素子アレイＳ−ＡおよびＳ−Ｂと異なるものについて説明し、同様なものには同じ符号を付して詳細な説明を省略する。
発光素子アレイＳは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子（Ｖｇａ端子、φ２端子、φＷ端子、φＩｌ端子、φ１端子、φＩｒ端子）を備えている。第１の実施の形態で説明した発光素子アレイＳ−ＡおよびＳ−ＢのφＩ端子が、φＩｌ端子とφＩｒ端子に分かれている（後述する図１１参照）。これらの入力端子は、基板８０の一端部からＶｇａ端子、φ２端子、φＷ端子、φＩｌ端子の順に設けられ、基板８０の他端部からφＩｒ端子、φ１端子の順に設けられている。そして、発光素子列１０２は、φＩｌ端子とφ１端子との間に設けられている。

次に、図１０（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０が搭載され、信号発生回路１１０と発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０とを相互に接続する配線が設けられている。

まず、信号発生回路１１０の構成について説明する。以下では、第１の実施の形態で説明した発光素子アレイＳ−ＡおよびＳ−Ｂと異なるものについて説明し、同様なものには同じ符号を付して詳細な説明を省略する。
信号発生回路１１０は、各種の制御信号に基づき、発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０に対して、第１転送信号φ１と第２転送信号φ２とを送信する転送信号発生部１２０と、を備えている。

さらに、信号発生回路１１０は、各種の制御信号に基づき、発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０に対して、点灯信号φＩｌを送信する点灯信号発生部１４０ｌと、発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０に対して、点灯信号φＩｒを送信する点灯信号発生部１４０ｒとを備えている。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光素子アレイＳａ１〜Ｓａ２０のそれぞれに選択信号φＷａ１〜φＷａ２０を送信する選択信号発生部１５０ａと、発光素子アレイＳｂ１〜Ｓｂ２０のそれぞれに選択信号φＷｂ１〜φＷｂ２０を送信する選択信号発生部１５０ｂとを備えている。
すなわち、本実施の形態では、発光素子アレイＳに含まれる２個の自己走査型発光素子アレイ（ＳＬＥＤ）（後述する図１１のＳＬＥＤ−ｌおよびＳＬＥＤ−ｒ参照）を組としている。

なお、図１０では、点灯信号発生部１４０ｌと点灯信号発生部１４０ｒとを分けて示したが、これらをまとめて点灯信号発生部１４０と呼ぶ。そして、点灯信号φＩｌと点灯信号φＩｒとを区別しない場合には点灯信号φＩと呼ぶ。また、図１０では、選択信号発生部１５０ａと選択信号発生部１５０ｂとを分けて示したが、これらをまとめて選択信号発生部１５０と呼ぶ。さらに、選択信号φＷａ１〜φＷａ２０をそれぞれ区別ないときは選択信号φＷａと、選択信号φＷｂ１〜φＷｂ２０をそれぞれ区別ないときは選択信号φＷｂと呼び、これらをまとめて選択信号φＷと呼ぶ。

発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０の配列は、第１の実施の形態における発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０の配列と同様である。

信号発生回路１１０と発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０とを相互に接続する配線について説明する。
回路基板６２には、信号発生回路１１０の点灯信号発生部１４０ｌから、発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０のφＩｌ端子に、点灯信号φＩｌを送信するための点灯信号ライン２０４ａが設けられている。点灯信号φＩｌは、発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の点灯信号発生部１４０ｒから、発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０のφＩｒ端子に、点灯信号φＩｒを送信するための点灯信号ライン２０４ｂが設けられている。点灯信号φＩｒは、発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０に共通（並列）に送信される。

さらにまた、回路基板６２には、信号発生回路１１０の選択信号発生部１５０ａから、発光素子アレイＳａ１〜Ｓａ２０のそれぞれに選択信号φＷａ１〜φＷａ２０を送信する選択信号ライン２０５ａ〜２２４ａが設けられている。そして、信号発生回路１１０の選択信号発生部１５０ｂから、発光素子アレイＳｂ１〜Ｓｂ２０のそれぞれに選択信号φＷｂ１〜φＷｂ２０を送信する選択信号ライン２０５ｂ〜２２４ｂが設けられている。

以上説明したように、回路基板６２上のすべての発光素子アレイＳａおよびＳｂには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。同様に、回路基板６２上のすべての発光素子アレイＳａおよびＳｂに第１転送信号φ１、第２転送信号φ２が共通に送信される。
そして、点灯信号φＩｌおよびφＩｒは、すべての発光素子アレイＳａおよびＳｂに対して共通に送信される。
選択信号φＷａ１〜φＷａ２０は、それぞれが発光素子アレイＳａ１〜Ｓａ２０に送信され、選択信号φＷｂ１〜φＷｂ２０は、それぞれが発光素子アレイＳｂ１〜Ｓｂ２０に送信される。

ここで、配線の数について説明する。
本実施の形態を適用しない場合には、点灯信号φＩは、発光素子アレイＳａ１〜Ｓａ２０およびＳｂ１〜Ｓｂ２０のそれぞれに対して２つ送信されるため、点灯信号ライン２０４（図１０の点灯信号ライン２０４ａおよび２０４ｂに相当）は８０本必要になる。これに加え、第１転送信号ライン２０１、第２転送信号ライン２０２、電源ライン２００ａ、２００ｂが必要となる。よって、発光装置６５に設ける配線の数は８４本となる。
また、点灯信号ライン２０４は、発光素子に点灯のための電流を送信するため、抵抗が小さいことを要する。よって、点灯信号ライン２０４には、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置６５の回路基板６２上に幅の広い配線を多数設けることになり、回路基板６２の面積が大きくなってしまう。

本実施の形態では、図１０に示すように、点灯信号ライン２０４ａ、２０４ｂ、第１転送信号ライン２０１、第２転送信号ライン２０２、電源ライン２００ａ、２００ｂに加え、選択信号φＷａ１〜φＷａ２０および選択信号φＷｂ１〜φＷｂ２０に対応した選択信号ライン２０５ａ〜２２４ａ、２０５ｂ〜２２４ｂが必要になる。よって、４６本となる。
本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は１／２になる。
さらに、本実施の形態では、発光素子に点灯のための電流を送信する幅の広い配線は点灯信号ライン２０４ａ、２０４ｂの２本に削減される。なお、選択信号ライン２０５ａ〜２２４ａ、２０５ｂ〜２２４ｂには大きな電流を流さない。よって、選択信号ライン２０５ａ〜２２４ａ、２０５ｂ〜２２４ｂに幅の広い配線を要しない。このことから、本実施の形態では、回路基板６２上に幅の広い配線を多数設けることを要せず、回路基板６２の面積を抑制できる。

図１１は、第２の実施の形態における発光素子アレイＳの回路構成を説明するための等価回路図である。発光素子アレイＳは自己走査型発光素子アレイ（ＳＬＥＤ）である。発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０の構成は、発光素子アレイＳと同じである。

発光素子アレイＳは、第１の実施の形態における発光素子アレイＳ−ＡおよびＳ−Ｂを１つの基板８０上に並べて構成している。図１１において、左側のＳＬＥＤ−ｌが発光素子アレイＳ−Ａに対応する部分、右側のＳＬＥＤ−ｒが発光素子アレイＳ−Ｂに対応する部分である。
発光素子アレイＳは、図６に示した発光素子アレイＳ−Ａと同様に、図中左側より転送サイリスタＴｌ１、Ｔｌ２、Ｔｌ３、…および発光サイリスタＬｌ１、Ｌｌ３、…が番号順に設けられている。他の素子についても、詳細な説明を省略するが図６に示した発光素子アレイＳ−Ａと同様に設けられている。これらに素子により、ＳＬＥＤ−ｌが構成されている。
同様に、図７に示した発光素子アレイＳ−Ｂと同様に、図中右側より、転送サイリスタＴｒ１、Ｔｒ２、Ｔｒ３、…および発光サイリスタＬｒ２、Ｌｒ４、…が番号順に設けられている。他の素子についても、詳細な説明を省略するが図７に示した発光素子アレイＳ−Ｂと同様に設けられている。これらに素子により、ＳＬＥＤ−ｒが構成されている。
以下では、転送サイリスタＴｌ１、Ｔｌ２、Ｔｌ３、…および転送サイリスタＴｒ１、Ｔｒ２、Ｔｒ３、…をそれぞれ区別しないときは、転送サイリスタＴと呼ぶ。同様に、発光サイリスタＬｌ１、Ｌｌ３、…および発光サイリスタＬｒ２、Ｌｒ４、…をそれぞれ区別しないときは、発光サイリスタＬと呼ぶ。
なお、発光サイリスタＬの個数は、ＳＬＥＤ−ｌおよびＳＬＥＤ−ｒのそれぞれにおいて１２８個など、予め定められた個数としてよい。

そして、ＳＬＥＤ−ｌにおける奇数番号の転送サイリスタＴｌ１、Ｔｌ３、Ｔｌ５、…のカソード端子は、第１転送信号線７２ｌに接続され、電流制限抵抗Ｒｌ１を介して、図中右端に示されたφ１端子に接続されている。ＳＬＥＤ−ｌにおける偶数番号の転送サイリスタＴｌ２、Ｔｌ４、Ｔｌ６、…のカソード端子は、第２転送信号線７３ｌに接続され、電流制限抵抗Ｒｌ２を介して、図中左端に示されたφ２端子に接続されている。
ＳＬＥＤ−ｌのスタートダイオードＤｘｌ０は、アノード端子が第２転送信号線７３ｌに接続され、カソード端子が転送サイリスタＴｌ１のゲート端子（符号なし）に接続されている。
一方、ＳＬＥＤ−ｒにおける奇数番号の転送サイリスタＴｒ１、Ｔｒ３、Ｔｒ５，…のカソード端子は、第１転送信号線７２ｒに接続され、電流制限抵抗Ｒｒ１を介して、図中右端に示されたφ１端子に接続されている。ＳＬＥＤ−ｒにおける偶数番号の転送サイリスタＴｒ２、Ｔｒ４、Ｔｒ６、…のカソード端子は、第２転送信号線７３ｒに接続され、電流制限抵抗Ｒｒ２を介して、図中左端に示されたφ２端子に接続されている。
ＳＬＥＤ−ｒのスタートダイオードＤｘｒ０は、アノード端子が第２転送信号線７３ｒに接続され、カソード端子が転送サイリスタＴｒ１のゲート端子（符号なし）に接続されている。
φ１端子には第１転送信号φ１が送信され、φ２端子には第２転送信号φ２が送信される。すなわち、第１転送信号φ１および第２転送信号φ２は、ＳＬＥＤ−ｌとＳＬＥＤ−ｒとに共通に送信される。

ＳＬＥＤ−ｌのショットキー型書込ダイオードＳＤｗｌ１、ＳＤｗｌ３、…のカソード端子およびＳＬＥＤ−ｒのショットキー型書込ダイオードＳＤｗｒ２、ＳＤｗｒ４、…のカソード端子は、選択信号線７４に接続されている。選択信号線７４は、図中左端に示された制御端子の一例としてのφＷ端子に接続されている。
φＷ端子には選択信号φＷａ１〜φＷａ２０またはφＷｂ１〜φＷｂ２０のいずれかが送信される。

ＳＬＥＤ−ｌの発光サイリスタＬｌ１、Ｌｌ３、…のカソード端子は、点灯信号線７５ｌに接続されている。点灯信号線７５ｌは、図中左端に示されたφＩｌ端子に接続されている。ＳＬＥＤ−ｒの発光サイリスタＬｒ２、Ｌｒ４、…のカソード端子は、点灯信号線７５ｒに接続されている。点灯信号線７５ｒは、図中右端に示されたφＩｒ端子に接続されている。φＩｌ端子には点灯信号φＩｌが送信され、φＩｒ端子には点灯信号φＩｒが送信される。

図１２は、第２の実施の形態における発光装置６５および発光素子アレイＳの動作を説明するためのタイミングチャートである。図１２では、発光素子アレイＳａ１のＳＬＥＤ−ｌおよびＳＬＥＤ−ｒ、発光素子アレイＳｂ１のＳＬＥＤ−ｌおよびＳＬＥＤ−ｒの動作を説明するタイミングチャートを示している。
そして、発光素子アレイＳａ１のＳＬＥＤ−ｌでは、発光サイリスタＬｌ１、Ｌｌ３、Ｌｌ５、Ｌｌ７を点灯させるとし、ＳＬＥＤ−ｒでは、発光サイリスタＬｒ２、Ｌｒ４、Ｌｒ６、Ｌｒ８を点灯させるとしている。
発光素子アレイＳｂ１のＳＬＥＤ−ｌでは、発光サイリスタＬｌ３、Ｌｌ５、Ｌｌ７を点灯させるとし、ＳＬＥＤ−ｒでは、発光サイリスタＬｒ２、Ｌｒ６、Ｌｒ８を点灯させるとした。

第２の実施の形態では、発光素子アレイＳは、第１の実施の形態の発光素子アレイＳ−ＡおよびＳ−ＢをそれぞれＳＬＥＤ−ｌおよびＳＬＥＤ−ｒとして、１つの基板８０上に設けている。そして、第２の実施の形態では、各発光素子アレイＳのそれぞれのＳＬＥＤ−ｌとＳＬＥＤ−ｒとで、第１の実施の形態における発光素子アレイ組を構成している。よって、本実施の形態では、発光素子アレイ組が４０個ある。
そして、第２の実施の形態における各発光素子アレイＳのＳＬＥＤ−ｌが、第１の実施の形態の発光素子アレイ群＃ａにあたり、各発光素子アレイＳのＳＬＥＤ−ｒが、第１の実施の形態の発光素子アレイ群＃ｂにあたる。
このことから、図１２は、図９において、点灯信号φＩａおよびφＩｂをそれぞれ点灯信号φＩｌおよびφＩｒに置き換え、発光素子アレイＳ−ＡおよびＳ−ＢをそれぞれＳＬＥＤ−ｌおよびＳＬＥＤ−ｒに置き換えている。よって、本実施の形態の発光装置６５および発光素子アレイＳの動作は、第１の実施の形態における説明から分かる。よって、詳細な説明を省略する。

（第３の実施の形態）
第３の実施の形態では、３個の発光素子アレイ群（＃ａ、＃ｂ、＃ｃ）を設けた。
図１３は、第３の実施の形態における発光装置６５の回路基板６２上の発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０、Ｓ−Ｂ１〜Ｓ−Ｂ２０、Ｓ−Ｃ１〜Ｓ−Ｃ２０をマトリクスの各要素として配置して示した図である。ここで、発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０、発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０、発光素子アレイＳ−Ｃ１〜Ｓ−Ｃ２０をそれぞれ区別しないときは、発光素子アレイＳ−Ａ、Ｓ−Ｂ、Ｓ−Ｃと呼ぶ。
ここでは、発光素子アレイＳ−Ａ、Ｓ−Ｂ、Ｓ−Ｃをそれぞれ２０個とし、発光素子アレイ群＃ａは発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０、発光素子アレイ群＃ｂは発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０、発光素子アレイ群＃ｃは発光素子アレイＳ−Ｃ１〜Ｓ−Ｃ２０を備えている。
このため、第１の実施の形態における信号発生回路１１０において、発光素子アレイ群＃ｃに点灯信号φＩｃを送信する点灯信号発生部１４０ｃを新たに設けている。他の構成は、第１の実施の形態と同様であるので、説明を省略する。
そして、発光素子アレイ組＃１は、発光素子アレイＳ−Ａ１、Ｓ−Ｂ１、Ｓ−Ｃ１から構成されている。発光素子アレイ組＃２は、発光素子アレイＳ−Ａ２、Ｓ−Ｂ２、Ｓ−Ｃ２から構成されている。同様に、発光素子アレイ組＃２０は、発光素子アレイＳ−Ａ２０、Ｓ−Ｂ２０、Ｓ−Ｃ２０から構成されている。すなわち、発光素子アレイ組は２０個ある。

ここで、配線の数について説明する。
本実施の形態を適用しないで、発光装置６５の発光素子アレイＳ−Ａ、Ｓ−Ｂ、Ｓ−Ｃを発光素子アレイ群に分けない場合には、点灯信号φＩは、発光素子アレイＳ−Ａ、Ｓ−Ｂ、Ｓ−Ｃのそれぞれに対して送信されるため、発光素子アレイＳ−Ａ、Ｓ−Ｂ、Ｓ−Ｃの総数が６０個とすると、点灯信号ライン２０４（図４の点灯信号ライン２０４ａおよび２０４ｂに相当）は６０本必要になる。これに加え、第１転送信号ライン２０１、第２転送信号ライン２０２、電源ライン２００ａ、２００ｂが必要となる。よって、発光装置６５に設ける配線の数は６４本となる。
また、点灯信号ライン２０４は、発光素子に点灯のための電流を送信するため、抵抗が小さいことを要する。よって、点灯信号ライン２０４には、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置６５の回路基板６２上に幅の広い配線を多数設けることになり、回路基板６２の面積が大きくなってしまう。

本実施の形態では、図１３に示すように、発光素子アレイ群の数を３としているので、図４に示した点灯信号ライン２０４ａ、２０４ｂに加え、点灯信号ライン２０４ｃが必要になって３本となる。さらに、第１の実施の形態と同様に、第１転送信号ライン２０１、第２転送信号ライン２０２、電源ライン２００ａ、２００ｂ、選択信号ライン２０５〜２２４が必要になる。よって、本実施の形態の配線の数は２７本となる。
なお、第１の実施の形態と同様に、発光素子アレイ群の数を２とした場合には、選択信号ライン（図１３の２０５〜２２４に相当するライン）が３０本必要となる。よって、発光素子アレイ群の数を２とした場合の配線の数は３６本となる。
本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は１／２になる。また、発光素子アレイ群の数が２の場合に比べ、発光素子アレイ群の数を３にすると配線の数は３／４になる。
さらに、本実施の形態では、発光素子に点灯のための電流を送信する幅の広い配線は点灯信号ライン２０４ａ、２０４ｂ、２０４ｃの３本に削減される。なお、選択信号ライン２０５〜２２４には大きな電流を流さない。よって、選択信号ライン２０５〜２２４に幅の広い配線を要しない。このことから、本実施の形態では、回路基板６２上に幅の広い配線を多数設けることを要せず、回路基板６２の面積を抑制できる。

第１の実施の形態では、構成が異なる発光素子アレイＳ−ＡおよびＳ−Ｂを用いた。本実施の形態では、構成が異なる３種類の発光素子アレイＳ−Ａ、Ｓ−Ｂ、Ｓ−Ｃを用いる。
図１４は、第３の実施の形態における発光素子アレイＳ−Ａの回路構成を説明するための等価回路図である。発光素子アレイＳ−Ａは自己走査型発光素子アレイ（ＳＬＥＤ）である。ここでは、発光素子アレイＳ−Ａ１を例に発光素子アレイＳ−Ａを説明する。そこで、図１４において、発光素子アレイＳ−Ａを発光素子アレイＳ−Ａ１（Ｓ−Ａ）と表記する。
第１の実施の形態における発光素子アレイＳ−Ａは、図６に示したように、（２ｎ−１）（ｎは１以上の整数）番の転送サイリスタＴ毎に発光サイリスタＬが設けられていた。すなわち、奇数番号の転送サイリスタＴに対応して、発光サイリスタＬが設けられていた。これに対し、図１４に示すように、本実施の形態における発光素子アレイＳ−Ａでは、（３ｎ−２）（ｎは１以上の整数）番の転送サイリスタＴ毎に発光サイリスタＬが設けられている。すなわち、３個の転送サイリスタＴ毎に発光サイリスタＬが設けられている。よって、図６、７と同様のものには同じ符号を付して詳細な説明を省略する。
なお、発光素子アレイＳ−Ａ１では、制御端子の一例としてのφＷ端子に選択信号φＷ１が送信され、φＩ端子に点灯信号φＩａが送信される。

図１５は、第３の実施の形態における発光素子アレイＳ−Ｂの回路構成を説明するための等価回路図である。発光素子アレイＳ−Ｂは自己走査型発光素子アレイ（ＳＬＥＤ）である。ここでは、発光素子アレイＳ−Ｂは自己走査型発光素子アレイ（ＳＬＥＤ）である。発光素子アレイＳ−Ｂ１を例に発光素子アレイＳ−Ｂを説明する。そこで、図１５において、発光素子アレイＳ−Ｂを発光素子アレイＳ−Ｂ１（Ｓ−Ｂ）と表記する。
図７に示したように、第１の実施の形態における発光素子アレイＳ−Ｂでは、（２ｎ）（ｎは１以上の整数）番の転送サイリスタＴ毎に発光サイリスタＬが設けられていた。すなわち、偶数番号の転送サイリスタＴに対応して、発光サイリスタＬが設けられていた。これに対し、図１５に示すように、本実施の形態における発光素子アレイＳ−Ｂでは、（３ｎ−１）（ｎは１以上の整数）番の転送サイリスタＴ毎に発光サイリスタＬが設けられている。すなわち、３個の転送サイリスタＴ毎に発光サイリスタＬが設けられている。よって、図６、７と同様のものには同じ符号を付して詳細な説明を省略する。
なお、発光素子アレイＳ−Ｂ１では、制御端子の一例としてのφＷ端子に選択信号φＷ１が送信され、φＩ端子に点灯信号φＩｂが送信される。

図１６は、第３の実施の形態における発光素子アレイＳ−Ｃの回路構成を説明するための等価回路図である。発光素子アレイＳ−Ｃは自己走査型発光素子アレイ（ＳＬＥＤ）である。ここでは、発光素子アレイＳ−Ｃ１を例に発光素子アレイＳ−Ｃを説明する。そこで、図１６において、発光素子アレイＳ−Ｃを発光素子アレイＳ−Ｃ１（Ｓ−Ｃ）と表記する。
図１６に示すように、本実施の形態における発光素子アレイＳ−Ｃでは、（３ｎ）（ｎは１以上の整数）番の転送サイリスタＴ毎に発光サイリスタＬが設けられている。すなわち、３個の転送サイリスタＴ毎に発光サイリスタＬが設けられている。よって、図６、７と同様のものには同じ符号を付して詳細な説明を省略する。
なお、発光素子アレイＳ−Ｃ１では、制御端子の一例としてのφＷ端子に選択信号φＷ１が送信され、φＩ端子に点灯信号φＩｃが送信される。

図１７は、第３の実施の形態における発光装置６５および発光素子アレイＳ−Ａ、Ｓ−Ｂ、Ｓ−Ｃの動作を説明するためのタイミングチャートである。時刻ａから時刻ｕは図９と同じである。そして、時刻ｎと時刻ｏとの間に時刻αを設けている。
図９に示した第１の実施の形態におけるタイミングチャートにおいて、点灯信号φＩｃおよび発光素子アレイＳ−Ｃ１およびＳ−Ｃ２が追加されている。
そして、時刻ｃから時刻ｐまでが期間Ｔａ（１）となって、第１の実施の形態において、図９で示した期間Ｔａ（１）より長くなっている。他の期間についても同様である。本実施の形態では、３個の転送サイリスタＴが順にオン状態になる期間を期間Ｔとするためである。
点灯信号φＩａ、φＩｂ、φＩｃの信号波形は、それぞれが時間軸上において互いに期間Ｔの１／３の期間ずれている。
そして、転送サイリスタＴにおいて、転送サイリスタＴ３のみがオン状態になっている時刻αにおいて、選択信号φＷ１の「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）の移行に伴って、発光素子アレイＳ−Ｃ１の発光サイリスタＬ３がターンオンして点灯（発光）する。
本実施の形態における発光装置６５および発光素子アレイＳ−Ａ、Ｓ−Ｂ、Ｓ−Ｃの動作は、第１の実施の形態における説明によって理解しうる。よって、詳細な説明を省略する。
なお、本実施の形態では、３つの発光素子アレイ群を設けたが、さらに多くの発光素子アレイ群としてもよい。

（第４の実施の形態）
第１の実施の形態では、発光素子アレイ群＃ａの発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０に対して、点灯信号φＩａを送信し、発光素子アレイ群＃ｂの発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０に対して点灯信号φＩｂを送信した。第４の実施の形態では、発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０がそれぞれ点灯信号φＩａおよびφＩｂが送信されるφＩ１端子、φＩ２端子を備えている。
図１８は、第４の実施の形態における発光素子アレイＳ−ＡおよびＳ−Ｂの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図１８（ａ）は発光素子アレイＳ−Ａの構成を示し、図１８（ｂ）は発光素子アレイＳ−Ｂの構成を示す。そして、図１８（ｃ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。本実施の形態では、発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０と、発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０とを回路基板６２上に配列している。

図１８（ａ）に示す発光素子アレイＳ−Ａおよび図１８（ｂ）に示す発光素子アレイＳ−Ｂの構成を説明する。なお、図４（ａ）および（ｂ）と同様なものについては、同じ符号を付して詳細な説明を省略する。
発光素子アレイＳ−ＡおよびＳ−Ｂは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子（Ｖｇａ端子、φ２端子、φＷ端子、φＩ１端子、φ１端子、φＩ２端子）を備えている。なお、これらの入力端子は、基板８０の一端部からＶｇａ端子、φ２端子、φＷ端子、φＩ１端子の順に設けられ、基板８０の他端部からφＩ２端子、φ１端子の順に設けられている。そして、発光素子列１０２は、φＩ１端子とφ１端子との間に設けられている。
図１８（ａ）および（ｂ）に示したように、発光素子アレイＳ−ＡおよびＳ−Ｂの外形および入力端子の構成は同じである。ただし、後述する図２０および２１で示すように、発光素子アレイＳ−ＡおよびＳ−Ｂの回路構成は互いに異なっている。

次に、図１８（ｃ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
信号発生回路１１０の構成は、第１の実施の形態と同じであるので、詳細な説明を省略する。
そして、回路基板６２において、点灯信号発生部１４０ａからの点灯信号φＩａを送信する点灯信号ライン２０４ａは、すべての発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０のφＩ１端子に接続されている。よって、点灯信号φＩａはすべての発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０に共通に送信される。
同様に、点灯信号発生部１４０ｂからの点灯信号φＩｂを送信する点灯信号ライン２０４ｂは、すべての発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０のφＩ２端子に接続されている。よって、点灯信号φＩｂはすべての発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０に共通に送信される。

図１９は、第４の実施の形態における発光装置６５の回路基板６２上の発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０をマトリクスの各要素として配置して示した図である。図５に示した第１の実施の形態では、点灯信号φＩａが発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０に、点灯信号φＩｂが発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０に送信されていた。しかし、本実施の形態では、点灯信号φＩａおよびφＩｂが、発光素子アレイＳ−Ａ１〜Ｓ−Ａ２０および発光素子アレイＳ−Ｂ１〜Ｓ−Ｂ２０に共通に送信されている。
本実施の形態における配線の数は、第１の実施の形態と同じである。

図２０は、第４の実施の形態における発光素子アレイＳ−Ａの回路構成を説明するための等価回路図である。発光素子アレイＳ−Ａは自己走査型発光素子アレイ（ＳＬＥＤ）である。ここでは、発光素子アレイＳ−Ａ１を例に発光素子アレイＳ−Ａを説明する。そこで、図２０において、発光素子アレイＳ−Ａを発光素子アレイＳ−Ａ１（Ｓ−Ａ）と表記する。
図６に示したように、第１の実施の形態における発光素子アレイＳ−Ａでは、（２ｎ−１）（ｎは１以上の整数）番の転送サイリスタＴ毎に発光サイリスタＬが設けられていた。すなわち、奇数番号の転送サイリスタＴに対応して、発光サイリスタＬが設けられていた。これに対し、図２０に示すように、本実施の形態における発光素子アレイＳ−Ａでは、４の剰余が０または１である番号の転送サイリスタＴに発光サイリスタＬが設けられている。すなわち、転送サイリスタＴ１に対応して発光サイリスタＬ１が設けられ、転送サイリスタＴ４に対して発光サイリスタＬ４が設けられている。そして、転送サイリスタＴ５に対して発光サイリスタＬ５が設けられ、転送サイリスタＴ８に対して発光サイリスタＬ８が設けられている。すなわち、隣接する４個の転送サイリスタＴにおいて、左端の転送サイリスタＴと右端の転送サイリスタＴとに対応して、発光サイリスタＬが設けられている。以下説明を省略するが、番号が９以上においても同様である。

そして、隣接する４個の転送サイリスタＴにおいて、左端の転送サイリスタＴのカソード端子が点灯信号線７５ａに接続され、右端の転送サイリスタＴのカソード端子が点灯信号線７５ｂに接続されている。点灯信号線７５ａは端子φＩ１に接続され、点灯信号φＩａが送信される。点灯信号線７５ｂは端子φＩ２に接続され、点灯信号φＩｂが送信される。
他の構成は、第１の実施の形態と同様である。よって、図６、７と同様のものには同じ符号を付して詳細な説明を省略する。

図２１は、第４の実施の形態における発光素子アレイＳ−Ｂの回路構成を説明するための等価回路図である。発光素子アレイＳ−Ｂは自己走査型発光素子アレイ（ＳＬＥＤ）である。ここでは、発光素子アレイＳ−Ｂ１を例に発光素子アレイＳ−Ｂを説明する。そこで、図２１において、発光素子アレイＳ−Ｂを発光素子アレイＳ−Ｂ１（Ｓ−Ｂ）と表記する。
図７に示したように、第１の実施の形態における発光素子アレイＳ−Ｂでは、２ｎ（ｎは１以上の整数）番の転送サイリスタＴ毎に発光サイリスタＬが設けられていた。すなわち、偶数番号の転送サイリスタＴに対応して、発光サイリスタＬが設けられていた。これに対し、図２１に示すように、本実施の形態における発光素子アレイＳ−Ｂでは、４の剰余が２または３である番号の転送サイリスタＴに発光サイリスタＬが設けられている。すなわち、転送サイリスタＴ２に対応して発光サイリスタＬ２が設けられ、転送サイリスタＴ３に対して発光サイリスタＬ３が設けられている。そして、転送サイリスタＴ６に対して発光サイリスタＬ６が設けられ、転送サイリスタＴ７に対して発光サイリスタＬ７が設けられている。すなわち、隣接する４個の転送サイリスタＴにおいて、中の二つの転送サイリスタＴ、つまり左端から二つ目の転送サイリスタＴおよび左端から三つ目の転送サイリスタＴに対応して、発光サイリスタＬが設けられている。以下説明を省略するが、番号が９以上においても同様である。

そして、隣接する４個の転送サイリスタＴにおいて、左端から二つ目の転送サイリスタＴのカソード端子が点灯信号線７５ｂに接続され、左端から三つ目の転送サイリスタＴのカソード端子が点灯信号線７５ａに接続されている。
他の構成は、第１の実施の形態と同様である。よって、図６、７と同様のものには同じ符号を付して詳細な説明を省略する。

本実施の形態では、発光素子アレイＳ−Ａにおいて、点灯信号φＩ１にカソード端子が接続された発光サイリスタＬ１、Ｌ５、…と発光素子アレイＳ−Ｂにおいて、点灯信号φＩ１にカソード端子が接続された発光サイリスタＬ３、Ｌ７、…とが発光素子アレイ群＃ａに属し、発光素子アレイＳ−Ａにおいて、点灯信号φＩ２にカソード端子が接続された発光サイリスタＬ４、Ｌ８、…と発光素子アレイＳ−Ｂにおいて、点灯信号φＩ２にカソード端子が接続された発光サイリスタＬ２、Ｌ６、…とが発光素子アレイ群＃ｂに属している。そして、発光素子アレイ群＃ａに属する発光素子アレイＳ−Ａ１における発光サイリスタＬ１、Ｌ５、…と発光素子アレイＳ−Ｂ１における発光サイリスタＬ３、Ｌ７、…と、発光素子アレイ群＃ｂに属する発光素子アレイＳ−Ａ１における発光サイリスタＬ４、Ｌ８、…と発光素子アレイＳ−Ｂ１における発光サイリスタＬ２、Ｌ６、…とで発光素子アレイ組＃１を構成している。
他の発光素子アレイ組＃２〜＃２０についても同様である。
第４の実施の形態における発光装置６５および発光素子アレイＳ−ＡおよびＳ−Ｂは、図９に示した第１の実施の形態におけるタイミングチャートにしたがって動作する。よって、詳細な説明を省略する。

なお、本実施の形態における発光素子アレイＳ−ＡとＳ−Ｂとを１つの基板８０上に構成し、第２の実施の形態と同様に、発光素子アレイが２個の自己走査型発光素子アレイ（ＳＬＥＤ）を備えてもよい。

（第５の実施の形態）
第４の実施の形態では、回路構成の異なる２種類の発光素子アレイＳ−ＡおよびＳ−Ｂを用いていた。本実施の形態では、１種の発光素子アレイＳを用いている。
図２２は、第５の実施の形態における発光素子アレイＳの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図２２（ａ）は発光素子アレイＳの構成を示し、図２２（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。
図２２（ａ）に示す発光素子アレイＳの構成は、図１０（ａ）に示した第２の実施の形態における発光素子アレイＳにおいて、φＩｌ端子をφＩ１端子に、φＩｒ端子をφＩ２端子としたものにあたる。
図２２（ｂ）に示す回路基板６２上には、第２の実施の形態と同様に、２０個の発光素子アレイＳａ１〜Ｓａ２０と、２０個の発光素子アレイＳｂ１〜Ｓｂ２０とが配列されている。
そして、信号発生回路１１０の構成は、図１０（ｂ）に示した第２の実施の形態における信号発生回路１１０において、点灯信号発生部１４０ｌを点灯信号発生部１４０ａと、点灯信号φＩｌを点灯信号φＩａと、点灯信号発生部１４０ｒを点灯信号発生部１４０ｂと、点灯信号φＩｒを点灯信号φＩｂとしたものにあたる。また、回路基板６２上の配線構成は、図１０（ｂ）に示した第２の実施の形態と同じである。
第４の実施の形態では、発光素子アレイＳ−ＡおよびＳ−Ｂの２種類を用いた。しかし、本実施の形態では、１種類の発光素子アレイＳを用いればよい。
よって、本実施の形態における配線の数は、第１および第４の実施の形態と同じである。

図２３は、第５の実施の形態における発光素子アレイＳの回路構成を説明するための等価回路図である。発光素子アレイＳは自己走査型発光素子アレイ（ＳＬＥＤ）である。ここでは、発光素子アレイＳａ１を例に発光素子アレイＳを説明する。そこで、図２３において、発光素子アレイＳを発光素子アレイＳａ１（Ｓ）と表記する。
第１の実施の形態における発光素子アレイＳ−Ａは、図６に示したように、（２ｎ−１）（ｎは１以上の整数）番の転送サイリスタＴ毎に発光サイリスタＬが設けられていた。すなわち、奇数番号の転送サイリスタＴに対応して、発光サイリスタＬが設けられていた。これに対し、図２３に示すように、本実施の形態における発光素子アレイＳａ１（Ｓ）では、各転送サイリスタＴに対応して発光サイリスタＬが設けられている。
そして、奇数番号の発光サイリスタＬのカソード端子が点灯信号線７５ａに接続され、偶数番号の発光サイリスタＬのカソード端子が点灯信号線７５ｂに接続されている。点灯信号線７５ａは、点灯信号φＩａが送信される端子φＩ１に接続され、点灯信号線７５ｂは点灯信号φＩｂが送信される端子φＩ２に接続されている。
よって、図６、７と同様のものには同じ符号を付して詳細な説明を省略する。

第５の実施の形態においては、発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０の奇数番号の発光サイリスタＬが発光素子アレイ群＃ａを構成し、偶数番号の発光サイリスタＬが発光素子アレイ群＃ｂを構成している。
そして、各発光素子アレイＳ中の、奇数番号の発光サイリスタＬと、偶数番号の発光サイリスタＬとで、第１の実施の形態で説明した組を構成する。すなわち、発光素子アレイＳａ１中の発光サイリスタＬ１、Ｌ３、Ｌ５、…と、発光素子アレイＳａ１中の発光サイリスタＬ２、Ｌ４、Ｌ６、…とで、発光素子アレイ組＃１を構成している。すなわち、発光素子アレイ組＃１を構成する発光サイリスタＬ１、Ｌ３、Ｌ５、…からなる発光素子アレイと、発光素子アレイ組＃２を構成する発光サイリスタＬ２、Ｌ４、Ｌ６、…からなる発光素子アレイとが、重畳していると考えてもよい。
他の組についても同様である。第１の実施の形態では組の数は２０個であったが、本実施の形態では、１個の発光素子アレイＳで組を構成しているので、組の数は４０個である。
図２４は、第５の実施の形態における発光装置６５および発光素子アレイＳの動作を説明するためのタイミングチャートである。時刻ａから時刻ｕは図９と同じである。

なお、図２４では、発光素子アレイＳａ１およびＳｂ１の発光サイリスタＬ１〜Ｌ８を点灯制御する部分を示している。すなわち、発光素子アレイＳａ１では発光サイリスタＬ１〜Ｌ８をすべて点灯するとしている。一方、発光素子アレイＳｂ１では発光サイリスタＬ２、Ｌ３、Ｌ５、Ｌ６、Ｌ７、Ｌ８を点灯させ、発光サイリスタＬ１、Ｌ４を消灯のまま維持している。
発光装置６５および発光素子アレイＳａ１〜Ｓａ２０および発光素子アレイＳｂ１〜Ｓｂ２０の動作は、第１の実施の形態と同様であるので、詳細な説明は省略する。

第１から第５の実施の形態において、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２の２相で駆動したが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。同様にして、４相以上の転送信号を送信しても駆動してもよい。
また、第１から第５の実施の形態において、第１の電気的手段として結合ダイオードＤｘを用いたが、第１の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などでもよい。
また、第２の電気的手段として、接続抵抗Ｒａを用いたが、第２の電気的手段は、電位降下を生じるものであればよく、ダイオードなどでもよい。
同様に、第３の電気的手段として、ショットキー型書込ダイオードＳＤｗを用いたが、第３の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、ダイオード、抵抗であってもよい。

また、発光素子アレイの発光サイリスタＬの数を１２８として説明したが、この個数は任意に設定しうる。

そして、第１から第５の実施の形態において、発光素子アレイ群を構成する発光素子アレイの数および発光素子アレイ組を構成する発光素子アレイの数をそれぞれ同数としたが、異なってもよい。また、発光素子アレイ組を構成する発光素子アレイは、それぞれが異なる発光素子アレイ群に属するとしたが、同じ発光素子アレイ群に属する発光素子アレイを含んでいてもよい。この場合、同じ発光素子アレイ群に属する発光素子アレイは並行して点灯制御される。

さらに、第１から第５の実施の形態では、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）は、アノード端子が基板８０に接続されたアノードコモンとして説明した。サイリスタ（転送サイリスタＴ、発光サイリスタＬ）は、回路の極性を変更することによって、カソード端子が基板８０に接続されたカソードコモンとしてもよい。

１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…発光部、６４…ロッドレンズアレイ、６５…発光装置、１１０…信号発生回路、１２０…転送信号発生部、１４０…点灯信号発生部、１５０…選択信号発生部、φ１…第１転送信号、φ２…第２転送信号、φＷ（φＷ１〜φＷ２０、φＷａ１〜φＷａ２０、φＷｂ１〜φＷｂ２０）…選択信号、φＩ（φＩａ、φＩｂ、φＩｌ、φＩｒ）…点灯信号、Ｓ−Ａ１〜Ｓ−Ａ２０、Ｓ−Ｂ１〜Ｓ−Ｂ２０、Ｓａ１〜Ｓａ２０、Ｓｂ１〜Ｓｂ２０…発光素子アレイ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｄｘ…結合ダイオード、ＳＤｗ…ショットキー型書込ダイオード、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位

Claims (10)

1. それぞれが、複数の発光素子を有する複数の発光素子アレイと、
   前記複数の発光素子アレイに共通に接続された第１の配線と、
   前記複数の発光素子アレイが分けられて構成された複数の発光素子アレイ群の当該発光素子アレイ群ごとに共通に接続された第２の配線と、
   前記複数の発光素子アレイ群のそれぞれに含まれる発光素子アレイから当該発光素子アレイ群をまたいで構成された、発光素子アレイの複数の組の当該組ごとに共通に接続された第３の配線と、
   前記第１の配線を介して、前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、
   前記第２の配線を介して、前記複数の発光素子に点灯のための電力を供給する点灯信号を、前記発光素子アレイ群ごとに異なる位相で送信する点灯信号発生部と、
   前記第３の配線を介して、点灯または非点灯の制御の対象となる発光素子アレイを選択する選択信号を、前記異なる位相に対応したタイミングで前記組ごとに送信する選択信号発生部とを備え、
   前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置。
2. それぞれが、複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイに共通に接続された第１の配線と、当該複数の発光素子アレイが分けられて構成された複数の発光素子アレイ群の当該発光素子アレイ群ごとに共通に接続された第２の配線と、当該複数の発光素子アレイ群のそれぞれに含まれる発光素子アレイから当該発光素子アレイ群をまたいで構成された、発光素子アレイの複数の組の当該組ごとに共通に接続された第３の配線と、当該第１の配線を介して、当該複数の発光素子アレイのそれぞれが備える当該複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、当該第２の配線を介して、当該複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子アレイ群ごとに異なる位相で送信する点灯信号発生部と、当該第３の配線を介して、点灯または非点灯の制御の対象となる発光素子アレイを選択する選択信号を、当該組ごとに当該異なる位相に対応したタイミングで送信する選択信号発生部とを備え、当該異なる位相に対応したタイミングが、当該転送信号と当該異なる位相で送信される当該点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであって、像保持体を露光して静電潜像を形成する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
   を備えるプリントヘッド。
3. 像保持体を帯電する帯電手段と、
   それぞれが、複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイに共通に接続された第１の配線と、当該複数の発光素子アレイが分けられて構成された複数の発光素子アレイ群の当該発光素子アレイ群ごとに共通に接続された第２の配線と、当該複数の発光素子アレイ群のそれぞれに含まれる発光素子アレイから当該発光素子アレイ群をまたいで構成された、発光素子アレイの複数の組の当該組ごとに共通に接続された第３の配線と、当該第１の配線を介して、当該複数の発光素子アレイのそれぞれが備える当該複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、当該第２の配線を介して、当該複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子アレイ群ごとに異なる位相で送信する点灯信号発生部と、当該第３の配線を介して、点灯または非点灯の制御の対象となる発光素子アレイを選択する選択信号を、当該組ごとに当該異なる位相に対応したタイミングで送信する選択信号発生部とを備え、当該異なる位相に対応したタイミングが、当該転送信号と当該異なる位相で送信される当該点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであって、前記像保持体を露光して静電潜像を形成する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
   前記像保持体に形成された前記静電潜像を現像する現像手段と、
   前記像保持体に現像された画像を被転写体に転写する転写手段と
   を備える画像形成装置。
4. それぞれが、複数の発光素子を有するとともに、当該複数の発光素子が分けられて複数の発光素子グループを構成する複数の発光素子アレイと、
   前記複数の発光素子アレイに共通に接続された第１の配線と、
   前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子グループが当該発光素子アレイをまたいで構成された複数の発光素子グループ群の当該発光素子グループ群ごとに接続された第２の配線と、
   前記発光素子アレイごとに接続された第３の配線と、
   前記第１の配線を介して、前記複数の発光素子グループのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、前記複数の発光素子アレイに共通に送信する転送信号発生部と、
   前記第２の配線を介して、前記複数の発光素子に点灯のための電力を供給する点灯信号を、前記発光素子グループ群ごとに異なる位相で送信する点灯信号発生部と、
   前記第３の配線を介して、前記点灯信号との組み合わせにより点灯または非点灯の制御の対象となる発光素子グループを選択する選択信号を、前記異なる位相に対応したタイミングで前記発光素子アレイごとに送信する選択信号発生部とを備え、
   前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置。
5. それぞれが、複数の発光素子を有するとともに、当該複数の発光素子が分けられて複数の発光素子グループを構成する複数の発光素子アレイと、当該複数の発光素子アレイに共通に接続された第１の配線と、当該複数の発光素子アレイのそれぞれが備える当該複数の発光素子グループが当該発光素子アレイをまたいで構成された複数の発光素子グループ群の当該発光素子グループ群ごとに接続された第２の配線と、当該発光素子アレイごとに接続された第３の配線と、当該第１の配線を介して、当該複数の発光素子グループのそれぞれが備える当該複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、当該第２の配線を介して、当該複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子グループ群ごとに異なる位相で送信する点灯信号発生部と、当該第３の配線を介して、当該点灯信号との組み合わせにより点灯または非点灯の制御の対象となる発光素子グループを選択する選択信号を、当該異なる位相に対応したタイミングで当該発光素子アレイごとに送信する選択信号発生部とを備え、当該異なる位相に対応したタイミングが、当該転送信号と当該異なる位相で送信される当該点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであって、像保持体を露光して静電潜像を形成する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
   を備えるプリントヘッド。
6. 像保持体を帯電する帯電手段と、
   それぞれが、複数の発光素子を有するとともに、当該複数の発光素子が分けられて複数の発光素子グループを構成する複数の発光素子アレイと、当該複数の発光素子アレイに共通に接続された第１の配線と、当該複数の発光素子アレイのそれぞれが備える当該複数の発光素子グループが当該発光素子アレイをまたいで構成された複数の発光素子グループ群の当該発光素子グループ群ごとに接続された第２の配線と、当該発光素子アレイごとに接続された第３の配線と、当該第１の配線を介して、当該複数の発光素子グループのそれぞれが備える当該複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、当該第２の配線を介して、当該複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子グループ群ごとに異なる位相で送信する点灯信号発生部と、当該第３の配線を介して、当該点灯信号との組み合わせにより点灯または非点灯の制御の対象となる発光素子グループを選択する選択信号を、当該異なる位相に対応したタイミングで当該発光素子アレイごとに送信する選択信号発生部とを備え、当該異なる位相に対応したタイミングが、当該転送信号と当該異なる位相で送信される当該点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであって、前記像保持体を露光して静電潜像を形成する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
   前記像保持体に形成された前記静電潜像を現像する現像手段と、
   前記像保持体に現像された画像を被転写体に転写する転写手段と
   を備える画像形成装置。
7. それぞれが、複数の発光素子を有する複数の発光素子アレイと、
   前記複数の発光素子アレイに共通に接続され、前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号が、当該複数の発光素子アレイに共通に送信される第１の配線と、
   前記複数の発光素子アレイが分けられて構成された複数の発光素子アレイ群の当該発光素子アレイ群ごとに接続され、前記複数の発光素子に点灯のための電力を供給する点灯信号が、当該発光素子アレイ群ごとに異なる位相で送信される第２の配線と、
   前記複数の発光素子アレイ群のそれぞれに含まれる発光素子アレイから当該発光素子アレイ群をまたいで構成された、発光素子アレイの複数の組の当該組ごとに接続され、点灯または非点灯の制御の対象となる発光素子アレイを選択する選択信号が、前記異なる位相に対応したタイミングで当該組ごとに送信される第３の配線とを備え、
   前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置。
8. それぞれが、複数の発光素子を有するとともに、当該複数の発光素子が分けられて複数の発光素子グループを構成する複数の発光素子アレイと、
   前記複数の発光素子アレイに共通に接続され、前記複数の発光素子グループのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号が、当該複数の発光素子アレイに共通に送信される第１の配線と、
   前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子グループが当該発光素子アレイをまたいで構成された複数の発光素子グループ群の当該発光素子グループ群ごとに接続され、前記複数の発光素子に点灯のための電力を供給する点灯信号が、当該発光素子グループ群ごとに異なる位相で送信される第２の配線と、
   前記発光素子アレイごとに接続され、前記点灯信号との組み合わせにより点灯または非点灯の制御の対象となる発光素子グループを選択する選択信号が、前記異なる位相に対応したタイミングで当該発光素子アレイごとに送信される第３の配線とを備え、
   前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置。
9. それぞれが、複数の発光素子を有する複数の発光素子アレイと、
   前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、当該複数の発光素子アレイに共通に送信する転送信号発生部と、
   前記複数の発光素子アレイが分けられて構成された複数の発光素子アレイ群の当該発光素子アレイ群ごとに、前記複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子アレイ群ごとに異なる位相で送信する点灯信号発生部と、
   前記複数の発光素子アレイ群のそれぞれに含まれる発光素子アレイから当該発光素子アレイ群をまたいで構成された、発光素子アレイの複数の組の当該組ごとに、点灯または非点灯の制御の対象となる発光素子アレイを選択する選択信号を、前記異なる位相に対応したタイミングで送信する選択信号発生部とを備え、
   前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置。
10. それぞれが、複数の発光素子を有するとともに、当該複数の発光素子が分けられて複数の発光素子グループを構成する複数の発光素子アレイと、
    前記複数の発光素子グループのそれぞれが備える前記複数の発光素子を順に点灯または非点灯の制御の対象として設定する転送信号を、前記複数の発光素子アレイに共通に送信する転送信号発生部と、
    前記複数の発光素子アレイのそれぞれが備える前記複数の発光素子グループが当該発光素子アレイをまたいで構成された複数の発光素子グループ群の当該発光素子グループ群ごとに、前記複数の発光素子に点灯のための電力を供給する点灯信号を、当該発光素子グループ群ごとに異なる位相で送信する点灯信号発生部と、
    前記点灯信号との組み合わせにより点灯または非点灯の制御の対象となる発光素子グループを選択する選択信号を、前記異なる位相に対応したタイミングで前記発光素子アレイごとに送信する選択信号発生部とを備え、
    前記異なる位相に対応したタイミングは、前記転送信号と前記異なる位相で送信される前記点灯信号とにより点灯可能な状態に設定されている発光素子を発光させるタイミングであることを特徴とする発光装置。

Images