JP5311505B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5311505B2 JP5311505B2 JP2010204537A JP2010204537A JP5311505B2 JP 5311505 B2 JP5311505 B2 JP 5311505B2 JP 2010204537 A JP2010204537 A JP 2010204537A JP 2010204537 A JP2010204537 A JP 2010204537A JP 5311505 B2 JP5311505 B2 JP 5311505B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing body
- resin
- sealing
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
アイランドに固定した半導体素子とリードとを接続し封止体によって封止した半導体装置において、半導体装置の外部端子となるアイランド或いはリードが封止体底面にて露出し、このアイランド或いはリードの側面と前記封止体の側面とが同一平面を構成し、アイランド或いはリードの下面部内方に凹部が設けられている。
更に、前記切断された個別の半導体装置の側面に保護被膜を形成する工程とを有する。
また、前記ダイシングによって、切断面に切断方向に沿って突起が生じるのを防止することができるので、実装不良の発生を防止することができる。
(1)本発明によれば、半導体素子寸法に近似した半導体装置(CSP)に関し、個別半導体素子搭載基板として金属材料を用いたリードフレームの使用が可能となるという効果がある。
(2)本発明によれば、微小な半導体装置の封止体を一括モールドによって樹脂封止することができるという効果がある。
(3)本発明によれば、上記効果(1)(2)により、半導体装置を安価に製造することができるという効果がある。
(4)本発明によれば、ダイシングによって、切断面に切断方向に沿って突起が生じるのを防止することができるという効果がある。
(5)本発明によれば、上記効果(4)により、実装不良の発生を防止することができるという効果がある。
(6)本発明によれば、切断面に保護被膜を塗布することにより、水分の進入が防止できるという効果がある。
(7)本発明によれば、保護被膜の塗布されない半導体装置の下面では、アイランド及びリードに設けられた凹部によって水分の進入経路が長くなり、耐湿性が向上するという効果がある。
(8)本発明によれば、上記効果(6)(7)により、半導体装置の信頼性が向上するという効果がある。
(9)本発明によれば、半導体装置下面に、絶縁層を樹脂モールド方法により形成したことにより、実装基板上に形成された回路配線との電気的短絡を防止することができるという効果がある。
(10)本発明によれば、複数の半導体素子を列毎に一つのキャビティとして樹脂封止することによって、熱または樹脂の収縮作用による反りを防止しつつ、仕上がり寸法精度の良い個別半導体装置を提供することが可能となるという効果がある。
図3に示すのは本願の参考例1である半導体装置の斜視図であり、図4の(a)に示すのはその縦断側面図、(b)に示すのは底面図である。
本願の参考例1の半導体装置では、単結晶シリコン等の半導体基板に所定の素子を形成した半導体素子1を、例えば金等のロー材によってアイランド2に固定し、半導体素子1とリード3とをボンディングワイヤ4によって接続してある。半導体素子をダイボンディングするアイランド2及びリード3の下面部内方には、夫々凹部が設けられている。即ち、アイランド2とリード3との互いに向い合う内端の下面側を、前記互いに向い合う内端とは反対側の外端方向に夫々後退させ、かつアイランド2とリード3との上面側はそのままとする構成によって、アイランド2及びリード3は夫々上面の面積よりも下面の電極となる部分の面積が小さくされている。
このような場合の対策としては、図13に示すように、半導体装置のアイランド2及びリード3の下面部外方に、夫々凹部を設ける。即ち、下面の外端を内端方向に後退させる構成とする。この構成によって、アイランド2或いはリード3の端面は、上下を封止体5によって挟まれているために、切断の際に前記突起が生じにくくなり、突起が生じた場合にも半導体装置の底面から突出することがない。
前述した本願の参考例1および実施の形態1では、リードフレーム7のアイランド2及びリード3の下面に凹部を設け、この凹部に応じた凸型のヒートブロック8を用いてダイボンディング及びワイヤボンディングを行なっている。この凹部は、リードフレーム7の厚さを一定とした場合、凹部を深く形成すると、ダイボンディング及びワイヤボンディングの際に、アイランド2或いはリード3の変形が懸念されるので、リードフレーム7の厚さが薄くなる程、残りの板厚を確保する為、凹部を浅く形成する必要がある。凹部が浅くなることによって、樹脂封止の際に封止樹脂の充填が不充分となり、絶縁層が充分に形成されない等の不具合が懸念される。
また、前述した本願の参考例1および実施の形態1と同様に、図19に示すように、半導体装置のアイランド2及びリード3の下面部外方に、夫々凹部を設け、下面の外端を内端方向に後退させる構成としてもよい。この構成によって、アイランド2或いはリード3の端面は、上下を封止体5a,5bによって挟まれているために、切断の際に前記突起が生じにくくなり、突起が生じた場合にも半導体装置の底面から突出することがない。
Claims (9)
- 第1上面と前記第1上面とは反対側の第1下面とを備えた第1外部端子と、
第2上面と前記第2上面とは反対側の第2下面とを備えた第2外部端子と、
前記第1外部端子の前記第1上面上に搭載された半導体素子と、
封止体表面、前記封止体表面とは反対側の封止体裏面、前記封止体表面と前記封止体裏面との間に位置する第1封止体側面、および前記第1封止体側面と対向する第2封止体側面を備え、前記第1外部端子の前記第1上面、前記第2外部端子の前記第2上面、および前記半導体素子を封止する封止体と、を有し、
前記半導体素子は、前記第2外部端子と電気的に接続され、
前記第2外部端子は、
前記第2上面と前記第2下面との間に位置し、前記第2下面に連なる第1側面、
前記第2上面と前記第2下面との間に位置し、前記第1側面に対向して前記第2下面に連なる第2側面、
前記第2上面と前記第2下面との間に位置し、前記第2上面に連なる第3側面、
前記第2上面と前記第2下面との間に位置し、前記第3側面に対向して前記第2上面に連なる第4側面、
および前記第1側面と前記第3側面との間に位置し、前記第1側面と前記第3側面と連なり、前記第2下面と同一方向を向いた第3下面を有し、
前記第1側面は、前記第2側面よりも前記第1封止体側面に近い位置にあり、
前記第3側面は、前記第4側面よりも前記第1封止体側面に近い位置にあり、
前記第2下面は、前記封止体の前記封止体裏面から露出し、
前記第3側面は、前記封止体の前記第1封止体側面から露出し、
前記第1側面と前記第3下面は、前記封止体により覆われ、
前記第2上面から前記第2下面に向かう厚さ方向において、前記第2上面から前記第3下面までの厚さは、前記第2上面から前記第2下面までの厚さよりも薄いことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1封止体側面において、前記第3側面の上下は、前記封止体で挟まれていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1封止体側面において、前記第3側面の周囲は、前記封止体で囲まれていることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記第3側面は、前記第1封止体側面と同一平面内にあることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第2下面の面積は、前記第2上面の面積よりも小さく形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第2側面は、前記第4側面よりも前記第1封止体側面に近い位置にあることを特徴とする半導体装置。 - 請求項1もしくは6のいずれか1項に記載の半導体装置において、
前記第2側面と前記第4側面は、前記封止体により覆われていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記半導体素子は、前記第1外部端子の前記第1上面と電気的に接続されていることを特徴とする半導体装置。 - 請求項8に記載の半導体装置において、
前記半導体素子は、前記第1外部端子の前記第1上面と、金のロー材を介して電気的に接続されており、
前記半導体素子の電極パッドは、前記第2外部端子の第2上面と、ボンディングワイヤにより電気的に接続されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204537A JP5311505B2 (ja) | 2010-09-13 | 2010-09-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204537A JP5311505B2 (ja) | 2010-09-13 | 2010-09-13 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007208836A Division JP4994148B2 (ja) | 2007-08-10 | 2007-08-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011023736A JP2011023736A (ja) | 2011-02-03 |
JP5311505B2 true JP5311505B2 (ja) | 2013-10-09 |
Family
ID=43633481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010204537A Expired - Fee Related JP5311505B2 (ja) | 2010-09-13 | 2010-09-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5311505B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02184059A (ja) * | 1989-01-11 | 1990-07-18 | Sanyo Electric Co Ltd | ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法 |
JP2902918B2 (ja) * | 1993-11-25 | 1999-06-07 | 三洋電機株式会社 | 表面実装型半導体装置 |
JP3209696B2 (ja) * | 1996-03-07 | 2001-09-17 | 松下電器産業株式会社 | 電子部品の製造方法 |
US6281568B1 (en) * | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
JP3686287B2 (ja) * | 1999-07-14 | 2005-08-24 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2010
- 2010-09-13 JP JP2010204537A patent/JP5311505B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011023736A (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3686287B2 (ja) | 半導体装置の製造方法 | |
JP4246243B2 (ja) | 半導体集積回路装置 | |
JP3619773B2 (ja) | 半導体装置の製造方法 | |
US8115299B2 (en) | Semiconductor device, lead frame and method of manufacturing semiconductor device | |
US20040043537A1 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
JP2006344898A (ja) | 半導体装置及びその製造方法 | |
JP3660854B2 (ja) | 半導体装置の製造方法 | |
US8318548B2 (en) | Method for manufacturing semiconductor device | |
JP4994148B2 (ja) | 半導体装置の製造方法 | |
JP2005277434A (ja) | 半導体装置 | |
KR100829613B1 (ko) | 반도체 칩 패키지 및 그 제조 방법 | |
JP2006344827A (ja) | 半導体装置の製造方法 | |
JP5311505B2 (ja) | 半導体装置 | |
JP5587464B2 (ja) | 半導体装置の製造方法 | |
JP5512784B2 (ja) | 半導体装置の製造方法 | |
JP2008066762A (ja) | 半導体チップ搭載用の絶縁基板 | |
JP5184558B2 (ja) | 半導体装置 | |
JP2007081232A (ja) | 半導体装置の製造方法 | |
JP2004172647A (ja) | 半導体装置 | |
JP2008244026A (ja) | 半導体装置、その製造方法、およびそのための有機配線基板 | |
JP2014112714A (ja) | 半導体装置 | |
JP2005317814A (ja) | 半導体装置及びその製造方法 | |
JP2014207471A (ja) | 半導体装置の製造方法 | |
JP2012124537A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121024 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130225 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130627 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |