JP5309915B2 - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP5309915B2 JP5309915B2 JP2008293413A JP2008293413A JP5309915B2 JP 5309915 B2 JP5309915 B2 JP 5309915B2 JP 2008293413 A JP2008293413 A JP 2008293413A JP 2008293413 A JP2008293413 A JP 2008293413A JP 5309915 B2 JP5309915 B2 JP 5309915B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- level
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
次に、図2に示す検出回路15,16の動作を図3を参照しながら説明する。図3は図2に示す検出回路の動作波形図である。図3において、VSはハイサイドグランド端子電圧、ICAPは第1コンデンサC1、第2コンデンサC2に流れる電流、sgはシュミットインバータS−INV2の出力信号、gsはインバータINV1の出力信号である。
このように構成された実施例2のレベルシフト回路によっても、実施例1のレベルシフト回路の効果と同様な効果が得られる。
12,24 駆動回路
13,14,18 バッファ
15,15a,16,16a 検出回路
20a,20c 第1ハイサイド信号検出回路
20b,20d 第2ハイサイド信号検出回路
21,21a,22,22a 検知回路
23 ラッチ
Q1 ローサイドスイッチ
Q2 ハイサイドスイッチ
D1〜D7 ダイオード
AND10〜16 アンド回路
C1 第1コンデンサ
C2 第2コンデンサ
C3 第3コンデンサ
Q1 第1スイッチ
FF1,FF2 フリップフロップ回路
INV1,INV10〜INV14 インバータ
Q11〜Q17 トランジスタ
I1,I11〜I14 電流源
Q12,Q13 第1カレントミラー回路
Q16,Q17 第2カレントミラー回路
S−INV1,S−INV2 シュミットインバータ
Claims (2)
- 第1電圧レベルを第1電圧レベルとは異なる第2電圧レベルに変換するレベルシフト回路であって、
前記第2電圧レベルの論理電圧状態を第1コンデンサを介してセットするセットレベル回路と、
前記第2電圧レベルの論理電圧状態を第2コンデンサを介してリセットするリセットレベル回路と、
前記セットレベル回路のセット信号と前記リセットレベル回路のリセット信号とによりローサイドスイッチに直列に接続されたハイサイドスイッチをオン/オフ駆動する駆動回路と、
前記第1コンデンサ及び前記第2コンデンサに流れる電流の内の少なくともいずれか一方に流れる電流を検出する電流検出回路と、
前記電流検出回路が前記第1コンデンサ又は前記第2コンデンサに流れる電流を検出している期間中、前記セットレベル回路及び前記リセットレベル回路に入力される駆動信号の内の少なくともいずれか一方をマスクするマスク回路と、
を備えることを特徴とするレベルシフト回路。 - 前記セットレベル回路と前記リセットレベル回路によって駆動される異なる電圧レベルの論理電圧状態は、前記セットレベル回路によるセット信号より、前記リセットレベル回路によるリセット信号が優先されることを特徴とする請求項1記載のレベルシフト回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008293413A JP5309915B2 (ja) | 2008-11-17 | 2008-11-17 | レベルシフト回路 |
US12/612,306 US8008945B2 (en) | 2008-11-17 | 2009-11-04 | Level-shift circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008293413A JP5309915B2 (ja) | 2008-11-17 | 2008-11-17 | レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010124047A JP2010124047A (ja) | 2010-06-03 |
JP5309915B2 true JP5309915B2 (ja) | 2013-10-09 |
Family
ID=42171504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008293413A Expired - Fee Related JP5309915B2 (ja) | 2008-11-17 | 2008-11-17 | レベルシフト回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8008945B2 (ja) |
JP (1) | JP5309915B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011244191A (ja) * | 2010-05-18 | 2011-12-01 | Panasonic Corp | 駆動装置 |
EP2660979B1 (en) * | 2012-04-30 | 2019-02-27 | Dialog Semiconductor GmbH | High side driver with power supply function |
US9246476B2 (en) * | 2013-05-10 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit |
ITUA20161431A1 (it) * | 2016-03-07 | 2017-09-07 | St Microelectronics Srl | Circuito di pilotaggio di gate per uno stadio di uscita half bridge o full bridge e corrispondente procedimento per pilotare uno stadio di uscita half bridge o full bridge |
US10348298B2 (en) | 2017-05-03 | 2019-07-09 | Texas Instruments Incorporated | Repeater for an open-drain communication system using a current detector and a control logic circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0815252B2 (ja) * | 1991-03-27 | 1996-02-14 | 松下電器産業株式会社 | フリップフロップ回路 |
US5543740A (en) * | 1995-04-10 | 1996-08-06 | Philips Electronics North America Corporation | Integrated half-bridge driver circuit |
US6646469B2 (en) * | 2001-12-11 | 2003-11-11 | Koninklijke Philips Electronics N.V. | High voltage level shifter via capacitors |
EP1861973A1 (en) * | 2005-03-23 | 2007-12-05 | QUALCOMM Incorporated | Current mode interface for off-chip high speed communication |
US7639060B2 (en) * | 2007-03-20 | 2009-12-29 | Denso Corporation | Level shift circuit |
-
2008
- 2008-11-17 JP JP2008293413A patent/JP5309915B2/ja not_active Expired - Fee Related
-
2009
- 2009-11-04 US US12/612,306 patent/US8008945B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8008945B2 (en) | 2011-08-30 |
JP2010124047A (ja) | 2010-06-03 |
US20100123479A1 (en) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8040162B2 (en) | Switch matrix drive circuit for a power element | |
JP5315026B2 (ja) | 半導体装置 | |
JP6194959B2 (ja) | 駆動回路および半導体装置 | |
KR100933651B1 (ko) | 하프-브릿지 드라이버 및 그러한 드라이버를 갖는 파워 변환 시스템 | |
JP5838776B2 (ja) | 内燃機関用点火装置 | |
US7888985B2 (en) | Level shift circuit | |
JP4287864B2 (ja) | 駆動回路 | |
JP5309915B2 (ja) | レベルシフト回路 | |
JP2005176174A (ja) | 半導体装置 | |
JP4360310B2 (ja) | 駆動装置 | |
US6903590B2 (en) | Pulse generating circuit and high-side driver circuit | |
JP4531500B2 (ja) | 半導体装置および半導体装置モジュール | |
JP5003588B2 (ja) | 半導体回路 | |
WO2016185802A1 (ja) | 駆動回路 | |
CN114204926A (zh) | 半导体装置 | |
US11128120B2 (en) | Inductive load control device | |
JP2017073872A (ja) | チャージポンプ回路 | |
JP4459689B2 (ja) | スイッチング素子の駆動回路 | |
JP5321000B2 (ja) | レベルシフト回路 | |
JP2014220091A (ja) | 車両用灯具駆動回路 | |
JP4942195B2 (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
JP2003338743A (ja) | パワーデバイスの駆動回路 | |
CN111682740A (zh) | 驱动电路 | |
JP3657486B2 (ja) | スイッチ素子駆動回路 | |
US11133738B2 (en) | Switching control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5309915 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |