JP5299198B2 - 設計支援プログラム、設計支援装置、および設計支援方法 - Google Patents
設計支援プログラム、設計支援装置、および設計支援方法 Download PDFInfo
- Publication number
- JP5299198B2 JP5299198B2 JP2009223871A JP2009223871A JP5299198B2 JP 5299198 B2 JP5299198 B2 JP 5299198B2 JP 2009223871 A JP2009223871 A JP 2009223871A JP 2009223871 A JP2009223871 A JP 2009223871A JP 5299198 B2 JP5299198 B2 JP 5299198B2
- Authority
- JP
- Japan
- Prior art keywords
- arrangement position
- cell
- terminal
- connection line
- layout data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は、実施の形態1の一例を示す説明図である。まず、<1>設計支援装置は、複数の向きで配置されるマクロ内で用いられるセルのレイアウトデータから、セルの端子の配置位置を第1の端子の配置位置として検出する。図1では、入力信号が外部から入力されるINの第1の端子の配置位置と、出力信号を出力するOUTの第1の端子の配置位置とが検出される。本実施の形態では、端子として所定層のビアが検出される。レイアウトデータの中心位置を原点(0,0)として、INの第1の端子の配置位置は、(−a,0)であり、OUTの第1の端子の配置位置は、(a,0)である。
図2は、セルのレイアウトデータの一例を示す説明図である。実施の形態1では、セルのレイアウトデータの一例としてインバータのレイアウトデータ200を用いる。まず、図2では、回路シンボルで示すようにインバータの入力端子が、INであり、出力端子が、OUTである。インバータでは、INに入力された信号が反転されてOUTから出力される。
図3は、実施の形態1にかかる設計支援装置のハードウェア構成を示すブロック図である。図3において、設計支援装置は、CPU(Central Processing Unit)301と、ROM(Read‐Only Memory)302と、RAM(Random Access Memory)303と、磁気ディスクドライブ304と、磁気ディスク305と、光ディスクドライブ306と、光ディスク307と、ディスプレイ308と、I/F(Interface)309と、キーボード310と、マウス311と、スキャナ312と、プリンタ313と、を備えている。また、各構成部はバス300によってそれぞれ接続されている。
図4は、実施の形態1にかかる設計支援装置の機能的構成を示すブロック図である。設計支援装置400は、検出部401と、算出部402と、関連付け部403と、挿入部404と、接続部405、出力部406と、を含む構成である。各機能(検出部401〜出力部406)は、具体的には、たとえば、図3に示したROM302、RAM303、磁気ディスク305、光ディスク307などの記憶装置に記憶されたプログラムをCPU301に実行させることにより、または、I/F309により、各機能を実現する。
図7は、設計支援装置400による設計支援処理手順の一例を示すフローチャートである。まず、複数の向きで配置されるマクロ内に配置されるセルのレイアウトデータを記憶装置から取得し(ステップS701)、検出部401により、セルの第1の端子の配置位置を検出する(ステップS702)。ここでは、レイアウトデータからセル内の端子ごとに、端子の配置位置が第1の端子の配置位置として検出される。
つぎに、実施の形態2について説明する。実施の形態2では、第1の端子と第2の端子とを備えるセルが、マクロの向きに応じて何れか一方のビアを用いて設計されたマクロを、他の向きに変換させる。実施の形態2では、マクロを縦向きから横向きに自動で変換する。これにより、マクロ内に配置されているセルの向きが維持され、かつ配線の接続関係が維持される。なお、実施の形態2では、実施の形態1で示した構成と同一構成については同一符号を付し、説明を省略する。
図8は、実施の形態2にかかる設計支援装置の機能的構成を示すブロック図である。設計支援装置800は、検出部801と、算出部802と、平行移動部803と、回転移動部804と、出力部805と、を含む構成である。各機能(検出部801〜出力部805)は、具体的には、たとえば、図3に示したROM302、RAM303、磁気ディスク305、光ディスク307などの記憶装置に記憶されたプログラムをCPU301に実行させることにより、または、I/F309により、実現する。まず、設計支援装置800の設計支援対象となるマクロのレイアウトデータの一例と検出部801について図9を用いて説明する。
図15は、設計支援装置800による設計支援処理手順の一例を示すフローチャートである。まず、マクロのレイアウトデータから未選択のセルがあるか否かを判断し(ステップS1501)、未選択のセルがあると判断された場合(ステップS1501:Yes)、未選択のセルから1つのセルを選択する(ステップS1502)。
実施の形態3では、一の向きと他の向きで配置されるマクロ内で用いられる半導体素子であって、一の向きで用いられる第1の端子と他の向きで用いられる第2の端子とを備える半導体素子について説明する。実施の形態3では、インバータと、2入力のNANDと、Poly抵抗と、容量とを、例として図示する。
最後に、実施の形態4では、縦向きのマクロと横向きのマクロについて説明する。
複数の向きで配置されるマクロ内で用いられるセルのレイアウトデータから、前記セルの端子の配置位置を第1の配置位置として検出する検出手段、
前記複数の向きのうち、前記第1の配置位置で用いられる一の向きと異なる他の向きで用いられる前記端子の第2の配置位置を、前記一の向きから前記他の向きへの変化量と前記検出手段により検出された第1の配置位置に基づいて算出する算出手段、
前記算出手段により算出された第2の配置位置と、前記第1の配置位置と、前記レイアウトデータとを関連付ける関連付け手段、
前記関連付け手段により関連付けられた関連付け結果を出力する出力手段、
として機能させることを特徴とする設計支援プログラム。
前記関連付け手段により前記レイアウトデータと関連付けられた第2の配置位置ごとに、前記第2の配置位置へ前記端子を挿入する挿入手段、
前記挿入手段により前記第2の配置位置へ挿入された端子と前記第1の配置位置に配置されている端子とを接続する接続手段、として機能させ、
前記出力手段は、
前記接続手段により接続された接続後のセルのレイアウトデータを出力することを特徴とする付記1に記載の設計支援プログラム。
前記第1の配置位置から、前記セルの中心位置を中心にして90度回転させた位置を前記セルの第2の配置位置として算出し、
前記関連付け手段は、
前記算出手段により算出された第2の配置位置と、前記第1の配置位置と、前記レイアウトデータとを関連付けることを特徴とする付記1または2に記載の設計支援プログラム。
前記複数の向きのうち、前記第1の配置位置で用いられる一の向きと異なる他の向きで用いられる前記端子の第2の配置位置を、前記一の向きから前記他の向きへの変化量と前記検出手段により検出された第1の配置位置に基づいて算出する算出手段と、
前記算出手段により算出された第2の配置位置と、前記第1の配置位置と、前記レイアウトデータとを関連付ける関連付け手段と、
前記関連付け手段により関連付けられた関連付け結果を出力する出力手段と、
を備えることを特徴とする設計支援装置。
複数の向きで配置されるマクロ内で用いられるセルのレイアウトデータから、前記セルの端子の配置位置を第1の配置位置として検出する検出工程と、
前記複数の向きのうち、前記第1の配置位置で用いられる一の向きと異なる他の向きで用いられる前記端子の第2の配置位置を、前記一の向きから前記他の向きへの変化量と前記検出工程により検出された第1の配置位置に基づいて算出する算出工程と、
前記算出工程により算出された第2の配置位置と、前記第1の配置位置と、前記レイアウトデータとを関連付ける関連付け工程と、
前記関連付け工程により関連付けられた関連付け結果を出力する出力工程と、
を実行することを特徴とする設計支援方法。
前記レイアウトデータから、前記セルごとに、前記セルの中心位置を第1のセル配置位置として検出し、前記セル間の接続線ごとに、前記接続線の配置位置を第1の接続線配置位置として検出する検出手段、
前記セルごとに、前記一の向きから前記他の向きへの変化量と前記検出手段により検出された第1のセル配置位置とに基づいて前記他の向きでの第2のセル配置位置を算出し、前記接続線ごとに、前記変化量と前記検出手段により検出された第1の接続線配置位置に基づいて前記他の向きでの第2の接続線配置位置を算出する算出手段、
前記セルごとに、前記第1のセル配置位置と前記算出手段により算出された第2のセル配置位置に基づいて、前記セルの平行移動処理を実行する平行移動手段、
前記接続線ごとに、前記第1の接続線配置位置から前記算出手段により算出された第2の接続線配置位置への前記接続線の回転移動処理を実行する回転移動手段、
前記平行移動処理および前記回転移動処理後のレイアウトデータを出力する出力手段、
として機能させることを特徴とする設計支援プログラム。
前記セルごとに、前記第1のセル配置位置から前記マクロの指定位置を中心にして90度回転させた位置を第2のセル配置位置として算出し、前記接続線ごとに、前記第1の接続線配置位置から前記マクロの原点を中心にして90度回転させた位置を第2の接続線配置位置として算出し、
前記平行移動手段は、
前記セルごとに、前記第1のセル配置位置と前記算出手段により算出された第2のセル配置位置に基づいて、前記セルの平行移動処理を実行し、
前記回転移動手段は、
前記接続線ごとに、前記第1の接続線配置位置から前記算出手段により算出された第2の接続線配置位置への前記接続線の回転移動処理を実行することを特徴とする付記6に記載の設計支援プログラム。
前記レイアウトデータから、前記セルごとに、前記セルの中心位置を第1のセル配置位置として検出し、前記セル間の接続線ごとに、前記接続線の配置位置を第1の接続線配置位置として検出する検出手段と、
前記セルごとに、前記一の向きから前記他の向きへの変化量と前記検出手段により検出された第1のセル配置位置とに基づいて前記他の向きでの第2のセル配置位置を算出し、前記接続線ごとに、前記変化量と前記検出手段により検出された第1の接続線配置位置に基づいて前記他の向きでの第2の接続線配置位置を算出する算出手段と、
前記セルごとに、前記第1のセル配置位置と前記算出手段により算出された第2のセル配置位置に基づいて、前記セルの平行移動処理を実行する平行移動手段と、
前記接続線ごとに、前記第1の接続線配置位置から前記算出手段により算出された第2の接続線配置位置への前記接続線の回転移動処理を実行する回転移動手段と、
前記平行移動処理および前記回転移動処理後のレイアウトデータを出力する出力手段と、
を備えることを特徴とする設計支援装置。
前記レイアウトデータから、前記セルごとに、前記セルの中心位置を第1のセル配置位置として検出し、前記セル間の接続線ごとに、前記接続線の配置位置を第1の接続線配置位置として検出する検出工程と、
前記セルごとに、前記一の向きから前記他の向きへの変化量と前記検出工程により検出された第1のセル配置位置とに基づいて前記他の向きでの第2のセル配置位置を算出し、前記接続線ごとに、前記変化量と前記検出工程により検出された第1の接続線配置位置に基づいて前記他の向きでの第2の接続線配置位置を算出する算出工程と、
前記セルごとに、前記第1のセル配置位置と前記算出工程により算出された第2のセル配置位置に基づいて、前記セルの平行移動処理を実行する平行移動工程と、
前記接続線ごとに、前記第1の接続線配置位置から前記算出工程により算出された第2の接続線配置位置への前記接続線の回転移動処理を実行する回転移動工程と、
前記平行移動処理および前記回転移動処理後のレイアウトデータを出力する出力工程と、
を実行することを特徴とする設計支援方法。
前記第1の端子と電気的に接続され、前記一の向きと異なる他の向きで用いられている第2の端子と、
を備えることを特徴とする半導体素子。
前記複数の向きのうち、一の向きで用いられている第1の端子と、前記複数の向きのうち、前記一の向きと異なる他の向きで用いられ、前記第1の端子と電気的に接続されている第2の端子とを備える複数の半導体素子、を備え、
前記半導体素子が、前記マクロの向きに関わらず前記一の向きで配置されていることを特徴とするマクロ。
400 設計支援装置
401 検出部
402 算出部
403 関連付け部
404 挿入部
405 接続部
406 出力部
800 設計支援装置
801 検出部
802 算出部
803 平行移動部
804 回転移動部
805 出力部
900 レイアウトデータ
1400 移動処理後のレイアウトデータ
Claims (9)
- コンピュータを、
複数の向きで配置されるマクロ内で用いられるセルのレイアウトデータから、前記セルの端子の配置位置を第1の配置位置として検出する検出手段、
前記複数の向きのうち、前記第1の配置位置で用いられる一の向きと異なる他の向きで用いられる前記端子の第2の配置位置を、前記一の向きから前記他の向きへの変化量と前記検出手段により検出された前記第1の配置位置に基づいて算出する算出手段、
前記算出手段により算出された前記第2の配置位置と、前記第1の配置位置と、前記レイアウトデータとを関連付ける関連付け手段、
前記関連付け手段により前記レイアウトデータと関連付けられた前記第2の配置位置ごとに、前記第2の配置位置へ前記端子を挿入する挿入手段、
前記挿入手段により前記第2の配置位置へ挿入された端子と前記第1の配置位置に配置されている端子とを接続する接続手段、
前記接続手段により接続された接続後のセルのレイアウトデータを出力する出力手段、
として機能させることを特徴とする設計支援プログラム。 - 前記算出手段は、
前記第1の配置位置から、前記セルの中心位置を中心にして90度回転させた位置を前記セルの第2の配置位置として算出し、
前記関連付け手段は、
前記算出手段により算出された前記第2の配置位置と、前記第1の配置位置と、前記レイアウトデータとを関連付けることを特徴とする請求項1に記載の設計支援プログラム。 - 複数の向きで配置されるマクロ内で用いられるセルのレイアウトデータから、前記セルの端子の配置位置を第1の配置位置として検出する検出手段と、
前記複数の向きのうち、前記第1の配置位置で用いられる一の向きと異なる他の向きで用いられる前記端子の第2の配置位置を、前記一の向きから前記他の向きへの変化量と前記検出手段により検出された前記第1の配置位置に基づいて算出する算出手段と、
前記算出手段により算出された前記第2の配置位置と、前記第1の配置位置と、前記レイアウトデータとを関連付ける関連付け手段と、
前記関連付け手段により前記レイアウトデータと関連付けられた前記第2の配置位置ごとに、前記第2の配置位置へ前記端子を挿入する挿入手段と、
前記挿入手段により前記第2の配置位置へ挿入された端子と前記第1の配置位置に配置されている端子とを接続する接続手段と、
前記接続手段により接続された接続後のセルのレイアウトデータを出力する出力手段と、
を備えることを特徴とする設計支援装置。 - 前記算出手段は、
前記第1の配置位置から、前記セルの中心位置を中心にして90度回転させた位置を前記セルの第2の配置位置として算出し、
前記関連付け手段は、
前記算出手段により算出された前記第2の配置位置と、前記第1の配置位置と、前記レイアウトデータとを関連付けることを特徴とする請求項3に記載の設計支援装置。 - コンピュータが、
複数の向きで配置されるマクロ内で用いられるセルのレイアウトデータから、前記セルの端子の配置位置を第1の配置位置として検出する検出工程と、
前記複数の向きのうち、前記第1の配置位置で用いられる一の向きと異なる他の向きで用いられる前記端子の第2の配置位置を、前記一の向きから前記他の向きへの変化量と前記検出工程により検出された前記第1の配置位置に基づいて算出する算出工程と、
前記算出工程により算出された前記第2の配置位置と、前記第1の配置位置と、前記レイアウトデータとを関連付ける関連付け工程と、
前記関連付け工程により前記レイアウトデータと関連付けられた前記第2の配置位置ごとに、前記第2の配置位置へ前記端子を挿入する挿入工程と、
前記挿入工程により前記第2の配置位置へ挿入された端子と前記第1の配置位置に配置されている端子とを接続する接続工程と、
前記接続工程により接続された接続後のセルのレイアウトデータを出力する出力工程と、
を実行することを特徴とする設計支援方法。 - 前記算出工程は、
前記第1の配置位置から、前記セルの中心位置を中心にして90度回転させた位置を前記セルの第2の配置位置として算出し、
前記関連付け工程は、
前記算出工程により算出された前記第2の配置位置と、前記第1の配置位置と、前記レイアウトデータとを関連付けることを特徴とする請求項5に記載の設計支援方法。 - コンピュータを、
一の向きで用いられる端子と、前記一の向きと異なる他の向きで用いられる端子とが接続された複数のセルが前記一の向きで配置されているマクロのレイアウトデータから、前記セルごとに、前記セルの中心位置を第1のセル配置位置として検出し、前記セル間の接続線ごとに、前記接続線の配置位置を第1の接続線配置位置として検出する検出手段、
前記セルごとに、前記一の向きから前記他の向きへの変化量と前記検出手段により検出された前記第1のセル配置位置とに基づいて前記他の向きでの第2のセル配置位置を算出し、前記接続線ごとに、前記変化量と前記検出手段により検出された前記第1の接続線配置位置に基づいて前記他の向きでの第2の接続線配置位置を算出する算出手段、
前記セルごとに、前記第1のセル配置位置と前記算出手段により算出された前記第2のセル配置位置に基づいて、前記セルの平行移動処理を実行する平行移動手段、
前記接続線ごとに、前記第1の接続線配置位置から前記算出手段により算出された前記第2の接続線配置位置への前記接続線の回転移動処理を実行する回転移動手段、
前記平行移動処理および前記回転移動処理後のレイアウトデータを出力する出力手段、
として機能させることを特徴とする設計支援プログラム。 - 一の向きで用いられる端子と、前記一の向きと異なる他の向きで用いられる端子とが接続された複数のセルが前記一の向きで配置されているマクロのレイアウトデータを用いる設計を支援する設計支援装置であって、
前記レイアウトデータから、前記セルごとに、前記セルの中心位置を第1のセル配置位置として検出し、前記セル間の接続線ごとに、前記接続線の配置位置を第1の接続線配置位置として検出する検出手段と、
前記セルごとに、前記一の向きから前記他の向きへの変化量と前記検出手段により検出された前記第1のセル配置位置とに基づいて前記他の向きでの第2のセル配置位置を算出し、前記接続線ごとに、前記変化量と前記検出手段により検出された前記第1の接続線配置位置に基づいて前記他の向きでの第2の接続線配置位置を算出する算出手段と、
前記セルごとに、前記第1のセル配置位置と前記算出手段により算出された前記第2のセル配置位置に基づいて、前記セルの平行移動処理を実行する平行移動手段と、
前記接続線ごとに、前記第1の接続線配置位置から前記算出手段により算出された前記第2の接続線配置位置への前記接続線の回転移動処理を実行する回転移動手段と、
前記平行移動処理および前記回転移動処理後のレイアウトデータを出力する出力手段と、
を備えることを特徴とする設計支援装置。 - 一の向きで用いられる端子と、前記一の向きと異なる他の向きで用いられる端子とが接続された複数のセルが前記一の向きで配置されているマクロのレイアウトデータを用いる設計を支援するコンピュータが、
前記レイアウトデータから、前記セルごとに、前記セルの中心位置を第1のセル配置位置として検出し、前記セル間の接続線ごとに、前記接続線の配置位置を第1の接続線配置位置として検出する検出工程と、
前記セルごとに、前記一の向きから前記他の向きへの変化量と前記検出工程により検出された前記第1のセル配置位置とに基づいて前記他の向きでの第2のセル配置位置を算出し、前記接続線ごとに、前記変化量と前記検出工程により検出された前記第1の接続線配置位置に基づいて前記他の向きでの第2の接続線配置位置を算出する算出工程と、
前記セルごとに、前記第1のセル配置位置と前記算出工程により算出された前記第2のセル配置位置に基づいて、前記セルの平行移動処理を実行する平行移動工程と、
前記接続線ごとに、前記第1の接続線配置位置から前記算出工程により算出された前記第2の接続線配置位置への前記接続線の回転移動処理を実行する回転移動工程と、
前記平行移動処理および前記回転移動処理後のレイアウトデータを出力する出力工程と、
を実行することを特徴とする設計支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223871A JP5299198B2 (ja) | 2009-09-29 | 2009-09-29 | 設計支援プログラム、設計支援装置、および設計支援方法 |
US12/892,481 US8584069B2 (en) | 2009-09-29 | 2010-09-28 | Apparatus and method for design support using layout positions of first and second terminals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223871A JP5299198B2 (ja) | 2009-09-29 | 2009-09-29 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011076154A JP2011076154A (ja) | 2011-04-14 |
JP5299198B2 true JP5299198B2 (ja) | 2013-09-25 |
Family
ID=43781733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009223871A Expired - Fee Related JP5299198B2 (ja) | 2009-09-29 | 2009-09-29 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8584069B2 (ja) |
JP (1) | JP5299198B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5136393B2 (ja) * | 2008-12-25 | 2013-02-06 | 富士通セミコンダクター株式会社 | 設計支援方法および設計支援装置 |
US9985839B2 (en) | 2015-07-08 | 2018-05-29 | Fedex Corporate Services, Inc. | Systems, apparatus, and methods of event monitoring for an event candidate within a wireless node network based upon sighting events, sporadic events, and benchmark checkpoint events |
US20170053058A1 (en) * | 2015-08-21 | 2017-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Model-based rule table generation |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58166742A (ja) | 1982-03-29 | 1983-10-01 | Nec Corp | マスタ−スライス基板 |
JPS6239024A (ja) * | 1985-08-14 | 1987-02-20 | Fujitsu Ltd | 理論線長によるデイレ−解析処理装置 |
JPH04163963A (ja) | 1990-10-26 | 1992-06-09 | Seiko Epson Corp | 半導体装置 |
WO1993005537A1 (en) | 1991-09-02 | 1993-03-18 | Seiko Epson Corporation | Semiconductor device |
JPH05267454A (ja) * | 1992-03-18 | 1993-10-15 | Fujitsu Ltd | ハードマクロのパターンデータ生成方法 |
JPH07311789A (ja) * | 1994-05-19 | 1995-11-28 | Dainippon Printing Co Ltd | スタンダードセルを用いた集積回路設計方法 |
JPH0851159A (ja) * | 1994-08-05 | 1996-02-20 | Mitsubishi Electric Corp | 半導体集積回路 |
JP4953526B2 (ja) * | 2001-07-27 | 2012-06-13 | 富士通セミコンダクター株式会社 | タイミング優先でセル配置するlsiのレイアウト方法及びその装置 |
JP4447210B2 (ja) * | 2002-11-20 | 2010-04-07 | 富士通マイクロエレクトロニクス株式会社 | 電源端子パターン生成方法及び半導体装置 |
US6983431B2 (en) * | 2003-05-09 | 2006-01-03 | Synopsys, Inc. | Simultaneous placement of large and small cells in an electronic circuit |
US7055114B2 (en) * | 2003-10-08 | 2006-05-30 | Hewlett-Packard Development Company, L.P. | Systems and processes for asymmetrically shrinking a VLSI layout |
JP4602112B2 (ja) * | 2005-02-17 | 2010-12-22 | 株式会社東芝 | 半導体集積回路の製造方法及び半導体集積回路 |
JP2006323643A (ja) * | 2005-05-19 | 2006-11-30 | Nec Electronics Corp | 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法 |
JP5365192B2 (ja) * | 2006-07-06 | 2013-12-11 | 日本電気株式会社 | 半導体集積回路の階層設計方法および装置 |
JP5029070B2 (ja) * | 2007-03-02 | 2012-09-19 | 日本電気株式会社 | 集積回路のレイアウト設計支援装置、方法、及びプログラム |
-
2009
- 2009-09-29 JP JP2009223871A patent/JP5299198B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-28 US US12/892,481 patent/US8584069B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011076154A (ja) | 2011-04-14 |
US8584069B2 (en) | 2013-11-12 |
US20110078646A1 (en) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8347253B2 (en) | Designing supply wirings in semiconductor integrated circuit by detecting power supply wiring of specific wiring layer in projection area | |
JP4887552B2 (ja) | Lsiチップのレイアウト設計方法 | |
US7960836B2 (en) | Redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same | |
JP5299198B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP2007264993A (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP2009237953A (ja) | 表示位置決定プログラム、該プログラムを記録した記録媒体、表示位置決定装置および表示位置決定方法 | |
JP5167740B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP5136371B2 (ja) | 設計支援方法 | |
JP4471794B2 (ja) | タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体 | |
US7984394B2 (en) | Design structure for a redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same | |
US8468481B2 (en) | Support program, design support system, and design support method | |
JP2008009787A (ja) | 階層設計レイアウト装置、および階層設計レイアウト方法、階層設計レイアウトプログラム、および該プログラムを記録した記録媒体 | |
JP2009252169A (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
US8423937B2 (en) | Support program, design support device, and design support method | |
JP4783712B2 (ja) | レイアウト設計方法、レイアウト設計プログラムおよびレイアウト設計装置 | |
JP4509703B2 (ja) | 配線容量算出装置、配線容量算出方法および配線容量算出プログラム | |
JP4511996B2 (ja) | 電源検証装置、電源検証方法、電源検証プログラム、および記録媒体 | |
US7302665B2 (en) | Method and apparatus for designing a layout, and computer product | |
JP2010211315A (ja) | レイアウト検証方法、およびレイアウト検証装置 | |
JP2007272686A (ja) | 半導体集積回路装置の修正方法及び修正装置 | |
JP2009193516A (ja) | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法 | |
JP2011076397A (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP2000195963A (ja) | 設計支援装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |