JP5298216B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5298216B2 JP5298216B2 JP2012085432A JP2012085432A JP5298216B2 JP 5298216 B2 JP5298216 B2 JP 5298216B2 JP 2012085432 A JP2012085432 A JP 2012085432A JP 2012085432 A JP2012085432 A JP 2012085432A JP 5298216 B2 JP5298216 B2 JP 5298216B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- substrate
- terminal
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
薄くフレキシブルな薄膜集積回路を搭載した半導体装置に関する。また、該薄膜集積回路
及びアンテナを有し、主として人間、動植物、商品、紙幣等を識別するためのカード、タ
グ、ラベル等に利用される非接触型の半導体装置に関するものである。
のような半導体装置は、ICチップ、RFタグ、無線タグ、電子タグ、無線プロセッサ、
無線メモリ等と呼ばれる。現在実用化されている半導体装置は、単結晶シリコン基板を用
いたものが主流であるが、ガラス基板上に作られた薄膜トランジスタ回路やそれらを有機
樹脂フィルム等に転置した極薄型の半導体装置も製品化されつつある。
ることが多い。そのため、薄型形状や可撓性を有することが要求され、シリコン基板やガ
ラス基板の基材裏面を研削及び研磨することによって半導体素子を薄型化する手法や、素
子を極小にして曲げ破壊が起こらない構造がとられている。有機樹脂フィルム等に転置す
る場合は、被転置側の基板の材質や厚さを選択することにより可撓性を制御することがで
きる。
した端子と外部アンテナをACP(Anisotropic Conductive P
aste)、ACF(Anisotropic Conductive Film)、N
CP(Non Conductive Paste)、NCF(Non Conduct
ive Film)等を介して接合し、フィルムや樹脂で封止してカードやタグ等薄型の
製品を作製することができる。また、素子上に直接アンテナを形成したアンテナ内蔵型の
半導体装置では、直接フィルムや樹脂でアンテナ及び半導体素子を封止することによって
、アンテナを外付けした半導体装置と同様な製品を作製することができる。アンテナは樹
脂フィルム上に導電性樹脂をスクリーン印刷法等を用いて作製され、可撓性を持ち合わせ
たものを用いる。
いて接続されており、電力及び信号の授受を行う構成となっている。例えば周波数帯に1
3.56MHzを用いる場合では、ループアンテナを用い、その最内周と最外周を端とす
る接続端子と素子の電力供給系兼信号入出力端子をそれぞれ接合する。また、より高周波
数帯となるUHF帯を用いる場合は、素子を中心として左右にポール状のアンテナを配置
し、ポールのそれぞれの内端と素子の電力供給系兼信号入出力端子をそれぞれ接合した構
造となっている(例えば、特許文献1参照。)。
ひねりなどの動的ストレスに対して弱く、故障しやすい等の問題があった。これは曲げス
トレスを加えた場合に素子基板が破壊されたり、一部の接合箇所が支点となり、接合部が
破壊されることによって引き起こされていた。
にする必要があった。そのため、アンテナ内蔵型の半導体装置ではアンテナの大きさが制
限され、通信距離が短くなるなどの問題があった。また、素子面積が制限されるため、記
憶容量などのサイズや種類が限定されてしまう問題もあった。
ないため、前述したような限定のほか、素子上に絶縁層を介して端子を設けるなどの工夫
が必要となる。それにより素子を作製する工程数が増加し、歩留まりの低下やコストの増
加の一要因となる問題を抱えていた。
に集中し、素子そのものを破壊したり、それぞれの端子に加わる荷重がばらつくことが、
歩留まりを低下させる一要因となっていた。
置を提供する。また、強度を向上させることが可能であり、作製段階における素子の破壊
を抑制することができ、信頼性及び歩留まりの高い半導体装置の構造、及び半導体装置の
作製方法を提供することを目的としている。
有し、前記硬質平面基板の裏面を研削研磨し可撓性を付加した素子、もしくは可撓性のあ
る樹脂基板等にトランジスタを有する素子領域を転置して作製した素子を有する。より詳
しくは、硬質平面基板の裏面を研削研磨して薄型化した素子や素子領域を可撓性のある他
の樹脂基板等に転置して作製した素子にアンテナを接合した構造を有し、配線の上、及び
アンテナ側に複数の端子を設けることによって、素子面内の異なる位置において複数の電
気的に接合された箇所を設ける。なお本発明において、複数の端子とは電気的もしくは信
号的にそれぞれ全てが独立したものではなく、配線のいずれかに接続されている端子を示
す。この複数の端子を最低限必要な端子数よりも多く形成することによって、曲げに対し
て支点となる領域が分散され、一つの端子にかかるストレスを分散させることができる。
配線の接合箇所を3箇所以上とすることによって、互いの位置関係により2次元的に面を
形成し、一対の端子に平行する曲げストレスが加わっても他方の端子に同様のストレスが
加わらない。そのため、万一ストレスに対して接合端子に破壊が起きても、同一配線上の
他方の端子接合に問題がなければ素子の信頼性を損なわず、冗長設計にすることができる
。また上記の構成に加えて、電気的に関与しない端子(以下、疑似端子とも記載する。)
を複数加えて形成してもよい。この疑似端子は、冗長性には寄与しないが、配線位置が素
子面内において偏る場合に有効で、素子内の任意の位置に設けることができる。なお本発
明において疑似端子は、アンテナ及びトランジスタに電気的に接合された端子の位置に対
して対称となる位置に設けることができる。以下に、本発明の半導体装置の詳しい構成に
ついて説明する。
端子と、第1の端子上に形成され、第1の端子と電気的に接続されたアンテナとして機能
する導電層と、を有し、第2の端子は、導電層と電気的に遊離していることを特徴とする
。
子上に形成され、第1の端子と電気的に接続されたアンテナとして機能する導電層と、ア
ンテナとして機能する導電層上に設けられた基板と、第1の端子と同じ表面に同じ層で形
成され、導電層と電気的に遊離している第2の端子とを有し、第1の端子とアンテナとし
て機能する導電層との間の距離と、第2の端子と基板との間の距離は概略同一であること
を特徴とする。
子上に形成され、第1の端子と電気的に接続されたアンテナとして機能する導電層と、第
1の端子と同じ表面に同じ層で形成され、導電層と電気的に遊離している第2の端子と、
アンテナとして機能する導電層と同じ表面に同じ層で形成され、アンテナとして機能する
導電層と電気的に遊離している導電材料からなる層とを有することを特徴とする。
1の端子上に形成され、第1の端子と電気的に接続されたアンテナとして機能する導電層
と、第1の端子と同じ表面に同じ層で形成され、導電層と電気的に接続された1つ以上の
第2の端子とを有することを特徴とする。
1の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続され
た第1の導電層と、第1の絶縁層上に設けられた第2の導電層と、第1の絶縁層、第1の
導電層及び第2の導電層上に設けられた第2の絶縁層と、第2の絶縁層に設けられた開口
部を充填するように設けられ、第2の導電層に接する第3の導電層と、第2の絶縁層上に
設けられた導電材料からなる層と、第3の導電層と導電性物質を介して電気的に接続され
た第4の導電層とを有し、導電材料からなる層は第1の導電層、第2の導電層、第3の導
電層、及び第4の導電層と電気的に遊離していることを特徴とする。
1の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続され
た第1の導電層と、第1の絶縁層上に設けられた第2の導電層と、第1の絶縁層、第1の
導電層及び第2の導電層上に設けられた第2の絶縁層と、第2の絶縁層に設けられた開口
部を充填するように設けられ、第2の導電層に接する第3の導電層と、第2の絶縁層上に
設けられた導電材料からなる層と、第3の導電層と導電性物質を介して電気的に接続され
た第4の導電層と、第4の導電層上に設けられた基板とを有し、導電材料からなる層は第
1の導電層、第2の導電層、第3の導電層、及び第4の導電層と電気的に遊離し、第3の
導電層から第4の導電層の間の距離と、第1の導電材料からなる層と基板との間の距離は
概略同一であることを特徴とする。
1の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続され
た第1の導電層と、第1の絶縁層上に設けられた第2の導電層と、第1の絶縁層、第1の
導電層及び第2の導電層上に設けられた第2の絶縁層と、第2の絶縁層に設けられた開口
部を充填するように設けられ、第2の導電層に接する第3の導電層と、第3の導電層と導
電性物質を介して電気的に接続された第4の導電層と、第1の導電層、第2の導電層、第
3の導電層、及び第4の導電層と電気的に遊離し、第4の導電層と同一層、同一表面に設
けられた導電材料からなる層を有することを特徴とする。
1の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続され
た第1の導電層と、第1の絶縁層上に設けられた第2の導電層と、第1の絶縁層、第1の
導電層及び第2の導電層上に設けられた第2の絶縁層と、第2の絶縁層に設けられた開口
部を充填するように設けられ、第2の導電層に接する第3の導電層と、第2の絶縁層上に
設けられた第1の導電材料からなる層と、第3の導電層と導電性物質を介して電気的に接
続された第4の導電層と、第4の導電層と同一層、同一表面に設けられた第2の導電材料
からなる層とを有し、第1の導電材料からなる層は第1の導電層、第2の導電層、第3の
導電層、及び第4の導電層と電気的に遊離し、第2の導電材料からなる層は第1の導電層
、第2の導電層、第3の導電層、及び第4の導電層と電気的に遊離していることを特徴と
する。
1の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続され
た第1の導電層と、第1の絶縁層上に設けられた第2の導電層と、第1の絶縁層、第1の
導電層及び第2の導電層上に設けられた第2の絶縁層と、第2の絶縁層に設けられた開口
部を充填するように設けられ、第2の導電層に接する3つ以上の第3の導電層と、第3の
導電層と導電性物質を介して電気的に接続された第4の導電層とを有することを特徴とす
る。
に端子数を3個以上にすることによって、2次元的に面を形成できるため、素子(半導体
装置が有するトランジスタ等)に曲げストレスが加わっても、従来のように端子が曲げス
トレスに対して支点となることはないため、素子の信頼性を損なうことはなく設計するこ
とができる。例えば端子が3つの場合、端子を頂点とした3角形の面を形成することがで
き、素子に加わる曲げストレスを面内に分散することができる。
スに対して接合の機械的強度を向上させ、冗長性も持たせることができる。また電気的に
関与しない端子(以下、疑似端子ともよぶ)を用いる場合、配線上に面積的な制約がある
場合や配線位置が素子面内において偏る場合にも素子内の任意の位置に設計することがで
き、電気的接合端子のストレスの分散に寄与することができる。また、疑似端子は電気的
に接合している端子の位置に対して対称となる位置に設けることで、多様な曲げストレス
を分散させることができるため、強度を向上できる。さらに、作製段階において、素子と
アンテナの接合工法である圧着工法においても荷重が複数の端子に均一に分散し、素子の
破壊を抑制することができるため歩留まりを向上させることができる。
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
1(B)は図1(A)の上面図の点Aから点Bの断面図である。また、図2(B)は図2
(A)の上面図の点Aから点Bの断面図である。
に設けられている。基板89の一方の面には、集積回路を有する層11が形成されている
(図1(B)、図2(B)参照。)。また、集積回路を有する層11上には、集積回路を
有する層11が有する配線と電気的に接続された端子12が設けられている。なお、集積
回路を有する層11は、複数のトランジスタを有している。また端子12は、導電性物質
(ここでは、導電性粒子10を有する樹脂層14)を介して、基板20の一方の面に形成
されたアンテナとして機能する導電層19と、電気的に接続している。なお、ここではア
ンテナとして機能する導電層19はダイポールアンテナを例として説明する。
回路を有する層11が有する配線及びアンテナとして機能する導電層19に電気的に接続
されていない(遊離した)端子13(以下、疑似端子とも記載する。)を有している。な
お、疑似端子の数及び形成する位置は、本発明は図面に記載された構成に限定されるもの
ではない。つまり、疑似端子13は1つ以上設けられていればよく、疑似端子を形成する
箇所及び疑似端子の数は、自由に変更することが可能である。
ことができる。すなわち、疑似端子を設けていない従来構造では、半導体装置に加わるス
トレスが端子12が接続された箇所に集中し、その結果接合部(端子12とアンテナとし
て機能する導電層19が電気的に接続されている箇所。)が破壊されていた。しかし、本
発明の構成を用いることにより、接合部の破壊を抑制することができる。その結果、従来
の半導体装置と比べて、耐久性を向上することができる。また、上記構成にすることによ
って、接合部を接着する際に加わる圧力により、半導体装置が破壊されることを防ぐこと
ができるため、歩留まりを良好にすることができる。
11と基板20の間における端子12の厚さ、及びアンテナとして機能する導電層19の
厚さの和と等しくしてもよい。つまり、端子12及びアンテナとして機能する導電層19
の間の距離(間隔)d1と、疑似端子21及びアンテナとして機能する導電層19が一方
の面に設けられた基板20の間の距離(間隔)d2とを概略同一としてもよい。なお、端
子12及びアンテナとして機能する導電層19が形成された領域における薄膜集積回路を
有する層11と基板20との間の距離(間隔)D1と、疑似端子21が形成された領域に
おける薄膜集積回路を有する層11と基板20との間の距離(間隔)D2は概略同一とな
る様に形成する。
きるため、図1で示した構成よりも電気的に接合している端子に加わる外力を緩和するこ
とが可能となる。すなわち、接合部の破壊を抑制することが可能であり、強度を高めるこ
とができるため、歩留まりを良好にすることができる。
(実施の形態2)
置の構成について図3を用いて説明する。本実施の形態では、アンテナとして機能する導
電層を一方の面に有する基板に、アンテナとして機能する導電層以外に導電材料からなる
層を設けている点で実施の形態1で示した構成とは異なる。なお、実施の形態1と同じ箇
所については、説明を省略する。
に疑似端子13を有している。なお、疑似端子の数及び形成する位置は、本発明は図面に
記載された構成に限定されるものではない。つまり、疑似端子13は1つ以上設けられて
いればよく、疑似端子を形成する箇所及び疑似端子の数は、自由に変更することが可能で
ある。なお、ここではアンテナとして機能する導電層19は、ダイポールアンテナを例と
して説明する。
して機能する導電層19、及び集積回路を有する層11が有する配線と、電気的に接続さ
れていない(遊離した)導電材料からなる層(以下、疑似導電層22と省略する。)を設
ける。なお、疑似導電層の数及び形成する位置及び形状は、本発明は図面に記載された構
成に限定されない。ここでは、疑似端子13と対向する位置に疑似導電層22を有してい
る。
ストレスを緩和することができる。すなわち、疑似端子及び疑似導電層を設けていない従
来の構造では、半導体装置に加わるストレスが端子12が接続された箇所に集中し、その
結果接合部(端子12とアンテナとして機能する導電層19が電気的に接続されている箇
所。)が破壊されていた。しかし、本発明の構成を用いることにより、接合部の破壊を抑
制することができる。その結果、従来の半導体装置と比べて、強度を高めることができ、
歩留まりを良好にすることができる。
導電層22により多く分散させることができるため、実施の形態1で示した構成よりも電
気的に接合している端子に加わるストレスを緩和することが可能となる。すなわち、接合
部の破壊を抑制することが可能であり、強度を向上させることができる。また、上記構成
にすることによって、接合部を接着する際に半導体装置に加わる圧力により、半導体装置
が破壊されることを防ぐことができるため、歩留まりを良好にすることができる。
設ける構成としてもよい。
(実施の形態3)
び実施の形態2とは異なる形状を有する半導体装置の構成を説明する。本実施の形態では
、アンテナとして機能する導電層の形状と、アンテナとして機能する導電層と電気的に接
続された端子以外にもアンテナとして機能する導電層と電気的に接続された端子(以下補
助端子と省略する。)を複数有している点で実施の形態1及び実施の形態2とは異なる。
なお、実施の形態1と同じ箇所については、説明を省略する。
する層11が有する配線及びアンテナとして機能する導電層の一部である23に電気的に
接続する補助端子24を有している。なお、補助端子の数は、本発明は図面に記載された
構成に限定されるものではない。つまり、補助端子24は1つ以上設けられていればよく
、補助端子を形成する箇所及び補助端子の数は、自由に変更することが可能である。言い
換えれば、端子12と補助端子24をあわせて3つ以上有していればよい。なお、ここで
はアンテナとして機能する導電層23は、ダイポールアンテナを例として説明する。
ことができる。すなわち、補助端子を設けていない従来の構造では、半導体装置に加わる
ストレスが端子12が接続された箇所に集中し、その結果接合部(端子12と導電層23
が電気的に接続されている箇所。)が破壊されていた。しかし、本発明の構成を用いるこ
とにより、接合部の破壊を抑制することができ、強度を高めることが可能である。
壊されたとしても、補助端子24と導電層23が電気的に接合された箇所が破壊されてい
なければ、半導体装置は動作することが可能である。その結果、従来の半導体装置と比べ
て、歩留まりを良好にすることができる。また、上記構成にすることによって、接合部を
接着する際に半導体装置に加わる圧力により、半導体装置が破壊されることを防ぐことが
できるため、歩留まりを良好にすることができる。
(実施の形態4)
ナとして機能する導電層を有する半導体装置の構成について図5及び図6を参照して説明
する。図5(A)及び図6(A)は、半導体装置の上面図であり、図5(B)は図5(A
)においてA−B間で切断したときの断面図である。また、図6(B)は図6(A)の上
面図の点Aから点Bの断面図に対応している。
に設けられている。基板89の一方の面には、集積回路を有する層11が形成されている
(図5(B)、図6(B)参照。)。また、集積回路を有する層11上には、集積回路を
有する層11が有する配線と電気的に接続された端子12及び端子29が設けられている
。なお、集積回路を有する層11は、複数のトランジスタを有している。また端子12は
、導電性物質(導電性粒子10を有する樹脂層14)を介して基板20の一方の面に形成
したアンテナとして機能する導電層25と電気的に接続している。なお、ここではアンテ
ナとして機能する導電層25として、ループアンテナを例として説明する。
回路を有する層11が有する配線及びアンテナとして機能する導電層25に電気的に接続
されていない(遊離した)疑似端子13を有している。なお、本発明は図面に記載された
構成に限定されるものではない。つまり、疑似端子13は1つ以上設けられていればよく
、疑似端子を形成する箇所及び疑似端子の数は、自由に変更することが可能である。
ことができる。すなわち、疑似端子を設けていない構造では、従来の半導体装置に加わる
ストレスが端子12が接続された箇所に集中し、その結果接合部(端子12とアンテナと
して機能する導電層25が電気的に接続されている箇所。)が破壊されていた。しかし、
本発明の構成を用いることにより、接合部の破壊を抑制することができる。その結果、従
来の半導体装置と比べて、歩留まりを良好にすることができる。
11と基板20の間における端子12の厚さと、アンテナとして機能する導電層25の厚
さとの和と等しくしてもよい。つまり、端子12とアンテナとして機能する導電層25の
間の距離(間隔)d3と、疑似端子21とアンテナとして機能する導電層25が一方の面
に設けられた基板20の間の距離(間隔)d4をほぼ等しくしてもよい。なお、端子12
及びアンテナとして機能する導電層25が形成された領域における薄膜集積回路を有する
層11と基板20との間の距離(間隔)D3と、疑似端子13が形成された領域における
薄膜集積回路を有する層11と基板20との間の距離(間隔)D4は概略同一となる様に
形成する。
レスを緩和することが可能となる。すなわち、接合部の破壊を抑制することが可能であり
、強度を高めることができるため、歩留まりを良好にすることができる。また、上記構成
にすることによって、接合部を接着する際に半導体装置に加わる圧力により、半導体装置
が破壊されることを防ぐことができるため、歩留まりを良好にすることができる。
層25に配線を接続して、端子12及び端子29を並べて形成してもよい。
(実施の形態5)
ナとして機能する導電層以外の導電材料を設けた半導体装置の構成について図7を参照し
て説明する。なお、実施の形態1〜実施の形態4と同じ箇所については、説明を省略する
。
で切断したときの断面図である。図7(A)及び図7(B)に示すように、集積回路を有
する層11上に疑似端子13を有している。なお、疑似端子の数及び形成する位置は、本
発明は図面に記載された構成に限定されるものではない。つまり、疑似端子13は1つ以
上設けられていればよく、疑似端子を形成する箇所及び疑似端子の数は、自由に変更する
ことが可能である。なお、ここではアンテナとして機能する導電層25は、ループアンテ
ナを例として説明する。
6を設ける。なお、疑似導電層の数及び形成する位置及び形状は、本発明は図面に記載さ
れた構成に限定されない。ここでは、疑似端子13と対向する位置に疑似導電層26を有
している。
接合部の破壊を抑制することができる。その結果、従来の半導体装置と比べて、強度を高
めることが可能であり、歩留まりを良好にすることができる。
いる端子に加わるストレスを緩和することが可能となる。すなわち、接合部の破壊を抑制
することが可能であり、歩留まりを良好にすることができる。また、上記構成にすること
によって、接合部を接着する際に半導体装置に加わる圧力により、半導体装置が破壊され
ることを防ぐことができるため、歩留まりを良好にすることができる。
端子29を並べて形成してもよい。
(実施の形態6)
て機能する導電層の形状と、アンテナとして機能する導電層と電気的に接続された端子以
外にも補助端子を複数有している半導体装置の構成について説明する。なお、実施の形態
1〜実施の形態5と同じ箇所については、説明を省略する。
切断したときの断面図である。図8(A)及び図8(B)に示すように、集積回路を有す
る層11上に、集積回路を有する層11が有する配線及びアンテナとして機能する導電層
25に電気的に接続する補助端子27を有している。なお、補助端子の数は、本発明は図
面に記載された構成に限定されるものではない。つまり、補助端子27は1つ以上設けら
れていればよく、補助端子を形成する箇所及び数は、自由に変更することが可能である。
言い換えれば、端子と補助端子をあわせて3つ以上有していればよい。
することができる。その結果、従来の半導体装置と比べて、強度を高めることが可能とな
り、歩留まりを良好にすることができる。
ても、補助端子27とアンテナとして機能する導電層25が電気的に接合された箇所が破
壊されていなければ、半導体装置は動作することが可能である。その結果、従来の半導体
装置と比べて、歩留まりを良好にすることができる。
端子29を並べて形成してもよい。
ない。例えば、らせん状、直方体で平坦なもの(例えば、パッチアンテナ)等が挙げられ
る。また、アンテナは積層構造を有していてもよい。ただし、これらの形状以外に変更し
得ることは当業者であれば容易に理解される。
(実施の形態7)
照して説明する。なお、ここでは図1で示したような半導体装置の作製方法について説明
する。
絶縁層51上に剥離層52を形成する。続いて、剥離層52上に絶縁層53を形成する。
石英基板等である。好適には、基板50として、ガラス基板又はプラスチック基板を用い
るとよい。ガラス基板とプラスチック基板は、1辺が1メートル以上のものを作製するこ
とが容易であり、また、四角形状等の所望の形状のものを作製することが容易であるから
である。そうすると、例えば、四角形状で、1辺が1メートル以上のガラス基板やプラス
チック基板を用いると、生産性を大幅に向上させることができる。このような利点は、円
形で、最大で直径が30センチ程度のシリコン基板を用いる場合と比較すると、大きな優
位点である。
化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物などを形成する
。絶縁層51は、基板50からの不純物元素が上層に侵入してしまうことを防止する役目
を担う。但し、絶縁層51は、必要がなければ、形成しなくてもよい。
、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(
Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)
、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)等から
選択された元素または前記元素を主成分とする合金材料若しくは化合物材料を含む層を、
単層又は積層して形成する。なお、珪素を含む層は、非晶質、微結晶、多結晶のいずれで
もよい。
とモリブデンの混合物、タングステンの酸化物、タングステンの酸化窒化物、タングステ
ンの窒化酸化物、モリブデンの酸化物、モリブデンの酸化窒化物、モリブデンの窒化酸化
物、タングステンとモリブデンの混合物の酸化物、タングステンとモリブデンの混合物の
酸化窒化物、タングステンとモリブデンの混合物の窒化酸化物のいずれかを含む層を形成
する。
、タングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステンの
酸化物、モリブデンの酸化物、タングステンとモリブデンの混合物の酸化物、タングステ
ンの酸化窒化物、モリブデンの酸化窒化物、タングステンとモリブデンの混合物の酸化窒
化物を形成する。
まず、剥離層52としてタングステンを含む層を形成し、その上層の絶縁層53として、
珪素の酸化物を含む層を形成することにより、タングステンを含む層と珪素の酸化物を含
む層との間に、タングステンの酸化物を含む層が形成されることを活用してもよい。タン
グステンの窒化物、タングステンの酸化窒化物、タングステンの窒化酸化物を含む層等を
形成する場合も同様であり、タングステンを含む層を形成後、その上層に珪素の窒化物を
含む層、酸素を含む窒化珪素層、窒素を含む酸化珪素層を形成するとよい。
ンジスタ54として、薄膜トランジスタ(Thin Film Transistor)
を形成する。
)91、ゲート(ゲート電極ともいう)である導電層92を有する。半導体層90は、ソ
ース又はドレインとして機能する不純物領域93、94、チャネル形成領域95を有する
。不純物領域93、94には、N型を付与する不純物元素(例えばリン(P)、砒素(A
s))、又はP型を付与する不純物元素(例えばボロン(B))が添加されている。不純
物領域94は、LDD(Lightly Doped Drain)領域である。
ート絶縁層91上に導電層92が設けられたトップゲート型、導電層92上にゲート絶縁
層91が設けられ、ゲート絶縁層91上に半導体層90が設けられたボトムゲート型のど
ちらのタイプでもよい。また、複数のトランジスタ54から選択された1つ又は複数のト
ランジスタは、ゲート電極が2つ以上、チャネル形成領域が2つ以上あるマルチゲート型
のトランジスタでもよい。
に制約されない。基板50上に設ける素子は、半導体装置の用途によって適宜調整される
。例えば、非接触でデータの送信と受信を行う機能を有する場合、基板50上に複数のト
ランジスタのみ、又は基板50上に複数のトランジスタとアンテナとして機能する導電層
を形成するとよい。また、データを記憶する機能を有する場合、基板50上に複数のトラ
ンジスタと記憶素子(例えば、トランジスタ、メモリトランジスタ等)を形成するとよい
。また、回路を制御する機能や信号を生成する機能等を有する場合(例えば、CPU、信
号生成回路等)、基板50上にトランジスタを形成するとよい。また、上記以外にも、必
要に応じて、抵抗素子や容量素子などの他の素子を形成するとよい。
は、気相成長法、スパッタリング法、SOG(スピン オン グラス)法、液滴吐出法(
例えば、インクジェット法)等を用いて、珪素の酸化物、珪素の窒化物、ポリイミド、ア
クリル、シロキサン、オキサゾール樹脂等を用いて形成する。シロキサンは、例えば、シ
リコンと酸素との結合で骨格構造が構成され、置換基に、少なくとも水素を含む有機基(
例えばアルキル基、芳香族炭化水素)、フルオロ基、又は少なくとも水素を含む有機基と
フルオロ基を用いたものである。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサ
ゾール等である。オキサゾール樹脂は、ポリイミド等の比誘電率(3.2〜3.4程度)
と比較すると、比誘電率が低いため(2.9程度)、寄生容量の発生を抑制し、高速動作
を行うことができる。
を形成しているが、本発明はこの構成に制約されない。複数のトランジスタ54上に設け
られる絶縁層の数は制約されない。
(ソース領域、ソース電極ともいう)又はドレイン(ドレイン領域、ドレイン電極ともい
う)に接続された導電層59〜64を形成する(図9(A)参照。)。導電層59〜64
は、同じ層に設けられている。また、導電層59〜64はソース配線又はドレイン配線で
ある。外部から供給される信号は、導電層59〜64を介して、複数のトランジスタ54
に供給される。
ルミニウム、タンタル、ニッケル、ジルコニウム、ハフニウム、バナジウム、イリジウム
、ニオブ、鉛、白金、モリブデン、コバルト又はロジウム等から選択された元素、又はこ
れらの元素を主成分とする合金材料、又はこれらの元素を主成分とする酸化物や窒化物な
どの化合物材料で、単層又は積層で形成する。導電層59〜64の積層構造の例を挙げる
と、例えば、チタン、アルミニウム、チタンの3層構造、チタン、窒化チタン、アルミニ
ウム、チタン、窒化チタンの5層構造、チタン、窒化チタン、シリコンが添加されたアル
ミニウム、チタン、窒化チタンの5層構造等がある。
スクリーン印刷法、液滴吐出法等を用いて、金、銀又は銅を含む層を形成する。好ましく
は、スクリーン印刷法を用いて、銀の微粒子を含むペースト(銀の微粒子と樹脂が混合し
た材料)で形成するとよい。スクリーン印刷法を用いた場合は、作製時間を短縮すること
ができ、装置が安価であるという利点がある。また、銀は抵抗値が低いといった利点があ
る。
ビームを照射する。レーザービームを照射する前は、導電層66と導電層59とは部分的
に接していたが、レーザービームの照射により、導電層66と導電層59の接する部分を
増大させることができる。そのため、導電層66と導電層59の電気的な接続をより確実
なものとして、信頼性を向上させることができる。レーザーには、媒質により分類すると
、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自
由電子レーザー、半導体レーザー、X線レーザーがあるが、本発明では、いずれのレーザ
ーを用いてもよい。但し、好ましくは気体レーザー又は固体レーザーを用いるとよく、さ
らに好ましくは固体レーザーを用いるとよい。また本発明には、連続発振型のレーザー、
パルス発振型のレーザーのどちらを用いてもよい。
))。絶縁層68には、開口部69が設けられている。導電層66は、開口部69を介し
て露出されている。
層66の一部の表面が露出されるような形状とするとよい。具体的には、開口部69は、
導電層66の中心部が露出されるような形状とするとよい。これは、後の工程において、
正確な位置に歩留まりよく転置を行うためである。仮に、導電層66の一表面の全てが露
出されるように、絶縁層68を設けると、導電層66と絶縁層68の両方が設けられてい
ない領域が生じてしまう場合がある。後に行う転置の工程では、絶縁層68と基板88と
を接着させて行うため、導電層66と絶縁層68のどちらか一方でも設けられていない領
域(導電層66及び絶縁層68の両方ともが設けられていない領域)があると、正確な位
置に歩留まりよく転置を行うことができない場合がある。しかしながら、上記の工程では
、絶縁層68は、導電層66の中心部が露出されるように、選択的に設けられている。そ
うすると、導電層66と絶縁層68のどちらか一方でも設けられていない領域(導電層6
6及び絶縁層68の両方ともが設けられていない領域)がないため、正確な位置に転置を
行うことができる。
り、5〜200μm、好適には15〜35μmの厚さで形成する。また、絶縁層68は、
スクリーン印刷法、液滴吐出法等を用いて、均一に形成する。作製時間を短縮することが
でき、装置が安価であるためスクリーン印刷法を用いることが好ましい。次に、必要に応
じて、加熱処理を行う。
(A)参照。)。この工程は、処理時間が短い点から、レーザービームの照射により行う
とよい。レーザービームは、基板50、絶縁層51、剥離層52、絶縁層53、55〜5
7、68に対して照射される。また、レーザービームは、絶縁層68の表面から照射され
る。開口部71は、少なくとも、剥離層52の一部が露出するように形成される。そのた
め、少なくとも、絶縁層53、55〜57、68には、開口部71が設けられる。図示す
る構成では、レーザービームが、絶縁層51にまで達し、絶縁層51、53、55〜57
、68が分断された場合を示す。なお、レーザービームは、基板50まで達してもよい。
ーション加工とは、レーザービームを照射した部分、つまり、レーザービームを吸収した
部分の分子結合が切断されて、光分解し、気化する現象を用いた加工である。つまり、レ
ーザービームを照射して、絶縁層51、剥離層52、絶縁層53、55〜57、68が存
在するその一部分の分子結合を切断し、光分解し、気化させることにより、開口部71を
形成している。
とよい。好ましくは、150〜380nmの波長のNd:YVO4レーザーを用いるとよ
い。その理由は、150〜380nmの波長のNd:YVO4レーザーは、他の高波長側
のレーザーに比べ、基板に光が吸収されやすく、アブレーション加工が可能であるからで
ある。また、加工部の周辺に影響を与えず、加工性がよいからである。
層72と接着層83が積層された基板であり、熱剥離型の基板である。接着層83は、加
熱処理により接着力が低下する層であり、例えば、熱可塑性接着剤の加熱時の軟化を用い
る材料からなる層、加熱により膨張するマイクロカプセルや発泡剤を混入した材料からな
る層、熱硬化性樹脂に熱溶融性や熱分解性を付与した材料からなる層、水の侵入による界
面強度劣化やそれに伴う吸水性樹脂の膨張を用いた層である。
する(図11(A)参照。)。基板50から、複数のトランジスタ54を含む積層体の分
離は、剥離層52の内部又は剥離層52と絶縁層53を境界として行われる。図示する構
成では、分離は、剥離層52と絶縁層53の間を境界として行われた場合を示す。このよ
うに、基板88を用いることにより、分離の工程を容易にかつ短時間で行うことができる
。
複数のトランジスタ54を含む積層体を分離する(図11(B)参照。)。基板89は、
絶縁層73と接着層84が積層された基板である。接着層84は、加熱処理により接着力
が増す層であり、熱可塑性の樹脂を含む層に相当する。熱可塑性の樹脂とは、例えば、ポ
リエチレン、ポリスチレン、ポリプロピレン、ポリ塩化ビニル等に相当する。
と絶縁層68の間の接着力が低下し、基板88から複数のトランジスタ54を含む積層体
が分離される。同時に、加熱処理により、基板89の表面の熱硬化性の樹脂が硬化し、絶
縁層53と基板89の一表面との接着力が増す。このように、性質が異なる接着層が設け
られた2枚の基板88、89を用いることにより、基板88から積層体を分離する工程と
、積層体を基板89上に設ける工程とを同時に行うことができる。従って、作製時間を短
縮することができる。
離の工程の影響により、導電層59と導電層66との電気的な接続に不良が生じる可能性
があり、そのような不良を改善するためである。従って、必要がなければ、レーザービー
ムを照射する工程を行わなくてもよい。
と電気的に接続されていない(遊離した)端子(疑似端子13)を形成する(図12(A
)参照。)。端子12及び疑似端子13は、スクリーン印刷法、液滴吐出法等を用いて、
金、銀又は銅を含む層を形成する。好ましくは、スクリーン印刷法を用いて、銀の微粒子
を含むペースト(銀の微粒子と樹脂が混合した材料)で形成する。スクリーン印刷法は、
作製時間を短縮することができ、装置が安価であるからである。また、銀は抵抗値が低い
からである。次に、必要に応じて、加熱処理を行う。
部76を形成する(図12(B)参照。)。
A)参照)。なお、アンテナとして機能する導電層は、容量素子86を有し、アンテナと
して機能する導電層19、容量素子86の各々は、スクリーン印刷法、液滴吐出法等を用
いて形成する(図14(A)、(B)参照。)。図13(A)には、アンテナとして機能
する導電層19を図示する。樹脂層14は、接着剤中に導電性粒子10が設けられた材料
であり、ACP(Anisotropic Conductive Paste)ともよ
ばれる。樹脂層14は、スクリーン印刷法、液滴吐出法等を用いて、均一に形成する。
14(B)参照。)。次に、必要があれば、絶縁層68と樹脂層14とを接着する。この
際、フリップチップボンダー、ダイボンダー、ACF貼り付け機、圧着機等により、加圧
処理と加熱処理の一方又は両方を行う。
13(B)参照。)。具体的には、基板89と基板20の一方又は両方の表面に、新たに
、基板を設けてもよい。図示する構成では、基板89の表面に基板81を設け、基板20
の表面に基板82を設けている。基板81、82を設けることにより、さらに強度を向上
させることができる。基板81、82による複数のトランジスタ54を含む積層体の封止
は、基板81、82の各々の表面の層、又は基板81、82の各々の表面の接着層を加熱
処理によって溶かすことにより行われる。また必要に応じて、加圧処理も行われる。
、疑似端子を作製する工程において疑似端子を形成している箇所に、さらに同じ工程(ス
クリーン印刷、インクジェット等)を行うことによって形成することができる。
び疑似導電層は、スクリーン印刷法、液滴吐出法等を用いて、所望の形状に形成すればよ
い。
程において同様な方法を用いて作製することができるため、新たな工程を増やすことなく
作製することが可能である。
図11(A)参照。)、本発明はこの形態に制約されない。導電層59〜64を形成した
後(図9(A)参照。)に、基板50を薄型化してもよい。
い面を、研削装置(例えば研削盤)を用いて研削する。好適には、基板50の厚さが10
0μm以下になるまで研削する。次に、研削した基板50の複数のトランジスタ54が形
成されていない方の面を、研磨装置(例えば、研磨パッド、研磨砥粒(例えば酸化セリウ
ム等))を用いて研磨する。好適には、基板50の厚さが50μm以下、好ましくは20
μm以下、より好ましくは5μm以下になるまで研磨する。なお、基板50を薄型化する
ためには、基板50の研削と研磨の一方又は両方を行うとよい。また、研削工程と研磨工
程を行う前に、必要に応じて、導電層59〜64上に保護を目的とした層を設けるとよい
。また、研削工程と研磨工程の後は、必要に応じて、ゴミを除去するための洗浄工程、乾
燥工程の一方又は両方を行うとよい。
必要な時間、半導体装置の用途、半導体装置の用途に必要な強度などを考慮して、適宜決
めるとよい。例えば、研削工程と研磨工程の時間を短縮して生産性を向上させる場合は、
研磨後の基板50の厚さは50μm程度にするとよい。また、後に行う切断工程に必要な
時間を短縮して生産性を向上させる場合、研磨後の基板50の厚さは、20μm以下、よ
り好適には5μm以下とするとよい。また、半導体装置を薄い物品に貼り付けたり、埋め
込んだりする場合、研磨後の基板50の厚さは20μm以下、より好適には5μm以下と
するとよい。また、薄型化した基板50の厚さの下限は特に制約されない。基板50が除
去されるまで(基板50の厚さが0μmになるまで)、薄型化してもよい。
、導電層66にレーザービームを照射する。次に、絶縁層68を選択的に形成する(図9
(C)参照。)。次に、レーザービームを照射して、開口部71を形成する(図10(A
)参照。)。図示する構成では、開口部71の形成の際に、基板50を切断していないが
、基板50を薄型化した場合は、基板50も切断するとよい。そして、基板50から、複
数のトランジスタ54を含む積層体を分離する工程を省略するとよい。その後の工程は、
上述の工程と同様である。基板50から複数のトランジスタ54を含む積層体を分離せず
に、薄型化した基板50を残存させておくと、有害な気体の侵入、水の侵入、不純物元素
の侵入を抑制することができる。従って、劣化や破壊を抑制し、信頼性を向上させること
ができる。また、バリア性を向上させることができる。
(実施の形態8)
テナとして機能する導電層を同じ基板上に形成した半導体装置を図15を参照して説明す
る。なお、図15(B)は図15(A)の上面図の点Aから点Bの断面図である。
照。)。また、集積回路を有する層30上に、絶縁層32を介して電気的に接続されたア
ンテナとして機能する導電層33が設けられている。なお、集積回路を有する層30は、
複数のトランジスタを有している。またアンテナとして機能する導電層33は、絶縁層3
5によって被われている。なお、ここではアンテナとして機能する導電層33はループア
ンテナを例として説明する。
集積回路を有する層30が有する配線及び導電層33に電気的に接続されていない(遊離
した)端子31(以下、疑似端子とも記載する。)を有している。なお、疑似端子の数、
形状、及び形成する位置は、本発明は図面に記載された構成に限定されるものではない。
つまり、疑似端子31は1つ以上設けられていればよく、疑似端子を形成する箇所、形状
、及び疑似端子の数は、自由に変更することが可能である。
介して、集積回路を有する層30が有する配線及び導電層33に電気的に接続されていな
い(遊離した)導電層34(以下疑似導電層とも記載する。)を有している。なお、疑似
導電層の数、形状、及び形成する位置は、本発明は図面に記載された構成に限定されるも
のではない。つまり、疑似導電層34は1つ以上以上設けられていればよく、疑似導電層
を形成する箇所、形状、及び数は、自由に変更することが可能である。
が導電層33と配線が接続された箇所に集中し、その結果、接続された箇所が破壊されて
いた。しかし、本発明の構成を用いることにより、導電層と配線の接続された箇所の破壊
を抑制することができる。その結果、従来の半導体装置と比べて、強度を高めることがで
き、歩留まりを良好にすることができる。
みを形成してもよい。
(実施の形態9)
ては、説明を省略する。
B間で切断したときの断面図である。図16(A)及び図16(B)に示すように、集積
回路を有する層30上に、集積回路を有する層30が有する配線と電気的に接続され、ア
ンテナとして機能する導電層の一部である導電層33と、集積回路を有する層30が有す
る配線と電気的に接続され、アンテナとして機能する導電層の一部である補助導電層36
を有している(図16(B)参照。)。
ある導電層33と、アンテナとして機能する導電層の一部である補助導電層36を有して
いる(図16(A)参照。)。
つまり、補助導電層36は1つ以上設けられていればよく、補助導電層を形成する箇所及
び数は、自由に変更することが可能である。
する配線とが電気的に接続された接合部の破壊を抑制することができる。その結果、従来
の半導体装置と比べて、強度を高めることができる。
、補助導電層36と集積回路を有する層30が有する配線とが電気的に接合された接合部
が破壊されていなければ、半導体装置は動作することが可能である。その結果、従来の半
導体装置と比べて、歩留まりを良好にすることができる。
ない。例えば、直線状、らせん状、直方体で平坦なもの(例えば、パッチアンテナ)等が
挙げられる。また、アンテナは積層構造を有していてもよい。ただし、これらの形状以外
に変更し得ることは当業者であれば容易に理解される。
(実施の形態10)
。なお、ここでは実施の形態8で示した半導体装置の作製方法について説明する。また、
トランジスタを形成し、絶縁層57を形成する工程までは実施の形態7と同様な工程を用
いて作製するため、ここでは省略する。
(ソース領域、ソース電極ともいう)又はドレイン(ドレイン領域、ドレイン電極ともい
う)に接続された導電層59〜64と、トランジスタに電気的に接続されていない(遊離
した)疑似端子31を形成する(図17(A)参照。)。導電層59〜64は、同じ層に
設けられている。また、導電層59〜64はソース配線又はドレイン配線である。外部か
ら供給される信号は、導電層59〜64を介して、複数のトランジスタ54に供給される
。
テン、クロム、アルミニウム、タンタル、ニッケル、ジルコニウム、ハフニウム、バナジ
ウム、イリジウム、ニオブ、鉛、白金、モリブデン、コバルト又はロジウム等から選択さ
れた元素、又はこれらの元素を主成分とする合金材料、又はこれらの元素を主成分とする
酸化物や窒化物などの化合物材料で、単層又は積層で形成する。導電層59〜64及び疑
似端子31の積層構造の例を挙げると、例えば、チタン、アルミニウム、チタンの3層構
造、チタン、窒化チタン、アルミニウム、チタン、窒化チタンの5層構造、チタン、窒化
チタン、シリコンが添加されたアルミニウム、チタン、窒化チタンの5層構造等がある。
単層又は積層で絶縁層32を形成する。続いて、導電層59〜64及び疑似端子31を覆
う絶縁層32にコンタクトホールを形成し、導電層33及び疑似導電層34を形成する。
導電層33はアンテナとして機能する。疑似導電層34は導電層33及び導電層59〜6
4に電気的に接続していない(遊離している)。なお、導電層33及び疑似導電層34は
スクリーン印刷法、液滴吐出法等を用いて形成する。
ービームを照射する。レーザービームを照射する前は、導電層59と導電層33とは部分
的に接していたが、レーザービームの照射により、導電層59と導電層33の接する部分
を増大させることができる。そのため、導電層59と導電層33の電気的な接続をより確
実なものとして、信頼性を向上させることができる。レーザーには、媒質により分類する
と、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、
自由電子レーザー、半導体レーザー、X線レーザーがあるが、本発明では、いずれのレー
ザーを用いてもよい。但し、好ましくは気体レーザー又は固体レーザーを用いるとよく、
さらに好ましくは固体レーザーを用いるとよい。また本発明には、連続発振型のレーザー
、パルス発振型のレーザーのどちらを用いてもよい。
LC(ダイヤモンドライクカーボン)等の炭素を含む層、窒化珪素を含む層、窒化酸化珪
素を含む層等の保護層を形成してもよい。
疑似導電層34上に、絶縁層35をスクリーン印刷法等で形成する。絶縁層35は、後の
剥離工程での保護層として設けるため、平坦化層であることが好ましい。
(A)参照。)。この工程は、処理時間が短い点から、レーザービームの照射により行う
とよい。レーザービームは、基板50、絶縁層51、剥離層52、絶縁層53、55〜5
7、32、35に対して照射される。また、レーザービームは、絶縁層35の表面から照
射される。開口部71は、少なくとも、剥離層52の一部が露出するように形成される。
そのため、少なくとも、絶縁層53、55〜57、32、35には、開口部71が設けら
れる。図示する構成では、レーザービームが、絶縁層51にまで達し、絶縁層51、53
、55〜57、32、35が分断された場合を示す。なお、レーザービームは、基板50
まで達してもよい。
とよい。好ましくは、150〜380nmの波長のNd:YVO4レーザーを用いるとよ
い。その理由は、150〜380nmの波長のNd:YVO4レーザーは、他の高波長側
のレーザーに比べ、基板に光が吸収されやすく、アブレーション加工が可能であるからで
ある。また、加工部の周辺に影響を与えず、加工性がよいからである。
層72と接着層83が積層された基板であり、熱剥離型の基板である。接着層83は、加
熱処理により接着力が低下する層であり、例えば、熱可塑性接着剤の加熱時の軟化を用い
る材料からなる層、加熱により膨張するマイクロカプセルや発泡剤を混入した材料からな
る層、熱硬化性樹脂に熱溶融性や熱分解性を付与した材料からなる層、水の侵入による界
面強度劣化やそれに伴う吸水性樹脂の膨張を用いた層である。
する(図19(A)参照。)。基板50から、複数のトランジスタ54を含む積層体の分
離は、剥離層52の内部又は剥離層52と絶縁層53を境界として行われる。図示する構
成では、分離は、剥離層52と絶縁層53の間を境界として行われた場合を示す。このよ
うに、基板88を用いることにより、分離の工程を容易にかつ短時間で行うことができる
。
複数のトランジスタ54を含む積層体を分離する(図19(B)参照。)。基板89は、
絶縁層73と接着層84が積層された基板である。接着層84は、加熱処理により接着力
が増す層であり、熱可塑性の樹脂を含む層に相当する。熱可塑性の樹脂とは、例えば、ポ
リエチレン、ポリスチレン、ポリプロピレン、ポリ塩化ビニル等に相当する。
と絶縁層35の間の接着力が低下し、基板88から複数のトランジスタ54を含む積層体
が分離される。同時に、加熱処理により、基板89の表面の熱硬化性の樹脂が硬化し、絶
縁層53と基板89の一表面との接着力が増す。このように、性質が異なる接着層が設け
られた2枚の基板88、89を用いることにより、基板88から積層体を分離する工程と
、積層体を基板89上に設ける工程とを同時に行うことができる。従って、作製時間を短
縮することができる。
20参照。)。具体的には、絶縁層35と基板89の一方、又は両方の表面に、新たに、
基板を設けてもよい。図示する構成では、基板89の表面に基板81を設け、絶縁層35
の表面に基板82を設けている。基板81、82を設けることにより、さらに強度を向上
させることができる。基板81、82による複数のトランジスタ54を含む積層体の封止
は、基板81、82の各々の表面の層、又は基板81、82の各々の表面の接着層を加熱
処理によって溶かすことにより行われる。また必要に応じて、加圧処理も行われる。
成せずに、アンテナとして機能する導電層が配線に電気的に接続している箇所及び数を増
やせばよい。
本発明はこの形態に制約されず、基板50を薄型化してもよい。工程については、実施の
形態7と同様な工程を用いて行われるため、ここでは説明を省略する。
(実施の形態11)
ことができる帯電防止型の基板を用いることが好ましい。そこで、帯電防止型の基板につ
いて、図21を参照して説明する。以下には、帯電防止型の基板を5つに大別して説明す
る。
基板である(図21(A)参照。)。導電性材料を含む層252は、めっき法、蒸着法及
びスパッタリング法などを用いて、アルミニウム、金、亜鉛、インジウム錫酸化物等の金
属を含む層を形成する。又は、導電性材料を含む層252として、導電性塗料を含む層を
形成する。導電性塗料とは、塗料に導電性材料(カーボンブラックや銀の粒子など)の微
粉が混入された材料である。
4が設けられた基板である(図21(B)参照。)。親水化するためには、酸による処理
、プラズマによる表面処理を用いる。3つ目は、導電性材料が混入された絶縁層255を
含む基板である(図21(C)参照。)。導電性材料とは、金属粉、カーボンブラック、
カーボン繊維などを用いる。
、容易に電荷を除去することができる。従って、静電気による影響を抑制することができ
る。
基板である(図21(D)参照。)。5つ目は、帯電防止剤が混入された絶縁層258を
含む基板である(図21(E)参照。)。帯電防止剤は、アニオン系帯電防止剤、カチオ
ン系帯電防止剤、両性帯電防止剤、非イオン系帯電防止剤に分類される。アニオン系帯電
防止剤にはアルキルスルホン酸塩等があり、カチオン系帯電防止剤にはテトラアルキルア
ンモニウム塩等があり、両性帯電防止剤にはアルキルベタイン等があり、非イオン系帯電
防止剤にはグリセリン脂肪酸エステル等がある。
とができる。従って、静電気による影響を抑制することができる。
リスチレン、AS樹脂、ABS樹脂(アクリルニトリル、ブタジエン、スチレンの三つが
重合した樹脂)、アクリル樹脂、ポリ塩化ビニル、ポリアセタール、ポリアミド、ポリカ
ーボネート、変性ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリエチレン
ナフタレート、ポリエチレンテレフタレート、ポリサルフォン、ポリエーテルサルフォン
、ポリフェニレンサルファイド、ポリアミドイミド、ポリメチルペンテン、フェノール樹
脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂、ジアリルフタレート樹脂、不飽和ポリエ
ステル樹脂、ポリイミド、ポリウレタン等を用いて形成する。
有することが好ましい。また、基板の表面には、接着層が設けられていてもよい。接着層
は、接着剤を含む層である。また、基板の表面は、二酸化珪素(シリカ)により、コーテ
ィングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性
を保つことができる。また、その表面は、炭素を主成分とする材料(例えば、ダイヤモン
ドライクカーボン)によりコーティングされていてもよい。コーティングにより強度が増
し、複数のトランジスタを含む積層体の劣化や破壊を抑制することができる。
(実施の形態12)
半導体層、ゲート絶縁層及びゲート電極を有する。本実施の形態では、複数のトランジス
タの各々が含む半導体層の作製方法の一例について説明する。
形成する。次に、レーザー結晶化法、RTA(Rapid Thermal Annea
l)法、ファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる
熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合
わせた方法などを用いて、非晶質半導体層を結晶化し、結晶化された半導体層を形成する
。次に、結晶化された半導体層を所望の形状に加工する。
ー又は10MHz以上の周波数で発振するレーザービームを照射する結晶化法とを組み合
わせた方法を用いるとよい。連続発振レーザー又は10MHz以上の周波数で発振するレ
ーザービームを照射することで、結晶化された半導体層の表面を平坦なものとすることが
できる。結晶化された半導体層の表面を平坦化することにより、当該半導体層の上層のゲ
ート絶縁層を薄膜化し、また、前記ゲート絶縁層の耐圧を向上させることができる。
数で発振するレーザービームを用いるとよい。連続発振レーザー又は10MHz以上の周
波数で発振するレーザービームを照射しながら、一方向に走査して結晶化させた半導体層
は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向
(チャネル形成領域が形成されたときにキャリアが流れる方向)に合わせてトランジスタ
を配置し、なおかつ、ゲート絶縁層の作製方法に下記の方法を採用することにより、特性
のばらつきが小さく、しかも電界効果移動度が高いトランジスタを得ることができる。
る。ゲート絶縁層は、半導体層に対し、プラズマ処理を行うことにより、表面を酸化又は
窒化することで形成するとよい。例えば、希ガス(He、Ar、Kr、Xeなど)と混合
ガス(酸素、酸化窒素、アンモニア、窒素、水素など)を導入したプラズマ処理で形成す
る。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度
のプラズマ(以下、高密度プラズマと省略する。)を生成することができる。このような
高密度プラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジ
カル(NHラジカルを含む場合もある)によって、半導体層の表面を酸化又は窒化するこ
とにより、5〜10nmの絶縁層が半導体層に形成される。この5〜10nmの絶縁層を
ゲート絶縁層として用いるとよい。
当該ゲート絶縁層と半導体層との界面準位密度はきわめて低くすることができる。このよ
うな高密度プラズマ処理は、半導体層(結晶性シリコン、或いは多結晶シリコン)を直接
酸化(若しくは窒化)するため、形成されるゲート絶縁層の厚さのばらつきをきわめて小
さくすることができる。また、結晶性シリコンの結晶粒界でも、強く酸化されることがな
いため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で、半導
体層の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることな
く、均一性が良く、界面準位密度が低いゲート絶縁層を形成することができる。
縁層のみを用いてもよいし、高密度プラズマ処理によって形成される絶縁層に加えて、プ
ラズマや熱反応を利用したCVD法で酸化シリコン、酸窒化シリコン、窒化シリコンなど
の絶縁層を積層させて形成してもよい。いずれにしても、高密度プラズマで形成した絶縁
層をゲート絶縁層の一部又は全部に含むトランジスタは、その特性のばらつきを小さくす
ることができる。
理を用いて形成する場合がある。このようなプラズマ処理は、電子密度が1×1011c
m−3以上であり、プラズマの電子温度が1.5eV以下で行うことが好ましい。より詳
しくは、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの
電子温度が0.5eV以上1.5eV以下で行うことが好ましい。
、ゲート絶縁層等)付近での電子温度が低いと、被処理物に対するプラズマによる損傷を
防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度
であるため、プラズマ処理を用いて、被処理物を酸化または窒化することよって形成され
る酸化物または窒化物は、CVD法やスパッタリング法等により形成された薄膜と比較し
て、膜厚等が均一性に優れ、緻密な膜を形成することができる。また、プラズマの電子温
度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して、低温度で酸
化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも100度以上低
い温度でプラズマ処理を行っても、被処理物表面を十分に酸化または窒化することによっ
て、酸化物または窒化物を形成することができる。
ある。
(実施の形態13)
100は、演算処理回路101、記憶回路103、アンテナ104、電源回路109、復
調回路110、変調回路111を有する。半導体装置100は、アンテナ104と電源回
路109を必須の構成要素としており、他の要素は、半導体装置100の用途に従って、
適宜設けられる。
憶回路103の制御、外部に送信するデータの変調回路111への出力などを行う。
御する制御回路を有する。記憶回路103には、少なくとも、半導体装置自体の識別番号
が記憶されている。識別番号は、他の半導体装置と区別するために用いられる。また、記
憶回路103は、有機メモリ、DRAM(Dynamic Random Access
Memory)、SRAM(Static Random Access Memor
y)、FeRAM(Ferroelectric Random Access Mem
ory)、マスクROM(Read Only Memory)、PROM(Progr
ammable Read Only Memory)、EPROM(Electric
ally Programmable Read Only Memory)、EEPR
OM(Electrically Erasable Programmable Re
ad Only Memory)及びフラッシュメモリから選択された一種又は複数種を
有する。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有する。
有機メモリは、構造が単純であるため、作製工程を簡略化することができ、費用を削減す
ることができる。また、構造が単純であるために、積層体の面積を小型化することが容易
であり、大容量化を容易に実現することができる。従って、記憶回路103として、有機
メモリを用いることが好ましい。
変換する。また、変調回路111により、負荷変調が加えられる。電源回路109は、ア
ンテナ104が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を
供給する。
を、演算処理回路101に供給する。変調回路111は、演算処理回路101から供給さ
れる信号に基づき、アンテナ104に負荷変調を加える。
する。また、リーダ/ライタ112は、搬送波を半導体装置100に送信する。なお、搬
送波とは、リーダ/ライタ112が発する電磁波である。
ある。
(実施の形態14)
とにより、様々な物品、様々なシステムに用いることができる。物品とは、例えば、鍵(
図23(A)参照。)、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や
住民票等)、書籍類、容器類(シャーレ等、図23(B)参照。)、装身具(鞄や眼鏡等
、図23(C)参照。)、包装用容器類(包装紙やボトル等、図23(D)参照。)、記
録媒体(ディスクやビデオテープ等)、乗物類(自転車等)、食品類、衣類、生活用品類
、電子機器(液晶表示装置、EL表示装置、テレビジョン装置、携帯端末等)等である。
本発明の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込ん
だりして、固定される。
歴システム、書籍管理システム等であり、本発明の半導体装置520を用いることにより
、システムの高機能化、多機能化、高付加価値化を図ることができる。例えば、本発明の
半導体装置520を身分証明証の内部に設けておき、かつ、建物の入り口などに、リーダ
/ライタ121を設けておく(図23(E)参照。)。リーダ/ライタ121は、各人が
所有する身分証明証内の認証番号を読み取り、その読み取った認証番号に関する情報を、
コンピュータ122に供給する。コンピュータ122では、リーダ/ライタ121から供
給された情報に基づき、入室又は退室を許可するか否かを判断する。このように、本発明
の半導体装置を用いることにより、利便性を向上させた入退室管理システムを提供するこ
とができる。
ある。
11 層
12 端子
13 疑似端子
14 樹脂層
19 導電層
20 基板
21 疑似端子
22 疑似導電層
23 導電層
24 補助端子
25 導電層
26 疑似導電層
27 補助端子
29 端子
30 層
31 疑似端子
32 絶縁層
33 導電層
34 疑似導電層
35 絶縁層
36 補助導電層
39 導電層
49 基板
50 基板
51 絶縁層
52 剥離層
53 絶縁層
54 トランジスタ
55 絶縁層
57 絶縁層
59 導電層
66 導電層
68 絶縁層
69 開口部
71 開口部
72 絶縁層
73 絶縁層
76 開口部
81 基板
82 基板
83 接着層
84 接着層
86 容量素子
88 基板
89 基板
90 半導体層
91 ゲート絶縁層
92 導電層
93 不純物領域
94 不純物領域
95 チャネル形成領域
100 半導体装置
101 演算処理回路
103 記憶回路
104 アンテナ
109 電源回路
110 復調回路
111 変調回路
112 リーダ/ライタ
121 リーダ/ライタ
122 コンピュータ
251 絶縁層
252 層
253 絶縁層
254 層
255 絶縁層
256 絶縁層
257 層
258 絶縁層
520 半導体装置
Claims (3)
- 集積回路上に設けられた絶縁層と、
前記絶縁層上に設けられた第1の端子、第2の端子、及び第3の端子と、
前記第1の端子上に設けられ、かつ、前記第1の端子と電気的に接続された導電層と、
前記導電層上に設けられた基板と、を有し、
前記第1の端子は、前記集積回路と電気的に接続されており、
前記第2の端子及び前記第3の端子は、前記導電層と遊離しており、
前記第1の端子と前記導電層との間の距離と、前記第2の端子と前記基板との間の距離は概略同一であり、
前記第1の端子と前記導電層との間の距離と、前記第3の端子と前記基板との間の距離は概略同一であることを特徴とする半導体装置。 - 請求項1において、前記第1の端子と前記導電層とは、導電性材料を介して電気的に接続されることを特徴とする半導体装置。
- 請求項1又は2において、前記集積回路は、トランジスタを有していることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012085432A JP5298216B2 (ja) | 2005-09-29 | 2012-04-04 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005285018 | 2005-09-29 | ||
JP2005285018 | 2005-09-29 | ||
JP2012085432A JP5298216B2 (ja) | 2005-09-29 | 2012-04-04 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006241083A Division JP5004537B2 (ja) | 2005-09-29 | 2006-09-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012146330A JP2012146330A (ja) | 2012-08-02 |
JP5298216B2 true JP5298216B2 (ja) | 2013-09-25 |
Family
ID=37618886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012085432A Expired - Fee Related JP5298216B2 (ja) | 2005-09-29 | 2012-04-04 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070069382A1 (ja) |
EP (1) | EP1770610A3 (ja) |
JP (1) | JP5298216B2 (ja) |
KR (1) | KR101298950B1 (ja) |
CN (1) | CN1940977B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8047442B2 (en) * | 2007-12-03 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US20110073357A1 (en) * | 2008-06-02 | 2011-03-31 | Nxp B.V. | Electronic device and method of manufacturing an electronic device |
JP5283075B2 (ja) | 2008-12-26 | 2013-09-04 | 学校法人慶應義塾 | 電子回路 |
JP5515540B2 (ja) * | 2009-09-10 | 2014-06-11 | 富士通株式会社 | 表示装置 |
CN104347945A (zh) * | 2013-08-08 | 2015-02-11 | 国家电网公司 | 一种宽带uhf rfid电子标签天线和电子标签 |
JP7334701B2 (ja) * | 2020-09-28 | 2023-08-29 | 横河電機株式会社 | 基板収容構造 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1111058A (ja) * | 1997-06-23 | 1999-01-19 | Rohm Co Ltd | Icモジュールおよびこれを用いたicカード |
US6160526A (en) * | 1997-06-23 | 2000-12-12 | Rohm Co., Ltd. | IC module and IC card |
JP2000294894A (ja) * | 1998-12-21 | 2000-10-20 | Seiko Epson Corp | 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器 |
JP3613098B2 (ja) * | 1998-12-21 | 2005-01-26 | セイコーエプソン株式会社 | 回路基板ならびにそれを用いた表示装置および電子機器 |
US6724084B1 (en) * | 1999-02-08 | 2004-04-20 | Rohm Co., Ltd. | Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device |
US6792333B2 (en) * | 2002-06-04 | 2004-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Product management method, program for performing product management, and storage medium having recorded the program therein |
JP4001066B2 (ja) * | 2002-07-18 | 2007-10-31 | セイコーエプソン株式会社 | 電気光学装置、配線基板及び電子機器 |
JP2004104102A (ja) * | 2002-08-21 | 2004-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4184776B2 (ja) * | 2002-12-16 | 2008-11-19 | 大日本印刷株式会社 | Icカード |
US6969902B2 (en) * | 2003-03-21 | 2005-11-29 | Texas Instruments Incorporated | Integrated circuit having antenna proximity lines coupled to the semiconductor substrate contacts |
JP4322558B2 (ja) * | 2003-05-30 | 2009-09-02 | 株式会社ルネサステクノロジ | 電子タグ用インレットの製造方法 |
TWM243783U (en) * | 2003-06-30 | 2004-09-11 | Innolux Display Corp | Structure of chip on glass |
KR101051013B1 (ko) * | 2003-12-16 | 2011-07-21 | 삼성전자주식회사 | 구동 칩 및 이를 갖는 표시장치 |
JP4624093B2 (ja) * | 2003-12-19 | 2011-02-02 | 株式会社半導体エネルギー研究所 | 半導体装置及びidタグ |
US7319633B2 (en) * | 2003-12-19 | 2008-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4916658B2 (ja) * | 2003-12-19 | 2012-04-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4689260B2 (ja) * | 2003-12-19 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 半導体装置、ラベル又はタグ |
US7405665B2 (en) * | 2003-12-19 | 2008-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, RFID tag and label-like object |
US7494066B2 (en) * | 2003-12-19 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2006
- 2006-09-15 EP EP06019364A patent/EP1770610A3/en not_active Withdrawn
- 2006-09-20 US US11/523,626 patent/US20070069382A1/en not_active Abandoned
- 2006-09-27 CN CN2006101595715A patent/CN1940977B/zh not_active Expired - Fee Related
- 2006-09-28 KR KR1020060094826A patent/KR101298950B1/ko active IP Right Grant
-
2012
- 2012-04-04 JP JP2012085432A patent/JP5298216B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1940977A (zh) | 2007-04-04 |
EP1770610A2 (en) | 2007-04-04 |
US20070069382A1 (en) | 2007-03-29 |
KR20070036709A (ko) | 2007-04-03 |
CN1940977B (zh) | 2010-12-01 |
EP1770610A3 (en) | 2010-12-08 |
KR101298950B1 (ko) | 2013-08-23 |
JP2012146330A (ja) | 2012-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8338931B2 (en) | Semiconductor device and product tracing system utilizing the semiconductor device having top and bottom fibrous sealing layers | |
TWI442513B (zh) | 半導體裝置的製造方法 | |
JP5600714B2 (ja) | 半導体装置の作製方法 | |
JP5298216B2 (ja) | 半導体装置 | |
US20110024853A1 (en) | Semiconductor device and manufacturing method thereof | |
KR20120102819A (ko) | 반도체 디바이스 및 이의 제작 방법 | |
US8232181B2 (en) | Manufacturing method of semiconductor device | |
US8928131B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5296360B2 (ja) | 半導体装置およびその作製方法 | |
JP5004537B2 (ja) | 半導体装置 | |
JP4845623B2 (ja) | 半導体装置の作製方法 | |
JP5352048B2 (ja) | 半導体装置の作製方法 | |
JP5268459B2 (ja) | 半導体装置 | |
JP5004503B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130506 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5298216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |