JP5296799B2

JP5296799B2 - Ｐｌｌキャリブレーション

Info

Publication number: JP5296799B2
Application number: JP2010532491A
Authority: JP
Inventors: ティム、リジャース
Original assignee: エスティー‐エリクソン、ソシエテ、アノニム
Priority date: 2007-11-02
Filing date: 2008-10-31
Publication date: 2013-09-25
Anticipated expiration: 2028-10-31
Also published as: WO2009056361A3; CN102067440B; US8364098B2; US20100279635A1; ATE503298T1; EP2220761A2; EP2220761B1; JP2011503983A; DE602008005794D1; CN102067440A; WO2009056361A2

Description

本発明は、変調信号を位相ロックループに加える装置と方法、その装置を備える位相ロックループ、及び、その装置または位相ロックループを備える機器に関する。本発明は、特に、排他的にではないが、無線送信機、例えば、移動通信トランシーバに適用される。

例えば、携帯電話及びコネクティビティ用の無線送信機で用いられる周知のアーキテクチャは、位相変調を位相ロックループ（PLL）内の局部発振器に加える。このようなアーキテクチャは、統合を提供して所定のチャンネル周波数で無線動作を可能にするだけでなく、送信用の変調信号も提供する。追加の経路、例えば、カルテシアン変調（cartesian modulation）を行うためのＩ及びＱ構成は、必要とされない。さらに、ＰＬＬは望ましいスペクトルを、ミスマッチと非直線性が、ＥＶＭ（エラー・ベクトル・マグニチュード）とスペクトルリグロースとに寄与する、イメージ、キャリア及び相互変調スペクトル成分を加える伝統的な変調器回路の固有の欠点を有さずに、正確に生成する。

ＰＬＬ内で位相変調を加えることの明らかな固有の利点にもかかわらず、いくつかの問題が存在する。第一に、ループは狭帯域の周波数応答を示す。一般的に、ループカットオフ周波数は十分に低くされ、これにより水晶基準発振器スペクトルのレプリカを科すものの、局部発振器の近傍ノイズ（close-in noise）が除去される。ＰＬＬのループ帯域幅内の積分された（integrated）位相ノイズは、小さい、例えば１°rmsより小さいままでなければならない。というのも、これは、残留送信位相エラーと受信ビットエラーレートの制限とに関して、全体の無線接続性能に寄与するからである。無線通信システムに用いられるＰＬＬに関して、標準的な要求は、１０から１００ｋＨｚのループ帯域幅と、２ＧＨｚのキャリアの周囲で−９０ｄＢｃの近傍ノイズフロアとである。

近年の無線システムは、高い瞬間データスループットレートを実現する目的で、広帯域の変調スキームを採用する。従って、送信用の変調信号のスペクトルは、通常、ＰＬＬの帯域幅より非常に広い。基準入力、又は、可変周波数発振器から位相比較器へのフィードバック経路に入れられた変調する信号は、ローパス周波数応答を受ける。フィードバック経路は特に興味深い。というのも、数学的に、プリスケーラ分周器の係数（モジュラス：modulus）を変更することは出力周波数に正確な変化を導入し、ループフィードバックは発振器の動作の正確な制御を確実にする、ということが示され得るからである。これは、２点変調（two point modulation）ループ内の第１の変調点である。それは、正確なゲインだが、限定された通過帯域の特性を有する。積分されたノイズフロアから生じる、より大きい全体の位相エラーを受け入れることによって、ループ帯域幅が広くされ得ても、ループの安定性は、カットオフ周波数が位相比較基準周波数よりも一桁分低くなければならないことに影響する。このことは、１ＭＨｚより低い現実的なＰＬＬ帯域幅をもたらす。多くの通信システムは、複数メガヘルツ幅のスペクトルを占有するスループットを必要とする。

第２の変調点は局部発振器の制御入力である。アナログＰＬＬでは、これは、その平均電位をループフィルタの積分容量から得る、電圧制御ピンである。追加の電圧信号を加えることは、発振器の直接的な周波数変調を可能にする。ＰＬＬは、しかし、この外乱を修正しようと試みる。周波数がループ帯域幅内に入る信号に関して、ループは、外乱を打ち消すと共にその影響を削減または無効にするであろう増幅されたエラー信号を、生成するであろう。周波数がループ帯域幅より高い信号に関して、ループゲインは低下し、修正する動作をゼロに低減する。このことは、ループ帯域幅に等しい遷移周波数を有するハイパス伝達関数を生成する。それは、第１の変調点のものに対して相補的な周波数伝達関数の特性を有する。ゲイン（所定の電圧入力に対する出力周波数の変化）は、固有の発振器ゲインにより設定される。これは、一般的に、十分に知られておらず、十分に制御もできず、LCタンク回路内で用いられる容量の製造によって決定される。更に、現実の回路は、電源電圧、温度、出力周波数、及び、部品間のばらつきの複数の変数が原因で変化するゲインを示す。従って、製品の動作中に、ゲインを連続的な方法で調整する必要性がある。

上述した様に、２つの点は相補的な方法で用いられ得、任意の周波数変調を、ＰＬＬ内で制御された発振器に加える。問題は、依然として、２つの経路のゲインをそろえて、それにより理想的な平坦な周波数応答を達成することである。様々なデジタル変調スキームの解析は、要求されたスペクトルの挙動を達成するために小さなゲインエラー許容値のみを示す。このことは、特に、無線ＬＡＮ（ローカル・エリア・ネットワーク）システム、例えば、IEEE 802.11a又はIEEE 802.11gに用いられる直交周波数分割多重（ＯＦＤＭ）のような、単位帯域幅あたりの高いビットレートを特徴とする複雑な変調の場合である。

本発明の第１の態様によれば、変調信号を位相ロックループに加える装置であって、前記位相ロックループは、
発振器信号を発振器周波数で生成する可変周波数の発振器と、
前記発振器信号を、可変分周比を用いて分周する可変分周比の分周手段と、
前記分周された発振器信号と基準信号との間の位相差を示すエラー信号を生成する位相比較手段と、
前記発振器周波数を制御するために、前記エラー信号を前記発振器に加える結合手段と、
を備え、
前記装置は、
前記変調信号の低周波数成分と前記変調信号の高周波数成分とを準備する変調フィルタリング手段と、
前記低周波数成分を第１ゲイン係数で、且つ、前記高周波数成分を第２ゲイン係数で、スケーリングする（scaling）スケーリング手段と、
前記分周比を制御するための前記低周波数成分と、前記エラー信号との組み合わせで前記発振器周波数を制御するための前記スケールされた低周波数成分及びスケールされた高周波数成分と、を伝達する出力と、
前記変調信号のエネルギーと前記エラー信号のエネルギーとの表示を、前記変調信号と前記エラー信号とに共通の周波数範囲において生成する、エネルギー見積もり手段と、
前記第１及び第２ゲイン係数を、前記エネルギーの前記表示に基づいて、変更するゲイン調整手段と、
を備える装置が提供される。

従って、本発明は、位相ロックループの発振器の制御入力に入力された変調信号の高周波数成分のゲインの調整を提供する。調整は、同一点に入力された変調信号の低周波数成分のエネルギーの測定と、ループエラー信号のエネルギーの測定とに基づき、両方のエネルギーの測定は共通の周波数範囲にわたって行われる。本発明は、特に、ゲインの調整を、相関器の使用を必要としない低複雑度の実施で可能にすることが有利である。

本発明の第２によれば、変調信号を位相ロックループに加える方法であって、前記位相ロックループは、
発振器信号を発振器周波数で生成する可変周波数の発振器と、
前記発振器信号を、可変分周比を用いて分周する可変分周比の分周手段と、
前記分周された発振器信号と基準信号との間の位相差を示すエラー信号を生成する位相比較手段と、
前記発振器周波数を制御するために前記エラー信号を前記発振器に加える結合手段と、
を備え、
前記方法は、
前記変調信号の低周波数成分及び高周波数成分を、前記変調信号をフィルタリングすることにより準備し、
前記低周波数成分を第１ゲイン係数で、且つ、前記高周波数成分を第２ゲイン係数で、スケーリングし、
前記分周比を制御するための前記低周波数成分と、前記エラー信号との組み合わせで前記発振器周波数を制御するための前記スケールされた低周波数成分及びスケールされた高周波数成分と、を伝達し、
前記変調信号のエネルギーと前記エラー信号のエネルギーとの表示を、前記変調信号と前記エラー信号とに共通の周波数範囲において生成し、
前記第１及び第２ゲイン係数を、前記エネルギーの前記表示に基づいて、変更する、
ことを含む方法が提供される。

本発明の第３の態様によれば、本発明の第１の態様に記載の位相ロックループと、本発明の第１の態様による装置とを備える位相ロックループが提供される。

本発明の更なる態様によれば、本発明の第１の態様による装置を備える集積回路が提供される。

本発明の更なる態様によれば、本発明の第３の態様による位相ロックループを備える無線送信機が提供される。

本発明の更なる態様によれば、本発明の第２の態様による方法を実行するように構成されたコンピュータプログラムが提供される。本発明はこのようなコンピュータプログラムを備えるコンピュータ読み取り可能な媒体にまでも及ぶ。

位相ロックループは前記エラー信号をフィルタリングするローパス・ループフィルタリング手段も有し、且つ、選択的に、前記エネルギー見積もり手段は、前記エラー信号の前記エネルギーを、前記共通の周波数範囲において、前記フィルタされたエラー信号から生成するように構成され得る。さらに、前記共通の周波数範囲は前記ループフィルタリング手段の帯域幅に相当し得る。これらの特長は、エネルギー見積もり目的のエラー信号の追加のフィルタリングに対する必要性を除去又は削減できる。

選択的に、前記エネルギー見積もり手段は、前記変調信号の前記エネルギーの前記表示を、前記共通の周波数範囲において、前記変調信号の前記低周波数成分から、又は、前記変調信号の前記スケールされた低周波数成分から生成するように構成され得る。このことは、エネルギー見積もり目的の変調信号の追加のフィルタリングに対する必要性を、除去又は削減できる。

選択的に、エネルギーの前記表示は、前記変調信号の前記共通の周波数範囲における前記エネルギーの表示と、前記エラー信号の前記共通の周波数範囲における前記エネルギーの表示と、を含み得る。従って、両方の信号のエネルギーは独立して見積もられ得、見積もりの、低い複雑度の実現を可能にする。あるいは、エネルギーの前記表示は、前記共通の周波数範囲における前記変調信号の前記エネルギーと、前記共通の周波数範囲における前記エラー信号の前記エネルギーと、の比の表示を含み得る。従って、これらの信号の比は最初に作られ得、比のエネルギーの見積もりが後に続き、一段階のエネルギー見積もりが用いられることと、ゲイン調整手段による削減された処理とを可能にする。

選択的に、前記ゲイン調整手段は、前記第１及び第２ゲイン係数を、増加係数

で変更するように構成され得、
ここでE_Eは前記エラー信号の前記共通の周波数範囲の前記見積もられたエネルギーを表し、E_Lは前記変調信号の前記共通の周波数範囲の前記見積もられたエネルギーを表し、k=G_L/G_Hであり、ここでG_Lは前記第１ゲイン係数であると共にG_Hは前記第２ゲイン係数であり、且つ、k<1である。

選択的に、E_EとE_Lは、前記発振器の制御入力における前記各エネルギーを表し得る。このことは、エラー信号と変調信号との共通の周波数範囲がループにおいて同じゲインを受けるのを確保することで、高い精度を可能にする。

選択的に、前記第２ゲイン係数は前記第１ゲイン係数の２^ｎ倍であり得、ここでｎは正の整数である。この場合、kによる割り算又は掛け算は、単にレジスタにおける２進値の１つ以上の右又は左シフトにより実現され得る。

選択的に、前記ゲイン調整手段は、少なくとも１つの前記第１及び第２ゲイン係数を前記変調形式に基づいて変更するように構成され得る。このようにして、装置は、異なる各々のスペクトルを有する異なる変調形式の信号に適合され得る。

選択的に、前記装置は、前記エラー信号の前記エネルギー見積もりに先立って、ＤＣ成分を前記エラー信号から除去するＤＣ除去手段を備え得る。このことは、エネルギー見積もりの間にDCが考慮される必要性を除去する。

選択的に、前記位相ロックループはロック外れ（out-of-lock）表示を生成するロック検出手段を備え得、且つ、前記ゲイン調整手段は、前記第１及び第２ゲイン係数を変更することを、前記ロック外れ表示に応じてやめるように構成され得る。このことは、ループがロックを確保している間に、ゲイン調整手段が過渡的なループ信号に反応することを防ぎ得る。

選択的に、前記位相ロックループは前記第１及び第２ゲイン係数の値を記憶する記憶手段を備え得、且つ、前記第１及び第２のスケーリング手段は、各々の前記記憶された値をそれらのスケーリングに用いるように構成され得る。このことは、ゲイン係数の高速な調整を可能にし、これは、例えば時分割多重接続システムにおいて有利であり得る。

選択的に、前記位相ロックループは前記第２ゲイン係数の値を記憶する記憶手段を備え得、且つ、前記第１及び第２のスケーリング手段は、前記記憶された値をそれらのスケーリングに用いるように構成され得る。このことは、ゲイン係数の高速な調整も可能にし、且つ、削減された記憶装置の要求も有する。

選択的に、前記位相ロックループは前記エラー信号の前記ＤＣ成分の値を記憶する記憶手段を備え得、且つ、前記ＤＣ除去手段は、前記記憶された値を次のＤＣ除去に用いるように構成され得る。このことは、DCの高速な除去、及び、結果としてゲイン係数の高速な調整を可能とし、これは、例えば時分割多重接続システムに有利であり得る。

対応する任意の特長は、本発明による方法にも当てはまる。

本発明は、例示のみの目的で、添付の図面を参照してここに説明されるであろう。
図１は、変調される用意がある位相ロックループの実施形態のブロック概略図である。図２は、加算ステージの別の構成を示すブロック概略図である。図３は、位相ロックループを変調する方法を説明するフローチャートである。図４は、変調される用意がある位相ロックループの他の実施形態のブロック概略図である。図５は、変調される用意がある位相ロックループの更に他の実施形態のブロック概略図である。図６は、位相ロックループを有するトランシーバの実施形態のブロック概略図である。

図１を参照すると、発振器１０の周波数を制御するための制御入力１２と、発振器信号用の出力１４とを有する、電圧制御発振器またはデジタル制御発振器のような発振器１０が示されている。デジタル制御発振器では、発振器信号の周波数はデジタル入力ワードにより制御される。出力１４は、発振器信号の周波数を分周するための分周器２０の入力に結合される。分周器２０は、分周された発振器信号用の出力２４を有する。出力２４は位相比較器３０の第１の入力に結合されていて、それは基準信号用の第２の入力３６も有する。位相比較器３０は、分周された発振器信号の位相と基準信号の位相との比較を行い、そして、出力３４に発振器信号と基準信号との位相差の表示であるエラー信号を供給する。位相比較器３０は、時間・デジタル変換器であり得る。このような変換器は、２つの入力信号のエッジ間における到達の時間の差に比例するデジタルワードを生成する。出力３４は、エラー信号をローパスフィルタリングするためのループフィルタ４０の入力に結合されている。ループフィルタ４０の出力４４は、発振器１０の周波数を制御するための制御入力１２に結合されている。上述の図１の要素は、基本的な位相ロックループを形成する。

ループは２つの点にて変調され得る。第１に、分周器２０は分周器２０の分周比を制御するための制御入力２２を有する。入力１３２に加えられた第１の変調成分と、入力１３１に供給された選択的なチャンネル選択信号と、を加算するための選択的な加算ステージ１３０が存在する。チャンネル選択信号は、発振器の中心周波数を選択するために用いられ得る。加算ステージ１３０の出力はシグマ・デルタ変換器５０の入力５２に結合され、且つ、シグマ・デルタ変換器５０の出力は、分周比を制御するための分周器２０の制御入力２２に結合されている。第２に、出力４４におけるフィルタされたエラー信号と追加の変調成分とを加算するための加算ステージ６０があり、且つ、加算ステージ６０の出力は発振器１０の入力１２に結合されている。

変調信号は、変調信号が占有する帯域幅を正確に符号化するのに十分高いレートで、デジタルワードとして供給され得る。一般的に、振幅及び位相情報が別々に処理されるポーラ変調スキームに関して、一旦振幅及び位相成分が再結合されると、瞬間の周波数情報に関する帯域幅は得られる出力スペクトルよりも著しく広い。例えば、EDGE移動体通信規格に関して、出力変調スペクトルは一般的に±１３５kHz幅であるが、周波数変調は少なくとも±１MHzの帯域幅にわたって符号化される必要があり、従ってクロックレートは約６．５MHzであり得る。

以下の段落は、変調成分を生成する装置２００について記載する。

変調信号用の入力９２を有するフィルタリングステージ９０が存在する。フィルタリングステージは、変調信号をフィルタリングするための、ローパスフィルタ９４とハイパスフィルタ９６とを備える。ローパスフィルタは、出力９５に、ループ帯域幅内の帯域幅を有する変調信号の低周波数成分を供給し、且つ、ハイパスフィルタ９６は、出力９７に、ループ帯域幅より高く且つ選択的に低い周波数を有する変調信号の高周波数成分を供給する。出力９５は入力１３２に結合されているので、低周波数成分は上述の第１の変調成分に対応する。

出力９５は、第１ゲイン係数用の追加の入力７２を有するスケーリングステージ７０の入力にも結合されている。スケーリングステージ７０は、低周波数成分を第１ゲイン係数でスケールし、そして、スケールされた低周波数成分を、加算ステージ６０の入力に結合されている出力７４に供給する。

出力９７は、第２ゲイン係数用の追加の入力８２を有するスケーリングステージ８０の入力にも結合されている。スケーリングステージ８０は、高周波数成分を第２ゲイン係数でスケールし、そして、スケールされた高周波数成分を、加算ステージ６０の入力に結合されている出力８４に供給する。加算ステージ６０は、スケールされた低周波数成分及び高周波数成分を、フィルタされたエラー信号と加算する。従って、スケールされた低周波数成分及び高周波数成分は、共に、上述の追加の変調成分に対応する。異なる順序の加算を有する加算ステージ６０の代わりのアーキテクチャは、図２に示されている。

ループフィルタ４０の出力４４は、フィルタされたエラー信号からＤＣを除去するためのＤＣ除去ステージ１００の入力に結合されている。ＤＣ除去ステージ１００の出力は、エネルギー見積もりステージ１１０の入力に結合されている。スケーリングステージ７０の出力７４は、エネルギー見積もりステージ１１０の入力に結合されている。ＤＣ除去ステージ１００に結合された、通常、ループがロックを実現した時だけＤＣ値の表示を記憶するための選択的な記憶装置１０５が存在する。そのためにロック検出ステージ１２６が後述のように備えられ得、さもなければ、過渡信号が変調信号として処理され得、誤ったゲイン係数をもたらす。記憶されたＤＣ値は、ループの動作の間、例えばトランシーバによる送信又は受信の間、更新され得る。記憶された値は、次のＤＣ除去を補助するのに用いられ得る。

エネルギー見積もりステージ１１０は、各々の測定ステージ１１１，１１２において、ＤＣ除去後のフィルタされたエラー信号と、スケールされた低周波数成分とのエネルギーを見積もるように構成されており、そして、見積もりはゲイン調整ステージ１２０の入力に結合されている出力に供給される。エネルギーが見積もられた周波数の範囲は、本明細書では、共通の周波数範囲として言及され、そして、それはループ帯域幅内にある。エネルギー見積もりに用いられる共通の周波数範囲は、エラー信号と変調信号の低周波数成分との両方に関して等しい。共通の周波数範囲はローパス特性またはバンドパス特性を有し得る。けれども、ローパス特性は、より簡単なフィルタリングを可能にする。

測定ステージ１１１，１１２は、共通の周波数範囲を定義するための各々のフィルタを備え得、そして、各フィルタの平均出力の表示をエネルギーの見積もりとして供給する。他の実施形態では、単純な平均の代わりに、エネルギーは他の方法、例えば、正確なrms（root mean square：２乗平均平方根）値、整流した信号の平均、又は、ピーク値と平均値との重み付き組み合わせで見積もられ得、同じ方法は両方の測定ステージ１１１と１１２で用いられる。

他の実施形態では、エネルギー見積もりステージ１１０は、エラー信号と共通の周波数範囲の変調との比を決定し、次に比のエネルギーを見積もるように構成され得る。この場合、比のエネルギーは次にゲイン調整ステージ１２０に供給され得る。

ゲイン調整ステージ１２０は、スケールされた低周波数成分とエラー信号とのエネルギー、又は、これらの成分の比のエネルギーの見積もりを用い、各々の第１及び第２ゲイン係数の新たな値を決定する。第１ゲイン係数G_Lの新たな値G_L’は、

として決定され得、且つ、第２ゲイン係数G_Hの新たな値G_H’は、

として決定され得、ここで、G_Lは第１ゲイン係数の現在値であり、G_Hは第２ゲイン係数の現在値であり、E_Eは共通の周波数範囲のフィルタされたエラー信号の見積もられたエネルギーであり、E_Lは共通の周波数範囲のスケールされた低周波数成分の見積もられたエネルギーであり、且つ、k = G_L / G_H < 1である。従って、両方のゲイン係数は、同じ割合

により調整される。このことは、発振器１０の入力１２に伝達された両方のエラー信号とスケールされた低周波数成分とが、等しいループゲインエラーを受けるためである。比E_E/E_Lは測定されたエネルギー比であり、且つ、k/(1-k)は期待されたエネルギー比であり、期待されたエネルギー比からの何れの偏差も、発振器１０の入力１２への変調経路におけるゲインの不十分に調整された値に起因する。従って、ゲインエラーは

として表され得る。

第１及び第２ゲイン係数は定数kにより関係付けられ、よって、一方のゲイン係数を他方のゲイン係数から計算することが都合良い。例えば、G_L’=k.G_H’又はG_H’=G_L’/kである。kの値は任意に選択され得る。しかし、値k=1/2ⁿ、ここでnは正の整数であり、例えばk=0.5は、好都合であり得る。というのも、kによる割り算又は掛け算は、その結果、それぞれG_H’又はG_L’の値を含むレジスタにおける２進値の１つ以上の右又は左シフトとして実現され得るからである。kの値は、変調信号のスペクトルに基づいて選択され得る。例えば、スペクトルのごく一部のみがループ帯域幅から外れるとき、kをより小さくしておき、そしてその結果、より多くの変調信号を発振器の制御入力に加えることが好ましいかもしれないが、スペクトルのほとんどがループ帯域幅の内側に入るとき、より大きいkの値は、分周比を制御するのに用いられるより多くの変調信号に対して好ましいかもしれない。従って、装置が１つ以上のタイプの変調スキームに用いられると、kの値は動作中に変えられ得る。

通常、0 < G_L < 1且つ0 < G_H < 1である。しかし、より大きい値のG_L又はG_Hが用いられると、一連の調整は値を１（ユニティ：unity）より小さく減少させるであろう。ゲイン調整ステージは結合され、第１ゲイン係数の新たな値G_L’をスケーリングステージ７０の入力７２に、且つ、第２ゲイン係数の新たな値G_H’をスケーリングステージ８０の入力８２に供給する。

エネルギー見積もりと第１及び第２ゲイン係数の調整とを繰り返すことにより、ゲイン係数の値はk.E_E = (1-k).E_Lのとき収束するであろう。

それらが現在の値として用いられるであろう時における、ゲイン調整のその後の繰り返しにおける呼び出し（recall）用の新たな値G_L’，G_H’を記憶するための、ゲイン調整ステージ１２０に結合された選択的な記憶装置１２５が存在する。あるいは、新たな値の１つだけを記憶することが十分である。というのも、他方はG_L’=k.G_H’又はG_H’=G_L’/kとして計算され得るためである。

また、ゲイン調整ステージ１２０に結合された、選択的なロック検出ステージ１２６が存在する。ロック検出ステージ１２６は、位相ロックループがロックされたかどうかを、例えば変調がループに加えられる前のエラー信号の大きさを測定することによって示すように構成されており、且つ、ゲイン調整ステージ１２０は、ロック検出ステージ１２６がループはロックされていないことを示す場合、各々の第１及び第２ゲイン係数の新たな値を決定することをやめるように構成されている。

変調成分を生成する装置２００の動作が、図３を参照してここに説明されるであろう。技術的な当業者は、基本的な位相ロックループの動作と２点変調の使用とを良く理解しているであろうから、これらはここに説明されないであろう。

図３を参照すると、ステップ３００において、ロック検出ステージ１２６によりテストが行われて、位相ロックループがロックされているかどうか判定される。ループがロックされていない場合、フローは次のステップに進まないであろう。フローはループがロックされている場合のみに、ステップ３１０に進むであろう。

ステップ３１０において、変調信号はフィルタリングステージ９０によりフィルタされて、変調信号の低周波数成分と高周波数成分とを準備する。

ステップ３２０において、低周波数成分は第１ゲイン係数G_Lによりスケールされると共に、高周波数成分は第２ゲイン係数G_Hによりスケールされる。このステップは、ゲイン係数の１つ又は両方を記憶装置１２５から読み出すことを含み得る。

ステップ３３０において、スケールされた低周波数成分及び高周波数成分は、スケールされた低周波数成分及び高周波数成分をフィルタされたエラー信号と加算するために加算ステージ６０に供給することにより、発振器１０の周波数を制御するために伝達される。

ステップ３４０において、フィルタされたエラー信号は受け取られる。ステップ３５０において、フィルタされたエラー信号のDC成分は、DC除去ステージ１００により、フィルタされたエラー信号から除去される。このステップは、以前に記憶されたDC値の表示を記憶装置１０５から読み出すこと、及び、それを用いてDC除去を補助することを含み得る。このステップは、記憶装置１０５に、その方法のその後の繰り返しで用いるために除去されたDC成分の値の表示を記憶することも含み得る。

ステップ３６０において、スケールされた低周波数成分とDC除去後のフィルタされたエラー信号とのエネルギーは、エネルギー見積もりステージ１１０により見積もられ、そして、このエネルギーの表示はゲイン調整ステージ１２０に供給される。

ステップ３７０において、エネルギーの表示はゲイン調整ステージ１２０により用いられて、第１及び第２ゲイン係数の値をエネルギーの表示に基づいて調整する。このステップは、以前に記憶された一方又は両方の第１及び第２ゲイン係数の値を記憶装置１２５から読み出すこと、及び、これらを用いて新たな値を決定することを含み得る。調整は、前述のように方程式（１）と（２）に従い得る。ステップ３７０は、記憶装置１２５に、その方法のその後の繰り返しで用いるための調整された第１及び第２ゲイン係数の一方又は両方の値の表示を記憶することも含み得る。

ステップ３７０の後、フローは処理の更なる繰り返しのためにステップ３００に戻る。

図１に示されたアーキテクチャの多数の変形が、本発明を実施するために可能である。可能な変形はここに論じられるであろう。続いて２つの更なる実施形態の提示が行われる。

図１の実施形態では、エラー信号の共通の周波数範囲内のエネルギーは、フィルタされたエラー信号から見積もられる。このことは、共通の周波数範囲がループフィルタ４０の帯域幅に等しい場合、エネルギーが見積もられる前にエラー信号の追加のフィルタリングが必要ないので、特に便利である。代わりに、エネルギーはエラー信号から、それがループフィルタ４０によりフィルタされる前に見積もられ得る。けれども、この場合、追加のフィルタリングが必要とされ、エラー信号の共通の周波数範囲を測定ステージ１１１において選択する。このことは、共通の周波数範囲の選択に柔軟性を提供する。

同様に、図１の実施形態では、変調信号の共通の周波数範囲内のエネルギーは、変調信号の低周波数成分から見積もられる。このことは、共通の周波数範囲がローパスフィルタ９４の帯域幅に等しい場合、エネルギーが見積もられる前に測定ステージ１１２において変調信号の追加のフィルタリングが必要ないので、特に便利である。代わりに、エネルギーは変調信号から、それがローパスフィルタ９４によりフィルタされる前に見積もられ得る。けれども、この場合、追加のフィルタリングが測定ステージ１１２に必要とされ、変調信号の共通の周波数範囲を選択する。このことは、共通の周波数範囲の選択に柔軟性を提供する。

更に、図１の実施形態では、変調信号の共通の周波数範囲内のエネルギーは、スケーリングステージ７０によるスケーリング後の変調信号の低周波数成分から見積もられる。代わりに、エネルギーは、スケーリングステージ７０によるスケーリング前の変調信号の低周波数成分から見積もられ得る。

エネルギー見積もりの目的でどの点から変調信号が取り出されるかに関係なく、方程式（１）と（２）が用いられる場合、E_EとE_Lは、発振器１０の入力１２における共通の周波数範囲における、フィルタされたエラー信号の見積もられたエネルギーと変調信号の見積もられたエネルギーとの各々を表すべきである。従って、変調信号が、エネルギー見積もりのために、それが入力１２にて存在しているスケーリングを含まない点にて取り出される場合、補償スケーリングがエネルギー見積もりステージ１１０又はゲイン調整ステージ１２０により加えられるべきである。従って、例えば、エネルギー見積もりが、スケーリングステージ７０におけるスケール係数G_Lによるスケーリングの前の、出力９５にて取り出された変調信号の低周波数成分に行われる場合、係数G_Lによるスケーリングは、エネルギー見積もりステージ１１０又はゲイン調整ステージ１２０により低周波数成分のエネルギー見積もりに適用されるべきである。

第２の実施形態が図４を参照してここに説明されるであろう。変調成分を生成する装置５００と装置２００との間の相違のみが説明されるであろう。同一のブロック、特に基本的な位相ロックループと点１２及び１３２における変調の用意とは再度説明されないであろう。図１のものと同じ機能を実行するブロックは同一に番号が付されている。けれども、機能が異なる方法で実行されているものについて、相違は説明されるであろう。

図４で、DC除去ステージ１００は、ループフィルタ４０の出力４４に結合された入力を有するDC見積もりステージ１０１と、DC見積もりステージ１０１の出力に結合された入力及び位相比較器３０の出力３４に結合された追加の入力を有する減算ステージ１０２とを備える。従って、減算ステージ１０２は、ループフィルタ４０の出力でDC見積もりステージ１０１により見積もられるDCレベルを、位相比較器３０により供給されるエラー信号から減算するように構成されている。

DC除去ステージ１００の出力は、エネルギー見積もりステージ１１０の測定ステージ１１１に結合されている。測定ステージ１１２は、図１にあるようなスケールされた低周波数成分の代わりに、変調信号を受け取るための入力９２に結合されている。測定ステージ１１１と１１２はフィルタリングを含み、エネルギー見積もりのために共通の周波数範囲を定義する。以下に説明するようにエネルギー見積もりステージ１１０またはゲイン調整手段１２０は、第１ゲイン係数G_Lを考慮に入れる用意があり、E_Lの正確な計算を確保する。

図４に示された装置５００の動作は、以下の相違を除いて、図１の位相ロックループに関して図３を参照して説明した方法と同一である。ステップ３４０において、フィルタされたエラー信号ではなく位相比較器３０により出力されるエラー信号が受け取られ、そして、ステップ３５０において、エラー信号のDC成分はDC除去ステージ１００により除去される。上述のように、このステップは、以前に記憶されたDC値の表示を記憶装置１０５から読み出すこと、及び、それを用いてDC除去を補助することを含み得る。このステップは、記憶装置１０５に、その方法のその後の繰り返しで用いるために、除去されたDC成分の値の表示を記憶することも含み得る。

ステップ３６０において、エネルギーは共通の周波数範囲内でエネルギー見積もりステージ１１０により、スケールされた低周波数成分ではなく変調信号に関して、且つ、DC除去後のフィルタされたエラー信号ではなくエラー信号に関して、見積もられ、そして、このエネルギーの表示はゲイン調整ステージ１２０に供給される。

ステップ３７０において、ゲイン調整ステージ１２０により行われたゲイン調整は方程式（１）と（２）に従う。けれども、E_Lを決定するため、エネルギー見積もりステージ１１０により供給された、変調信号に関するエネルギーの見積もりは、第１のスケール係数G_Lによりスケールされなければならず、それにより、それは発振器１０の入力１２に供給されたスケールされた低周波数成分の共通の周波数範囲のエネルギーを表す。

第３の実施形態が図５を参照してここに説明されるであろう。変調成分を生成する装置６００と装置２００との間の相違のみが説明されるであろう。同一のブロック、特に基本的な位相ロックループと点１２及び１３２における変調の用意とは再度説明されないであろう。図１のものと同じ機能を実行するブロックは同一に番号が付されている。けれども、機能が異なる方法で実行されているものについて、相違は説明されるであろう。

フィルタされたエラー信号と低周波数成分及び高周波数成分との加算は、単一の加算器６６のみを含む加算ステージ６０により実行され、低周波数成分及び高周波数成分は装置６００内で加算される。

測定ステージ１１２は、図１にあるようなスケールされた低周波数成分の代わりに、低周波数成分を受けとるために出力９５に結合されている。スケーリングステージ７０の入力７２に加えられるスケール係数は、第１ゲイン係数G_Lではなく定数kである。従って、この実施形態のスケーリングステージ７０は、二進レジスタにおける右シフトとして実施され得る。

それぞれ出力９７及び出力７４に結合された入力を有する加算ステージ１４０が存在する。加算ステージ１４０の出力１４４は、高周波数成分と、ｋですでにスケールされた低周波数成分との和を第２スケール係数G_Hでスケールするために、スケーリングステージ１５０の入力に結合されている。スケーリングステージ１５０の追加の入力１５２は、第２スケール係数G_Hを受け取るためにゲイン調整ステージ１２０に結合されている。スケーリングステージ１５０の出力１５４は、フィルタされたエラー信号と加算するために加算器６６に結合されている。

図５に示された装置６００の動作は、以下の相違を除いて、図１の位相ロックループに関して図３を参照して説明した方法と同一である。ステップ３２０において、低周波数成分はｋでスケールされ、高周波数成分はｋでスケールされた低周波数成分と加算され、そして、得られる和は第２ゲイン係数G_Hによりスケールされる。それは、第２ゲイン係数を記憶装置１２５から読み出すことを含み得る。従って、低周波数成分は、G_Lであるk.G_Hによりスケールされる。ステップ３６０において、スケールされた低周波数成分ではなく低周波数成分と、DC除去後のフィルタされたエラー信号とのエネルギーは、エネルギー見積もりステージ１１０により共通の周波数範囲において見積もられ、そして、このエネルギーの表示はゲイン調整ステージ１２０に供給される。図４の実施形態に関しては、E_Lを決定することにおいて、エネルギー見積もりステージ１１０またはゲイン調整ステージ１２０は、低周波数成分の測定されたエネルギーをステップ３６０またはステップ３７０においてスケールしなければならず、これにより、E_Lについて決定された値が発振器１０の入力１２における共通の周波数範囲の変調信号のエネルギーを表すことを確実にする。

３つの実施形態の特長は組み合わせられ得、特に、エラー信号をエネルギー見積もりステージ１００に供給する異なった方法、つまりループフィルタ４０によるフィルタリング前または後は、変調信号の一部をエネルギー見積もりステージ１００に供給する異なった方法、つまりG_Lによるスケーリング前または後、及び、フィルタリングステージ９０によるフィルタリング前または後と、組み合わせられ得る。当業者は他の可能性、出力１４４から第２スケーリング係数G_Hによるスケーリング前に、又は、図５の出力７４からｋによるスケーリング後且つ高周波数成分との加算前に、変調信号の一部をエネルギー見積もり手段１１０に供給するように、図５のスキームをこのように修正すること、を認識するであろう。

共通の周波数範囲はエラー信号と変調信号の両方について等しいが、共通の周波数範囲を定義するために用いられるフィルタリングは、変調のスペクトルの特性に基づいて、エラー信号についてと、変調信号についてとで異なり得る。例えば、変調信号が１つ以上のギャップをそのスペクトル、例えば、DCの近く、または、共通の周波数範囲の上限に対応する周波数の周囲、に有する場合、そのエネルギーの評価は、エネルギー見積もりに影響を及ぼすことなくギャップの帯域幅を除外し得、または、エネルギー見積もりに影響を及ぼすことなくギャップが位置されている追加の帯域幅を含み得る。エラー信号は、ローパス特性を有すると共に、そのスペクトルにギャップを有していない。

装置及び方法のいくつかの追加の詳細がここに説明されるであろう。

位相ロックループは、第２の変調点、入力１２のみに加えられるループ帯域幅内の変調周波数を受け入れないであろう。しかし、システムは、これらの周波数が同時に両方の変調点、入力１２と入力１３２とに加えられる時、今までどおり有効に働き得る。これらの周波数がユニティゲインで両方の入力１２，１３２に加えられる時、発振器に引き起こされる初期の変調は、次に発振器の出力１４からのフィードバック経路の分周器２０により復調され、名目上影響を受けない基準信号を生成する。位相比較器３０の出力は、その結果、変調周波数成分を含まないはずである。実際には、２つの変調経路間の何れのゲイン差も、小さな位相比較器エラーとして現れる。このことは、順番に補償信号を発振器の入力１２にて生成して、望ましい変調スペクトルを適切に生成するであろう。発振器の入力１２における順方向経路（forward path）のゲインが大きすぎる場合、補償信号は逆極性を有すると共に入力１２における信号の過剰部分をキャンセルする。発振器の入力１２における順方向経路のゲインが小さすぎる場合、極性は揃えられ、そして、補償信号は要求されるレベルで変調信号を増加させて、差を補償するであろう。

本発明は、全体的または部分的にアナログまたはデジタル領域で実施され得る。例えば、変調を加える装置２００，５００，６００は、専らデジタル領域で実施され得ると共に、アナログ位相ロックループと共に用いられ得る。実装は、例えば、プロセッサ、デジタルシグナルプロセッサ（DSP）、または、中央演算処理装置（CPU）などを備え得る。追加として又は代わりに、実装は、特定用途向け集積回路（ASIC）の様な配線で接続された１つ又は複数の回路、又は組み込みソフトウェアを備え得る。本発明はコンピュータソフトウェア又はコンピュータプログラムコードを用いて実施され得るということも、好ましい。コンピュータソフトウェア又はコンピュータプログラムコードは、コンピュータ読み取り可能な媒体により実行され得る。媒体は、読み出し専用メモリ（ROM）チップのような物理的な記録媒体であり得る。あるいは、それはデジタル多用途ディスク（DVD-ROM）又はコンパクトディスク（CD-ROM）のようなディスクであり得る。それは配線上の電気信号、光信号、又は、人工衛星若しくは同様のものへの無線信号のような信号でもあり得る。

本発明に従った装置又は位相ロックループは、通信送信機またはトランシーバに用いられ得る。図６を参照すると、アンテナに結合されると共に局部発振器信号を生成する位相ロックループ４３０に結合された送信機４１０と受信機４２０とを備える無線通信装置が示されている。位相ロックループ４３０は、送信中に変調を位相ロックループに加える装置２００または５００または６００を含む。

本開示の解釈から、他の変形例が当業者に明らかになるであろう。このような変形例は、位相ロックループ及び送信機の分野で既に知られており、ここで既に説明された特長の代わりに又はそれに追加して用いられ得る、均等物および他の特長を含み得る。

添付の請求項は特定の特長の組み合わせを対象とするが、本発明の開示の範囲は、明示的に又は非明示的にここに開示された何れの新規な特長、又は、何れの新規な特長の組み合わせ、又は、それらの何れの一般化も含み得ることが、それが現在任意の請求項にクレームされたものと同一発明に関係するか否かを問わず、且つ、それが、本発明が緩和するような任意の又は全ての同一の技術的な問題を緩和するか否かを問わず、理解されるべきである。

別の実施形態の文脈に説明された特長も、組み合わせて単一の実施形態に提供され得る。反対に、単一の実施形態の文脈に略して説明された様々な特長も、分けて又は任意の適切な下位の組み合わせで提供され得る。

本出願人は、本出願又はそこから派生した任意の追加の出願の審査の間に、新たな請求項がこのような特長及び／又はこのような特長の組み合わせに合わせて作成され得ることを、ここに通知する。

完全を期すために、以下のこと、即ち、語句「備える（”comprising”）」は他の要素又はステップを除外しないこと、語句「１つの（”a”又は”an”）」は複数を除外しないこと、単独のプロセッサ又は他の装置は請求項に記載されたいくつかの手段の機能を実現すること、且つ、請求項の参照符号は請求項の範囲を限定するものではないことも、述べられる。

Claims

変調信号を位相ロックループに加える装置であって、
前記位相ロックループは、
発振器信号を発振器周波数で生成する可変周波数の発振器と、
前記発振器信号を、可変分周比を用いて分周する可変分周比の分周手段と、
前記分周された発振器信号と基準信号との間の位相差を示すエラー信号を生成する位相比較手段と、
前記発振器周波数を制御するために前記エラー信号を前記発振器に加える結合手段と、を備え、
前記装置は、
前記変調信号の低周波数成分と前記変調信号の高周波数成分とを準備する変調フィルタリング手段と、
前記低周波数成分を第１ゲイン係数で、且つ、前記高周波数成分を第２ゲイン係数で、スケーリングするスケーリング手段と、
前記分周比を制御するための前記低周波数成分と、前記エラー信号との組み合わせで前記発振器周波数を制御するための前記スケールされた低周波数成分及びスケールされた高周波数成分と、を伝達する出力と、
前記変調信号のエネルギーと前記エラー信号のエネルギーとの表示を、前記変調信号と前記エラー信号とに共通の周波数範囲において生成する、エネルギー見積もり手段と、
前記第１及び第２ゲイン係数を、前記エネルギーの前記表示に基づいて、変更するゲイン調整手段と、
を備える装置。
前記位相ロックループは前記エラー信号をフィルタリングするローパス・ループフィルタリング手段を備え、且つ、前記エネルギー見積もり手段は、前記エラー信号の前記エネルギーを、前記共通の周波数範囲において、前記フィルタされたエラー信号から見積もるように構成された、請求項１に記載の装置。
前記エネルギー見積もり手段は、前記変調信号の前記エネルギーを前記共通の周波数範囲において前記変調信号の前記低周波数成分から見積もるように構成された、請求項１又は２に記載の装置。
前記エネルギー見積もり手段は、前記変調信号の前記エネルギーを前記共通の周波数範囲において前記変調信号の前記スケールされた低周波数成分から見積もるように構成された、請求項１又は２に記載の装置。
前記共通の周波数範囲は前記ループフィルタリング手段の帯域幅に相当する、請求項１から４の何れか１項に記載の装置。
前記エネルギーの前記表示は、前記変調信号の前記共通の周波数範囲における前記エネルギーの表示と、前記エラー信号の前記共通の周波数範囲における前記エネルギーの表示とを含む、請求項１から５の何れか１項に記載の装置。
前記エネルギーの前記表示は、前記共通の周波数範囲における前記変調信号の前記エネルギーと、前記共通の周波数範囲における前記エラー信号の前記エネルギーと、の比の表示を含む、請求項１から５の何れか１項に記載の装置。
前記ゲイン調整手段は、前記第１及び第２ゲイン係数を、増加係数

で変更するように構成され、
ここでE_Eは前記エラー信号の前記共通の周波数範囲の前記見積もられたエネルギーを表し、E_Lは前記変調信号の前記共通の周波数範囲の前記見積もられたエネルギーを表し、k = G_L / G_Hであり、ここでG_Lは前記第１ゲイン係数であると共にG_Hは前記第２ゲイン係数であり、且つ、k<1である、請求項１から７の何れか１項に記載の装置。
E_EとE_Lは、前記発振器の制御入力における前記各エネルギーを表す、請求項８に記載の装置。
前記第２ゲイン係数は前記第１ゲイン係数の２^ｎ倍であり、ここでｎは正の整数である、請求項１から９の何れか１項に記載の装置。
前記エラー信号の前記エネルギー見積もりに先立って、ＤＣ成分を前記エラー信号から除去するＤＣ除去手段を備える、請求項１から１０の何れか１項に記載の装置。
請求項１又は２に記載の位相ロックループと、請求項１から１０の何れか１項に記載の装置とを備える位相ロックループ。
ロック外れ表示を生成するロック検出手段を備え、
前記ゲイン調整手段は、前記第１及び第２ゲイン係数を変更することを、前記ロック外れ表示に応じてやめるように構成された、請求項１２に記載の位相ロックループ。
前記第１及び第２ゲイン係数の値を記憶する記憶手段を備え、
前記スケーリング手段は、前記記憶された値をスケーリングに用いるように構成された、請求項１２又は１３に記載の位相ロックループ。
前記第２ゲイン係数の値を記憶する記憶手段を備え、
前記スケーリング手段は、前記記憶された値をスケーリングに用いるように構成された、請求項１２又は１３に記載の位相ロックループ。
前記エラー信号の前記ＤＣ成分の値を記憶する記憶手段を備え、
前記ＤＣ除去手段は、前記記憶された値をＤＣ除去に用いるように構成された、請求項１２から１５の何れか１項に記載の位相ロックループ。
変調信号を位相ロックループに加える方法であって、
前記位相ロックループは、
発振器信号を発振器周波数で生成する可変周波数の発振器と、
前記発振器信号を、可変分周比を用いて分周する可変分周比の分周手段と、
前記分周された発振器信号と基準信号との間の位相差を示すエラー信号を生成する位相比較手段と、
前記発振器周波数を制御するために前記エラー信号を前記発振器に加える結合手段と、を備え、
前記方法は、
前記変調信号の低周波数成分及び高周波数成分を、前記変調信号をフィルタリングすることにより準備し、
前記低周波数成分を第１ゲイン係数で、且つ、前記高周波数成分を第２ゲイン係数で、スケーリングし、
前記分周比を制御するための前記低周波数成分と、前記エラー信号との組み合わせで前記発振器周波数を制御するための前記スケールされた低周波数成分及びスケールされた高周波数成分と、を伝達し、
前記変調信号のエネルギーと前記エラー信号のエネルギーとの表示を、前記変調信号と前記エラー信号とに共通の周波数範囲において生成し、
前記第１及び第２ゲイン係数を、前記エネルギーの前記表示に基づいて、変更する、
ことを含む方法。
前記位相ロックループは前記エラー信号をフィルタリングするローパス・ループフィルタリング手段を備え、前記方法は、前記エラー信号の前記エネルギーの前記表示を、前記共通の周波数範囲において、前記フィルタされたエラー信号から生成することを含む、請求項１７に記載の方法。
前記変調信号の前記エネルギーの前記表示を、前記共通の周波数範囲において前記変調信号の前記低周波数成分から生成することを含む、請求項１７又は１８に記載の方法。
前記変調信号の前記エネルギーの前記表示を、前記共通の周波数範囲において前記変調信号の前記スケールされた低周波数成分から生成することを含む、請求項１７又は１８に記載の方法。
前記共通の周波数範囲は前記ループフィルタリング手段の帯域幅に相当する、請求項１７から２０の何れか１項に記載の方法。
前記エネルギーの前記表示は、前記変調信号の前記共通の周波数範囲における前記エネルギーの表示と、前記エラー信号の前記共通の周波数範囲における前記エネルギーの表示と、を含む、請求項１７から２１の何れか１項に記載の方法。
前記エネルギーの前記表示は、前記共通の周波数範囲における前記変調信号の前記エネルギーと、前記共通の周波数範囲における前記エラー信号の前記エネルギーと、の比の表示を含む、請求項１７から２１の何れか１項に記載の方法。
前記第１及び第２ゲイン係数を、増加係数

で変更することを含み、
ここでE_Eは前記エラー信号の前記共通の周波数範囲の前記見積もられたエネルギーを表し、E_Lは前記変調信号の前記共通の周波数範囲の前記見積もられたエネルギーを表し、k = G_L / G_Hであり、ここでG_Lは前記第１ゲイン係数であると共にG_Hは前記第２ゲイン係数であり、且つ、k<1である、請求項１７から２３の何れか１項に記載の方法。
E_EとE_Lは、前記発振器の制御入力における前記各エネルギーを表す、請求項２４に記載の方法。
前記第２ゲイン係数は前記第１ゲイン係数の２^ｎ倍であり、ここでｎは正の整数である、請求項１７から２５の何れか１項に記載の方法。
前記エラー信号の前記エネルギー見積もりに先立って、ＤＣ成分を前記エラー信号から除去することを含む、請求項１７から２６の何れか１項に記載の方法。
前記位相ロックループがロックされているか判定し、そして、前記位相ロックループがロック外れであることに応じて、前記第１及び第２ゲイン係数を変更することをやめることを含む、請求項１７から２７の何れか１項に記載の方法。
前記第１及び第２ゲイン係数の値を記憶し、そして、前記記憶された値を、次の変調信号の前記低周波数成分及び高周波数成分を各々スケーリングするために用いることを含む、請求項１７から２８の何れか１項に記載の方法。
前記第２ゲイン係数の値を記憶し、そして、前記記憶された値を、次の変調信号の前記低周波数成分及び高周波数成分をスケーリングするために用いることを含む、請求項１７から２８の何れか１項に記載の方法。
前記エラー信号の前記ＤＣ成分の値を記憶し、そして、前記記憶された値を次のＤＣ除去に用いることを含む、請求項１７から３０の何れか１項に記載の方法。
請求項１から１１の何れか１項に記載の装置を備える集積回路。
請求項１２から１６の何れか１項に記載の位相ロックループを備える無線送信機。
請求項１７から３１の何れか１項に記載の方法を実行するように構成されたコンピュータプログラム。
請求項３４に記載されたコンピュータプログラムを備えるコンピュータ読み取り可能な媒体。