JP5293488B2 - 設計支援プログラム、設計支援装置、および設計支援方法 - Google Patents

Description

本発明は、半導体集積回路のレイアウトを支援する設計支援プログラム、設計支援装置、および設計支援方法に関する。

従来、設計対象回路をレイアウトする技術では、配線層ごとに配線幅および配線間隔が定義されている複数の配線層構造情報が、自動で配置配線を実行するツール（以下、「自動配置配線ツール」）へ与えられる。そして、設計対象回路がレイアウトされたレイアウトデータが、自動配置配線ツールから取得されていた。

そして、レイアウトデータを検証する技術では、当該配線ごとに配線の抵抗値（Ｒ）および容量値（Ｃ）に関する情報とレイアウトデータとが、配線のＲＣを抽出するツール（以下、「ＲＣ抽出ツール」）へ与えられる。つぎに、ＲＣ抽出ツールからの抽出結果とレイアウトデータが、自動で遅延を計算するツール（以下、「遅延計算ツール」）へ与えられる。そして、遅延計算ツールからの遅延計算結果が、タイミングを解析するツール（以下、「タイミング解析ツール」）に与えられ、レイアウトデータが、タイミングの制約に違反しているか否かが解析されていた（以下、下記特許文献１〜３を参照。）。

特開２００８−２８１６１号公報 特開２００１−２６５８２６号公報 特開２００６−２７８６１３号公報

しかしながら、一つの設計対象回路から異なる複数の配線層構造情報のレイアウトが実施される場合があった。たとえば、各配線層構造情報が多層配線層構造であり、階層１〜５までは同一の特徴情報であっても、階層６だけが異なる特徴情報となる場合、異なる配線層構造情報ごとに、設計対象回路のレイアウトと、レイアウトデータの検証が実施されていた。

そして、設計対象回路が同一であるため、設計対象回路に変更が生じる都度、配線層構造情報ごとに、再度、レイアウトとレイアウトデータの検証が実施されていた。したがって、設計期間の長期化を招くという問題点があり、設計者または検証者の負担が増大するという問題点があった。

本発明の一観点によれば、階層ごとに配線の特徴情報を有する複数の配線層構造情報を記憶する記憶装置にアクセス可能な設計支援装置であって、前記複数の配線層構造情報のうち、前記特徴情報が相違する階層を特定する特定手段と、前記特定手段により特定された階層の特徴情報を包含する特徴情報を、前記特徴情報が相違する階層ごとに生成する生成手段と、前記複数の配線層構造情報を複製する複製手段と、前記特徴情報が相違する階層ごとに、前記複製手段により複製された各配線層構造情報のうち、前記特徴情報が相違する階層の特徴情報を、前記生成手段により生成された特徴情報に変換する配線層構造情報変換手段と、前記配線層構造情報ごとに、前記配線層構造情報変換手段により変換された変換後の配線層構造情報を関連づけて前記記憶装置に格納する格納手段と、を備える設計支援装置が提供される。

開示の設計支援プログラム、設計支援装置、および設計支援方法によれば、複数の配線層構造情報を共通化することで、各配線層構造情報によって配線の特徴情報が相違することを意識することなく設計することができ、設計期間の短縮化および利用者の負担の軽減化を図ることができるという効果を奏する。

本発明の一実施例を示す説明図（その１）である。 本発明の一実施例を示す説明図（その２）である。 複数の配線層構造情報の一例を示す説明図である。 設計の制約に関する配線の特徴情報の一例を示す説明図である。 ＲＣ抽出に関する配線の特徴情報の一例を示す説明図である。 実施の形態にかかる設計支援装置のハードウェア構成を示すブロック図である。 設計支援装置の機能的構成を示すブロック図である。 特徴情報の生成の一例を示す説明図（その１）である。 特徴情報の生成の一例を示す説明図（その２）である。 特徴情報の生成の一例を示す説明図（その３）である。 変換後の複数の配線層構造情報の一例を示す説明図である。 レイアウトデータが複製される例を示す説明図である。 レイアウトデータ８０１の一例を示す説明図である。 配線の特徴情報が変換される例を示す説明図である。 逆変換後のレイアウトデータの一例を示す説明図である。 設計支援装置５００の設計支援処理手順の一例を示すフローチャートである。 図１２に示した変換処理（ステップＳ１２０１）の詳細な処理を示すフローチャートである。 図１２に示した逆変換処理（ステップＳ１２０２）の詳細な処理を示すフローチャートである。

以下に添付図面を参照して、本発明による設計支援プログラム、設計支援装置、および設計支援方法の好適な実施の形態を詳細に説明する。

図１は、本発明の一実施例を示す説明図（その１）である。複数の配線層構造情報１００は、コンピュータがアクセス可能な記憶装置に記憶され、階層ごとに配線幅と配線間隔などの配線の特徴情報が定義されている第１の配線層構造情報から第Ｎの配線層構造情報（Ｎ≧２）を有している。配線の特徴情報の具体的な例は後述するため、ここでは、配線の特徴情報に関する説明を省略する。

まず、設計支援装置が、複数の配線層構造情報１００のうち、特徴情報が相違する階層を特定する。図１では、階層６が特定されている。つぎに、設計支援装置が、複数の配線層構造情報１００内の階層６の特徴情報を包含する特徴情報を生成する。

そして、設計支援装置が、配線層構造情報を複製し、複製された配線層構造情報内の階層６の特徴情報を生成された特徴情報に変換する。さらに、複数の配線層構造情報１００と変換後の配線層構造情報１０１を関連付ける。

これにより、複数の配線層構造情報が単一の配線層構造情報に共通化される。したがって、配線層構造情報の相違を意識することなくレイアウトすることができ、設計期間の短縮化および利用者の負担の軽減化を図ることができる。

なお、変換後の配線層構造情報１０１は、レイアウト時のみに用いられる仮の配線層構造情報であって、製造時に用いられる配線層構造情報ではない。

図２は、本発明の一実施例を示す説明図（その２）である。つぎに、設計支援装置が、変換後の配線層構造情報１０１を自動配置配線ツールへ与えることで、自動配置配線ツールにより配線層構造情報１０１に基づいてレイアウトされたレイアウトデータを、自動配置配線ツールから取得する。そして、設計支援装置が、包含する特徴情報の階層ごとに、レイアウトデータから当該階層の配線を検出する。

つづいて、設計支援装置が、検出された配線の特徴情報を、複数の配線層構造情報１００から任意の配線層構造情報の当該階層の特徴情報に変換する。図２では、配線の特徴情報が、第１の配線層構造情報の階層６の特徴情報に変換されている。これにより、各配線層構造情報の種類に関係なく任意の配線層構造情報に基づくレイアウトデータを、容易に生成することができ、設計期間の短縮化を図ることができる。

（複数の配線層構造情報）
図３−１は、複数の配線層構造情報の一例を示す説明図である。複数の配線層構造情報３００では、第１の配線層構造情報３０１と、第２の配線層構造情報３０２とを含んでいる。そして、各配線層構造情報では、階層３０３と、レイヤー名３０４とを含んでいる。階層３０３では、最下層が階層１である。本実施の形態では、レイヤー名３０４を検索キーとして複数の特徴情報が得られる。なお、複数の配線層構造情報３００は、コンピュータがアクセス可能な記憶装置に記憶されている。図３−２および図３−３にて配線の特徴情報を示す。

図３−２は、設計の制約に関する配線の特徴情報の一例を示す説明図である。設計ルール３０５では、設計の制約に関する情報が含まれている。設計ルール３０５は、レイヤー名３０４と、配線幅３０６と、配線間隔３０７とを含んでいる。レイヤー名３０４がＭＥＴＡＬ１の場合を例に挙げると、配線幅３０６がＷｉであり、配線間隔３０７がＳｉである。

これにより、複数の配線層構造情報が単一の配線層構造情報に共通化されても、設計の制約に違反することなく設計することができる。なお、本実施の形態では、設計の制約に関する配線の特徴情報を配線幅および配線間隔のみ示しているが、配線幅および配線間隔のみに限らない。

なお、設計ルール３０５は、コンピュータがアクセス可能な記憶装置に記憶されている。つぎに、図３−３にてＲＣ抽出に関する配線の特徴情報を示す。

図３−３は、ＲＣ抽出に関する配線の特徴情報の一例を示す説明図である。ＲＣ抽出ルール３０８では、ＲＣ抽出を実施するために必要な配線の特徴情報が含まれている。ＲＣ抽出ルール３０８では、レイヤー名３０４と、配線幅のばらつき値３０９と、配線間隔のばらつき値３１０と、抵抗値のばらつき値３１１と、高さのばらつき値３１２と、誘電率のばらつき値３１３とを有している。抵抗値（Ｒ）に関する情報が、配線幅のばらつき値３０９と、配線間隔のばらつき値３１０と、抵抗値のばらつき値３１１である。そして、容量値（Ｃ）に関する情報が、配線幅のばらつき値３０９と、配線間隔のばらつき値３１０と、高さのばらつき値３１２と、誘電率のばらつき値３１３である。

レイヤー名３０４がＭＥＴＡＬ１の場合を例に挙げて説明する。配線幅のばらつき値３０９では、設計ルール３０５の配線幅３０６にて示されているＷｉの場合、最小値でＷｉｍｉｎから最大値でＷｉｍａｘまでばらつくことを示している。そして、配線間隔のばらつき値３１０では、設計ルール３０５の配線間隔３０７にて示されているＳｉの場合、最小値でＳｉｍｉｎから最大値でＳｉｍａｘまでばらつくことを示している。

そして、抵抗値のばらつき値３１１では、Ｒｉが規格値の場合、最小値でＲｉｍｉｎから最大値でＲｉｍａｘまでばらつき、高さのばらつき値３１２では、Ｈｉが規格値の場合、最小値でＨｉｍｉｎから最大値でＨｉｍａｘまでばらつくことを示している。さらに、誘電率のばらつき値３１３では、εｉが規格値の場合、最小値でεｉｍｉｎから最大値でεｉｍａｘまでばらつくことを示している。ばらつき値を含めることで複数の配線層構造情報が単一の配線層構造情報に共通化されても、ＲＣ抽出を正確に実施でき、タイミングの制約に違反しない設計ができる。

本実施の形態では、ＲＣ抽出に関する配線の特徴情報の一例として配線幅のばらつき値と、配線間隔のばらつき値と、抵抗値のばらつき値と、高さのばらつき値と、誘電率のばらつき値を示しているが、これに限らない。さらに、本実施の形態では、階層の異なる配線間を接続するビアに関する説明を省略したが、配線の特徴情報と同様にビアのサイズや抵抗値、容量値などの特徴情報に関する特徴情報を配線層構造情報内に含めてもよい。

なお、ＲＣ抽出ルール３０８は、コンピュータがアクセス可能な記憶装置に記憶されている。

（設計支援装置のハードウェア構成）
図４は、実施の形態にかかる設計支援装置のハードウェア構成を示すブロック図である。図４において、設計支援装置は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４０１と、ＲＯＭ（Ｒｅａｄ‐Ｏｎｌｙ Ｍｅｍｏｒｙ）４０２と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）４０３と、磁気ディスクドライブ４０４と、磁気ディスク４０５と、光ディスクドライブ４０６と、光ディスク４０７と、ディスプレイ４０８と、Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）４０９と、キーボード４１０と、マウス４１１と、スキャナ４１２と、プリンタ４１３と、を備えている。また、各構成部はバス４００によってそれぞれ接続されている。

ここで、ＣＰＵ４０１は、設計支援装置の全体の制御を司る。ＲＯＭ４０２は、設計支援プログラムなどのプログラムを記憶している。ＲＡＭ４０３は、ＣＰＵ４０１のワークエリアとして使用される。磁気ディスクドライブ４０４は、ＣＰＵ４０１の制御にしたがって磁気ディスク４０５に対するデータのリード／ライトを制御する。磁気ディスク４０５は、磁気ディスクドライブ４０４の制御で書き込まれたデータを記憶する。

光ディスクドライブ４０６は、ＣＰＵ４０１の制御にしたがって光ディスク４０７に対するデータのリード／ライトを制御する。光ディスク４０７は、光ディスクドライブ４０６の制御で書き込まれたデータを記憶したり、光ディスク４０７に記憶されたデータをコンピュータに読み取らせたりする。

ディスプレイ４０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。当該ディスプレイ４０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。

Ｉ／Ｆ４０９は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどのネットワーク４１４に接続され、当該ネットワーク４１４を介して他の装置に接続される。そして、Ｉ／Ｆ４０９は、ネットワーク４１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ４０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。

キーボード４１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス４１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。

スキャナ４１２は、画像を光学的に読み取り、設計支援装置内に画像データを取り込む。なお、スキャナ４１２は、ＯＣＲ（Ｏｐｔｉｃａｌ Ｃｈａｒａｃｔｅｒ Ｒｅａｄｅｒ）機能を持たせてもよい。また、プリンタ４１３は、画像データや文書データを印刷する。プリンタ４１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。

（設計支援装置の機能的構成）
図５は、設計支援装置の機能的構成を示すブロック図である。設計支援装置５００は、特定部５０１と、生成部５０２と、複製部５０３と、変換部５０４と、格納部５０５と、取得部５０６と、検出部５０７と、逆変換部５０８と、出力部５０９と、を含む構成である。各機能（特定部５０１〜出力部５０９）は、具体的には、たとえば、図４に示したＲＯＭ４０２、ＲＡＭ４０３、磁気ディスク４０５、光ディスク４０７などの記憶装置に記憶されたプログラムをＣＰＵ４０１に実行させることにより、または、Ｉ／Ｆ４０９により、各機能を実現する。

まず、特定部５０１は、複数の配線層構造情報のうち、特徴情報が相違する階層を特定する機能を有する。具体的には、たとえば、ＣＰＵ４０１が、第１の配線層構造情報３０１と第２の配線層構造情報３０２の階層３０３ごとにレイヤー名３０４が同一か否かを判断する。ここで、階層３０３が６の場合、第１の配線層構造情報３０１のレイヤー名３０４では、ＭＥＴＡＬ７が記述され、第２の配線層構造情報３０２のレイヤー名３０４では、ＭＥＴＡＬ８が記述されている。よって、ＣＰＵ４０１が階層６を特徴情報が相違する階層として特定する。

なお、特定結果は、一旦、ＲＡＭ４０３、磁気ディスク４０５、光ディスク４０７などの記憶装置に記憶される。

つぎに、生成部５０２は、特定部５０１により特定された階層の特徴情報を包含する特徴情報を、特徴情報が相違する階層ごとに生成する機能を有する。具体的には、たとえば、ＣＰＵ４０１が、第１の配線層構造情報３０１と第２の配線層構造情報３０２から、特徴情報が相違する階層の特徴情報を取得し、いずれの特徴情報も包含する特徴情報を生成する。図６−１〜図６−３を用い階層の特徴情報を包含する特徴情報が生成される詳細な説明をする。

図６−１は、特徴情報の生成の一例を示す説明図（その１）である。上述したように特徴情報が相違する階層として階層３０３の階層６が特定されている。したがって、第１の配線層構造情報３０１内の階層３０３が階層６の場合の特徴情報と第２の配線層構造情報３０２内の階層３０３が階層６の場合の特徴情報を包含する特徴情報が生成される。第１の配線層構造情報３０１内の階層３０３が階層６の場合、レイヤー名３０４がＭＥＴＡＬ７であり、第２の配線層構造情報３０２内の階層３０３が階層６の場合、レイヤー名３０４がＭＥＴＡＬ８である。そして、ＭＥＴＡＬ７８が、ＭＥＴＡＬ７とＭＥＴＡＬ８とを包含する特徴情報のレイヤー名３０４である。つぎに、図６−２にて設計ルールに関する配線の特徴情報が生成される例を示す。

図６−２は、特徴情報の生成の一例を示す説明図（その２）である。まずは、ＭＥＴＡＬ７８の配線幅３０６が生成される例を説明する。生成部５０２が、ＭＥＴＡＬ７の配線幅３０６とＭＥＴＡＬ８の配線幅３０６に基づいて、ＭＥＴＡＬ７とＭＥＴＡＬ８の配線幅３０６を包含するＭＥＴＡＬ７８の配線幅３０６を生成する。ＭＥＴＡＬ７の配線幅３０６は、Ｗｓであり、ＭＥＴＡＬ８の配線幅３０６は、Ｗｇである。ＷｓはＷｇ以下であるため、ＷｇがＭＥＴＡＬ７８の配線幅３０６として生成される。

つぎに、ＭＥＴＡＬ７８の配線間隔３０７が生成される例を説明する。生成部５０２が、ＭＥＴＡＬ７の配線間隔３０７とＭＥＴＡＬ８の配線間隔３０７に基づいて、ＭＥＴＡＬ７の配線間隔３０７とＭＥＴＡＬ８の配線間隔３０７を包含するＭＥＴＡＬ７８の配線間隔３０７を生成する。ＭＥＴＡＬ７の配線間隔３０７は、Ｓｓであり、ＭＥＴＡＬ８の配線間隔３０７は、Ｓｇである。ＳｓはＳｇ以下であるため、ＳｇがＭＥＴＡＬ７８の配線間隔３０７として生成される。つぎに、図６−３にてＲＣ抽出に関する配線の特徴情報が生成される例を示す。

図６−３は、特徴情報の生成の一例を示す説明図（その３）である。ＲＣ抽出ルール６０２では、ＲＣ抽出ルール３０８内のＭＥＴＡＬ７とＭＥＴＡＬ８の各ばらつき値に基づいて、ＭＥＴＡＬ７８の各ばらつき値が生成されている。

まず、ＭＥＴＡＬ７８の配線幅のばらつき値３０９が生成される例を説明する。ＭＥＴＡＬ７の配線幅のばらつき値３０９は、最小値でＷｓｍｉｎ、最大値でＷｓｍａｘである。そして、ＭＥＴＡＬ８の配線幅のばらつき値３０９は、最小値でＷｇｍｉｎ、最大値でＷｇｍａｘである。

まず、ＭＥＴＡＬ７８の配線幅のばらつき値３０９の最小値が生成される例を説明する。生成部５０２が、ＭＥＴＡＬ７の配線幅のばらつき値３０９の最小値とＭＥＴＡＬ８の配線幅のばらつき値３０９の最小値とを比較し、小さい方の最小値をＭＥＴＡＬ７８の配線幅のばらつき値３０９の最小値として生成する。ここで、ＷｓｍｉｎがＷｇｍｉｎ以下であるため、ＷｓｍｉｎがＭＥＴＡＬ７８の配線幅のばらつき値３０９の最小値として生成される。

つぎに、ＭＥＴＡＬ７８の配線幅のばらつき値３０９の最大値が生成される例を説明する。生成部５０２が、ＭＥＴＡＬ７の配線幅の最大値とＭＥＴＡＬ８の配線幅の最大値との値を比較し、大きい方の最大値をＭＥＴＡＬ７８の配線幅のばらつき値３０９の最大値として生成する。ここで、ＷｓｍａｘがＷｇｍａｘ以下であるため、ＷｇｍａｘがＭＥＴＡＬ７８の配線幅のばらつき値の最大値として生成される。配線間隔のばらつき値３１０と、抵抗値のばらつき値３１１と、高さのばらつき値３１２と、誘電率のばらつき値３１３とは、配線幅のばらつき値３０９と同様に生成されるため、生成に関する説明を省略する。

つぎに、図５に戻って、複製部５０３は、複数の配線層構造情報を複製する機能を有する。そして、変換部５０４は、特徴情報が相違する階層ごとに、複製部５０３により複製された各配線層構造情報のうち、特徴情報が相違する階層の特徴情報を、生成部５０２により生成された特徴情報に変換する機能を有する。図７にて複製部５０３および変換部５０４の具体的な処理を説明する。

図７は、変換後の複数の配線層構造情報の一例を示す説明図である。まず、複製部５０３が、複数の配線層構造情報３００を複製し、複数の配線層構造情報７０１を生成する。つぎに、変換部５０４が、複数の配線層構造情報７０１内の第１の配線層構造情報７０２の階層３０３が６のレイヤー名３０４をＭＥＴＡＬ７からＭＥＴＡＬ７８に変換する。そして、変換部５０４が、複数の配線層構造情報７０１内の第２の配線層構造情報７０３の階層３０３が６のレイヤー名３０４をＭＥＴＡＬ８からＭＥＴＡＬ７８に変換する。

複数の配線層構造情報７０４には、変換部５０４により変換された後の第１の配線層構造情報７０５と第２の配線層構造情報７０６を有している。第１の配線層構造情報７０５と第２の配線層構造情報７０６とは、同一である。

つぎに、図５に戻って、格納部５０５は、配線層構造情報ごとに、変換部５０４により変換された変換後の配線層構造情報を関連づけて記憶装置に格納する機能を有する。具体的には、たとえば、ＣＰＵ４０１が、複数の配線層構造情報３００内の第１の配線層構造情報３０１と、複数の配線層構造情報７０４内の第１の配線層構造情報７０５とを関連付ける。関連付けるとは、たとえば、第１の配線層構造情報７０５に、第１の配線層構造情報３０１が記憶されている記憶装置内のアドレスを付してもよい。

そして、たとえば、ＣＰＵ４０１が、複数の配線層構造情報３００内の第２の配線層構造情報３０２と、複数の配線層構造情報７０４内の第２の配線層構造情報７０６とを関連付ける。そして、複数の配線層構造情報３００と複数の配線層構造情報７０４とをＲＡＭ４０３、磁気ディスク４０５、光ディスク４０７などの記憶装置に記憶する。

これにより、複数の配線層構造情報を単一の配線層構造情報に共通化でき、共通化された配線層構造情報を用いてレイアウトすることができる。したがって、配線層構造情報の相違を意識することなくレイアウトすることができ、設計期間の短縮化および利用者の負担の軽減化を図ることができる。

つぎに、取得部５０６は、格納部５０５により記憶装置へ格納された変換後の配線層構造情報に基づいてレイアウトされた設計対象回路の回路情報を取得する機能を有する。

さらに、取得部５０６は、変換後の配線層構造情報を用いて配線の抵抗値および容量値が抽出され、タイミングの制約に違反がないと判断された設計対象回路の回路情報を取得する機能を有する。

具体的には、たとえば、ＣＰＵ４０１が、記憶装置にアクセスして複数の配線層構造情報７０４を読み出す。そして、複数の配線層構造情報７０４のレイヤー名３０４に基づいて、設計ルール６０１からレイヤー名３０４ごとに配線幅３０６と配線間隔３０７を読み出す。そして、レイヤー名３０４ごとに読み出された配線幅３０６および配線間隔３０７を自動配置配線ツールへ与える。ここで、ＣＰＵ４０１は、実行されている自動配置配線ツールへアクセス可能もしくは自動配置配線ツールを実行可能とする。

つぎに、たとえば、ＣＰＵ４０１が、自動配置配線ツールにアクセスしてレイアウトされた設計対象回路のレイアウトデータを取得する。なお、取得されたレイアウトデータは、一旦、ＲＡＭ４０３、磁気ディスク４０５、光ディスク４０７などの記憶装置に記憶される。

さらに、たとえば、ＣＰＵ４０１が、複数の配線層構造情報７０４のレイヤー名３０４に基づいて、ＲＣ抽出ルール６０２から配線幅のばらつき値３０９と、配線間隔のばらつき値３１０と、抵抗値のばらつき値３１１を読み出す。さらに、高さのばらつき値３１２と、誘電率のばらつき値３１３とを読み出す。そして、読み出されたすべての情報とレイアウトデータとをＲＣ抽出ツールへ与える。ここで、ＣＰＵ４０１は、実行されているＲＣ抽出ツールと遅延計算ツールとタイミング解析ツールへアクセス可能、もしくはＲＣ抽出ツールと遅延計算ツールとタイミング解析ツールを実行可能とする。

つぎに、たとえば、ＣＰＵ４０１が、ＲＣ抽出ツールにアクセスしてＲＣ抽出結果を取得する。そして、ＲＣ抽出結果とレイアウトデータを、遅延を計算する遅延計算ツールへ与え、遅延計算ツールから当該レイアウトデータの遅延計算結果を取得する。つぎに、遅延計算結果とレイアウトデータをタイミング解析ツールへ与え、タイミング解析ツールにからタイミング解析結果を取得する。そして、タイミング解析によりレイアウトデータが、タイミングの制約を遵守していると判断されるまで、自動配置配線ツールによる配置配線と、ＲＣ抽出ツールによるＲＣ抽出と、遅延計算ツールによる遅延計算とが繰り返される。

そして、たとえば、タイミング解析によりレイアウトデータが、タイミングの制約に遵守していると判断された場合、ＣＰＵ４０１が、設計対象回路のレイアウトデータを取得し、ＲＡＭ４０３、磁気ディスク４０５、光ディスク４０７などの記憶装置に記憶する。これにより、タイミングの制約に違反していないレイアウトデータを取得することができる。

つぎに、複製部５０３は、配線層構造情報ごとに、取得部５０６により取得された回路情報を、各配線層構造情報に関連付けて複製する機能を有する。具体的には、たとえば、ＣＰＵ４０１が、複数の配線層構造情報３００内の配線層構造情報ごとにレイアウトデータを複製する。図８にて複製される例を示す。

図８は、レイアウトデータが複製される例を示す説明図である。レイアウトデータ８０１は、複数の配線層構造情報７０４に基づいて設計対象回路がレイアウトされたレイアウトデータである。そして、複製部５０３が、レイアウトデータ８０１を複数の配線層構造情報３００内の配線層構造情報ごとに複製する。レイアウトデータ８０１が複製され、レイアウトデータ８０２が第１の配線層構造情報３０１に関連付けられ、レイアウトデータ８０３が、第２の配線層構造情報３０２に関連付けられる。つぎに、図９にてレイアウトデータ８０１の一例を示す。

図９は、レイアウトデータ８０１の一例を示す説明図である。レイアウトデータ８０１は、ＭＥＴＡＬ１〜ＭＥＴＡＬ５と、ＭＥＴＡＬ７８により配線されている。配線９０１は、階層６の配線であり、ＭＥＴＡＬ７８の配線幅３０６および配線間隔３０７に基づいて配線されている。なお、上述したレイアウトデータ８０２およびレイアウトデータ８０３は、レイアウトデータ８０１と同一である。

図５に戻って、つぎに、検出部５０７は、取得部５０６により取得された回路情報内の複数の配線から、包含する特徴情報の階層ごとに、当該階層の配線を検出する機能を有する。具体的には、たとえば、ＣＰＵ４０１が、レイアウトデータ８０１から階層６の配線を検出する。

または、検出部５０７は、複製部５０３により複製された回路情報ごとに、当該回路情報内の複数の配線から、特徴情報が相違する階層ごとに配線を抽出する機能を有する。具体的には、たとえば、ＣＰＵ４０１が、レイアウトデータ８０２内の複数の配線から、階層６の配線を抽出する。そして、レイアウトデータ８０３内の複数の配線から、階層６の配線を抽出する。

そして、逆変換部５０８は、包含する特徴情報の階層ごとに、検出部５０７により検出された配線の特徴情報を、複数の配線層構造情報から選択された配線層構造情報内の当該階層の特徴情報に変換する機能を有する。

さらに、逆変換部５０８は、回路情報ごとに、検出部５０７により検出された配線の特徴情報を、各配線層構造情報内の当該階層の特徴情報に変換する機能を有する。具体的なＣＰＵ４０１による詳細な処理については、図１０を用いて説明する。

図１０は、配線の特徴情報が変換される例を示す説明図である。まず、配線１００１は、レイアウトデータ８０２から検出された階層６の配線である。そして、配線１００２は、レイアウトデータ８０３から検出された階層６の配線である。なお、上述した配線９０１と、配線１００１と、配線１００２とは同一である。

具体的には、たとえば、ＣＰＵ４０１が、第１の配線層構造情報３０１から階層６のレイヤー名３０４を読み出す。そして、読み出されたＭＥＴＡＬ７に基づいて設計ルール６０１から配線幅３０６を読み出す。ここで、Ｗｓが読み出される。つぎに、たとえば、ＣＰＵ４０１が、配線１００１の配線幅を、Ｗｓに変換する。そして、配線１００３が、配線１００１の特徴情報が変換された後の配線である。

つぎに、具体的には、たとえば、ＣＰＵ４０１が、第２の配線層構造情報３０２から階層６のレイヤー名３０４を読み出す。そして、読み出されたＭＥＴＡＬ８に基づいて設計ルール６０１から配線幅３０６を読み出す。ここで、Ｗｇが読み出される。つぎに、たとえば、ＣＰＵ４０１が、配線１００２の配線幅を、Ｗｇに変換する。そして、配線１００４が、配線１００２の特徴情報が変換された後の配線である。

本実施の形態では、配線幅が変換される例を説明したが、半導体集積回路を製造するために必要な配線の高さなどの配線の特徴情報も配線幅と同様に変換される。図１１にて逆変換後のレイアウトデータを示す。

図１１は、逆変換後のレイアウトデータの一例を示す説明図である。まず、レイアウトデータ１１００が、レイアウトデータ８０２が第１の配線層構造情報３０１に基づいて逆変換された逆変換後のレイアウトデータである。よって、レイアウトデータ１１００内の配線１００３の配線幅がＷｓである。一方、レイアウトデータ１１０１が、レイアウトデータ８０３が第２の配線層構造情報３０２に基づいて変換された後のレイアウトデータである。よって、レイアウトデータ１１０１内の配線１００４の配線幅がＷｇである。

つぎに、図５に戻って、出力部５０９は、逆変換部５０８により変換された逆変換後の回路情報を出力する機能を有する。具体的には、たとえば、レイアウトデータ１１００とレイアウトデータ１１０１とが出力される。

出力形式としては、たとえば、ディスプレイ４０８への表示、プリンタ４１３への印刷出力、Ｉ／Ｆ４０９による外部装置への送信がある。また、ＲＡＭ４０３、磁気ディスク４０５、光ディスク４０７などの記憶装置に記憶することとしてもよい。

これにより、各配線層構造情報の種類に関係なく任意の配線層構造情報に基づくレイアウトデータを、容易に生成することができる、設計期間の短縮化を図ることができる。さらに、一度のレイアウトを実施するのみで、配線層構造情報の異なる複数のレイアウトデータを生成でき、利用者の負担を軽減することができる。

（設計支援装置５００の設計支援処理手順）
図１２は、設計支援装置５００の設計支援処理手順の一例を示すフローチャートである。まず、特定部５０１と、生成部５０２と、複製部５０３と、変換部５０４と、格納部５０５とにより、変換処理が実施される（ステップＳ１２０１）。つぎに、取得部５０６と、複製部５０３と、検出部５０７と、逆変換部５０８とにより、逆変換処理が実施され（ステップＳ１２０２）、出力部５０９により、出力処理が実施され（ステップＳ１２０３）、一連の処理が終了する。

つぎに、図１３は、図１２に示した変換処理（ステップＳ１２０１）の詳細な処理を示すフローチャートである。まず、記憶装置から複数の配線層構造情報を読み出し（ステップＳ１３０１）、複製部５０３により、複数の配線層構造情報を複製する（ステップＳ１３０２）。

つぎに、ｉ＝１とし（ステップＳ１３０３）、階層ｉ≦配線層構造情報内の最大の階層であるか否かを判断する（ステップＳ１３０４）。まず、階層ｉ≦最大の階層であると判断された場合（ステップＳ１３０４：Ｙｅｓ）、複数の配線層構造情報内の階層ｉの特徴情報が相違するか否かを判断する（ステップＳ１３０５）。階層ｉの特徴情報が相違すると判断された場合（ステップＳ１３０５：Ｙｅｓ）、特定部５０１により、階層ｉを特徴情報が相違する階層に特定する（ステップＳ１３０６）。

ステップＳ１３０６のつぎに、生成部５０２により、階層ｉの特徴情報を包含する仮特徴情報を生成する（ステップＳ１３０７）。そして、複製された配線層構造情報内の階層ｉの特徴情報を、仮特徴情報に変換する（ステップＳ１３０８）。

つづいて、ｉ＝ｉ＋１とし（ステップＳ１３０９）、ステップＳ１３０４へ戻る。一方、ステップＳ１３０５において、複数の配線層構造情報内の階層ｉの特徴情報が相違しないと判断された場合（ステップＳ１３０５：Ｎｏ）、ステップＳ１３０９へ移行する。

つぎに、ステップＳ１３０４において、階層ｉ≦最大の階層でないと判断された場合（ステップＳ１３０４：Ｎｏ）、各配線層構造情報と変換後の配線層構造情報とを関連付けて格納し（ステップＳ１３１０）、ステップＳ１２０２へ移行する。

つぎに、図１４は、図１２に示した逆変換処理（ステップＳ１２０２）の詳細な処理を示すフローチャートである。まず、変換後の配線層構造情報の配線幅と配線間隔とを自動配置配線ツールへ与える（ステップＳ１４０１）。

つぎに、レイアウトが終了したか否かを判断し（ステップＳ１４０２）、レイアウトが終了していないと判断された場合（ステップＳ１４０２：Ｎｏ）、ステップＳ１４０２の処理を繰り返す。一方、レイアウトが終了したと判断された場合（ステップＳ１４０２：Ｙｅｓ）、取得部５０６により、自動配置配線ツールからレイアウトデータを取得する（ステップＳ１４０３）。

そして、変換後の配線層構造情報の抵抗値に関する情報と容量値に関する情報とレイアウトデータとをＲＣ抽出ツールへ与える（ステップＳ１４０４）。ここでは、ＲＣ抽出ツールへ抵抗値に関する情報と容量値に関する情報とを与えることで、ＲＣが抽出され、さらに、ＲＣ抽出結果が遅延計算ツールに与えられ、遅延計算結果がタイミング解析ツールへ自動で与えられるとする。

ステップＳ１４０４のつぎに、タイミング解析が終了したか否かを判断する（ステップＳ１４０５）。ここで、タイミング解析が終了したとは、レイアウトデータがタイミングの制約に違反していないこととする。

ステップＳ１４０５において、タイミング解析が終了していないと判断された場合（ステップＳ１４０５：Ｎｏ）、ステップＳ１４０５の処理を繰り返す。一方、タイミング解析が終了したと判断された場合（ステップＳ１４０５：Ｙｅｓ）、複製部５０３により、レイアウトデータを配線層構造情報ごとに複製する（ステップＳ１４０６）。

つぎに、変換後の配線層構造情報の複製元である複数の配線層構造情報から未選択の配線層構造情報があるか否かを判断する（ステップＳ１４０７）。未選択の配線層構造情報があると判断された場合（ステップＳ１４０７：Ｙｅｓ）、未選択の配線層構造情報から１つの配線層構造情報を選択する（ステップＳ１４０８）。

そして、未選択の仮特徴情報の階層があるか否かを判断する（ステップＳ１４０９）。未選択の仮特徴情報の階層があると判断された場合（ステップＳ１４０９：Ｙｅｓ）、未選択の仮特徴情報の階層から１つの仮特徴情報の階層を選択する（ステップＳ１４１０）。

つぎに、レイアウトデータから選択された階層の配線を検出し（ステップＳ１４１１）、選択された配線層構造情報から選択された階層の特徴情報を検索する（ステップＳ１４２）。そして、検出された配線の仮特徴情報を検索された特徴情報に変換し（ステップＳ１４１３）、ステップＳ１４０９へ戻る。

一方、ステップＳ１４０９において、未選択の仮特徴情報の階層がないと判断された場合（ステップＳ１４０９：Ｎｏ）、逆変換後のレイアウトデータと配線層構造情報とを関連付け（ステップＳ１４１４）、ステップＳ１４０７へ戻る。

一方、ステップＳ１４０７において、未選択の配線層構造情報がないと判断された場合（ステップＳ１４０７：Ｎｏ）、ステップＳ１２０３へ移行し、出力処理により逆変換後のレイアウトデータが出力される。

以上説明したように、設計支援プログラム、設計支援装置、および設計支援方法によれば、複数の配線層構造情報のうち、特徴情報が相違する階層を特定する。そして、特定された階層の特徴情報を包含する特徴情報を、特徴情報が相違する階層ごとに生成し、特徴情報が相違する階層の特徴情報を、生成された特徴情報に変換する。

これにより、各配線層構造情報の種類を識別することなくレイアウトを実施することができ、配線層構造情報の相違を意識することなくレイアウトをおこなうことができ、設計期間を短縮することができ、利用者の負担を軽減することができる。

また、変換後の配線層構造情報を用いてレイアウトされたレイアウトデータから特徴情報が相違する階層の配線を検出し、当該配線の特徴情報を、変換前の各配線層構造情報内の任意の配線層構造情報の当該階層の特徴情報に変換する。

これにより、各配線層構造情報の種類に関係なく任意の配線層構造情報に基づくレイアウトデータを容易に生成することができ、設計期間を短縮することができる。

また、変換後の配線層構造情報を用いてレイアウトされたレイアウトデータを、変換前の配線層構造情報ごとに複製して、各配線層構造情報に基づくレイアウトデータに自動で変換する。これにより、一度のレイアウトを実施するだけで、配線層構造情報の異なる複数のレイアウトデータを容易に生成でき、利用者の負担を軽減することができる。

また、特徴情報が配線幅と配線間隔であり、複数の配線層構造情報が共通化されても、設計の制約に違反することなく設計することができる。

また、特徴情報が、配線の抵抗値に関する情報と配線の容量値に関する情報とを含み、変換後の配線層構造情報を用いて配線の抵抗値および容量値が抽出され、タイミングの解析によりタイミングの制約に違反がないと判断された後のレイアウトデータを取得する。そして、当該レイアウトデータを、各配線層構造情報に基づくレイアウトデータに自動で変換する。これにより、複数の配線層構造情報が共通化されても、タイミングの制約に違反しないレイアウトデータを設計することができる。

また、配線の抵抗値に関する情報と配線の容量値に関する情報が、それぞればらつき情報を有することで複数の配線層構造情報が共通化されても、ＲＣ抽出を正確にでき、精度の高いタイミング解析ができる。よって、タイミングの制約に違反しないレイアウトデータを設計することができる。

なお、本実施の形態で説明した設計支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本設計支援プログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本設計支援プログラムは、インターネット等のネットワークを介して配布してもよい。

１００，３００ 複数の配線層構造情報
１０１ 変換後の配線層構造情報
５００ 設計支援装置
５０１ 特定部
５０２ 生成部
５０３ 複製部
５０４ 変換部
５０５ 格納部
５０６ 取得部
５０７ 検出部
５０８ 逆変換部
５０９ 出力部

Claims (7)

1. 階層ごとに配線の特徴情報を有する複数の配線層構造情報を記憶する記憶装置にアクセス可能なコンピュータを、
   前記複数の配線層構造情報のうち、前記特徴情報が相違する階層を特定する特定手段、
   前記特定手段により特定された階層の特徴情報を包含する特徴情報を、前記特徴情報が相違する階層ごとに生成する生成手段、
   前記複数の配線層構造情報を複製する複製手段、
   前記特徴情報が相違する階層ごとに、前記複製手段により複製された各配線層構造情報のうち、前記特徴情報が相違する階層の特徴情報を、前記生成手段により生成された特徴情報に変換する変換手段、
   前記配線層構造情報ごとに、前記変換手段により変換された変換後の配線層構造情報を関連づけて前記記憶装置に格納する格納手段、
   前記格納手段により格納された変換後の配線層構造情報を用いてレイアウトされた設計対象回路の回路情報を取得する取得手段、
   前記取得手段により取得された回路情報内の複数の配線から、前記包含する特徴情報の階層ごとに、当該階層の配線を検出する検出手段、
   前記包含する特徴情報の階層ごとに、前記検出手段により検出された配線の特徴情報を、前記複数の配線層構造情報から選択された配線層構造情報内の当該階層の特徴情報に変換する逆変換手段、
   前記逆変換手段により逆変換された回路情報を出力する出力手段、
   として機能させることを特徴とする設計支援プログラム。
2. 前記複製手段は、
   前記配線層構造情報ごとに、前記取得手段により取得された回路情報を複製し、
   前記検出手段は、
   前記複製手段により複製された各回路情報内の複数の配線から、前記包含する特徴情報の階層ごとに、当該階層の配線を検出し、
   前記逆変換手段は、
   前記回路情報ごとに、前記検出手段により検出された配線の特徴情報を、前記各配線層構造情報内の当該階層の特徴情報に変換し、
   前記出力手段は、
   前記逆変換手段により変換された回路情報を出力することを特徴とする請求項１に記載の設計支援プログラム。
3. 前記配線の特徴情報が、配線幅と配線間隔を含むことを特徴とする請求項１または２に記載の設計支援プログラム。
4. 前記配線の特徴情報が、配線の抵抗値に関する情報と配線の容量値に関する情報を含み、
   前記取得手段は、
   前記変換後の配線層構造情報を用いて配線の抵抗値および容量値が抽出され、タイミング解析によりタイミングの制約に違反がないと判断された設計対象回路の回路情報を取得することを特徴とする請求項１〜３のいずれか一つに記載の設計支援プログラム。
5. 前記配線の抵抗値に関する情報と配線の容量値に関する情報が、それぞれのばらつき情報を有することを特徴とする請求項４に記載の設計支援プログラム。
6. 階層ごとに配線の特徴情報を有する複数の配線層構造情報を記憶する記憶装置にアクセス可能な設計支援装置であって、
   前記複数の配線層構造情報のうち、前記特徴情報が相違する階層を特定する特定手段と、
   前記特定手段により特定された階層の特徴情報を包含する特徴情報を、前記特徴情報が相違する階層ごとに生成する生成手段と、
   前記複数の配線層構造情報を複製する複製手段と、
   前記特徴情報が相違する階層ごとに、前記複製手段により複製された各配線層構造情報のうち、前記特徴情報が相違する階層の特徴情報を、前記生成手段により生成された特徴情報に変換する配線層構造情報変換手段と、
   前記配線層構造情報ごとに、前記配線層構造情報変換手段により変換された変換後の配線層構造情報を関連づけて前記記憶装置に格納する格納手段と、
   前記格納手段により格納された変換後の配線層構造情報を用いてレイアウトされた設計対象回路の回路情報を取得する取得手段と、
   前記取得手段により取得された回路情報内の複数の配線から、前記包含する特徴情報の階層ごとに、当該階層の配線を検出する検出手段と、
   前記包含する特徴情報の階層ごとに、前記検出手段により検出された配線の特徴情報を、前記複数の配線層構造情報から選択された配線層構造情報内の当該階層の特徴情報に変換する逆変換手段と、
   前記逆変換手段により逆変換された回路情報を出力する出力手段と、
   を備えることを特徴とする設計支援装置。
7. 階層ごとに配線の特徴情報を有する複数の配線層構造情報を記憶する記憶装置にアクセス可能なコンピュータが、
   前記複数の配線層構造情報のうち、前記特徴情報が相違する階層を特定する特定工程、
   前記特定工程により特定された階層の特徴情報を包含する特徴情報を、前記特徴情報が相違する階層ごとに生成する生成工程、
   前記複数の配線層構造情報を複製する複製工程、
   前記特徴情報が相違する階層ごとに、前記複製工程により複製された各配線層構造情報のうち、前記特徴情報が相違する階層の特徴情報を、前記生成工程により生成された特徴情報に変換する配線層構造情報変換工程、
   前記配線層構造情報ごとに、前記配線層構造情報変換工程により変換された変換後の配線層構造情報を関連づけて前記記憶装置に格納する格納工程、
   前記格納工程により格納された変換後の配線層構造情報を用いてレイアウトされた設計対象回路の回路情報を取得する取得工程、
   前記取得工程により取得された回路情報内の複数の配線から、前記包含する特徴情報の階層ごとに、当該階層の配線を検出する検出工程、
   前記包含する特徴情報の階層ごとに、前記検出工程により検出された配線の特徴情報を、前記複数の配線層構造情報から選択された配線層構造情報内の当該階層の特徴情報に変換する逆変換工程、
   前記逆変換工程により逆変換された回路情報を出力する出力工程、
   を実行することを特徴とする設計支援方法。

Images