JP5293488B2 - 設計支援プログラム、設計支援装置、および設計支援方法 - Google Patents
設計支援プログラム、設計支援装置、および設計支援方法 Download PDFInfo
- Publication number
- JP5293488B2 JP5293488B2 JP2009182363A JP2009182363A JP5293488B2 JP 5293488 B2 JP5293488 B2 JP 5293488B2 JP 2009182363 A JP2009182363 A JP 2009182363A JP 2009182363 A JP2009182363 A JP 2009182363A JP 5293488 B2 JP5293488 B2 JP 5293488B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- wiring
- layer structure
- wiring layer
- feature information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図3−1は、複数の配線層構造情報の一例を示す説明図である。複数の配線層構造情報300では、第1の配線層構造情報301と、第2の配線層構造情報302とを含んでいる。そして、各配線層構造情報では、階層303と、レイヤー名304とを含んでいる。階層303では、最下層が階層1である。本実施の形態では、レイヤー名304を検索キーとして複数の特徴情報が得られる。なお、複数の配線層構造情報300は、コンピュータがアクセス可能な記憶装置に記憶されている。図3−2および図3−3にて配線の特徴情報を示す。
図4は、実施の形態にかかる設計支援装置のハードウェア構成を示すブロック図である。図4において、設計支援装置は、CPU(Central Processing Unit)401と、ROM(Read‐Only Memory)402と、RAM(Random Access Memory)403と、磁気ディスクドライブ404と、磁気ディスク405と、光ディスクドライブ406と、光ディスク407と、ディスプレイ408と、I/F(Interface)409と、キーボード410と、マウス411と、スキャナ412と、プリンタ413と、を備えている。また、各構成部はバス400によってそれぞれ接続されている。
図5は、設計支援装置の機能的構成を示すブロック図である。設計支援装置500は、特定部501と、生成部502と、複製部503と、変換部504と、格納部505と、取得部506と、検出部507と、逆変換部508と、出力部509と、を含む構成である。各機能(特定部501〜出力部509)は、具体的には、たとえば、図4に示したROM402、RAM403、磁気ディスク405、光ディスク407などの記憶装置に記憶されたプログラムをCPU401に実行させることにより、または、I/F409により、各機能を実現する。
図12は、設計支援装置500の設計支援処理手順の一例を示すフローチャートである。まず、特定部501と、生成部502と、複製部503と、変換部504と、格納部505とにより、変換処理が実施される(ステップS1201)。つぎに、取得部506と、複製部503と、検出部507と、逆変換部508とにより、逆変換処理が実施され(ステップS1202)、出力部509により、出力処理が実施され(ステップS1203)、一連の処理が終了する。
101 変換後の配線層構造情報
500 設計支援装置
501 特定部
502 生成部
503 複製部
504 変換部
505 格納部
506 取得部
507 検出部
508 逆変換部
509 出力部
Claims (7)
- 階層ごとに配線の特徴情報を有する複数の配線層構造情報を記憶する記憶装置にアクセス可能なコンピュータを、
前記複数の配線層構造情報のうち、前記特徴情報が相違する階層を特定する特定手段、
前記特定手段により特定された階層の特徴情報を包含する特徴情報を、前記特徴情報が相違する階層ごとに生成する生成手段、
前記複数の配線層構造情報を複製する複製手段、
前記特徴情報が相違する階層ごとに、前記複製手段により複製された各配線層構造情報のうち、前記特徴情報が相違する階層の特徴情報を、前記生成手段により生成された特徴情報に変換する変換手段、
前記配線層構造情報ごとに、前記変換手段により変換された変換後の配線層構造情報を関連づけて前記記憶装置に格納する格納手段、
前記格納手段により格納された変換後の配線層構造情報を用いてレイアウトされた設計対象回路の回路情報を取得する取得手段、
前記取得手段により取得された回路情報内の複数の配線から、前記包含する特徴情報の階層ごとに、当該階層の配線を検出する検出手段、
前記包含する特徴情報の階層ごとに、前記検出手段により検出された配線の特徴情報を、前記複数の配線層構造情報から選択された配線層構造情報内の当該階層の特徴情報に変換する逆変換手段、
前記逆変換手段により逆変換された回路情報を出力する出力手段、
として機能させることを特徴とする設計支援プログラム。 - 前記複製手段は、
前記配線層構造情報ごとに、前記取得手段により取得された回路情報を複製し、
前記検出手段は、
前記複製手段により複製された各回路情報内の複数の配線から、前記包含する特徴情報の階層ごとに、当該階層の配線を検出し、
前記逆変換手段は、
前記回路情報ごとに、前記検出手段により検出された配線の特徴情報を、前記各配線層構造情報内の当該階層の特徴情報に変換し、
前記出力手段は、
前記逆変換手段により変換された回路情報を出力することを特徴とする請求項1に記載の設計支援プログラム。 - 前記配線の特徴情報が、配線幅と配線間隔を含むことを特徴とする請求項1または2に記載の設計支援プログラム。
- 前記配線の特徴情報が、配線の抵抗値に関する情報と配線の容量値に関する情報を含み、
前記取得手段は、
前記変換後の配線層構造情報を用いて配線の抵抗値および容量値が抽出され、タイミング解析によりタイミングの制約に違反がないと判断された設計対象回路の回路情報を取得することを特徴とする請求項1〜3のいずれか一つに記載の設計支援プログラム。 - 前記配線の抵抗値に関する情報と配線の容量値に関する情報が、それぞれのばらつき情報を有することを特徴とする請求項4に記載の設計支援プログラム。
- 階層ごとに配線の特徴情報を有する複数の配線層構造情報を記憶する記憶装置にアクセス可能な設計支援装置であって、
前記複数の配線層構造情報のうち、前記特徴情報が相違する階層を特定する特定手段と、
前記特定手段により特定された階層の特徴情報を包含する特徴情報を、前記特徴情報が相違する階層ごとに生成する生成手段と、
前記複数の配線層構造情報を複製する複製手段と、
前記特徴情報が相違する階層ごとに、前記複製手段により複製された各配線層構造情報のうち、前記特徴情報が相違する階層の特徴情報を、前記生成手段により生成された特徴情報に変換する配線層構造情報変換手段と、
前記配線層構造情報ごとに、前記配線層構造情報変換手段により変換された変換後の配線層構造情報を関連づけて前記記憶装置に格納する格納手段と、
前記格納手段により格納された変換後の配線層構造情報を用いてレイアウトされた設計対象回路の回路情報を取得する取得手段と、
前記取得手段により取得された回路情報内の複数の配線から、前記包含する特徴情報の階層ごとに、当該階層の配線を検出する検出手段と、
前記包含する特徴情報の階層ごとに、前記検出手段により検出された配線の特徴情報を、前記複数の配線層構造情報から選択された配線層構造情報内の当該階層の特徴情報に変換する逆変換手段と、
前記逆変換手段により逆変換された回路情報を出力する出力手段と、
を備えることを特徴とする設計支援装置。 - 階層ごとに配線の特徴情報を有する複数の配線層構造情報を記憶する記憶装置にアクセス可能なコンピュータが、
前記複数の配線層構造情報のうち、前記特徴情報が相違する階層を特定する特定工程、
前記特定工程により特定された階層の特徴情報を包含する特徴情報を、前記特徴情報が相違する階層ごとに生成する生成工程、
前記複数の配線層構造情報を複製する複製工程、
前記特徴情報が相違する階層ごとに、前記複製工程により複製された各配線層構造情報のうち、前記特徴情報が相違する階層の特徴情報を、前記生成工程により生成された特徴情報に変換する配線層構造情報変換工程、
前記配線層構造情報ごとに、前記配線層構造情報変換工程により変換された変換後の配線層構造情報を関連づけて前記記憶装置に格納する格納工程、
前記格納工程により格納された変換後の配線層構造情報を用いてレイアウトされた設計対象回路の回路情報を取得する取得工程、
前記取得工程により取得された回路情報内の複数の配線から、前記包含する特徴情報の階層ごとに、当該階層の配線を検出する検出工程、
前記包含する特徴情報の階層ごとに、前記検出工程により検出された配線の特徴情報を、前記複数の配線層構造情報から選択された配線層構造情報内の当該階層の特徴情報に変換する逆変換工程、
前記逆変換工程により逆変換された回路情報を出力する出力工程、
を実行することを特徴とする設計支援方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009182363A JP5293488B2 (ja) | 2009-08-05 | 2009-08-05 | 設計支援プログラム、設計支援装置、および設計支援方法 |
EP10167467A EP2284739A3 (en) | 2009-08-05 | 2010-06-28 | Design support program, design support device, and design support method |
TW099121025A TWI456423B (zh) | 2009-08-05 | 2010-06-28 | 設計支援程式、設計支援裝置及設計支援方法 |
US12/826,293 US8291362B2 (en) | 2009-08-05 | 2010-06-29 | Design support program, design support device, and design support method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009182363A JP5293488B2 (ja) | 2009-08-05 | 2009-08-05 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011034488A JP2011034488A (ja) | 2011-02-17 |
JP5293488B2 true JP5293488B2 (ja) | 2013-09-18 |
Family
ID=43333133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009182363A Expired - Fee Related JP5293488B2 (ja) | 2009-08-05 | 2009-08-05 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8291362B2 (ja) |
EP (1) | EP2284739A3 (ja) |
JP (1) | JP5293488B2 (ja) |
TW (1) | TWI456423B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8751975B2 (en) * | 2012-04-13 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | RC corner solutions for double patterning technology |
US20200410153A1 (en) * | 2019-05-30 | 2020-12-31 | Celera, Inc. | Automated circuit generation |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291188A (ja) * | 1993-03-31 | 1994-10-18 | Toshiba Corp | 半導体集積回路の自動配線処理方式 |
JPH09198413A (ja) * | 1996-01-16 | 1997-07-31 | Fujitsu Ltd | 半導体装置のレイアウトデータ生成方法及びレイアウトデータ生成装置 |
JP2001265826A (ja) | 2000-03-16 | 2001-09-28 | Nec Corp | 回路シミュレーション方法および装置 |
US6745379B2 (en) * | 2001-08-23 | 2004-06-01 | Cadence Design Systems, Inc. | Method and apparatus for identifying propagation for routes with diagonal edges |
JP3615191B2 (ja) * | 2002-03-04 | 2005-01-26 | 株式会社東芝 | 半導体集積回路装置の設計方法、設計装置、及び設計プログラム |
US7222322B1 (en) * | 2003-01-14 | 2007-05-22 | Cadence Design Systems, Inc. | Method and mechanism for implementing tessellation-based routing |
EP1747520B1 (en) * | 2004-05-07 | 2018-10-24 | Mentor Graphics Corporation | Integrated circuit layout design methodology with process variation bands |
WO2005119532A2 (en) * | 2004-06-04 | 2005-12-15 | The Regents Of The University Of California | Low-power fpga circuits and methods |
TWI259043B (en) * | 2004-11-19 | 2006-07-21 | Realtek Semiconductor Corp | Structure of circuit layout and method thereof |
US7228514B2 (en) * | 2005-01-21 | 2007-06-05 | International Business Machines Corporation | Method, system and computer program product for automatically estimating pin locations and interconnect parasitics of a circuit layout |
JP2006278613A (ja) | 2005-03-29 | 2006-10-12 | Fujitsu Ltd | 半導体装置の設計方法 |
JP2008028161A (ja) | 2006-07-21 | 2008-02-07 | Nec Electronics Corp | 半導体装置の設計方法及び設計システム |
JP5029070B2 (ja) * | 2007-03-02 | 2012-09-19 | 日本電気株式会社 | 集積回路のレイアウト設計支援装置、方法、及びプログラム |
US7913216B2 (en) * | 2008-02-16 | 2011-03-22 | International Business Machines Corporation | Accurate parasitics estimation for hierarchical customized VLSI design |
-
2009
- 2009-08-05 JP JP2009182363A patent/JP5293488B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-28 TW TW099121025A patent/TWI456423B/zh not_active IP Right Cessation
- 2010-06-28 EP EP10167467A patent/EP2284739A3/en not_active Withdrawn
- 2010-06-29 US US12/826,293 patent/US8291362B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110035710A1 (en) | 2011-02-10 |
EP2284739A2 (en) | 2011-02-16 |
EP2284739A3 (en) | 2011-05-04 |
TW201112031A (en) | 2011-04-01 |
TWI456423B (zh) | 2014-10-11 |
JP2011034488A (ja) | 2011-02-17 |
US8291362B2 (en) | 2012-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7503021B2 (en) | Integrated circuit diagnosing method, system, and program product | |
CN105635507A (zh) | 图像扫描装置和用于控制其的方法 | |
US20090180126A1 (en) | Information processing apparatus, method of generating document, and computer-readable recording medium | |
US20090204888A1 (en) | Document processing apparatus, document processing method, and storage medium | |
Mozaffari et al. | GANSpiration: Balancing Targeted and Serendipitous Inspiration in User Interface Design with Style-Based Generative Adversarial Network | |
US10839146B2 (en) | Information processing system, information processing apparatus, control method, and storage medium | |
TW200416583A (en) | Definition data generation method of account book voucher and processing device of account book voucher | |
KR100948544B1 (ko) | Cad 장치, 및 cad 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
US10803233B2 (en) | Method and system of extracting structured data from a document | |
JP2008083781A (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
JP6262708B2 (ja) | 深い検索性を有するオブジェクト化及びハードコピーからオリジナルの電子ファイルを検出するドキュメント検出方法 | |
JP5293488B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
KR20080052355A (ko) | Cad 장치, 및 cad 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 | |
US8001503B2 (en) | Method and system for automatically accessing internal signals or ports in a design hierarchy | |
JP2006277127A (ja) | 修正プログラムの比較方法 | |
US9437020B2 (en) | System and method to check the correct rendering of a font | |
JP2008083780A (ja) | タイミングダイアグラム編集プログラム、記録媒体、タイミングダイアグラム編集装置およびタイミングダイアグラム編集方法 | |
JP6190549B1 (ja) | 文書処理システム | |
CN102135863B (zh) | 信息处理装置及其控制方法 | |
JP5163308B2 (ja) | Ipモデル生成装置、ipモデル生成方法、およびipモデル生成プログラム | |
JP2007048061A (ja) | 文字処理装置、文字処理方法及び記録媒体 | |
JP4516385B2 (ja) | アセンブリ構成の設計装置、アセンブリ構成の設計方法、アセンブリ構成の設計プログラム、およびアセンブリ構成の設計プログラムを記録した記録媒体 | |
JP2020047031A (ja) | 文書検索装置、文書検索システム及びプログラム | |
JP4324122B2 (ja) | 設計ルール検証プログラム、該プログラムを記録した記録媒体、および設計ルール検証装置 | |
JP5109960B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |